JPH10136477A - 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 - Google Patents
時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作Info
- Publication number
- JPH10136477A JPH10136477A JP9276333A JP27633397A JPH10136477A JP H10136477 A JPH10136477 A JP H10136477A JP 9276333 A JP9276333 A JP 9276333A JP 27633397 A JP27633397 A JP 27633397A JP H10136477 A JPH10136477 A JP H10136477A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- sub
- port circuit
- bus
- tdm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 32
- 239000000872 buffer Substances 0.000 description 23
- 238000004891 communication Methods 0.000 description 14
- WIUGDTDEQHIWAS-UHFFFAOYSA-N sodium;[3-[[3-[(2-bromoacetyl)amino]phenoxy]-hydroxyphosphoryl]oxy-5-(5-methyl-2,4-dioxopyrimidin-1-yl)oxolan-2-yl]methyl [3-[(2-bromoacetyl)amino]phenyl] hydrogen phosphate Chemical compound [Na+].O=C1NC(=O)C(C)=CN1C1OC(COP(O)(=O)OC=2C=C(NC(=O)CBr)C=CC=2)C(OP(O)(=O)OC=2C=C(NC(=O)CBr)C=CC=2)C1 WIUGDTDEQHIWAS-UHFFFAOYSA-N 0.000 description 10
- 235000008429 bread Nutrition 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 1
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
システムのバス容量を増大させる。 【解決手段】 周波数乗算されたフェーズロックループ
(PLL202)等のクロック周波数乗算器と、PLL
駆動式有限状態装置(203)等の乗算器駆動式サブタ
イムスロット動作回路がポート回路に組み込まれる。ク
ロック周波数乗算器とサブタイムスロット動作回路は、
サブタイムスロットを定義し、1タイムスロット中の多
数の情報転送を遂行するのに必要な全ての追加の制御信
号を発生する。ポート回路は、従来のポート回路で従来
のタイムスロット転送に従事することにより、それと互
換性があり、他のサブタイムスロット機能付与されたポ
ート回路でサブタイムスロット転送に従事することによ
り、TDM交換機の転送処理量を増加させる。
Description
(TDM)システムに関し、特にTDM通信交換システ
ムに関する。
多重化は、一般に、最新の通信交換システムの交換機に
使用されている。その一例は、ルーセント テクノロジ
ーズ インクのDefinityR構内交換機(PB
X)のTDMバスである。最新のアプリケーションやテ
クノロジーは、このような既存のTDMシステムのバス
容量を急速に使い尽くしてしまう。例えば、マルチメデ
ィア通信は、ラインポートまたは中継線ポート当たり多
数のタイムスロットを使用するが、最新のハードウェア
テクノロジーは、ポートが各ポート回路パックを介し
て実行されるのを絶えず可能にする。したがって、TD
Mシステムのバス容量を増加させることが必要である。
は、バスをより早く、すなわちより高いクロック速度
で、走らせることである。この方法は、TDMバスに接
続してそれを使用する全ての回路パックの最新設計を必
要とする。これは大規模な開発とコスト増加になる。し
たがって、この方法は、既存のシステムによる互換性が
必要とされない新しいシステム設計においてのみ、使用
に適している。
は、より高速のマルチフェーズ クロック分配を既存の
TDMバスに追加することである。この方法は、既存の
回路パックが従来の動作のために既存のクロックを使用
するのを可能にすると共に、新しい回路パックが、多数
のサブタイムスロット転送が1タイムスロットにおいて
生じるサブタイムスロット動作のために新しい多相クロ
ックを使用するのを可能にする。このような方法の一例
は、米国特許第4,656,627号に開示されてい
る。この方法は、新しいバス バックプレーン及びクロ
ック発生回路を必要とし、既存システムのグレードアッ
プを難しくかつ高価にさせる。したがって、技術があま
りない者には、既存のシステムに容易に再適合すると共
に、既存のポート回路パック及びバス バックプレーン
の動作と干渉せずかつそれらの変更を要しない、TDM
システムのバス容量を増加させる方法である。
点を解決してその要求を満足させることに向けられてい
る。本発明によれば、ポート回路は、従来のタイムスロ
ット動作を遂行するばかりでなく、外部の支援なしにサ
ブタイムスロット動作を遂行するように設計される。例
えば、周波数乗算されたフェーズロックループ(PL
L)等のクロック周波数乗算器と、PLL駆動式有限状
態装置等の乗算器駆動式サブタイムスロット動作回路
が、新しいポート回路パックに組み込まれる。クロック
周波数乗算機及びサブタイムスロット動作回路は、1タ
イムスロットにおける多数のTDMバス転送を遂行する
のに必要な追加の制御信号の全てを発生する。サブタイ
ムスロット動作は、過タイムスロットを基礎として機能
付与され、それにより、サブタイムスロット動作は同一
TDMバス上の標準動作と共存することができる。ま
た、それは、新しいポート回路パックが従来のポート回
路パックと共に標準的なタイムスロット動作に従事する
のを可能にする。新しいポート回路パックは、既存のポ
ート回路パック及びTDMバス バックプレーンと干渉
することなくまたはそれらのいかなる変更も必要とする
ことなく動作する。したがって、既存のTDMシステム
への再適合とそのアップグレードは、簡単であり、遂行
が比較的安価である。
テムは、各々が予め決められた持続時間を有する複数の
タイムスロットを定義するTDM交換機と、前記交換機
に接続され、各々がいずれかの1タイムスロットの間前
記交換機を介して1つだけの情報転送を遂行する複数の
第1の(従来の)ポート回路と、前記交換機に接続さ
れ、各々が、(a)いずれかの1タイムスロットの間前
記交換機を介して1つだけの情報転送か、または(b)
1タイムスロットの間前記交換機を介して複数回の情報
転送を遂行するように、いずれかの1サブタイムスロッ
トの間前記交換構造を介して1つの情報転送かのどちら
かを選択的に遂行するために、各々の前記タイムスロッ
トの間複数のサブタイムスロットを定義する複数の第2
のポート回路とからなる。したがって、サブタイムスロ
ット機能付与されたポート回路は、好適に、TDM交換
システムにおけるハイブリッド タイムスロット及びサ
ブタイムスロット動作が可能である。サブタイムスロッ
ト機能付与されたポート回路は、第1のポート回路と共
に1タイムスロットの間交換機を介して1つの転送を遂
行し、それにより、第1のポート回路と互換性があり、
また、他のサブタイムスロット機能付与されたポート回
路と共に1サブタイムスロットの間交換機を介して1つ
の転送を遂行し、それにより、TDM交換機の転送処理
量を増加させる。
へのタイムスロットを定義する第1のクロック信号を運
び、サブタイムスロット機能付与されたポート回路は、
受信した第1のクロック信号を乗算して、それからサブ
タイムスロットを定義する第2のクロック信号を発生す
る。したがって、サブタイムスロット機能付与されたポ
ート回路は、交換システムが従来のポート回路に従来提
供している支援以外の交換システムからのどんな支援も
なしに、サブタイムスロット動作を遂行する。また、好
適には、サブタイムスロット機能付与されたポート回路
は、あるタイムスロットの複数のサブタイムスロットを
そのタイムスロットと同期させ、それにより、タイムス
ロットの時間境界がサブタイムスロット転送により邪魔
されないことを確実にする装置を含む。さらに、好適に
は、サブタイムスロット機能付与されたポート回路は、
有限状態装置を使用して、サブタイムスロット同作用の
制御信号を発生させる。有限状態装置は、制御メカニズ
ムのリソース効率的な比較的安価な実行となる。好適に
は、有限状態装置は、その状態の一部として同期化装置
を実行し、それにより、この機能を実行するための別個
の回路の必要性をなくしている。
図面と共に行われる本発明の実施例の以下の説明からよ
り明らかになるだろう。
を組み込んだ例示的なTDM通信交換システム100を
示す。交換システム100は、例えば、ルーセント テ
クノロジーズインクのDefinity(登録商標)P
BXである。交換システム100は制御プロセッサ10
1、メモリ102及び網インターフェース103からな
り、これらはメモリバスで相互接続されている。網イン
ターフェース103は、プロセッサ101に時分割多重
化(TDM)バス105へのアクセスを提供する。TD
Mバス105は交換システム100の通信交換媒体−−
交換機−−として役立つ。Definity PBXで
は、TDMバス105は、並列に動作すると共に、各々
がTDMバス105の半分の容量(タイムスロット)を
有する2つのTDMバス(A+B)からなる。制御プロ
セッサ101は、交換システム100の動作を制御する
と共に通信機能を実行する。通信機能には、呼処理や、
TDMバス105に接続された個々のポート回路106
及び108で使用されるTDMバス105のタイムスロ
ットの割り当てが含まれる。その機能を実行するため
に、プロセッサ101は、TDMバス105を介して、
ポート回路106及び108と、それに接続された通信
線及び中継線107と通信する。ポート回路106及び
108は、従来のポート回路106及びサブタイムスロ
ット ポート回路108を含む。サブタイムスロット
ポート回路108は本発明の原理に従って構成される。
回路106は、サニティ アンドコントロール インタ
ーフェース(SAKI)と、TDMバス用スイッチ カ
ンファレンサー及び集中ハイウェイ(SCOTCH)
と、一対の集中ハイウェイとによってTDMバス105
に接続され、インターフェースされている。SAKI
は、TDMバス105を介して制御プロセッサ101と
制御メッセージをやり取りする。SAKIは、標準シス
テム100制御メッセージをTDMバス105の通信プ
ロトコルに変換したり、TDMバス105の通信プロト
コルから標準システム100制御メッセージを変換した
りする。SAKIは、TDMバス105からのメッセー
ジの受信に基づいて中断を生じ、中断の受信に応答して
TDMバス105への出力用のメッセージを受け入れ
る。SCOTCHは、集中ハイウェイとTDMバス10
5の間で多数の音声及び/またはデータ通信チャンネル
を接続する集中/集中解除装置である。SCOTCH
は、第1の集中ハイウェイを介して集中のための多数の
チャンネルを受信し、集中解除されたチャンネルを第2
の集中ハイウェイ上に出力する。各集中ハイウェイは、
各々の反復フレームにおいて64チャンネルまで適応す
る従来の受動シリアルTDMバスである。
は、従来のポート回路106のSCOTCHと集中ハイ
ウェイは図2に示される回路で置換される。ポート回路
108は、TDMAバッファ200及びTDMBバッフ
ァ201でTDMバスのデータ線209に接続される。
バッファ200及び201は、TDMバス105のタイ
ムスロットへ/からデータ及び制御情報のバイトを送信
/受信する。Definity PBXでは、TDMA
バッファ200は、TDMバス105を構成する2つの
バスのうちの一方のデータ線に接続し、TDMBバッフ
ァ201は、TDMバス105を構成する2つのバスの
うちの他方のデータ線に接続する。回路108の内部
で、バッファ200及び201は、それぞれ一対のバス
TDMA210及びTDMB211に接続し、これらを
介して、TDMバス105から受信したバイトを送信す
ると共に、これらから、TDMバス105への送信のた
めのバイトを受信する。
MA読み取り(AR)バッファ205及びTDMA書き
込み(AW)ラッチ206と、TDMB読み取り(B
R)バッファ207及びTDMB書き込み(BW)ラッ
チ208とによってMUX A+Bバス212にインタ
ーフェースされる。ARバッファ205は、TDMAバ
ス210からの情報がMUX A+Bバス212で読み
取られるのを可能にし、AWラッチ206は、MUX
A+Bバス212からの情報がTDMAバス210上に
書き込まれるのを可能にする。同様に、BRバッファ2
07は、TDMAバス211からの情報がMUX A+
Bバス212で読み取られるのを可能にし、BWラッチ
208は、MUX A+Bバス212からの情報がTD
MAバス211上に書き込まれるのを可能にする。同時
に、構成要素205〜208は、バス212とバス21
0〜211間のマルチプレクサ/デマルチプレクサとし
て機能する。MUX A+Bバス212は、ポート回路
108の他の(従来の)回路とデータ及び制御情報をや
り取りする。
線213及びFRAME CLK線214も回路108
に接続される。TDM CLK線213は、TDMバス
105上の全タイムスロットに時間が合ったクロック信
号を交換システム100中に分配する。これらは例えば
2.048MHz信号である。FRAME CLK線2
14は、TDMバス105上のタイムスロットのフレー
ムに時間が合ったクロック信号を分配する。これらは例
えば8KHz信号である。TDM CLK線213は従
来の周波数多重化PLL202に接続される。周波数多
重化PLL202は、TDMタイムスロット クロック
信号を32倍だけ周波数乗算し、乗算した信号をTDM
タイムスロット クロック信号と同期させる。PLL2
02は、乗算したクロック信号をTDM CLKx32
線215に出力する。
ト回路108の他の回路ばかりでなく有限状態装置20
3にも接続される。状態装置203は、線213及び2
15より受信したクロック信号を使用して、ポート回路
108の動作を制御するためのサブタイムスロット制御
信号を発生する回路である。クロック信号のほかにも、
状態装置203は、AREAD信号線218及びBRE
AD信号線219も入力として持っている。状態装置2
03は、AREAD信号線218及びBREAD信号線
219より、それぞれ、TDMAバス210及びTDM
Bバス211を読み取るかまたは書き込むべきかどうか
に関するポート回路108の他の回路からの命令を受け
取る。状態装置203は、さらに、TDM SUBA信
号線220及びTDM SUBB信号線221も入力と
して持っている。状態装置203は、TDM SUBA
信号線220及びTDM SUBB信号線221より、
TDMバス105のそれぞれ一部A及びBにおいて従来
のタイムスロット動作またはサブタイムスロット動作に
従事させるべきかどうかに関するポート回路108の他
の回路からの命令を受け取る。状態装置203は、例え
ばプログラマブルロジックアレイ(PLA)で実行され
る。状態装置203は、図3に示される32状態とそれ
らの対応する制御信号を実行する。
上の各々の従来のタイムスロット400〜402は、T
DM CLK線213上のクロック信号の1サイクル全
体で定義され、そのクロック信号の立ち下がりエッジで
終わる。状態装置203は、デジタルPLL204より
のタイムスロット クロック信号の立ち下がりエッジ4
03に同期される。デジタルPLL204は、好適には
状態装置203の最後の2状態30及び31として実行
される。状態装置203は図3の状態30でスタート
し、ここで、タイムスロット クロック信号の立ち下が
りエッジ403の間TDM CLK信号線213を監視
する。図4の時間t(31)で起こるタイムスロット
クロック信号立ち下がりエッジ403はタイムスロット
の終わりを合図し、状態装置203は図3の状態31に
進み、ここで、図2のBUFA R/W及びBUFB
R/W制御線222及び223上に“読み取り”信号を
発し、TDMAバッファ200及びTDMBバッファ2
01にTDMバス105から1バイトの情報(データま
たは制御)を読み取らせる。(これは、従来のポート回
路106がTDMバス105の1タイムスロットを読み
取る時間である。)
れた信号の次の瞬間は次のタイムスロット400〜40
2の始まりを合図し、状態装置203は図3の状態0に
進む。状態0では、状態装置203へのAREAD入力
信号線218が、TDMAバス210が読み取られるべ
きであることを示す“読み取り”状態にある場合は、状
態装置203は、AR制御線222上に“読み取り”信
号を発し、ARバッファ205にMUX A+Bバス2
12上にその内容を出力させる。次いで、状態装置20
3は、次の3状態の間AR制御線222の“読み取り”
信号を維持し、MUX A+Bバス212に取り付けら
れた装置にバス212を読み取るのに十分な時間を与え
る。乗算されたクロック信号の次の瞬間に、状態装置2
03は状態1に進む。状態1では、AREAD線218
が“書き込み”状態にある場合は、状態装置203は、
MUX A+B R/W制御線226に“書き込み”信
号を発し、MUX A+Bバス212に接続されたポー
ト回路108の装置(例えばDSP、図示しない)にバ
ス212を書き込ませる。TDM CLKx32線21
5上の乗算された制御信号の次の瞬間に、状態装置20
3は状態2に進む。状態2では、AREAD線218が
“読み取り”状態にある場合は、状態装置203は、M
UX A+B R/W線226上に“読み取り”信号を
発し、MUXA+Bバス212に接続されたポート回路
108の装置にバス212を読み取らせる。乗算された
クロック信号の次の瞬間に、状態装置203は状態3に
進む。状態3では、AREAD線218が“書き込み”
状態にある場合は、状態装置203は、AW線223上
に“書き込み”信号を発し、AWラッチ206にMUX
A+Bバス212からのデータをラッチさせる。乗算
されたクロック信号の次の瞬間に、状態装置203は状
態4に進む。状態4では、状態装置203へのBREA
D入力信号線219が“読み取り”状態にある場合は、
状態装置203は、BR制御線224上に“読み取り”
信号を発し、BRバッファ207にMUX A+Bバス
212上にその内容を出力させる。次いで、状態装置2
03は、次の3状態の間BR制御線224の“読み取
り”信号を維持する。乗算されたクロック信号の次の瞬
間に、状態装置203は状態5に進む。
込み”状態にある場合は、状態装置203は、MUX
A+B R/W制御線226に“書き込み”信号を発
し、MUX A+Bバス212に接続されたポート回路
108の装置にバス212を読み取らせる。乗算された
制御信号の次の瞬間に、状態装置203は状態6に進
む。状態6では、BREAD線218が“読み取り”状
態にある場合は、状態装置203は、MUX A+B
R/W線226上に“読み取り”信号を発し、MUX
A+Bバス212に接続されたポート回路108の装置
にバス212を読み取らせる。乗算されたクロック信号
の次の瞬間に、状態装置203は状態7に進む。状態7
では、BREAD線218が“書き込み”状態にある場
合は、状態装置203は、BW制御線225上に“書き
込み”信号を発し、BWラッチ208にMUX A+B
バス212からのデータをラッチさせる。乗算されたク
ロック信号の次の瞬間に、状態装置203は状態8に進
む。
取り”状態にある場合は、状態装置203は、AR線2
22上に“読み取り”信号を発し、ARバッファ205
にMUX A+Bバス212上にその内容を出力させ
る。次いで、状態装置203は、次の3状態の間AR制
御線223の“読み取り”信号を維持する。また状態8
で、AREAD線218またはBREAD線219が
“書き込み”状態にある場合は、状態装置203は、B
UFA R/W線216及びBUFB R/W線217
に“書き込み”信号を発し、バッファ200及び201
にそれらの内容をTDMバス105上に書き込ませる。
(これは、ほぼ、従来のポート回路106がTDMバス
105の1タイムスロットを書き込む時間である。)乗
算された制御信号の次の瞬間に、状態装置203は状態
9〜14に進み、ここでは、それぞれ状態1〜6の作業
を繰り返す。さらに状態14では、状態装置203は同
様にBUFA R/W線216及びBUFB R/W線
217に“読み取り”信号を発し、TDMA及びTDM
Bバッファ200及び201にTDMバス105からの
データを読み取らせる。図4に示されるように、TDM
バス105の1タイムスロットの第1のサブタイムスロ
ットはこの時点で終わり、第2のサブタイムスロットが
始まる。
TDM SUBA及びTDM SUBB入力信号線22
0及び221が、ポート回路108がサブタイムスロッ
ト動作に従事すべきであることを示している場合のみ実
行され、さもなければ、これらの状態は状態装置203
により“不動作”になる。乗算されたクロック信号の次
の瞬間に、状態装置203は状態15に進む。状態15
では、状態装置203へのTDM SUBB入力信号線
221が、サブタイムスロット動作がTDMバス105
の一部Bで遂行されるべきであることを示す“イエス”
状態にあり、かつ、BREAD線219が、TDMBバ
ス211が書き込まれるべきであることを示す“書き込
み”状態にある場合は、状態装置203はBW線225
に“書き込み”信号を発し、BWラッチ208にMUX
A+Bバス212からのデータをラッチさせる。乗算
されたクロック信号の次の瞬間に、状態装置203は状
態16に進む。
SUBA入力信号線220が、サブタイムスロット動
作がTDMバス105の一部Aで遂行されるべきである
ことを示す“イエス”状態にあり、かつ、AREAD線
219が、TDMBバス211が読み取られるべきであ
ることを示す“読み取り”状態にある場合は、状態装置
203はAR線222に“読み取り”信号を発し、AR
バッファ205にその内容をMUX A+Bバス212
に出力させる。次いで、状態装置203は次の3状態の
間AR線222の“読み取り”信号を維持する。また状
態16において、TDM SUBA線220またはTD
M SUBB線221−−あるいはその両方−−が“イ
エス”状態にあり、かつ、対応するAREAD線218
またはBREAD線219−−あるいはその両方−−が
“書き込み”状態にある場合は、状態装置203は、B
UFA R/W線216またはBUFB R/W線21
7−−あるいはその両方−−にそれぞれ“書き込み”を
発し、それぞれTDMAバッファ200またはTDMB
バッファ201−−あるいはその両方−−にそれらの内
容をTDMバス105に書き込ませる。乗算されたクロ
ック信号の次の3回の瞬間に、状態装置203は状態1
7〜19に進み、ここで、TDM SUBA線220が
“イエス”状態にある場合に、それぞれ状態1〜3の作
業を繰り返す。乗算されたクロック信号の次の2回の瞬
間に、状態装置203は状態20〜21に進み、ここ
で、TDM SUBBが“イエス”状態にある場合に、
それぞれ状態4〜5の作業を繰り返す。
態装置203は状態22に進む。状態22では、TDM
SUBB線221が“イエス”状態にあり、BREA
D線219が“読み取り”状態にある場合は、状態装置
203は、MUX A+BR/W線226に“読み取
り”信号を発し、MUX A+Bバス212に接続され
たポート回路108の装置にバス212を読み取らせ
る。また状態22では、TDM SUBA線220また
はTDM SUBB線221−−あるいはその両方−−
が“イエス”状態にあり、同様に、対応するAREAD
線218またはBREAD線219−−あるいはその両
方−−が“読み取り”状態にある場合は、状態装置20
3は、BUFA R/W線216またはBUFB R/
W線217−−あるいはその両方−−にそれぞれ“読み
取り”信号を発し、それぞれのTDMAバッファ200
またはTDMBバッファ201−−あるいはその両方−
−にTDMバス105からのデータを読み取らせる。こ
の時点で、図3に示されるように、TDMバス105の
1タイムスロットの第2のサブタイムスロットは終わり
になり、次いで、第3のサブタイムスロットが始まる。
では、状態装置203は状態23〜29に進み、ここで
は、それぞれ状態15〜21の作業を繰り返す。乗算さ
れたクロック信号の次の瞬間に、状態装置203は状態
30に進む。状態30では、TDM SUBB線221
が“イエス”状態にあり、BREAD線219が“読み
取り”状態にある場合は、状態装置203は、MUX
A+B R/W線226に“読み取り”信号を発し、M
UX A+Bバス212に接続されたポート回路108
の装置にバス212を読み取らせる。状態装置203
は、タイムスロット クロック信号の立ち下がりエッジ
403が生じたことを示すローレベルを検出するまで、
状態30に留まる。その時点−−通常、乗算されたクロ
ック信号の次の瞬間に実質的に起こる−−で、状態装置
203は状態31に進む。状態31では、状態措置20
3は、BUFA R/W線216及びBUFB R/W
線217に“読み取り”コマンドを発し、バッファ20
0及び201にTDMバス105からのデータを読み取
らせて記憶させる。図3に示されるように、この時点
で、TDMバス105の1タイムスロットと第3のサブ
タイムスロットは共に終わりになり、次いで、新しいT
DMバス105の1タイムスロットとその第1のサブタ
イムスロットが始まる。
回路108は、TDMバスの1タイムスロット中にTD
Mバス105を介して従来の1つの転送か、またはTD
Mバス105の1タイムスロットの時間の間に、3回の
転送すなわち3回のサブタイムスロット動作のどちらか
を実行するように選択的に機能付与される。したがっ
て、ポート回路108は、前の転送により従来のポート
回路106との通信かまたは後の転送により他のサブタ
イムスロット ポート回路108との通信のどちらかに
従事することができる。後の転送は、TDMバス105
の標準転送容量の3倍になる。その結果、従来及びサブ
タイムスロット ポート回路106及び108は、同一
交換システム100において“調子を合わせる”ことが
でき、既存の交換システムへの再適合が可能になると共
に実行も容易になる。さらに、従来の交換システムを修
正する必要もない。
の変更や修正は当業者に明らかだろう。例えば、TDM
バス105は二重バスである必要はなく単一バスでも良
く、またはかけがえとして、バス212は多重化する必
要がない。また、小分割されたタイムスロットにおいて
複数の“話者”及び/または“聴取者”がいても良く、
例えば、異なる装置が1タイムスロットの異なるサブタ
イムスロットにおいて送信及び/または受信することが
できる。このような変更や修正は、本発明の精神及び範
囲を逸脱することなくかつ付随の利点をなくすことなく
実行することができる。したがって、このような変更や
修正は付随の請求の範囲で保護されるべきものである。
ある。
ブタイムスロット ポート回路の一部の一実施例のブロ
ック図である。
ある。
ある。
ある。
ある。
る。
Claims (10)
- 【請求項1】 各々が予め決められた持続時間を有する
複数のタイムスロットを定義する時分割多重化交換機
と、前記交換機に接続され、各々がいずれかのタイムス
ロットの間前記交換機を介して1つだけの情報転送を遂
行する複数の第1のポート回路とを備えた交換システム
用のポート回路であって、 各タイムスロットの間複数のサブタイムスロットを定義
する装置と、 前記サブタイムスロット定義装置に接続され、(a)い
ずれかのタイムスロットの間前記交換機を介して1つだ
けの情報転送か、または(b)いずれかの1サブタイム
スロットの間前記交換機を介して1つの情報転送のどち
らかを選択的に遂行することにより、1タイムスロット
の間に前記交換機を介して複数の情報転送を遂行する装
置と、からなるポート回路。 - 【請求項2】 請求項1記載のポート回路において、転
送遂行装置は、1タイムスロットの間に交換機を介して
1つだけの情報転送を第1のポート回路で遂行すると共
に、1サブタイムスロットの間に交換機を介して1つの
情報転送を、同様にサブタイムスロット定義装置と転送
遂行装置とからなる他のポート回路で遂行するためのも
のであるポート回路。 - 【請求項3】 さらに、全ポート回路に対してタイムス
ロットを定義する第1のクロック信号を運ぶ交換システ
ム用の請求項1記載のポート回路において、サブタイム
スロット定義装置は、受信した前記第1のクロック信号
を乗算して、前記第1のクロック信号からサブタイムス
ロットを定義する第2のクロック信号を発生する装置を
含むポート回路。 - 【請求項4】 請求項1記載のポート回路において、サ
ブタイムスロット定義装置は、複数のサブタイムスロッ
トを1タイムスロットと同期させる装置を含むポート回
路。 - 【請求項5】 請求項1記載のポート回路において、転
送遂行装置は、ポート回路用の制御信号を発生して、前
記いずれかの1サブタイムスロットの間に交換機を介し
て1つの情報転送を遂行する有限状態装置を含むポート
回路。 - 【請求項6】 請求項5記載のポート回路において、有
限状態装置は、複数のサブタイムスロットを1タイムス
ロットと同期させる手段を実行するポート回路。 - 【請求項7】 各々が予め決められた持続時間を有する
複数のタイムスロットを定義する時分割多重化交換機
と、 前記交換機に接続され、各々がいずれかのタイムスロッ
トの間に交換機を介して1つだけの情報転送を遂行する
複数の第1のポート回路と、 前記交換機に接続され、各々が前記の各タイムスロット
の間に複数のサブタイムスロットを定義し、(a)いず
れかのタイムスロットの間交換機を介してムスロットの
間に交換機を介して複数回の情報転送を遂行する複数の
第2のポート回路と、からなる交換システム。 - 【請求項8】 請求項7記載の交換システムにおいて、
各々の第2のポート回路は、1タイムスロットの間に区
間構成を介して1つだけの情報転送を第1のポート回路
で遂行すると共に、1サブタイムスロットの間に交換機
を介して1つの情報転送を他の第2のポート回路で遂行
する交換システム。 - 【請求項9】 請求項7記載の交換システムにおいて、
交換機は、タイムスロットを定義する第1のクロック信
号をポート回路に運ぶ信号リンクを含み、 各々の第2のポート回路は、前記信号リンクに接続さ
れ、受信した前記第1のクロック信号を乗算して、前記
第1のクロック信号からサブタイムスロットを定義する
第2のクロック信号を発生する装置を含む交換システ
ム。 - 【請求項10】 請求項7記載の交換システムにおい
て、各々の第2のポート回路は、複数のサブタイムスロ
ットを1タイムスロットと同期させる装置を含む交換シ
ステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/728814 | 1996-10-10 | ||
US08/728,814 US5862131A (en) | 1996-10-10 | 1996-10-10 | Hybrid time-slot and sub-time-slot operation in a time-division multiplexed system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10136477A true JPH10136477A (ja) | 1998-05-22 |
JP3649877B2 JP3649877B2 (ja) | 2005-05-18 |
Family
ID=24928372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27633397A Expired - Fee Related JP3649877B2 (ja) | 1996-10-10 | 1997-10-09 | 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5862131A (ja) |
EP (1) | EP0836358B1 (ja) |
JP (1) | JP3649877B2 (ja) |
CA (1) | CA2210841C (ja) |
DE (1) | DE69734864T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887462A (ja) * | 1994-09-20 | 1996-04-02 | Fujitsu Ltd | ステートマシン及び通信制御方式 |
US20040213188A1 (en) * | 2001-01-19 | 2004-10-28 | Raze Technologies, Inc. | Backplane architecture for use in wireless and wireline access systems |
US6738582B1 (en) * | 2002-03-26 | 2004-05-18 | Martisse Networks | Synchronization system for all optical slotted ring dynamic networks |
US20050147411A1 (en) * | 2002-03-28 | 2005-07-07 | Matisse Networks | Optical reservation-based network switch fabrics |
US20030227913A1 (en) * | 2002-06-05 | 2003-12-11 | Litchfield Communications, Inc. | Adaptive timing recovery of synchronous transport signals |
US20040047367A1 (en) * | 2002-09-05 | 2004-03-11 | Litchfield Communications, Inc. | Method and system for optimizing the size of a variable buffer |
WO2004059500A1 (en) * | 2002-12-27 | 2004-07-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for reducing the bus load in a synchronous data bus system |
US7912075B1 (en) * | 2006-05-26 | 2011-03-22 | Avaya Inc. | Mechanisms and algorithms for arbitrating between and synchronizing state of duplicated media processing components |
US9081653B2 (en) | 2011-11-16 | 2015-07-14 | Flextronics Ap, Llc | Duplicated processing in vehicles |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4187399A (en) * | 1978-06-05 | 1980-02-05 | Bell Telephone Laboratories, Incorporated | Call state processor for a time division switching system |
GB2128446B (en) * | 1982-10-02 | 1985-09-04 | Standard Telephones Cables Ltd | Telecommunication exchange |
US4628446A (en) * | 1982-12-06 | 1986-12-09 | At&T Bell Laboratories | Multichannel interface |
NL189591C (nl) * | 1984-02-24 | 1993-05-17 | Nederland Ptt | Digitaal schakelnetwerk voor het doorschakelen van tijdmultiplexkanalen die per kanaal van bitsnelheid kunnen verschillen. |
US4656627A (en) * | 1984-11-21 | 1987-04-07 | At&T Company | Multiphase packet switching system |
US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
NL8600614A (nl) * | 1986-03-10 | 1987-10-01 | At & T & Philips Telecomm | Breed-/smalband schakelnetwerk van het tijd-ruimte-tijd type en tijd-, ruimteschakeltrap voor breed-/smalbandkanalen. |
US4791629A (en) * | 1986-06-02 | 1988-12-13 | Ibm Corporation | Communications switching system |
US4965884A (en) * | 1989-11-22 | 1990-10-23 | Northern Telecom Limited | Data alignment method and apparatus |
CA2068048A1 (en) * | 1991-05-06 | 1992-11-07 | Douglas D. Cheung | Fault tolerant processing section with dynamically reconfigurable voting |
GB2286099B (en) * | 1991-05-31 | 1995-09-27 | Mitel Corp | Modular communication system with allocatable bandwidth |
US5311576A (en) * | 1992-01-27 | 1994-05-10 | At&T Bell Laboratories | Adjunct processor embedded in a switching system |
US5594727A (en) * | 1994-09-19 | 1997-01-14 | Summa Four, Inc. | Telephone switch providing dynamic allocation of time division multiplex resources |
-
1996
- 1996-10-10 US US08/728,814 patent/US5862131A/en not_active Expired - Lifetime
-
1997
- 1997-07-17 CA CA002210841A patent/CA2210841C/en not_active Expired - Fee Related
- 1997-09-30 EP EP97307694A patent/EP0836358B1/en not_active Expired - Lifetime
- 1997-09-30 DE DE69734864T patent/DE69734864T2/de not_active Expired - Fee Related
- 1997-10-09 JP JP27633397A patent/JP3649877B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69734864D1 (de) | 2006-01-19 |
EP0836358A2 (en) | 1998-04-15 |
EP0836358B1 (en) | 2005-12-14 |
DE69734864T2 (de) | 2006-08-17 |
US5862131A (en) | 1999-01-19 |
JP3649877B2 (ja) | 2005-05-18 |
EP0836358A3 (en) | 2000-07-26 |
CA2210841A1 (en) | 1999-01-17 |
CA2210841C (en) | 2000-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
JP3348265B2 (ja) | 架間転送制御方式 | |
JP3120994B2 (ja) | デジタル交換装置 | |
JP3649877B2 (ja) | 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 | |
US6754174B1 (en) | Interface for communications among network elements | |
JPH09139973A (ja) | 多重セル通信システムのフレーム同期方法および回路装置 | |
JPH0246055A (ja) | 構内交換機 | |
US4581732A (en) | Time-space-time switching network using a closed-loop link | |
US6633573B1 (en) | Method and apparatus for generating massive interrupts in random access memory (RAM) | |
JPH0686341A (ja) | 通信方法 | |
JPH07282000A (ja) | バスインタフェース回路及びデータ転送システム | |
US6785766B1 (en) | Method and apparatus for servicing massive interrupts in random access memory (RAM) | |
JP3455474B2 (ja) | ディジタル交換装置およびその装置のデータ交換方法 | |
JP3412922B2 (ja) | 同期ディジタルハイアラーキに基づくオーバヘッド終端及びポインタ処理装置 | |
GB2285725A (en) | Data burst transfer | |
JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
JP2746683B2 (ja) | クロック位相制御回路 | |
US6920105B1 (en) | Interface receive for communications among network elements | |
KR100237389B1 (ko) | 근원지 동기 전송 방식을 사용하는 독립 동기 방식 시스템의 상호 연결망 | |
JP2626487B2 (ja) | 伝送装置 | |
JPS6257399A (ja) | 回線設定方式 | |
JP2872036B2 (ja) | 速度変換装置 | |
JP2960250B2 (ja) | 通信制御装置における回線インタフェース回路 | |
JPH05344087A (ja) | 多重信号のクロスコネクト装置 | |
JPS60130947A (ja) | 通話路同期接続方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |