JPH10136477A - 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 - Google Patents
時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作Info
- Publication number
- JPH10136477A JPH10136477A JP9276333A JP27633397A JPH10136477A JP H10136477 A JPH10136477 A JP H10136477A JP 9276333 A JP9276333 A JP 9276333A JP 27633397 A JP27633397 A JP 27633397A JP H10136477 A JPH10136477 A JP H10136477A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- sub
- port circuit
- bus
- tdm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 32
- 239000000872 buffer Substances 0.000 description 23
- 238000004891 communication Methods 0.000 description 14
- WIUGDTDEQHIWAS-UHFFFAOYSA-N sodium;[3-[[3-[(2-bromoacetyl)amino]phenoxy]-hydroxyphosphoryl]oxy-5-(5-methyl-2,4-dioxopyrimidin-1-yl)oxolan-2-yl]methyl [3-[(2-bromoacetyl)amino]phenyl] hydrogen phosphate Chemical compound [Na+].O=C1NC(=O)C(C)=CN1C1OC(COP(O)(=O)OC=2C=C(NC(=O)CBr)C=CC=2)C(OP(O)(=O)OC=2C=C(NC(=O)CBr)C=CC=2)C1 WIUGDTDEQHIWAS-UHFFFAOYSA-N 0.000 description 10
- 235000008429 bread Nutrition 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 1
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 既存システムの変更を最小にしながらＴＤＭ
システムのバス容量を増大させる。 【解決手段】 周波数乗算されたフェーズロックループ
（ＰＬＬ２０２）等のクロック周波数乗算器と、ＰＬＬ
駆動式有限状態装置（２０３）等の乗算器駆動式サブタ
イムスロット動作回路がポート回路に組み込まれる。ク
ロック周波数乗算器とサブタイムスロット動作回路は、
サブタイムスロットを定義し、１タイムスロット中の多
数の情報転送を遂行するのに必要な全ての追加の制御信
号を発生する。ポート回路は、従来のポート回路で従来
のタイムスロット転送に従事することにより、それと互
換性があり、他のサブタイムスロット機能付与されたポ
ート回路でサブタイムスロット転送に従事することによ
り、ＴＤＭ交換機の転送処理量を増加させる。
システムのバス容量を増大させる。 【解決手段】 周波数乗算されたフェーズロックループ
（ＰＬＬ２０２）等のクロック周波数乗算器と、ＰＬＬ
駆動式有限状態装置（２０３）等の乗算器駆動式サブタ
イムスロット動作回路がポート回路に組み込まれる。ク
ロック周波数乗算器とサブタイムスロット動作回路は、
サブタイムスロットを定義し、１タイムスロット中の多
数の情報転送を遂行するのに必要な全ての追加の制御信
号を発生する。ポート回路は、従来のポート回路で従来
のタイムスロット転送に従事することにより、それと互
換性があり、他のサブタイムスロット機能付与されたポ
ート回路でサブタイムスロット転送に従事することによ
り、ＴＤＭ交換機の転送処理量を増加させる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に時分割多重
（ＴＤＭ）システムに関し、特にＴＤＭ通信交換システ
ムに関する。
（ＴＤＭ）システムに関し、特にＴＤＭ通信交換システ
ムに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】時分割
多重化は、一般に、最新の通信交換システムの交換機に
使用されている。その一例は、ルーセント テクノロジ
ーズ インクのＤｅｆｉｎｉｔｙＲ構内交換機（ＰＢ
Ｘ）のＴＤＭバスである。最新のアプリケーションやテ
クノロジーは、このような既存のＴＤＭシステムのバス
容量を急速に使い尽くしてしまう。例えば、マルチメデ
ィア通信は、ラインポートまたは中継線ポート当たり多
数のタイムスロットを使用するが、最新のハードウェア
テクノロジーは、ポートが各ポート回路パックを介し
て実行されるのを絶えず可能にする。したがって、ＴＤ
Ｍシステムのバス容量を増加させることが必要である。
多重化は、一般に、最新の通信交換システムの交換機に
使用されている。その一例は、ルーセント テクノロジ
ーズ インクのＤｅｆｉｎｉｔｙＲ構内交換機（ＰＢ
Ｘ）のＴＤＭバスである。最新のアプリケーションやテ
クノロジーは、このような既存のＴＤＭシステムのバス
容量を急速に使い尽くしてしまう。例えば、マルチメデ
ィア通信は、ラインポートまたは中継線ポート当たり多
数のタイムスロットを使用するが、最新のハードウェア
テクノロジーは、ポートが各ポート回路パックを介し
て実行されるのを絶えず可能にする。したがって、ＴＤ
Ｍシステムのバス容量を増加させることが必要である。
【０００３】ＴＤＭバス容量を増加させる方法の１つ
は、バスをより早く、すなわちより高いクロック速度
で、走らせることである。この方法は、ＴＤＭバスに接
続してそれを使用する全ての回路パックの最新設計を必
要とする。これは大規模な開発とコスト増加になる。し
たがって、この方法は、既存のシステムによる互換性が
必要とされない新しいシステム設計においてのみ、使用
に適している。
は、バスをより早く、すなわちより高いクロック速度
で、走らせることである。この方法は、ＴＤＭバスに接
続してそれを使用する全ての回路パックの最新設計を必
要とする。これは大規模な開発とコスト増加になる。し
たがって、この方法は、既存のシステムによる互換性が
必要とされない新しいシステム設計においてのみ、使用
に適している。
【０００４】ＴＤＭバス容量を増加させる第２の方法
は、より高速のマルチフェーズ クロック分配を既存の
ＴＤＭバスに追加することである。この方法は、既存の
回路パックが従来の動作のために既存のクロックを使用
するのを可能にすると共に、新しい回路パックが、多数
のサブタイムスロット転送が１タイムスロットにおいて
生じるサブタイムスロット動作のために新しい多相クロ
ックを使用するのを可能にする。このような方法の一例
は、米国特許第４，６５６，６２７号に開示されてい
る。この方法は、新しいバス バックプレーン及びクロ
ック発生回路を必要とし、既存システムのグレードアッ
プを難しくかつ高価にさせる。したがって、技術があま
りない者には、既存のシステムに容易に再適合すると共
に、既存のポート回路パック及びバス バックプレーン
の動作と干渉せずかつそれらの変更を要しない、ＴＤＭ
システムのバス容量を増加させる方法である。
は、より高速のマルチフェーズ クロック分配を既存の
ＴＤＭバスに追加することである。この方法は、既存の
回路パックが従来の動作のために既存のクロックを使用
するのを可能にすると共に、新しい回路パックが、多数
のサブタイムスロット転送が１タイムスロットにおいて
生じるサブタイムスロット動作のために新しい多相クロ
ックを使用するのを可能にする。このような方法の一例
は、米国特許第４，６５６，６２７号に開示されてい
る。この方法は、新しいバス バックプレーン及びクロ
ック発生回路を必要とし、既存システムのグレードアッ
プを難しくかつ高価にさせる。したがって、技術があま
りない者には、既存のシステムに容易に再適合すると共
に、既存のポート回路パック及びバス バックプレーン
の動作と干渉せずかつそれらの変更を要しない、ＴＤＭ
システムのバス容量を増加させる方法である。
【０００５】
【課題を解決するための手段】本発明は、従来技術の欠
点を解決してその要求を満足させることに向けられてい
る。本発明によれば、ポート回路は、従来のタイムスロ
ット動作を遂行するばかりでなく、外部の支援なしにサ
ブタイムスロット動作を遂行するように設計される。例
えば、周波数乗算されたフェーズロックループ（ＰＬ
Ｌ）等のクロック周波数乗算器と、ＰＬＬ駆動式有限状
態装置等の乗算器駆動式サブタイムスロット動作回路
が、新しいポート回路パックに組み込まれる。クロック
周波数乗算機及びサブタイムスロット動作回路は、１タ
イムスロットにおける多数のＴＤＭバス転送を遂行する
のに必要な追加の制御信号の全てを発生する。サブタイ
ムスロット動作は、過タイムスロットを基礎として機能
付与され、それにより、サブタイムスロット動作は同一
ＴＤＭバス上の標準動作と共存することができる。ま
た、それは、新しいポート回路パックが従来のポート回
路パックと共に標準的なタイムスロット動作に従事する
のを可能にする。新しいポート回路パックは、既存のポ
ート回路パック及びＴＤＭバス バックプレーンと干渉
することなくまたはそれらのいかなる変更も必要とする
ことなく動作する。したがって、既存のＴＤＭシステム
への再適合とそのアップグレードは、簡単であり、遂行
が比較的安価である。
点を解決してその要求を満足させることに向けられてい
る。本発明によれば、ポート回路は、従来のタイムスロ
ット動作を遂行するばかりでなく、外部の支援なしにサ
ブタイムスロット動作を遂行するように設計される。例
えば、周波数乗算されたフェーズロックループ（ＰＬ
Ｌ）等のクロック周波数乗算器と、ＰＬＬ駆動式有限状
態装置等の乗算器駆動式サブタイムスロット動作回路
が、新しいポート回路パックに組み込まれる。クロック
周波数乗算機及びサブタイムスロット動作回路は、１タ
イムスロットにおける多数のＴＤＭバス転送を遂行する
のに必要な追加の制御信号の全てを発生する。サブタイ
ムスロット動作は、過タイムスロットを基礎として機能
付与され、それにより、サブタイムスロット動作は同一
ＴＤＭバス上の標準動作と共存することができる。ま
た、それは、新しいポート回路パックが従来のポート回
路パックと共に標準的なタイムスロット動作に従事する
のを可能にする。新しいポート回路パックは、既存のポ
ート回路パック及びＴＤＭバス バックプレーンと干渉
することなくまたはそれらのいかなる変更も必要とする
ことなく動作する。したがって、既存のＴＤＭシステム
への再適合とそのアップグレードは、簡単であり、遂行
が比較的安価である。
【０００６】一般に本発明の一態様によれば、交換シス
テムは、各々が予め決められた持続時間を有する複数の
タイムスロットを定義するＴＤＭ交換機と、前記交換機
に接続され、各々がいずれかの１タイムスロットの間前
記交換機を介して１つだけの情報転送を遂行する複数の
第１の（従来の）ポート回路と、前記交換機に接続さ
れ、各々が、（ａ）いずれかの１タイムスロットの間前
記交換機を介して１つだけの情報転送か、または（ｂ）
１タイムスロットの間前記交換機を介して複数回の情報
転送を遂行するように、いずれかの１サブタイムスロッ
トの間前記交換構造を介して１つの情報転送かのどちら
かを選択的に遂行するために、各々の前記タイムスロッ
トの間複数のサブタイムスロットを定義する複数の第２
のポート回路とからなる。したがって、サブタイムスロ
ット機能付与されたポート回路は、好適に、ＴＤＭ交換
システムにおけるハイブリッド タイムスロット及びサ
ブタイムスロット動作が可能である。サブタイムスロッ
ト機能付与されたポート回路は、第１のポート回路と共
に１タイムスロットの間交換機を介して１つの転送を遂
行し、それにより、第１のポート回路と互換性があり、
また、他のサブタイムスロット機能付与されたポート回
路と共に１サブタイムスロットの間交換機を介して１つ
の転送を遂行し、それにより、ＴＤＭ交換機の転送処理
量を増加させる。
テムは、各々が予め決められた持続時間を有する複数の
タイムスロットを定義するＴＤＭ交換機と、前記交換機
に接続され、各々がいずれかの１タイムスロットの間前
記交換機を介して１つだけの情報転送を遂行する複数の
第１の（従来の）ポート回路と、前記交換機に接続さ
れ、各々が、（ａ）いずれかの１タイムスロットの間前
記交換機を介して１つだけの情報転送か、または（ｂ）
１タイムスロットの間前記交換機を介して複数回の情報
転送を遂行するように、いずれかの１サブタイムスロッ
トの間前記交換構造を介して１つの情報転送かのどちら
かを選択的に遂行するために、各々の前記タイムスロッ
トの間複数のサブタイムスロットを定義する複数の第２
のポート回路とからなる。したがって、サブタイムスロ
ット機能付与されたポート回路は、好適に、ＴＤＭ交換
システムにおけるハイブリッド タイムスロット及びサ
ブタイムスロット動作が可能である。サブタイムスロッ
ト機能付与されたポート回路は、第１のポート回路と共
に１タイムスロットの間交換機を介して１つの転送を遂
行し、それにより、第１のポート回路と互換性があり、
また、他のサブタイムスロット機能付与されたポート回
路と共に１サブタイムスロットの間交換機を介して１つ
の転送を遂行し、それにより、ＴＤＭ交換機の転送処理
量を増加させる。
【０００７】好適には、交換システムは、全ポート回路
へのタイムスロットを定義する第１のクロック信号を運
び、サブタイムスロット機能付与されたポート回路は、
受信した第１のクロック信号を乗算して、それからサブ
タイムスロットを定義する第２のクロック信号を発生す
る。したがって、サブタイムスロット機能付与されたポ
ート回路は、交換システムが従来のポート回路に従来提
供している支援以外の交換システムからのどんな支援も
なしに、サブタイムスロット動作を遂行する。また、好
適には、サブタイムスロット機能付与されたポート回路
は、あるタイムスロットの複数のサブタイムスロットを
そのタイムスロットと同期させ、それにより、タイムス
ロットの時間境界がサブタイムスロット転送により邪魔
されないことを確実にする装置を含む。さらに、好適に
は、サブタイムスロット機能付与されたポート回路は、
有限状態装置を使用して、サブタイムスロット同作用の
制御信号を発生させる。有限状態装置は、制御メカニズ
ムのリソース効率的な比較的安価な実行となる。好適に
は、有限状態装置は、その状態の一部として同期化装置
を実行し、それにより、この機能を実行するための別個
の回路の必要性をなくしている。
へのタイムスロットを定義する第１のクロック信号を運
び、サブタイムスロット機能付与されたポート回路は、
受信した第１のクロック信号を乗算して、それからサブ
タイムスロットを定義する第２のクロック信号を発生す
る。したがって、サブタイムスロット機能付与されたポ
ート回路は、交換システムが従来のポート回路に従来提
供している支援以外の交換システムからのどんな支援も
なしに、サブタイムスロット動作を遂行する。また、好
適には、サブタイムスロット機能付与されたポート回路
は、あるタイムスロットの複数のサブタイムスロットを
そのタイムスロットと同期させ、それにより、タイムス
ロットの時間境界がサブタイムスロット転送により邪魔
されないことを確実にする装置を含む。さらに、好適に
は、サブタイムスロット機能付与されたポート回路は、
有限状態装置を使用して、サブタイムスロット同作用の
制御信号を発生させる。有限状態装置は、制御メカニズ
ムのリソース効率的な比較的安価な実行となる。好適に
は、有限状態装置は、その状態の一部として同期化装置
を実行し、それにより、この機能を実行するための別個
の回路の必要性をなくしている。
【０００８】本発明のこれら及び他の利点及び特徴は、
図面と共に行われる本発明の実施例の以下の説明からよ
り明らかになるだろう。
図面と共に行われる本発明の実施例の以下の説明からよ
り明らかになるだろう。
【０００９】
【発明の実施の形態】図１は、本発明の一実施例１０８
を組み込んだ例示的なＴＤＭ通信交換システム１００を
示す。交換システム１００は、例えば、ルーセント テ
クノロジーズインクのＤｅｆｉｎｉｔｙ（登録商標）Ｐ
ＢＸである。交換システム１００は制御プロセッサ１０
１、メモリ１０２及び網インターフェース１０３からな
り、これらはメモリバスで相互接続されている。網イン
ターフェース１０３は、プロセッサ１０１に時分割多重
化（ＴＤＭ）バス１０５へのアクセスを提供する。ＴＤ
Ｍバス１０５は交換システム１００の通信交換媒体−−
交換機−−として役立つ。Ｄｅｆｉｎｉｔｙ ＰＢＸで
は、ＴＤＭバス１０５は、並列に動作すると共に、各々
がＴＤＭバス１０５の半分の容量（タイムスロット）を
有する２つのＴＤＭバス（Ａ＋Ｂ）からなる。制御プロ
セッサ１０１は、交換システム１００の動作を制御する
と共に通信機能を実行する。通信機能には、呼処理や、
ＴＤＭバス１０５に接続された個々のポート回路１０６
及び１０８で使用されるＴＤＭバス１０５のタイムスロ
ットの割り当てが含まれる。その機能を実行するため
に、プロセッサ１０１は、ＴＤＭバス１０５を介して、
ポート回路１０６及び１０８と、それに接続された通信
線及び中継線１０７と通信する。ポート回路１０６及び
１０８は、従来のポート回路１０６及びサブタイムスロ
ット ポート回路１０８を含む。サブタイムスロット
ポート回路１０８は本発明の原理に従って構成される。
を組み込んだ例示的なＴＤＭ通信交換システム１００を
示す。交換システム１００は、例えば、ルーセント テ
クノロジーズインクのＤｅｆｉｎｉｔｙ（登録商標）Ｐ
ＢＸである。交換システム１００は制御プロセッサ１０
１、メモリ１０２及び網インターフェース１０３からな
り、これらはメモリバスで相互接続されている。網イン
ターフェース１０３は、プロセッサ１０１に時分割多重
化（ＴＤＭ）バス１０５へのアクセスを提供する。ＴＤ
Ｍバス１０５は交換システム１００の通信交換媒体−−
交換機−−として役立つ。Ｄｅｆｉｎｉｔｙ ＰＢＸで
は、ＴＤＭバス１０５は、並列に動作すると共に、各々
がＴＤＭバス１０５の半分の容量（タイムスロット）を
有する２つのＴＤＭバス（Ａ＋Ｂ）からなる。制御プロ
セッサ１０１は、交換システム１００の動作を制御する
と共に通信機能を実行する。通信機能には、呼処理や、
ＴＤＭバス１０５に接続された個々のポート回路１０６
及び１０８で使用されるＴＤＭバス１０５のタイムスロ
ットの割り当てが含まれる。その機能を実行するため
に、プロセッサ１０１は、ＴＤＭバス１０５を介して、
ポート回路１０６及び１０８と、それに接続された通信
線及び中継線１０７と通信する。ポート回路１０６及び
１０８は、従来のポート回路１０６及びサブタイムスロ
ット ポート回路１０８を含む。サブタイムスロット
ポート回路１０８は本発明の原理に従って構成される。
【００１０】Ｄｅｆｉｎｉｔｙ ＰＢＸの従来のポート
回路１０６は、サニティ アンドコントロール インタ
ーフェース（ＳＡＫＩ）と、ＴＤＭバス用スイッチ カ
ンファレンサー及び集中ハイウェイ（ＳＣＯＴＣＨ）
と、一対の集中ハイウェイとによってＴＤＭバス１０５
に接続され、インターフェースされている。ＳＡＫＩ
は、ＴＤＭバス１０５を介して制御プロセッサ１０１と
制御メッセージをやり取りする。ＳＡＫＩは、標準シス
テム１００制御メッセージをＴＤＭバス１０５の通信プ
ロトコルに変換したり、ＴＤＭバス１０５の通信プロト
コルから標準システム１００制御メッセージを変換した
りする。ＳＡＫＩは、ＴＤＭバス１０５からのメッセー
ジの受信に基づいて中断を生じ、中断の受信に応答して
ＴＤＭバス１０５への出力用のメッセージを受け入れ
る。ＳＣＯＴＣＨは、集中ハイウェイとＴＤＭバス１０
５の間で多数の音声及び／またはデータ通信チャンネル
を接続する集中／集中解除装置である。ＳＣＯＴＣＨ
は、第１の集中ハイウェイを介して集中のための多数の
チャンネルを受信し、集中解除されたチャンネルを第２
の集中ハイウェイ上に出力する。各集中ハイウェイは、
各々の反復フレームにおいて６４チャンネルまで適応す
る従来の受動シリアルＴＤＭバスである。
回路１０６は、サニティ アンドコントロール インタ
ーフェース（ＳＡＫＩ）と、ＴＤＭバス用スイッチ カ
ンファレンサー及び集中ハイウェイ（ＳＣＯＴＣＨ）
と、一対の集中ハイウェイとによってＴＤＭバス１０５
に接続され、インターフェースされている。ＳＡＫＩ
は、ＴＤＭバス１０５を介して制御プロセッサ１０１と
制御メッセージをやり取りする。ＳＡＫＩは、標準シス
テム１００制御メッセージをＴＤＭバス１０５の通信プ
ロトコルに変換したり、ＴＤＭバス１０５の通信プロト
コルから標準システム１００制御メッセージを変換した
りする。ＳＡＫＩは、ＴＤＭバス１０５からのメッセー
ジの受信に基づいて中断を生じ、中断の受信に応答して
ＴＤＭバス１０５への出力用のメッセージを受け入れ
る。ＳＣＯＴＣＨは、集中ハイウェイとＴＤＭバス１０
５の間で多数の音声及び／またはデータ通信チャンネル
を接続する集中／集中解除装置である。ＳＣＯＴＣＨ
は、第１の集中ハイウェイを介して集中のための多数の
チャンネルを受信し、集中解除されたチャンネルを第２
の集中ハイウェイ上に出力する。各集中ハイウェイは、
各々の反復フレームにおいて６４チャンネルまで適応す
る従来の受動シリアルＴＤＭバスである。
【００１１】サブタイムスロット ポート回路１０８で
は、従来のポート回路１０６のＳＣＯＴＣＨと集中ハイ
ウェイは図２に示される回路で置換される。ポート回路
１０８は、ＴＤＭＡバッファ２００及びＴＤＭＢバッフ
ァ２０１でＴＤＭバスのデータ線２０９に接続される。
バッファ２００及び２０１は、ＴＤＭバス１０５のタイ
ムスロットへ／からデータ及び制御情報のバイトを送信
／受信する。Ｄｅｆｉｎｉｔｙ ＰＢＸでは、ＴＤＭＡ
バッファ２００は、ＴＤＭバス１０５を構成する２つの
バスのうちの一方のデータ線に接続し、ＴＤＭＢバッフ
ァ２０１は、ＴＤＭバス１０５を構成する２つのバスの
うちの他方のデータ線に接続する。回路１０８の内部
で、バッファ２００及び２０１は、それぞれ一対のバス
ＴＤＭＡ２１０及びＴＤＭＢ２１１に接続し、これらを
介して、ＴＤＭバス１０５から受信したバイトを送信す
ると共に、これらから、ＴＤＭバス１０５への送信のた
めのバイトを受信する。
は、従来のポート回路１０６のＳＣＯＴＣＨと集中ハイ
ウェイは図２に示される回路で置換される。ポート回路
１０８は、ＴＤＭＡバッファ２００及びＴＤＭＢバッフ
ァ２０１でＴＤＭバスのデータ線２０９に接続される。
バッファ２００及び２０１は、ＴＤＭバス１０５のタイ
ムスロットへ／からデータ及び制御情報のバイトを送信
／受信する。Ｄｅｆｉｎｉｔｙ ＰＢＸでは、ＴＤＭＡ
バッファ２００は、ＴＤＭバス１０５を構成する２つの
バスのうちの一方のデータ線に接続し、ＴＤＭＢバッフ
ァ２０１は、ＴＤＭバス１０５を構成する２つのバスの
うちの他方のデータ線に接続する。回路１０８の内部
で、バッファ２００及び２０１は、それぞれ一対のバス
ＴＤＭＡ２１０及びＴＤＭＢ２１１に接続し、これらを
介して、ＴＤＭバス１０５から受信したバイトを送信す
ると共に、これらから、ＴＤＭバス１０５への送信のた
めのバイトを受信する。
【００１２】バス２１０及び２１１は、それぞれ、ＴＤ
ＭＡ読み取り（ＡＲ）バッファ２０５及びＴＤＭＡ書き
込み（ＡＷ）ラッチ２０６と、ＴＤＭＢ読み取り（Ｂ
Ｒ）バッファ２０７及びＴＤＭＢ書き込み（ＢＷ）ラッ
チ２０８とによってＭＵＸ Ａ＋Ｂバス２１２にインタ
ーフェースされる。ＡＲバッファ２０５は、ＴＤＭＡバ
ス２１０からの情報がＭＵＸ Ａ＋Ｂバス２１２で読み
取られるのを可能にし、ＡＷラッチ２０６は、ＭＵＸ
Ａ＋Ｂバス２１２からの情報がＴＤＭＡバス２１０上に
書き込まれるのを可能にする。同様に、ＢＲバッファ２
０７は、ＴＤＭＡバス２１１からの情報がＭＵＸ Ａ＋
Ｂバス２１２で読み取られるのを可能にし、ＢＷラッチ
２０８は、ＭＵＸ Ａ＋Ｂバス２１２からの情報がＴＤ
ＭＡバス２１１上に書き込まれるのを可能にする。同時
に、構成要素２０５〜２０８は、バス２１２とバス２１
０〜２１１間のマルチプレクサ／デマルチプレクサとし
て機能する。ＭＵＸ Ａ＋Ｂバス２１２は、ポート回路
１０８の他の（従来の）回路とデータ及び制御情報をや
り取りする。
ＭＡ読み取り（ＡＲ）バッファ２０５及びＴＤＭＡ書き
込み（ＡＷ）ラッチ２０６と、ＴＤＭＢ読み取り（Ｂ
Ｒ）バッファ２０７及びＴＤＭＢ書き込み（ＢＷ）ラッ
チ２０８とによってＭＵＸ Ａ＋Ｂバス２１２にインタ
ーフェースされる。ＡＲバッファ２０５は、ＴＤＭＡバ
ス２１０からの情報がＭＵＸ Ａ＋Ｂバス２１２で読み
取られるのを可能にし、ＡＷラッチ２０６は、ＭＵＸ
Ａ＋Ｂバス２１２からの情報がＴＤＭＡバス２１０上に
書き込まれるのを可能にする。同様に、ＢＲバッファ２
０７は、ＴＤＭＡバス２１１からの情報がＭＵＸ Ａ＋
Ｂバス２１２で読み取られるのを可能にし、ＢＷラッチ
２０８は、ＭＵＸ Ａ＋Ｂバス２１２からの情報がＴＤ
ＭＡバス２１１上に書き込まれるのを可能にする。同時
に、構成要素２０５〜２０８は、バス２１２とバス２１
０〜２１１間のマルチプレクサ／デマルチプレクサとし
て機能する。ＭＵＸ Ａ＋Ｂバス２１２は、ポート回路
１０８の他の（従来の）回路とデータ及び制御情報をや
り取りする。
【００１３】また、ＴＤＭバス１０５のＴＤＭ ＣＬＫ
線２１３及びＦＲＡＭＥ ＣＬＫ線２１４も回路１０８
に接続される。ＴＤＭ ＣＬＫ線２１３は、ＴＤＭバス
１０５上の全タイムスロットに時間が合ったクロック信
号を交換システム１００中に分配する。これらは例えば
２．０４８ＭＨｚ信号である。ＦＲＡＭＥ ＣＬＫ線２
１４は、ＴＤＭバス１０５上のタイムスロットのフレー
ムに時間が合ったクロック信号を分配する。これらは例
えば８ＫＨｚ信号である。ＴＤＭ ＣＬＫ線２１３は従
来の周波数多重化ＰＬＬ２０２に接続される。周波数多
重化ＰＬＬ２０２は、ＴＤＭタイムスロット クロック
信号を３２倍だけ周波数乗算し、乗算した信号をＴＤＭ
タイムスロット クロック信号と同期させる。ＰＬＬ２
０２は、乗算したクロック信号をＴＤＭ ＣＬＫｘ３２
線２１５に出力する。
線２１３及びＦＲＡＭＥ ＣＬＫ線２１４も回路１０８
に接続される。ＴＤＭ ＣＬＫ線２１３は、ＴＤＭバス
１０５上の全タイムスロットに時間が合ったクロック信
号を交換システム１００中に分配する。これらは例えば
２．０４８ＭＨｚ信号である。ＦＲＡＭＥ ＣＬＫ線２
１４は、ＴＤＭバス１０５上のタイムスロットのフレー
ムに時間が合ったクロック信号を分配する。これらは例
えば８ＫＨｚ信号である。ＴＤＭ ＣＬＫ線２１３は従
来の周波数多重化ＰＬＬ２０２に接続される。周波数多
重化ＰＬＬ２０２は、ＴＤＭタイムスロット クロック
信号を３２倍だけ周波数乗算し、乗算した信号をＴＤＭ
タイムスロット クロック信号と同期させる。ＰＬＬ２
０２は、乗算したクロック信号をＴＤＭ ＣＬＫｘ３２
線２１５に出力する。
【００１４】クロック信号線２１３及び２１５は、ポー
ト回路１０８の他の回路ばかりでなく有限状態装置２０
３にも接続される。状態装置２０３は、線２１３及び２
１５より受信したクロック信号を使用して、ポート回路
１０８の動作を制御するためのサブタイムスロット制御
信号を発生する回路である。クロック信号のほかにも、
状態装置２０３は、ＡＲＥＡＤ信号線２１８及びＢＲＥ
ＡＤ信号線２１９も入力として持っている。状態装置２
０３は、ＡＲＥＡＤ信号線２１８及びＢＲＥＡＤ信号線
２１９より、それぞれ、ＴＤＭＡバス２１０及びＴＤＭ
Ｂバス２１１を読み取るかまたは書き込むべきかどうか
に関するポート回路１０８の他の回路からの命令を受け
取る。状態装置２０３は、さらに、ＴＤＭ ＳＵＢＡ信
号線２２０及びＴＤＭ ＳＵＢＢ信号線２２１も入力と
して持っている。状態装置２０３は、ＴＤＭ ＳＵＢＡ
信号線２２０及びＴＤＭ ＳＵＢＢ信号線２２１より、
ＴＤＭバス１０５のそれぞれ一部Ａ及びＢにおいて従来
のタイムスロット動作またはサブタイムスロット動作に
従事させるべきかどうかに関するポート回路１０８の他
の回路からの命令を受け取る。状態装置２０３は、例え
ばプログラマブルロジックアレイ（ＰＬＡ）で実行され
る。状態装置２０３は、図３に示される３２状態とそれ
らの対応する制御信号を実行する。
ト回路１０８の他の回路ばかりでなく有限状態装置２０
３にも接続される。状態装置２０３は、線２１３及び２
１５より受信したクロック信号を使用して、ポート回路
１０８の動作を制御するためのサブタイムスロット制御
信号を発生する回路である。クロック信号のほかにも、
状態装置２０３は、ＡＲＥＡＤ信号線２１８及びＢＲＥ
ＡＤ信号線２１９も入力として持っている。状態装置２
０３は、ＡＲＥＡＤ信号線２１８及びＢＲＥＡＤ信号線
２１９より、それぞれ、ＴＤＭＡバス２１０及びＴＤＭ
Ｂバス２１１を読み取るかまたは書き込むべきかどうか
に関するポート回路１０８の他の回路からの命令を受け
取る。状態装置２０３は、さらに、ＴＤＭ ＳＵＢＡ信
号線２２０及びＴＤＭ ＳＵＢＢ信号線２２１も入力と
して持っている。状態装置２０３は、ＴＤＭ ＳＵＢＡ
信号線２２０及びＴＤＭ ＳＵＢＢ信号線２２１より、
ＴＤＭバス１０５のそれぞれ一部Ａ及びＢにおいて従来
のタイムスロット動作またはサブタイムスロット動作に
従事させるべきかどうかに関するポート回路１０８の他
の回路からの命令を受け取る。状態装置２０３は、例え
ばプログラマブルロジックアレイ（ＰＬＡ）で実行され
る。状態装置２０３は、図３に示される３２状態とそれ
らの対応する制御信号を実行する。
【００１５】図４に示されるように、ＴＤＭバス１０５
上の各々の従来のタイムスロット４００〜４０２は、Ｔ
ＤＭ ＣＬＫ線２１３上のクロック信号の１サイクル全
体で定義され、そのクロック信号の立ち下がりエッジで
終わる。状態装置２０３は、デジタルＰＬＬ２０４より
のタイムスロット クロック信号の立ち下がりエッジ４
０３に同期される。デジタルＰＬＬ２０４は、好適には
状態装置２０３の最後の２状態３０及び３１として実行
される。状態装置２０３は図３の状態３０でスタート
し、ここで、タイムスロット クロック信号の立ち下が
りエッジ４０３の間ＴＤＭ ＣＬＫ信号線２１３を監視
する。図４の時間ｔ（３１）で起こるタイムスロット
クロック信号立ち下がりエッジ４０３はタイムスロット
の終わりを合図し、状態装置２０３は図３の状態３１に
進み、ここで、図２のＢＵＦＡ Ｒ／Ｗ及びＢＵＦＢ
Ｒ／Ｗ制御線２２２及び２２３上に“読み取り”信号を
発し、ＴＤＭＡバッファ２００及びＴＤＭＢバッファ２
０１にＴＤＭバス１０５から１バイトの情報（データま
たは制御）を読み取らせる。（これは、従来のポート回
路１０６がＴＤＭバス１０５の１タイムスロットを読み
取る時間である。）
上の各々の従来のタイムスロット４００〜４０２は、Ｔ
ＤＭ ＣＬＫ線２１３上のクロック信号の１サイクル全
体で定義され、そのクロック信号の立ち下がりエッジで
終わる。状態装置２０３は、デジタルＰＬＬ２０４より
のタイムスロット クロック信号の立ち下がりエッジ４
０３に同期される。デジタルＰＬＬ２０４は、好適には
状態装置２０３の最後の２状態３０及び３１として実行
される。状態装置２０３は図３の状態３０でスタート
し、ここで、タイムスロット クロック信号の立ち下が
りエッジ４０３の間ＴＤＭ ＣＬＫ信号線２１３を監視
する。図４の時間ｔ（３１）で起こるタイムスロット
クロック信号立ち下がりエッジ４０３はタイムスロット
の終わりを合図し、状態装置２０３は図３の状態３１に
進み、ここで、図２のＢＵＦＡ Ｒ／Ｗ及びＢＵＦＢ
Ｒ／Ｗ制御線２２２及び２２３上に“読み取り”信号を
発し、ＴＤＭＡバッファ２００及びＴＤＭＢバッファ２
０１にＴＤＭバス１０５から１バイトの情報（データま
たは制御）を読み取らせる。（これは、従来のポート回
路１０６がＴＤＭバス１０５の１タイムスロットを読み
取る時間である。）
【００１６】ＴＤＭ ＣＬＫｘ３２線２１５上の乗算さ
れた信号の次の瞬間は次のタイムスロット４００〜４０
２の始まりを合図し、状態装置２０３は図３の状態０に
進む。状態０では、状態装置２０３へのＡＲＥＡＤ入力
信号線２１８が、ＴＤＭＡバス２１０が読み取られるべ
きであることを示す“読み取り”状態にある場合は、状
態装置２０３は、ＡＲ制御線２２２上に“読み取り”信
号を発し、ＡＲバッファ２０５にＭＵＸ Ａ＋Ｂバス２
１２上にその内容を出力させる。次いで、状態装置２０
３は、次の３状態の間ＡＲ制御線２２２の“読み取り”
信号を維持し、ＭＵＸ Ａ＋Ｂバス２１２に取り付けら
れた装置にバス２１２を読み取るのに十分な時間を与え
る。乗算されたクロック信号の次の瞬間に、状態装置２
０３は状態１に進む。状態１では、ＡＲＥＡＤ線２１８
が“書き込み”状態にある場合は、状態装置２０３は、
ＭＵＸ Ａ＋Ｂ Ｒ／Ｗ制御線２２６に“書き込み”信
号を発し、ＭＵＸ Ａ＋Ｂバス２１２に接続されたポー
ト回路１０８の装置（例えばＤＳＰ、図示しない）にバ
ス２１２を書き込ませる。ＴＤＭ ＣＬＫｘ３２線２１
５上の乗算された制御信号の次の瞬間に、状態装置２０
３は状態２に進む。状態２では、ＡＲＥＡＤ線２１８が
“読み取り”状態にある場合は、状態装置２０３は、Ｍ
ＵＸ Ａ＋Ｂ Ｒ／Ｗ線２２６上に“読み取り”信号を
発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路
１０８の装置にバス２１２を読み取らせる。乗算された
クロック信号の次の瞬間に、状態装置２０３は状態３に
進む。状態３では、ＡＲＥＡＤ線２１８が“書き込み”
状態にある場合は、状態装置２０３は、ＡＷ線２２３上
に“書き込み”信号を発し、ＡＷラッチ２０６にＭＵＸ
Ａ＋Ｂバス２１２からのデータをラッチさせる。乗算
されたクロック信号の次の瞬間に、状態装置２０３は状
態４に進む。状態４では、状態装置２０３へのＢＲＥＡ
Ｄ入力信号線２１９が“読み取り”状態にある場合は、
状態装置２０３は、ＢＲ制御線２２４上に“読み取り”
信号を発し、ＢＲバッファ２０７にＭＵＸ Ａ＋Ｂバス
２１２上にその内容を出力させる。次いで、状態装置２
０３は、次の３状態の間ＢＲ制御線２２４の“読み取
り”信号を維持する。乗算されたクロック信号の次の瞬
間に、状態装置２０３は状態５に進む。
れた信号の次の瞬間は次のタイムスロット４００〜４０
２の始まりを合図し、状態装置２０３は図３の状態０に
進む。状態０では、状態装置２０３へのＡＲＥＡＤ入力
信号線２１８が、ＴＤＭＡバス２１０が読み取られるべ
きであることを示す“読み取り”状態にある場合は、状
態装置２０３は、ＡＲ制御線２２２上に“読み取り”信
号を発し、ＡＲバッファ２０５にＭＵＸ Ａ＋Ｂバス２
１２上にその内容を出力させる。次いで、状態装置２０
３は、次の３状態の間ＡＲ制御線２２２の“読み取り”
信号を維持し、ＭＵＸ Ａ＋Ｂバス２１２に取り付けら
れた装置にバス２１２を読み取るのに十分な時間を与え
る。乗算されたクロック信号の次の瞬間に、状態装置２
０３は状態１に進む。状態１では、ＡＲＥＡＤ線２１８
が“書き込み”状態にある場合は、状態装置２０３は、
ＭＵＸ Ａ＋Ｂ Ｒ／Ｗ制御線２２６に“書き込み”信
号を発し、ＭＵＸ Ａ＋Ｂバス２１２に接続されたポー
ト回路１０８の装置（例えばＤＳＰ、図示しない）にバ
ス２１２を書き込ませる。ＴＤＭ ＣＬＫｘ３２線２１
５上の乗算された制御信号の次の瞬間に、状態装置２０
３は状態２に進む。状態２では、ＡＲＥＡＤ線２１８が
“読み取り”状態にある場合は、状態装置２０３は、Ｍ
ＵＸ Ａ＋Ｂ Ｒ／Ｗ線２２６上に“読み取り”信号を
発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路
１０８の装置にバス２１２を読み取らせる。乗算された
クロック信号の次の瞬間に、状態装置２０３は状態３に
進む。状態３では、ＡＲＥＡＤ線２１８が“書き込み”
状態にある場合は、状態装置２０３は、ＡＷ線２２３上
に“書き込み”信号を発し、ＡＷラッチ２０６にＭＵＸ
Ａ＋Ｂバス２１２からのデータをラッチさせる。乗算
されたクロック信号の次の瞬間に、状態装置２０３は状
態４に進む。状態４では、状態装置２０３へのＢＲＥＡ
Ｄ入力信号線２１９が“読み取り”状態にある場合は、
状態装置２０３は、ＢＲ制御線２２４上に“読み取り”
信号を発し、ＢＲバッファ２０７にＭＵＸ Ａ＋Ｂバス
２１２上にその内容を出力させる。次いで、状態装置２
０３は、次の３状態の間ＢＲ制御線２２４の“読み取
り”信号を維持する。乗算されたクロック信号の次の瞬
間に、状態装置２０３は状態５に進む。
【００１７】状態５では、ＢＲＥＡＤ線２１９が“書き
込み”状態にある場合は、状態装置２０３は、ＭＵＸ
Ａ＋Ｂ Ｒ／Ｗ制御線２２６に“書き込み”信号を発
し、ＭＵＸ Ａ＋Ｂバス２１２に接続されたポート回路
１０８の装置にバス２１２を読み取らせる。乗算された
制御信号の次の瞬間に、状態装置２０３は状態６に進
む。状態６では、ＢＲＥＡＤ線２１８が“読み取り”状
態にある場合は、状態装置２０３は、ＭＵＸ Ａ＋Ｂ
Ｒ／Ｗ線２２６上に“読み取り”信号を発し、ＭＵＸ
Ａ＋Ｂバス２１２に接続されたポート回路１０８の装置
にバス２１２を読み取らせる。乗算されたクロック信号
の次の瞬間に、状態装置２０３は状態７に進む。状態７
では、ＢＲＥＡＤ線２１８が“書き込み”状態にある場
合は、状態装置２０３は、ＢＷ制御線２２５上に“書き
込み”信号を発し、ＢＷラッチ２０８にＭＵＸ Ａ＋Ｂ
バス２１２からのデータをラッチさせる。乗算されたク
ロック信号の次の瞬間に、状態装置２０３は状態８に進
む。
込み”状態にある場合は、状態装置２０３は、ＭＵＸ
Ａ＋Ｂ Ｒ／Ｗ制御線２２６に“書き込み”信号を発
し、ＭＵＸ Ａ＋Ｂバス２１２に接続されたポート回路
１０８の装置にバス２１２を読み取らせる。乗算された
制御信号の次の瞬間に、状態装置２０３は状態６に進
む。状態６では、ＢＲＥＡＤ線２１８が“読み取り”状
態にある場合は、状態装置２０３は、ＭＵＸ Ａ＋Ｂ
Ｒ／Ｗ線２２６上に“読み取り”信号を発し、ＭＵＸ
Ａ＋Ｂバス２１２に接続されたポート回路１０８の装置
にバス２１２を読み取らせる。乗算されたクロック信号
の次の瞬間に、状態装置２０３は状態７に進む。状態７
では、ＢＲＥＡＤ線２１８が“書き込み”状態にある場
合は、状態装置２０３は、ＢＷ制御線２２５上に“書き
込み”信号を発し、ＢＷラッチ２０８にＭＵＸ Ａ＋Ｂ
バス２１２からのデータをラッチさせる。乗算されたク
ロック信号の次の瞬間に、状態装置２０３は状態８に進
む。
【００１８】状態８では、ＡＲＥＡＤ線２１８が“読み
取り”状態にある場合は、状態装置２０３は、ＡＲ線２
２２上に“読み取り”信号を発し、ＡＲバッファ２０５
にＭＵＸ Ａ＋Ｂバス２１２上にその内容を出力させ
る。次いで、状態装置２０３は、次の３状態の間ＡＲ制
御線２２３の“読み取り”信号を維持する。また状態８
で、ＡＲＥＡＤ線２１８またはＢＲＥＡＤ線２１９が
“書き込み”状態にある場合は、状態装置２０３は、Ｂ
ＵＦＡ Ｒ／Ｗ線２１６及びＢＵＦＢ Ｒ／Ｗ線２１７
に“書き込み”信号を発し、バッファ２００及び２０１
にそれらの内容をＴＤＭバス１０５上に書き込ませる。
（これは、ほぼ、従来のポート回路１０６がＴＤＭバス
１０５の１タイムスロットを書き込む時間である。）乗
算された制御信号の次の瞬間に、状態装置２０３は状態
９〜１４に進み、ここでは、それぞれ状態１〜６の作業
を繰り返す。さらに状態１４では、状態装置２０３は同
様にＢＵＦＡ Ｒ／Ｗ線２１６及びＢＵＦＢ Ｒ／Ｗ線
２１７に“読み取り”信号を発し、ＴＤＭＡ及びＴＤＭ
Ｂバッファ２００及び２０１にＴＤＭバス１０５からの
データを読み取らせる。図４に示されるように、ＴＤＭ
バス１０５の１タイムスロットの第１のサブタイムスロ
ットはこの時点で終わり、第２のサブタイムスロットが
始まる。
取り”状態にある場合は、状態装置２０３は、ＡＲ線２
２２上に“読み取り”信号を発し、ＡＲバッファ２０５
にＭＵＸ Ａ＋Ｂバス２１２上にその内容を出力させ
る。次いで、状態装置２０３は、次の３状態の間ＡＲ制
御線２２３の“読み取り”信号を維持する。また状態８
で、ＡＲＥＡＤ線２１８またはＢＲＥＡＤ線２１９が
“書き込み”状態にある場合は、状態装置２０３は、Ｂ
ＵＦＡ Ｒ／Ｗ線２１６及びＢＵＦＢ Ｒ／Ｗ線２１７
に“書き込み”信号を発し、バッファ２００及び２０１
にそれらの内容をＴＤＭバス１０５上に書き込ませる。
（これは、ほぼ、従来のポート回路１０６がＴＤＭバス
１０５の１タイムスロットを書き込む時間である。）乗
算された制御信号の次の瞬間に、状態装置２０３は状態
９〜１４に進み、ここでは、それぞれ状態１〜６の作業
を繰り返す。さらに状態１４では、状態装置２０３は同
様にＢＵＦＡ Ｒ／Ｗ線２１６及びＢＵＦＢ Ｒ／Ｗ線
２１７に“読み取り”信号を発し、ＴＤＭＡ及びＴＤＭ
Ｂバッファ２００及び２０１にＴＤＭバス１０５からの
データを読み取らせる。図４に示されるように、ＴＤＭ
バス１０５の１タイムスロットの第１のサブタイムスロ
ットはこの時点で終わり、第２のサブタイムスロットが
始まる。
【００１９】図３に示される状態１５〜３０の動作は、
ＴＤＭ ＳＵＢＡ及びＴＤＭ ＳＵＢＢ入力信号線２２
０及び２２１が、ポート回路１０８がサブタイムスロッ
ト動作に従事すべきであることを示している場合のみ実
行され、さもなければ、これらの状態は状態装置２０３
により“不動作”になる。乗算されたクロック信号の次
の瞬間に、状態装置２０３は状態１５に進む。状態１５
では、状態装置２０３へのＴＤＭ ＳＵＢＢ入力信号線
２２１が、サブタイムスロット動作がＴＤＭバス１０５
の一部Ｂで遂行されるべきであることを示す“イエス”
状態にあり、かつ、ＢＲＥＡＤ線２１９が、ＴＤＭＢバ
ス２１１が書き込まれるべきであることを示す“書き込
み”状態にある場合は、状態装置２０３はＢＷ線２２５
に“書き込み”信号を発し、ＢＷラッチ２０８にＭＵＸ
Ａ＋Ｂバス２１２からのデータをラッチさせる。乗算
されたクロック信号の次の瞬間に、状態装置２０３は状
態１６に進む。
ＴＤＭ ＳＵＢＡ及びＴＤＭ ＳＵＢＢ入力信号線２２
０及び２２１が、ポート回路１０８がサブタイムスロッ
ト動作に従事すべきであることを示している場合のみ実
行され、さもなければ、これらの状態は状態装置２０３
により“不動作”になる。乗算されたクロック信号の次
の瞬間に、状態装置２０３は状態１５に進む。状態１５
では、状態装置２０３へのＴＤＭ ＳＵＢＢ入力信号線
２２１が、サブタイムスロット動作がＴＤＭバス１０５
の一部Ｂで遂行されるべきであることを示す“イエス”
状態にあり、かつ、ＢＲＥＡＤ線２１９が、ＴＤＭＢバ
ス２１１が書き込まれるべきであることを示す“書き込
み”状態にある場合は、状態装置２０３はＢＷ線２２５
に“書き込み”信号を発し、ＢＷラッチ２０８にＭＵＸ
Ａ＋Ｂバス２１２からのデータをラッチさせる。乗算
されたクロック信号の次の瞬間に、状態装置２０３は状
態１６に進む。
【００２０】状態１６では、状態装置２０３へのＴＤＭ
ＳＵＢＡ入力信号線２２０が、サブタイムスロット動
作がＴＤＭバス１０５の一部Ａで遂行されるべきである
ことを示す“イエス”状態にあり、かつ、ＡＲＥＡＤ線
２１９が、ＴＤＭＢバス２１１が読み取られるべきであ
ることを示す“読み取り”状態にある場合は、状態装置
２０３はＡＲ線２２２に“読み取り”信号を発し、ＡＲ
バッファ２０５にその内容をＭＵＸ Ａ＋Ｂバス２１２
に出力させる。次いで、状態装置２０３は次の３状態の
間ＡＲ線２２２の“読み取り”信号を維持する。また状
態１６において、ＴＤＭ ＳＵＢＡ線２２０またはＴＤ
Ｍ ＳＵＢＢ線２２１−−あるいはその両方−−が“イ
エス”状態にあり、かつ、対応するＡＲＥＡＤ線２１８
またはＢＲＥＡＤ線２１９−−あるいはその両方−−が
“書き込み”状態にある場合は、状態装置２０３は、Ｂ
ＵＦＡ Ｒ／Ｗ線２１６またはＢＵＦＢ Ｒ／Ｗ線２１
７−−あるいはその両方−−にそれぞれ“書き込み”を
発し、それぞれＴＤＭＡバッファ２００またはＴＤＭＢ
バッファ２０１−−あるいはその両方−−にそれらの内
容をＴＤＭバス１０５に書き込ませる。乗算されたクロ
ック信号の次の３回の瞬間に、状態装置２０３は状態１
７〜１９に進み、ここで、ＴＤＭ ＳＵＢＡ線２２０が
“イエス”状態にある場合に、それぞれ状態１〜３の作
業を繰り返す。乗算されたクロック信号の次の２回の瞬
間に、状態装置２０３は状態２０〜２１に進み、ここ
で、ＴＤＭ ＳＵＢＢが“イエス”状態にある場合に、
それぞれ状態４〜５の作業を繰り返す。
ＳＵＢＡ入力信号線２２０が、サブタイムスロット動
作がＴＤＭバス１０５の一部Ａで遂行されるべきである
ことを示す“イエス”状態にあり、かつ、ＡＲＥＡＤ線
２１９が、ＴＤＭＢバス２１１が読み取られるべきであ
ることを示す“読み取り”状態にある場合は、状態装置
２０３はＡＲ線２２２に“読み取り”信号を発し、ＡＲ
バッファ２０５にその内容をＭＵＸ Ａ＋Ｂバス２１２
に出力させる。次いで、状態装置２０３は次の３状態の
間ＡＲ線２２２の“読み取り”信号を維持する。また状
態１６において、ＴＤＭ ＳＵＢＡ線２２０またはＴＤ
Ｍ ＳＵＢＢ線２２１−−あるいはその両方−−が“イ
エス”状態にあり、かつ、対応するＡＲＥＡＤ線２１８
またはＢＲＥＡＤ線２１９−−あるいはその両方−−が
“書き込み”状態にある場合は、状態装置２０３は、Ｂ
ＵＦＡ Ｒ／Ｗ線２１６またはＢＵＦＢ Ｒ／Ｗ線２１
７−−あるいはその両方−−にそれぞれ“書き込み”を
発し、それぞれＴＤＭＡバッファ２００またはＴＤＭＢ
バッファ２０１−−あるいはその両方−−にそれらの内
容をＴＤＭバス１０５に書き込ませる。乗算されたクロ
ック信号の次の３回の瞬間に、状態装置２０３は状態１
７〜１９に進み、ここで、ＴＤＭ ＳＵＢＡ線２２０が
“イエス”状態にある場合に、それぞれ状態１〜３の作
業を繰り返す。乗算されたクロック信号の次の２回の瞬
間に、状態装置２０３は状態２０〜２１に進み、ここ
で、ＴＤＭ ＳＵＢＢが“イエス”状態にある場合に、
それぞれ状態４〜５の作業を繰り返す。
【００２１】乗算されたクロック信号の次の瞬間に、状
態装置２０３は状態２２に進む。状態２２では、ＴＤＭ
ＳＵＢＢ線２２１が“イエス”状態にあり、ＢＲＥＡ
Ｄ線２１９が“読み取り”状態にある場合は、状態装置
２０３は、ＭＵＸ Ａ＋ＢＲ／Ｗ線２２６に“読み取
り”信号を発し、ＭＵＸ Ａ＋Ｂバス２１２に接続され
たポート回路１０８の装置にバス２１２を読み取らせ
る。また状態２２では、ＴＤＭ ＳＵＢＡ線２２０また
はＴＤＭ ＳＵＢＢ線２２１−−あるいはその両方−−
が“イエス”状態にあり、同様に、対応するＡＲＥＡＤ
線２１８またはＢＲＥＡＤ線２１９−−あるいはその両
方−−が“読み取り”状態にある場合は、状態装置２０
３は、ＢＵＦＡ Ｒ／Ｗ線２１６またはＢＵＦＢ Ｒ／
Ｗ線２１７−−あるいはその両方−−にそれぞれ“読み
取り”信号を発し、それぞれのＴＤＭＡバッファ２００
またはＴＤＭＢバッファ２０１−−あるいはその両方−
−にＴＤＭバス１０５からのデータを読み取らせる。こ
の時点で、図３に示されるように、ＴＤＭバス１０５の
１タイムスロットの第２のサブタイムスロットは終わり
になり、次いで、第３のサブタイムスロットが始まる。
態装置２０３は状態２２に進む。状態２２では、ＴＤＭ
ＳＵＢＢ線２２１が“イエス”状態にあり、ＢＲＥＡ
Ｄ線２１９が“読み取り”状態にある場合は、状態装置
２０３は、ＭＵＸ Ａ＋ＢＲ／Ｗ線２２６に“読み取
り”信号を発し、ＭＵＸ Ａ＋Ｂバス２１２に接続され
たポート回路１０８の装置にバス２１２を読み取らせ
る。また状態２２では、ＴＤＭ ＳＵＢＡ線２２０また
はＴＤＭ ＳＵＢＢ線２２１−−あるいはその両方−−
が“イエス”状態にあり、同様に、対応するＡＲＥＡＤ
線２１８またはＢＲＥＡＤ線２１９−−あるいはその両
方−−が“読み取り”状態にある場合は、状態装置２０
３は、ＢＵＦＡ Ｒ／Ｗ線２１６またはＢＵＦＢ Ｒ／
Ｗ線２１７−−あるいはその両方−−にそれぞれ“読み
取り”信号を発し、それぞれのＴＤＭＡバッファ２００
またはＴＤＭＢバッファ２０１−−あるいはその両方−
−にＴＤＭバス１０５からのデータを読み取らせる。こ
の時点で、図３に示されるように、ＴＤＭバス１０５の
１タイムスロットの第２のサブタイムスロットは終わり
になり、次いで、第３のサブタイムスロットが始まる。
【００２２】乗算されたクロック信号の次の７回の瞬間
では、状態装置２０３は状態２３〜２９に進み、ここで
は、それぞれ状態１５〜２１の作業を繰り返す。乗算さ
れたクロック信号の次の瞬間に、状態装置２０３は状態
３０に進む。状態３０では、ＴＤＭ ＳＵＢＢ線２２１
が“イエス”状態にあり、ＢＲＥＡＤ線２１９が“読み
取り”状態にある場合は、状態装置２０３は、ＭＵＸ
Ａ＋Ｂ Ｒ／Ｗ線２２６に“読み取り”信号を発し、Ｍ
ＵＸ Ａ＋Ｂバス２１２に接続されたポート回路１０８
の装置にバス２１２を読み取らせる。状態装置２０３
は、タイムスロット クロック信号の立ち下がりエッジ
４０３が生じたことを示すローレベルを検出するまで、
状態３０に留まる。その時点−−通常、乗算されたクロ
ック信号の次の瞬間に実質的に起こる−−で、状態装置
２０３は状態３１に進む。状態３１では、状態措置２０
３は、ＢＵＦＡ Ｒ／Ｗ線２１６及びＢＵＦＢ Ｒ／Ｗ
線２１７に“読み取り”コマンドを発し、バッファ２０
０及び２０１にＴＤＭバス１０５からのデータを読み取
らせて記憶させる。図３に示されるように、この時点
で、ＴＤＭバス１０５の１タイムスロットと第３のサブ
タイムスロットは共に終わりになり、次いで、新しいＴ
ＤＭバス１０５の１タイムスロットとその第１のサブタ
イムスロットが始まる。
では、状態装置２０３は状態２３〜２９に進み、ここで
は、それぞれ状態１５〜２１の作業を繰り返す。乗算さ
れたクロック信号の次の瞬間に、状態装置２０３は状態
３０に進む。状態３０では、ＴＤＭ ＳＵＢＢ線２２１
が“イエス”状態にあり、ＢＲＥＡＤ線２１９が“読み
取り”状態にある場合は、状態装置２０３は、ＭＵＸ
Ａ＋Ｂ Ｒ／Ｗ線２２６に“読み取り”信号を発し、Ｍ
ＵＸ Ａ＋Ｂバス２１２に接続されたポート回路１０８
の装置にバス２１２を読み取らせる。状態装置２０３
は、タイムスロット クロック信号の立ち下がりエッジ
４０３が生じたことを示すローレベルを検出するまで、
状態３０に留まる。その時点−−通常、乗算されたクロ
ック信号の次の瞬間に実質的に起こる−−で、状態装置
２０３は状態３１に進む。状態３１では、状態措置２０
３は、ＢＵＦＡ Ｒ／Ｗ線２１６及びＢＵＦＢ Ｒ／Ｗ
線２１７に“読み取り”コマンドを発し、バッファ２０
０及び２０１にＴＤＭバス１０５からのデータを読み取
らせて記憶させる。図３に示されるように、この時点
で、ＴＤＭバス１０５の１タイムスロットと第３のサブ
タイムスロットは共に終わりになり、次いで、新しいＴ
ＤＭバス１０５の１タイムスロットとその第１のサブタ
イムスロットが始まる。
【００２３】図示され上記に説明されたように、ポート
回路１０８は、ＴＤＭバスの１タイムスロット中にＴＤ
Ｍバス１０５を介して従来の１つの転送か、またはＴＤ
Ｍバス１０５の１タイムスロットの時間の間に、３回の
転送すなわち３回のサブタイムスロット動作のどちらか
を実行するように選択的に機能付与される。したがっ
て、ポート回路１０８は、前の転送により従来のポート
回路１０６との通信かまたは後の転送により他のサブタ
イムスロット ポート回路１０８との通信のどちらかに
従事することができる。後の転送は、ＴＤＭバス１０５
の標準転送容量の３倍になる。その結果、従来及びサブ
タイムスロット ポート回路１０６及び１０８は、同一
交換システム１００において“調子を合わせる”ことが
でき、既存の交換システムへの再適合が可能になると共
に実行も容易になる。さらに、従来の交換システムを修
正する必要もない。
回路１０８は、ＴＤＭバスの１タイムスロット中にＴＤ
Ｍバス１０５を介して従来の１つの転送か、またはＴＤ
Ｍバス１０５の１タイムスロットの時間の間に、３回の
転送すなわち３回のサブタイムスロット動作のどちらか
を実行するように選択的に機能付与される。したがっ
て、ポート回路１０８は、前の転送により従来のポート
回路１０６との通信かまたは後の転送により他のサブタ
イムスロット ポート回路１０８との通信のどちらかに
従事することができる。後の転送は、ＴＤＭバス１０５
の標準転送容量の３倍になる。その結果、従来及びサブ
タイムスロット ポート回路１０６及び１０８は、同一
交換システム１００において“調子を合わせる”ことが
でき、既存の交換システムへの再適合が可能になると共
に実行も容易になる。さらに、従来の交換システムを修
正する必要もない。
【００２４】もちろん、上記に説明された実施例の種々
の変更や修正は当業者に明らかだろう。例えば、ＴＤＭ
バス１０５は二重バスである必要はなく単一バスでも良
く、またはかけがえとして、バス２１２は多重化する必
要がない。また、小分割されたタイムスロットにおいて
複数の“話者”及び／または“聴取者”がいても良く、
例えば、異なる装置が１タイムスロットの異なるサブタ
イムスロットにおいて送信及び／または受信することが
できる。このような変更や修正は、本発明の精神及び範
囲を逸脱することなくかつ付随の利点をなくすことなく
実行することができる。したがって、このような変更や
修正は付随の請求の範囲で保護されるべきものである。
の変更や修正は当業者に明らかだろう。例えば、ＴＤＭ
バス１０５は二重バスである必要はなく単一バスでも良
く、またはかけがえとして、バス２１２は多重化する必
要がない。また、小分割されたタイムスロットにおいて
複数の“話者”及び／または“聴取者”がいても良く、
例えば、異なる装置が１タイムスロットの異なるサブタ
イムスロットにおいて送信及び／または受信することが
できる。このような変更や修正は、本発明の精神及び範
囲を逸脱することなくかつ付随の利点をなくすことなく
実行することができる。したがって、このような変更や
修正は付随の請求の範囲で保護されるべきものである。
【図１】ＴＤＭ通信交換システムの一例のブロック図で
ある。
ある。
【図２】本発明に従って構成された図１のシステムのサ
ブタイムスロット ポート回路の一部の一実施例のブロ
ック図である。
ブタイムスロット ポート回路の一部の一実施例のブロ
ック図である。
【図３Ａ】図２のポート回路の有限状態装置の状態図で
ある。
ある。
【図３Ｂ】図２のポート回路の有限状態装置の状態図で
ある。
ある。
【図３Ｃ】図２のポート回路の有限状態装置の状態図で
ある。
ある。
【図３Ｄ】図２のポート回路の有限状態装置の状態図で
ある。
ある。
【図４】図２のポート回路の動作のタイミング図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル エー．スミス アメリカ合衆国 80020 コロラド，ブル ームフィールド，ウエスト ワンハンドレ ッド トエンティエイス ピー１．4745 (72)発明者 ダグラス エー．スペンサー アメリカ合衆国 80302 コロラド，ボー ルダー，ウィロー グレン コート 265
Claims (10)
- 【請求項１】 各々が予め決められた持続時間を有する
複数のタイムスロットを定義する時分割多重化交換機
と、前記交換機に接続され、各々がいずれかのタイムス
ロットの間前記交換機を介して１つだけの情報転送を遂
行する複数の第１のポート回路とを備えた交換システム
用のポート回路であって、 各タイムスロットの間複数のサブタイムスロットを定義
する装置と、 前記サブタイムスロット定義装置に接続され、（ａ）い
ずれかのタイムスロットの間前記交換機を介して１つだ
けの情報転送か、または（ｂ）いずれかの１サブタイム
スロットの間前記交換機を介して１つの情報転送のどち
らかを選択的に遂行することにより、１タイムスロット
の間に前記交換機を介して複数の情報転送を遂行する装
置と、からなるポート回路。 - 【請求項２】 請求項１記載のポート回路において、転
送遂行装置は、１タイムスロットの間に交換機を介して
１つだけの情報転送を第１のポート回路で遂行すると共
に、１サブタイムスロットの間に交換機を介して１つの
情報転送を、同様にサブタイムスロット定義装置と転送
遂行装置とからなる他のポート回路で遂行するためのも
のであるポート回路。 - 【請求項３】 さらに、全ポート回路に対してタイムス
ロットを定義する第１のクロック信号を運ぶ交換システ
ム用の請求項１記載のポート回路において、サブタイム
スロット定義装置は、受信した前記第１のクロック信号
を乗算して、前記第１のクロック信号からサブタイムス
ロットを定義する第２のクロック信号を発生する装置を
含むポート回路。 - 【請求項４】 請求項１記載のポート回路において、サ
ブタイムスロット定義装置は、複数のサブタイムスロッ
トを１タイムスロットと同期させる装置を含むポート回
路。 - 【請求項５】 請求項１記載のポート回路において、転
送遂行装置は、ポート回路用の制御信号を発生して、前
記いずれかの１サブタイムスロットの間に交換機を介し
て１つの情報転送を遂行する有限状態装置を含むポート
回路。 - 【請求項６】 請求項５記載のポート回路において、有
限状態装置は、複数のサブタイムスロットを１タイムス
ロットと同期させる手段を実行するポート回路。 - 【請求項７】 各々が予め決められた持続時間を有する
複数のタイムスロットを定義する時分割多重化交換機
と、 前記交換機に接続され、各々がいずれかのタイムスロッ
トの間に交換機を介して１つだけの情報転送を遂行する
複数の第１のポート回路と、 前記交換機に接続され、各々が前記の各タイムスロット
の間に複数のサブタイムスロットを定義し、（ａ）いず
れかのタイムスロットの間交換機を介してムスロットの
間に交換機を介して複数回の情報転送を遂行する複数の
第２のポート回路と、からなる交換システム。 - 【請求項８】 請求項７記載の交換システムにおいて、
各々の第２のポート回路は、１タイムスロットの間に区
間構成を介して１つだけの情報転送を第１のポート回路
で遂行すると共に、１サブタイムスロットの間に交換機
を介して１つの情報転送を他の第２のポート回路で遂行
する交換システム。 - 【請求項９】 請求項７記載の交換システムにおいて、
交換機は、タイムスロットを定義する第１のクロック信
号をポート回路に運ぶ信号リンクを含み、 各々の第２のポート回路は、前記信号リンクに接続さ
れ、受信した前記第１のクロック信号を乗算して、前記
第１のクロック信号からサブタイムスロットを定義する
第２のクロック信号を発生する装置を含む交換システ
ム。 - 【請求項１０】 請求項７記載の交換システムにおい
て、各々の第２のポート回路は、複数のサブタイムスロ
ットを１タイムスロットと同期させる装置を含む交換シ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/728814 | 1996-10-10 | ||
| US08/728,814 US5862131A (en) | 1996-10-10 | 1996-10-10 | Hybrid time-slot and sub-time-slot operation in a time-division multiplexed system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10136477A true JPH10136477A (ja) | 1998-05-22 |
| JP3649877B2 JP3649877B2 (ja) | 2005-05-18 |
Family
ID=24928372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27633397A Expired - Fee Related JP3649877B2 (ja) | 1996-10-10 | 1997-10-09 | 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5862131A (ja) |
| EP (1) | EP0836358B1 (ja) |
| JP (1) | JP3649877B2 (ja) |
| CA (1) | CA2210841C (ja) |
| DE (1) | DE69734864T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0887462A (ja) * | 1994-09-20 | 1996-04-02 | Fujitsu Ltd | ステートマシン及び通信制御方式 |
| US20040213188A1 (en) * | 2001-01-19 | 2004-10-28 | Raze Technologies, Inc. | Backplane architecture for use in wireless and wireline access systems |
| US6738582B1 (en) * | 2002-03-26 | 2004-05-18 | Martisse Networks | Synchronization system for all optical slotted ring dynamic networks |
| US20050147411A1 (en) * | 2002-03-28 | 2005-07-07 | Matisse Networks | Optical reservation-based network switch fabrics |
| US20030227913A1 (en) * | 2002-06-05 | 2003-12-11 | Litchfield Communications, Inc. | Adaptive timing recovery of synchronous transport signals |
| US20040047367A1 (en) * | 2002-09-05 | 2004-03-11 | Litchfield Communications, Inc. | Method and system for optimizing the size of a variable buffer |
| WO2004059500A1 (en) * | 2002-12-27 | 2004-07-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for reducing the bus load in a synchronous data bus system |
| US7912075B1 (en) * | 2006-05-26 | 2011-03-22 | Avaya Inc. | Mechanisms and algorithms for arbitrating between and synchronizing state of duplicated media processing components |
| US9081653B2 (en) | 2011-11-16 | 2015-07-14 | Flextronics Ap, Llc | Duplicated processing in vehicles |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4187399A (en) * | 1978-06-05 | 1980-02-05 | Bell Telephone Laboratories, Incorporated | Call state processor for a time division switching system |
| GB2128446B (en) * | 1982-10-02 | 1985-09-04 | Standard Telephones Cables Ltd | Telecommunication exchange |
| US4628446A (en) * | 1982-12-06 | 1986-12-09 | At&T Bell Laboratories | Multichannel interface |
| NL189591C (nl) * | 1984-02-24 | 1993-05-17 | Nederland Ptt | Digitaal schakelnetwerk voor het doorschakelen van tijdmultiplexkanalen die per kanaal van bitsnelheid kunnen verschillen. |
| US4656627A (en) * | 1984-11-21 | 1987-04-07 | At&T Company | Multiphase packet switching system |
| US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
| NL8600614A (nl) * | 1986-03-10 | 1987-10-01 | At & T & Philips Telecomm | Breed-/smalband schakelnetwerk van het tijd-ruimte-tijd type en tijd-, ruimteschakeltrap voor breed-/smalbandkanalen. |
| US4791629A (en) * | 1986-06-02 | 1988-12-13 | Ibm Corporation | Communications switching system |
| US4965884A (en) * | 1989-11-22 | 1990-10-23 | Northern Telecom Limited | Data alignment method and apparatus |
| CA2068048A1 (en) * | 1991-05-06 | 1992-11-07 | Douglas D. Cheung | Fault tolerant processing section with dynamically reconfigurable voting |
| GB2286099B (en) * | 1991-05-31 | 1995-09-27 | Mitel Corp | Modular communication system with allocatable bandwidth |
| US5311576A (en) * | 1992-01-27 | 1994-05-10 | At&T Bell Laboratories | Adjunct processor embedded in a switching system |
| US5594727A (en) * | 1994-09-19 | 1997-01-14 | Summa Four, Inc. | Telephone switch providing dynamic allocation of time division multiplex resources |
-
1996
- 1996-10-10 US US08/728,814 patent/US5862131A/en not_active Expired - Lifetime
-
1997
- 1997-07-17 CA CA002210841A patent/CA2210841C/en not_active Expired - Fee Related
- 1997-09-30 EP EP97307694A patent/EP0836358B1/en not_active Expired - Lifetime
- 1997-09-30 DE DE69734864T patent/DE69734864T2/de not_active Expired - Fee Related
- 1997-10-09 JP JP27633397A patent/JP3649877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69734864D1 (de) | 2006-01-19 |
| EP0836358A2 (en) | 1998-04-15 |
| EP0836358B1 (en) | 2005-12-14 |
| DE69734864T2 (de) | 2006-08-17 |
| US5862131A (en) | 1999-01-19 |
| JP3649877B2 (ja) | 2005-05-18 |
| EP0836358A3 (en) | 2000-07-26 |
| CA2210841A1 (en) | 1999-01-17 |
| CA2210841C (en) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
| JP3348265B2 (ja) | 架間転送制御方式 | |
| JP3120994B2 (ja) | デジタル交換装置 | |
| JP3649877B2 (ja) | 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 | |
| US6754174B1 (en) | Interface for communications among network elements | |
| JPH09139973A (ja) | 多重セル通信システムのフレーム同期方法および回路装置 | |
| JPH0246055A (ja) | 構内交換機 | |
| US4581732A (en) | Time-space-time switching network using a closed-loop link | |
| US6633573B1 (en) | Method and apparatus for generating massive interrupts in random access memory (RAM) | |
| JPH0686341A (ja) | 通信方法 | |
| JPH07282000A (ja) | バスインタフェース回路及びデータ転送システム | |
| US6785766B1 (en) | Method and apparatus for servicing massive interrupts in random access memory (RAM) | |
| JP3455474B2 (ja) | ディジタル交換装置およびその装置のデータ交換方法 | |
| JP3412922B2 (ja) | 同期ディジタルハイアラーキに基づくオーバヘッド終端及びポインタ処理装置 | |
| GB2285725A (en) | Data burst transfer | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP2746683B2 (ja) | クロック位相制御回路 | |
| US6920105B1 (en) | Interface receive for communications among network elements | |
| KR100237389B1 (ko) | 근원지 동기 전송 방식을 사용하는 독립 동기 방식 시스템의 상호 연결망 | |
| JP2626487B2 (ja) | 伝送装置 | |
| JPS6257399A (ja) | 回線設定方式 | |
| JP2872036B2 (ja) | 速度変換装置 | |
| JP2960250B2 (ja) | 通信制御装置における回線インタフェース回路 | |
| JPH05344087A (ja) | 多重信号のクロスコネクト装置 | |
| JPS60130947A (ja) | 通話路同期接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |