JP3120994B2 - デジタル交換装置 - Google Patents

デジタル交換装置

Info

Publication number
JP3120994B2
JP3120994B2 JP02119929A JP11992990A JP3120994B2 JP 3120994 B2 JP3120994 B2 JP 3120994B2 JP 02119929 A JP02119929 A JP 02119929A JP 11992990 A JP11992990 A JP 11992990A JP 3120994 B2 JP3120994 B2 JP 3120994B2
Authority
JP
Japan
Prior art keywords
clock
digital
line
switching
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02119929A
Other languages
English (en)
Other versions
JPH0417496A (ja
Inventor
通博 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP02119929A priority Critical patent/JP3120994B2/ja
Priority to US07/696,176 priority patent/US5331667A/en
Priority to EP91107622A priority patent/EP0456258B1/en
Priority to DE69129247T priority patent/DE69129247T2/de
Publication of JPH0417496A publication Critical patent/JPH0417496A/ja
Application granted granted Critical
Publication of JP3120994B2 publication Critical patent/JP3120994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は複数のデジタル回線を収納するデジタル交換
装置に関するものである。
【従来の技術】
デジタル通信回線を収容する電話交換装置などにおい
ては、網と交換装置の動作周波数の差の存在によるデー
タの逸脱などを防ぐために、網から受信した信号からク
ロックを抽出し、抽出したクロックに同期させて交換ス
イツチを動作させる従属同期方式がとられることはよく
知られている。 このような従来の電話交換装置においては、受信信号
より抽出したクロツクに同期した交換スイツチ動作クロ
ツクを生成するために、位相制御発振装置を用いてい
た。この従来の位相制御発振装置としてDPLLを用いた場
合の例を第8図に示す。 同図において、30は位相比較器、31はカウンタ、32は
インクリメント・デクリメント回路、33は分周カウン
タ、34は網から抽出されたクロツク、35は位相比較用DP
LL出力クロツク、36は位相比較結果信号(カウンタ31の
アツプ・ダウンを選択)、37はカウンタクロツク、38は
カウンタキヤリーアウト信号、39はカウンタバロウ信
号、40はPLL基準クロツク、41はPLL基準クロツクのクロ
ツク操作後の出力、42は交換装置の動作に用いるPLL出
力クロツクである。 以上の構成を備える従来の位相制御発振装置におい
て、例えば網から8KHzのフレーム同期タイミングクロツ
クを抽出し、PLL基準クロツクに32.768MHzのクロツクを
用いる場合の動作を以下に説明する。 PLL出力クロツク42、位相比較用PLL出力クロツク35と
しては、通常PLL基準クロツク40を2nだけ分周したクロ
ツクが出力される。 ここで、位相比較用PLL出力クロツク35としては、網
から抽出した8KHzのクロツクとの位相を比較するため
に、網から抽出したクロツク34と同じ8KHzのクロツクを
出力する。そして、両クロツクの立上がりのタイミング
毎に位相を比較する。比較した結果、網から抽出したク
ロツク34の位相が進んでいる場合には、カウンタ31の値
を1つインクリメントする。カウンタ値が予め設定した
値に達すると、インクリメント・デクリメント回路32に
よりPLL基準クロツク40に1クロツク挿入する。この動
作を、位相差がなくなるまで繰り返すことにより、網の
動作クロツクに従属したクロツクを電話交換装置に与え
られることになる。 一方、比較した結果、網から抽出したクロツク34の位
相が遅れている場合には、カウンタ31の値を1つデクリ
メントする。カウンタ値が予め設定した値に達すると、
インクリメント・デクリメント回路32によりPLL基準ク
ロツク40に1クロツク引き抜く。この動作を、位相差が
なくなるまで繰り返すことにより、網の動作クロツクに
従属したクロツクを電話交換装置に与えられることにな
る。 しかし、現実の電話交換装置においては、上記のよう
に位相制御発振装置に入力される網からの抽出クロツク
が1本となることはまれである。即ち、通常は複数のデ
ジタル通信回線が交換装置に収納されており、収納デジ
タル通信回線が通信中しかクロツクを抽出することので
きないような回線である場合、位相制御発振装置へ入力
される網からの抽出クロツクとしてどの回線から抽出し
たクロツクを用いるかを通信状況に応じて制御する必要
がある。 第9図は上記の位相制御発生装置を有する従来の電話
交換装置の構成例を示したものである。同図において、
43は通信回線44は回線インタフエース部、45は網同期装
置、46は中央制御装置、47は交換スイツチ、48はメモ
リ、49は内線インタフエース部、50は電話機、51は回線
から抽出したクロツク、52は回線状況を示す信号、53は
交換スイツチ動作クロツク、54はハイウエイ、55はアド
レスバス・データバスである。 上述した従来の網同期装置45の第1の例の詳細構成を
第10図に示す。 第10図において、56はセレクタ、57はプライオリテイ
エンコーダ、58はフリツプフロツプ、60は位相制御発振
装置、61は切換タイミング信号、65は出力分周クロツ
ク、66は同期化クロツク、67は位相制御発振装置入力ク
ロツクである。 以下、従来の第1の網同期装置45の例における動作を
第9図、第10図に従つて、クロツク切換部分を中心に説
明する。 回線インタフエース部44においては、回線からの受信
信号からタイミングを抽出し、PLLによつて8KHzのクロ
ツクCLK0〜CLKnを生成する。なお信号名に付加された番
号0〜nは抽出回線に対応した番号であり、本例ではn
=8として説明を進める。なお、網と通信中の場合は出
力する8KHzのクロツクは網のタイミングに同期している
が、非通信中は、独立した水晶発振器から生成され網の
タイミングに同期しているとは限らない。 回線インタフエース部44は、さらに、回線状況(通信
状況)を示す信号COM0〜COMnを出力する。通信中は論理
「0」の信号を、非通信中は論理「1」の信号を出力す
る。なお信号名に付加された番号0〜nは回線番号であ
り、本例ではn=8として説明を進める。 回線状況信号COM0〜COM8はプライオリテイ・エンコー
ダ57に入力され、論理「0」を出力している回線で最も
若い回線番号を3ビツトの2進数(3ビツト)に変換し
て出力する。例えば、COM2、COM5、COM8が論理「0」の
ときは“010"の3ビツトが出力される。 なお、全ての回線状況信号が論理「1」の時、即ち全
く通信の行われていない時には“000"の3ビツトが出力
される。 プライオリテイエンコーダ57の出力は、フリツプフロ
ツプ58で一端ラツチされ、8ビツト入力のセレクタ56に
入力され、回線インタフエース部44から供給される8本
の8KHzクロツク51のうち、位相制御発振装置60に出力す
べきクロツクを選択する。例えば、上述のCOM2、COM5、
COM8が論理「0」の場合には、プライオリテイ・エンコ
ーダからの出力は“010"の3ビツトであるのでフリツプ
フロツプ58の出力62も“010"の3ビツトとなり、セレク
タ56の出力としては“010"の3ビツトであるので、CLK2
が選択される。 ここで、2つめの回線2が通信を開始した場合には、
COM2が論理「1」に変化し、プライオリテイエンコーダ
57の出力は“101"の3ビツトに変化する。すると、セレ
クタ56はこれにより出力63としてCLK5を選択出力し、位
相制御発振装置60にはCLK5が入力されることになる。 以上の動作により、通信中の回線から抽出したクロツ
クが位相制御発振装置に入力されるよう切換えが行われ
ていた。 上述した従来の網同期装置45の第2の例の詳細構成を
第11図に示す。なお、他の構成は上述した第9図と同様
構成である。 第11図において、70はクロツク位相差吸収部であり、
入力クロツク毎の遅延回路を有している。71はフリツプ
フロツプ、72はセレクタ、73は位相制御発振装置、74は
切替タイミング発生部である。また、75はセレクタ制御
信号、76は選択された抽出クロツク、77は切替タイミン
グ信号、78は出力分周クロツク、79は出力分周クロツク
である。 以下、従来の第2の網同期装置45の例における動作を
第9図、第11図に従つて、クロツク切換部分を中心に説
明する。 回線インタフエース部44の動作は上述と同様である。
そして回線インタフエース部44より出力された8KHzのク
ロツクは位相差吸収部70に入力される。また、位相差吸
収部70出力はセレクタ72に入力され、ここで中央制御装
置46に内蔵される出力ポートから出力されるクロツク切
替制御信号でもある、回線状況(通信状況)を示す信号
COM0〜COMnをラツチしたフリツプフロツプ71よりのクロ
ツク切替制御信号により切替られる。 クロツク位相差吸収部70は、各回線から抽出されたク
ロツクの位相差の影響を排除するためのものである。各
回線伝送路における遅延時間差によつて各回線のタイミ
ングは位相差を有している。このため、各クロツク毎に
最適の遅延を施すことにより位相制御発振装置73に入力
される各クロツクの位相を合せ、クロツク切替前と切替
後で位相差が発生しないようにしている。
【発明が解決しようとしている課題】
しかしながら、上記第1の従来例では、位相制御発振
装置60へ入力されるクロツク信号を切換える手段とし
て、プライオリテイ・エンコーダ57、セレクタ56などの
手段を用いるために以下のような欠点があつた。 (1)位相制御発振装置60より安定した出力を得るため
には、位相制御発振装置60に入力されるクロツクも安定
していることが望ましい。そのためには、クロツクの切
換え頻度はできるだけ少ないことが望まれる。 しかしながら、従来の構成では長時間通信を継続して
いる回線が存在しても、その回線より若い番号の回線で
通信の開始、終了が行われると、無条件でクロツクの切
換えが行なわれてしまい、安定したクロツクが入力され
ない欠点があつた。 また、従来の第二の従来例においては、各回線から抽
出された全てのクロツクがまず位相差吸収部70に入力さ
れるので回線数分の遅延回路が必要になるという欠点が
あつた。 特に、回線数の多い電話交換装置においては、大きな
問題であつた。
【課題を解決するための手段】
本発明は上述の課題を解決することを目的として成さ
れたもので、上述の課題を解決する一手段として以下の
構成を備える。 即ち、複数のデジタル回線を接続する接続手段と、前
記複数のデジタル回線の1つを選択する選択手段と、前
記選択手段により選択されたデジタル回線から抽出され
たクロックに同期して回線交換を行う交換手段と、前記
複数のデジタル回線の1つを選択すると選択したデジタ
ル回線の通信が終了するまで前記デジタル回線の選択を
維持するように前記選択手段を制御する制御手段とを有
し、選択したデジタル回線の通信が終了すると、前記複
数のデジタル回線のうち、通信が開始されてからの時間
が最も短いデジタル回線を選択する様に前記選択手段を
制御することを特徴とする。 そして例えば、前記制御手段は、前記複数のデジタル
回線の1つを選択すると、選択したデジタル回線の通信
が終了するまでは、選択したデジタル回線以外のデジタ
ル回線の通信状況にかかわらず、前記選択したデジタル
回線の通信が終了するまで前記デジタル回線の選択を維
持するように前記選択手段を制御することを特徴とす
る。 また例えば、前記接続手段は、最大n本のデジタル回
線を接続可能であり、前記選択手段は前記判別手段の少
なくともlog2n本の出力ポートからの制御信号に従って
前記複数のデジタル回線の1つを選択することを特徴と
する。 更に例えば、前記選択手段により選択されたクロック
を遅延して前記交換手段に供給する遅延手段をさらに有
し、前記遅延手段は、前記選択手段が、他のデジタル回
線を選択して、選択されたデジタル回線が切り換わった
ときに、切り換え前のデジタル回線から抽出されたクロ
ックと切り換え後のクロックの位相差が吸収されるよう
に、切り換え前のクロックと切り換え後のクロックの位
相差に応じて切り換え後のクロックを遅延することを特
徴とする。 [作用] 以上の構成において、選択したデジタル回線の通信が
終了すると、前記複数のデジタル回線のうち、通信が開
始されてからの時間が最も短いデジタル回線を選択する
ことにより、長く使用することのできる可能性の高い回
線を選択することができる。
【実施例】
以下、図面を参照して本発明に係る一実施例を詳細に
説明する。
【第1実施例】 第1図は本発明に係る一実施例の網同期装置を内蔵し
た電話交換装置の構成例を示すブロツク図である。 第1図において、1はデジタル通信回線、2は回線イ
ンタフエース部、3は網同期装置、4は中央制御装置、
5は交換スイツチ、6はメモリ、7は内線インタフエー
ス部、8は電話機、9は各回線から抽出されたクロツ
ク、10はクロツク切替え制御信号、11は交換スイツチ動
作クロツク、12はハイウエイ、13はデータバス及びアド
レスバスである。 第1図に示す本実施例の網同期装置3の詳細構成を第
2図に示す。 第2図において、14はセレクタ、15はフリツプフロツ
プ、16はクロツク切替えタイミング発生部、17はクロツ
ク位相差吸収部、18は位相制御発振装置、19は出力分周
クロツクであり、本実施例では8KHzのクロツク信号とな
つている。20はセレクタ制御信号、21はセレクタ14で選
択された抽出クロツク、22は切替タイミング信号、23は
同期化クロツク、24は位相制御発振装置入力クロツクで
ある。 第2図に示す本実施例のクロツク位相差吸収部の詳細
構成を第3図に示す。 第3図において、25はフリツプフロツプ、26は位相比
較器、27は遅延回路、28はシフトレジスタ、29はセレク
タである。 以下、以上の構成を備える本実施例の動作を、第4図
及び第5図のタイミングチヤートを参照して以下に説明
する。 回線インタフエース部2おいては、回線からの受信信
号からタイミングを抽出し、PLLによつて8KHzのクロツ
クCLK0〜CLK8を生成する。通信中の場合は出力する8KHz
のクロツクは網のタイミングに同期しているが、非通話
中は独立した水晶発振器から生成され、網のタイミング
に同期しているとは限らない。 回線インタフエース部2さらに、通信状況を示すレジ
スタ2aを内蔵しており、中央制御装置4は該レジスタの
セツト状況を読み出すことにより回線状況(通知状況)
を知ることができる。 さて、回線インタフエース部2から出力された8KHzの
クロツク信号は、網同期装置3のセレクタ14に入力され
る。セレクタ14は、中央制御装置4に内蔵された出力ポ
ートから出力されるクロツク切替え制御信号10に従い、
入力クロツク信号の1つを選択して出力する。このクロ
ツク切替え制御信号10は、通信状況に応じた多様なパタ
ーンでフアームウエア化されてメモリ6に格納されてい
る切替制御テーブルに従つて出力される。 中央制御装置4は、適時回線インタフエース部2のレ
ジスタ2aをリードして回線状況を読み出し、認識した通
信状況の変化に速やかに対応してメモリ6の切替制御テ
ーブルに従い最適のクロツク切替え制御信号10を出力ポ
ートから出力し、切替え回数が最小となるよう制御す
る。 より具体的述べると、セレクタ14による位相制御発振
装置18へのクロツクの選択において、まず任意の通信中
の回線を選択した場合、他の回線の通信状況にかかわら
ず、始めに選択した通信回線が通信を終了しない限り、
クロツクの切替えを行わない。 そして、通信が終了した場合には、通信が開始されて
からの時間が最も短い回線からのクロツクを選択する。 クロツク切替え制御信号10は、網同期装置3のセレク
タ14に入力される前に、フリツプフロツプ15で一旦ラツ
チされ、後述するクロツク位相差吸収部17との動作タイ
ミング保持を図つている。 各回線伝送路における遅延時間差によつて、各回線の
タイミングは位相差を有しているが、クロツク位相差吸
収部17は、各回線から抽出されたクロツクの切替時にお
けるクロツクの位相差の影響を排除するための回路であ
る。 セレクタ14での切替前クロツクの位相と切替後クロツ
クの位相が異なつている場合におけるクロツク位相差吸
収部17への入力クロツクは第4図に示すクロツクとな
る。 本実施例の位相制御発振装置18も、上述した従来の位
相制御発振装置と同様構成であり、この様な位相差を含
んだクロツク信号を、そのまま位相制御発振装置18に入
力した場合には、上述同様の制御でインクリメント・デ
クリメント回路が動作し、PLL基準クロツクに1クロツ
クの挿入が行われることとなつてしまう。 本実施例ではこのような事態を有効に防止するため、
クロツク位相差吸収部17の以下の動作により、位相制御
発振装置18に入力されるクロツクには切替時の位相変化
が発生しないよう制御している。 即ち、まず切替後の回線からの抽出クロツクbの位相
を、切替前のクロツクaの位相に一致させるために、両
クロツクa,bを抽出クロツクより高い周波数のクロツク2
3でフリツプフロツプ25にラツチする。そしてラツチし
ている切替前のクロツクaと切替後のクロツクbとの位
相差を比較して位相差に相当するだけの時間を示す比較
結果cを出力する。遅延回路27では切替後のクロツクb
を位相比較器26よりの比較結果信号c分だけ遅延させた
クロツクdをシフトレジスタ28及びセレクタ29に出力す
る。 この時、両クロツクa,bは同期化しているため、一方
のクロツクのみを遅延しようとする場合であつても、シ
フトレジスタなどを用いるのみで容易に行なえる。 位相比較器26で、両クロツクa,bの位相を比較してい
る間に、第4図に示すような現象が生じクロツクの同期
ずれが発生しないようにするため、位相の比較期間は、
切替え前のクロツクをシフトレジスタ28により遅延させ
たクロツクを出力して位相制御発振装置18に入力させ
る。位相制御発振装置18に入力するクロツクがシフトレ
ジスタ経由のものが、シフトレジスタ経由でないものか
を切替えるタイミングは、クロツク切替えタイミング発
生部16により発生し、クロツクの立上がり、立下がり変
化点で切替わることのないように制御している。 以上の動作の概略を第5図のタイミングチヤートに示
す。第5図中の参照符号(a〜g)は、第3図の各信号
の参照符号に対応している。 以上の説明においては、電話交換装置に接続される通
信回線数が8本である例を説明したが、本実施例の収納
通信回線は以上の本数に限定されるものではなく、通信
回線の本数は何本になつても同様の構成で同一の効果が
得られる。 例えば、n本の回線を接続可能な場合、中央制御装置
4から出力されるクロツク切替え制御信号10の本数がlo
g2n本となることは容易にわかる。従つて、収容する回
線数nが大きければ大きいほど、本実施例による効果は
明らかなものとなる。 また、以上の説明においては、電話交換装置に中央制
御装置4が1つだけ存在する場合について述べたが、大
規模なシステムの場合、全ての動作を1つの中央制御装
置4で制御することは困難であり、複数の中央制御装置
4を用いる場合も本実施例の範囲に含まれることは明か
である。 なお、この様な場合においては、通信状況を示すレジ
スタにアクセスし、切替えタイミング信号を出力する中
央制御装置4を回線インタフエース部2などに設けるこ
とによつても、同様の効果は期待できる。 更に、上述の説明においては、通信中にのみクロツク
を抽出することのできる回線を接続した場合について述
べたが、このクロツク抽出タイミングは以上の例に限定
されるものではなく、本発明は、非通話中にもクロツク
を抽出できる回線を接続した場合では、常時クロツクを
抽出でき、回線障害などによりクロツク供給が不能とな
つた時の処理にも利用でき、同様の効果が期待できる。 以上説明した様に本実施例によれば、以下のような効
果が得られる。 (1)位相制御発振装置18へ入力されるクロツクの切換
え頻度を下げることができ、生成するクロツクの一層の
安定化を図ることができる。 (2)全ての回線が非通話中の場合でも、選択する回線
を予め定めておく必要がないため、回線を交換装置に接
続する際の制限事項がなくなる。 (3)従来例に比べ、回路の簡便化が図られる。 (4)網同期装置3へ入力される信号線数が2n本から
(n+log2n)本に削減される。
【第2実施例】 以上説明した第1実施例においては、クロツク切替時
に、切替前クロツクと、切替後クロツクとの位相差があ
る場合には、切替後のクロツクの位相を切替前クロツク
の位相に合せるべく、第3図に示すクロツク位相差吸収
部17の第3図に示す遅延回路27により切替後のクロツク
を必要時間遅延させていた。 しかし、両クロツクの位相を合せるのは以上の例に限
定されるものではなく、例えばシフトレジスタを用いて
行なつてもよい。 このように、切替後のクロツクの遅延をシフトレジス
タで行なう本発明に係る第2実施例を以下に説明する。 以下に説明する第2実施例においても、電話交換装置
の全体構成は第1図に示す構成であり、網同期装置3の
全体構成も第2図に示す構成とすることができる。 第2実施例においては、網同期装置3のクロツク位相
差吸収部7を第6図に示す構成とする。 第6図において、85はフリツプフロツプ、86は位相比
較器、87はカウンタ、88はカウンタロード信号、89はフ
リツプフロツプ、90,92はシフトレジスタ、91,93はセレ
クタである。 以上の構成において、各回線伝送路における遅延時間
差によつて、各回線のタイミングは位相差を有している
が、クロツク位相差吸収部17により、第1実施例と同様
に各回線から抽出されたクロツクの切替時におけるクロ
ツクの位相差の影響を排除している。 即ち、本実施例においても、セレクタ14での切替前ク
ロツクの位相と切替後クロツクの位相が異なつている場
合におけるクロツク位相差吸収部17への入力クロツクは
第4図に示すクロツクとなり、この様な位相差を含んだ
クロツク信号を、そのまま位相制御発振装置18に入力し
た場合には、上述同様の制御でインクリメント・デクリ
メント回路が動作し、PLL基準クロツクに1クロツクの
挿入が行われることとなつてしまう。 本実施例ではこのような事態を有効に防止するため、
クロツク位相差吸収部17の以下の動作により、位相制御
発振装置18に入力されるクロツクには切替時の位相変化
が発生しないよう制御している。 即ち、まず切替後の回線からの抽出クロツクbの位相
を、切替前のクロツクaの位相に一致させるために、両
クロツクa,bを抽出クロツクより高い周波数のクロツク8
3でフリツプフロツプ85にラツチする。そしてラツチし
ている切替前のクロツクaと切替後のクロツクbとの位
相差を位相比較器86で比較して位相差に相当するだけの
時間を示す比較結果cをカウンタ87に出力する。カウン
タ87では、位相差に相当する時間だけロード状態とな
り、ロード状態中のカウンタ87の(出力値×カウンタク
ロツク1周期)分の時間だけ抽出クロツクを遅延させれ
ば、抽出クロツクと位相制御発振装置18への入力クロツ
クとの位相差はない状態となる。このため、カウンタ87
のカウント値はフリツプフロツプ89でラツチされセレク
タ91に出力される。 所望の遅延量のクロツクを得るために、本実施例にお
いてはシフトレジスタ90及びセレクタ91を用いる。即
ち、同期化された抽出クロツクを上述の64KHzのクロツ
クでシフトし、8通りの遅延量を持つ抽出クロツクd〜
eを生成する。そして、上記8本のクロツクをセレクタ
91に入力する。セレクタ91では、このカウンタ87のロー
ド中の出力値に対応するフリツプフロツプ89よりの信号
に従つて、上記8本のクロツクのうちの1つのクロツク
信号fを選択してシフトレジスタ92に出力する。 この結果、クロツクを抽出する回線の選択の切替が行
なわれていない間は、セレクタ91に入力されるカウンタ
87のカウント値は、先の切替タイミングでフリツプフロ
ツプ89にセツトされたカウンタ87のカウント値であり、
抽出クロツクfは常に一定の遅延量と成るよう制御され
ている。 そして、セレクタ93を介して出力信号iとして位相制
御発振装置18に出力している。 しかし、この一定量の遅延クロツクfをクロツク切替
時においてもそのまま位相制御発振装置18に出力して
は、上述した第4図に示すクロツク切替状態となつてし
まう。このため、クロツク切替時においてはセレクタ91
での選択クロツクfはシフトレジスタ92に入力され、こ
こで切替前のクロツクと同位相クロツクとなるよう遅延
されたクロツクをセレクタ93で選択して出力信号iとし
ている。 以上の動作の概略を第7図のタイミングチヤートに示
す。第5図中の参照符号(a〜i)は、第6図の各信号
の参照符号に対応している。 以上の説明においては、回線から抽出された複数のク
ロツクから選択したクロツクを遅延させる手段として、
シフトレジスタを用いる例を説明したが、この遅延させ
る手段はシフトレジスタに限定されるものではなく、い
かなる手段で遅延させてもよい。例えばアナログ遅延素
子を用いること等ができる。 更に、以上の説明においては、回線から抽出された複
数のクロツクから選択したクロツクを遅延させるのに、
64KHzの周波数の信号を用いたが、より高い周波数の信
号を用いることにより、より周波数の変化に高速に応答
することができる。 更に回線から抽出するクロツクの周波数も8KHzに限る
ものではなく、他の周波数であつても全く同様の効果が
得られる。 更にまた、電話交換装置に接続される通信回線数が8
本である例を説明したが、本実施例の収納通信回線は以
上の本数に限定されるものではなく、通信回線の本数は
何本になつても同様の構成で同一の効果が得られる。 例えば、n本の回線を接続可能な場合、中央制御装置
4から出力されるクロツク切替え制御信号10の本数がlo
g2n本となることは容易にわかる。従つて、収容する回
線数nが大きければ大きいほど、本実施例による効果は
明らかなものとなる。 以上説明した様に本実施例によれば、以下のような効
果が得られる。 (1)位相制御発振装置18へ入力されるクロツクの切換
え頻度を下げることができ、生成するクロツクの一層の
安定化を図ることができる。 (2)全ての回線が非通話中の場合でも、選択する回線
を予め定めておく必要がないため、回線を交換装置に接
続する際の制限事項がなくなる。 (3)従来例に比べ、回路の簡便化が図られる。
【発明の効果】
以上説明したように本発明によれば、クロックを抽出
するデジタル回線を切り換えるときに、複数のデジタル
回線のうち、通信が開始されてからの時間が最も短いデ
ジタル回線を選択することにより、長く使用することの
できる可能性の高い回線を選択することができると共
に、クロックの安定化、回路の簡便化を図ることがで
き、回線を装置に接続する際の制限をなくすことができ
る。
【図面の簡単な説明】
第1図は本発明に係る一実施例の網同期装置を内蔵した
電話交換装置のブロツク構成図、 第2図は本実施例の網同期装置の詳細構成図、 第3図は本実施例のクロツク位相差吸収部の詳細構成
図、 第4図は位相差吸収部のない場合の位相差制御発振装置
入力信号を示すタイミングチヤート、 第5図は本実施例の位相差吸収部の動作タイミングチヤ
ート、 第6図は本発明に係る第2実施例のクロツク位相差吸収
部の詳細構成図、 第7図は第2実施例の位相差吸収部の動作タイミングチ
ヤート、 第8図は一般的な位相差制御発振装置のブロツク構成
図、 第9図は従来の電話交換装置を示すブロツク構成図、 第10図は従来の網同期装置を示すブロツク構成図、 第11図は従来の網同期装置の第2の例の詳細構成を示す
ブロツク構成図である。 図中、1……通信回線、2……回線インタフエース部、
2a……レジスタ、3……網同期装置、4……中央制御装
置、5……交換スイツチ、6……メモリ、7……内線イ
ンタフエース部、14……セレクタ、16,61……切替タイ
ミング発生部、17,59……クロツク位相差吸収部、18,60
……位相制御発振装置、26,86……位相比較器、27……
遅延回路、28,90,92……シフトレジスタ、29,56,91,93
……セレクタ、31,33,87……カウンタ、32インクリメン
ト・デクリメント回路、57……プライオリテイエンコー
ダである。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のデジタル回線を接続する接続手段
    と、 前記複数のデジタル回線の1つを選択する選択手段と、 前記選択手段により選択されたデジタル回線から抽出さ
    れたクロックに同期して回線交換を行う交換手段と、 前記複数のデジタル回線の1つを選択すると選択したデ
    ジタル回線の通信が終了するまで前記デジタル回線の選
    択を維持するように前記選択手段を制御する制御手段と
    を有し、 選択したデジタル回線の通信が終了すると、前記複数の
    デジタル回線のうち、通信が開始されてからの時間が最
    も短いデジタル回線を選択する様に前記選択手段を制御
    することを特徴とするデジタル交換装置。
  2. 【請求項2】前記制御手段は、前記複数のデジタル回線
    の1つを選択すると、選択したデジタル回線の通信が終
    了するまでは、選択したデジタル回線以外のデジタル回
    線の通信状況にかかわらず、前記選択したデジタル回線
    の通信が終了するまで前記デジタル回線の選択を維持す
    るように前記選択手段を制御することを特徴とする請求
    項第1項記載のデジタル交換装置。
  3. 【請求項3】前記接続手段は、最大n本のデジタル回線
    を接続可能であり、前記選択手段は前記判別手段の少な
    くともlog2n本の出力ポートからの制御信号に従って前
    記複数のデジタル回線の1つを選択することを特徴とす
    る請求項第1項記載のデジタル交換装置。
  4. 【請求項4】前記選択手段により選択されたクロックを
    遅延して前記交換手段に供給する遅延手段をさらに有
    し、 前記遅延手段は、前記選択手段が、他のデジタル回線を
    選択して、選択されたデジタル回線が切り換わったとき
    に、切り換え前のデジタル回線から抽出されたクロック
    と切り換え後のクロックの位相差が吸収されるように、
    切り換え前のクロックと切り換え後のクロックの位相差
    に応じて切り換え後のクロックを遅延することを特徴と
    する請求項第1項記載のデジタル交換装置。
JP02119929A 1990-05-11 1990-05-11 デジタル交換装置 Expired - Fee Related JP3120994B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02119929A JP3120994B2 (ja) 1990-05-11 1990-05-11 デジタル交換装置
US07/696,176 US5331667A (en) 1990-05-11 1991-05-06 Telephone exchange apparatus with communication line clocking
EP91107622A EP0456258B1 (en) 1990-05-11 1991-05-10 Network synchronization unit for a telephone exchange
DE69129247T DE69129247T2 (de) 1990-05-11 1991-05-10 Netzsynchronisierungseinheit für eine Vermittlungsanlage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02119929A JP3120994B2 (ja) 1990-05-11 1990-05-11 デジタル交換装置

Publications (2)

Publication Number Publication Date
JPH0417496A JPH0417496A (ja) 1992-01-22
JP3120994B2 true JP3120994B2 (ja) 2000-12-25

Family

ID=14773666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02119929A Expired - Fee Related JP3120994B2 (ja) 1990-05-11 1990-05-11 デジタル交換装置

Country Status (4)

Country Link
US (1) US5331667A (ja)
EP (1) EP0456258B1 (ja)
JP (1) JP3120994B2 (ja)
DE (1) DE69129247T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291480A (en) * 1991-06-18 1994-03-01 Dsc Communications Corporation Synchronous node controllers for switching network
CA2047641C (en) * 1991-07-23 2000-01-11 Ed Gancarcik Basic rate interface
US6308077B1 (en) * 1992-10-02 2001-10-23 Motorola, Inc. Apparatus and method for providing synchronization of base-stations in a communication system
JPH0787047A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd Sdhリアルタイム・クロック方式
US5579353A (en) * 1993-10-12 1996-11-26 Texas Instruments Incorporated Dynamic clock mode switch
DE4408852C1 (de) * 1994-03-16 1994-11-17 Ant Nachrichtentech Verfahren zur Bereitstellung eines Rahmentaktes sowie Anordnung und Anwendung
GB2293062B (en) * 1994-09-09 1996-12-04 Toshiba Kk Master-slave multiplex communication system and PLL circuit applied to the system
US5586149A (en) * 1994-12-07 1996-12-17 Motorola Inc. Interference dependent adaptive phase clock controller
KR0174596B1 (ko) * 1995-05-10 1999-04-01 김광호 교환시스템의 망동기제어를 위한 클럭수신회로
DE19623480C1 (de) * 1996-06-12 1997-10-30 Siemens Ag Verfahren zur Generierung eines zur Steuerung einer Datenausgabe verwendbaren Ausgabetaktsignals in Abhängigkeit von einem von mehreren Eingabetaktsignalen
US5960331A (en) * 1996-07-01 1999-09-28 Harris Corporation Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system
JP3773617B2 (ja) * 1997-02-28 2006-05-10 沖電気工業株式会社 クロック信号供給装置
KR20000045118A (ko) * 1998-12-30 2000-07-15 김영환 전전자 교환기의 원격용 망동기 장치
JP3689591B2 (ja) * 1999-06-08 2005-08-31 キヤノン株式会社 無線通信装置
JP5105665B2 (ja) * 2001-03-13 2012-12-26 キヤノン株式会社 通信装置および制御方法、並びにプログラム
CA2369805A1 (en) * 2002-01-31 2003-07-31 Catena Networks Canada Inc. Network synchronization architecture for a broadband loop carrier system (blc)
DE10207283B4 (de) * 2002-02-21 2005-07-07 Winbond Electronics Corp. Integrated Services Digital Network (ISDN)- Nebenstellenanlage, befähigt, einen Synchronisationstaktgeber automatisch zu wählen
US8248974B2 (en) * 2008-06-25 2012-08-21 Realtek Semiconductor Corp. All-digital timing control for multi-channel full-duplex transceiver
CN101621372B (zh) * 2008-06-30 2013-01-30 华为技术有限公司 一种传送网络异步背板主备倒换的方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101610A (en) * 1978-01-27 1979-08-10 Nippon Telegr & Teleph Corp <Ntt> Clock supply system
IT1214377B (it) * 1984-06-13 1990-01-18 Torino Sip Societa Italiana Pe Circuito numerico per l estrazione di segnali di sincronismo da un flusso seriale di dati codificati
US4736393A (en) * 1986-04-16 1988-04-05 American Telephone And Telegraph Co., At&T Information Systems, Inc. Distributed timing control for a distributed digital communication system
JPH088561B2 (ja) * 1988-04-20 1996-01-29 株式会社日立製作所 Cmiブロック同期方法
US5034967A (en) * 1988-11-14 1991-07-23 Datapoint Corporation Metastable-free digital synchronizer with low phase error
JPH02192337A (ja) * 1989-01-20 1990-07-30 Fujitsu Ltd 位相調整回路
GB8903567D0 (en) * 1989-02-16 1989-04-05 British Telecomm An optical network

Also Published As

Publication number Publication date
EP0456258A3 (en) 1993-03-17
US5331667A (en) 1994-07-19
JPH0417496A (ja) 1992-01-22
EP0456258B1 (en) 1998-04-15
DE69129247T2 (de) 1998-09-24
EP0456258A2 (en) 1991-11-13
DE69129247D1 (de) 1998-05-20

Similar Documents

Publication Publication Date Title
JP3120994B2 (ja) デジタル交換装置
JP2610213B2 (ja) 同期装置及び同期方法
US5867541A (en) Method and system for synchronizing data having skew
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
JP2000138568A (ja) クロック信号切り換え装置
JP3524577B2 (ja) 動的クロック切り換え回路
US5014271A (en) Pulse insertion circuit
US6266779B1 (en) Clock enable generation, synchronization, and distribution
JPH11205293A (ja) 内部クロック同期化方法および内部クロック同期化回路
JPH10136477A (ja) 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作
CN100349469C (zh) 自动选择同步时钟脉冲源的isdn专用小型交换机
JPH08307380A (ja) 140mクロック・stm−1電気クロック生成方式
US5459764A (en) Clock synchronization system
JP3001836B2 (ja) ディジタル位相同期回路
KR100197438B1 (ko) 프로세서와 텔레포니 디바이스간의 클럭 선택 장치
JP2872036B2 (ja) 速度変換装置
JP2836245B2 (ja) チップ内クロックの同期化方式
JPH08237235A (ja) ディジタル通信システム
JPH0410263B2 (ja)
JPH0575206B2 (ja)
KR0173055B1 (ko) 국부 타이밍 발생 장치
KR960002357B1 (ko) 디지틀신호처리기(dsp)의 다중 채널(ch) 동기회로
JPH0438026A (ja) 受信データ同期回路
JP2001308940A (ja) 通信速度切替装置
JP2000269945A (ja) クロック無瞬断切替装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees