JP2626487B2

JP2626487B2 - 伝送装置

Info

Publication number: JP2626487B2
Application number: JP20371493A
Authority: JP
Inventors: 修松田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-07-27
Filing date: 1993-07-27
Publication date: 1997-07-02
Anticipated expiration: 2012-07-02
Also published as: JPH0746209A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＳＯＮＥＴ（Ｓｙｎｃｈ
ｒｏｎｏｕｓＯｐｔｉｃａｌＮｅｔｗｏｒｋ）やＳ
ＤＨ（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌＨｉ
ｅｒａｒｃｈｙ）網といった同期網において使用される
装置に係り、特に複数の時分割多重された伝送路を入力
し、入力された伝送路に時分割多重された信号間での信
号選択を行い、複数の伝送路に出力する伝送装置に関す
るものである。

【０００２】

【従来の技術】従来、ＳＯＮＥＴ／ＳＤＨ網の時分割多
重された信号の時分割スイッチを行う装置では、入力伝
送路上の信号に付加されたＯＨ（ＯｖｅｒＨｅａｄ）信
号を終端し、ポインタの付け替えによって全ての入力伝
送路からの信号に対して共通の装置内クロックへのタイ
ミング変換を行い、全ての信号が共通のタイミングに同
期した状態で時分割スイッチを行い、時分割スイッチし
た信号から出力伝送路へ送出する信号を選択し、ＯＨ信
号を付加して送出していた。

【０００３】ＳＯＮＥＴ網に用いられる従来の伝送装置
は図４に示すように、入力伝送路＃１からの信号を入力
しＯＨを終端するＯＨ終端部７１と、ＯＨを終端した信
号を伝送路のタイミングから装置内のタイミングに変換
するポインタ処理部８１と、入力伝送路＃２からの信号
を入力しＯＨを終端するＯＨ終端部７２と、ＯＨを終端
した信号を伝送路のタイミングから装置内のタイミング
に変換するポインタ処理部８２と、このポインタ処理部
８１と８２に装置内タイミングを供給するフレーム同期
信号生成部９１と、ポインタ処理部８１からの信号を時
分割スイッチする時分割スイッチ１０１および１０３
と、ポインタ処理部８２からの信号を時分割スイッチす
る時分割スイッチ１０２および１０４と、時分割スイッ
チ１０１と１０２の信号から出力伝送路＃１に送出する
信号を選択するセレクタ１１１と、時分割スイッチ１０
３と１０４の信号から出力伝送路＃２に送出する信号を
選択するセレクタ１１２と、このセレクタ１１１と１１
２に選択すべき信号を指示するセレクタ制御部９２と、
セレクタ１１１からの信号にＯＨを挿入し出力伝送路＃
１に送出するＯＨ挿入部１２１と、セレクタ１１２から
の信号にＯＨを挿入し出力伝送路＃２に送出するＯＨ挿
入部１２２から構成される。

【０００４】つぎに動作について説明する。図４に示し
た従来の装置では、ＳＯＮＥＴフォーマットにしたがっ
て時分割多重された入力伝送路＃１の信号と、同様に時
分割多重された入力伝送路＃２の信号とから出力伝送路
＃１と出力伝送路＃２に送出すべき信号をそれぞれ選択
し、出力伝送路＃１あるいは出力伝送路＃２に送出して
いた。例えば、出力伝送路＃１に送出する場合に、入力
伝送路＃１の所望の信号のタイムスロットと入力伝送路
＃２での所望の信号のタイムスロットが一致した場合に
は、時分割スイッチ１０１を使用して入力伝送路＃１か
らの信号のタイムスロットを入れ換えて、タイムスロッ
トの一致を解消していた。

【０００５】そして、時分割スイッチ１０１〜１０４で
は、メモリへの書き込みと読みだしによって時分割スイ
ッチ動作を行っているため、時分割スイッチを通過した
信号に一定の遅延時間が付加される特性がある。セレク
タにおいて、出力信号の適切なフレーム位相に信号を選
択するためには、セレクタ入力における信号間でのフレ
ーム位相が一致している必要がある。この目的のため、
従来例では、全ての信号を時分割スイッチを通過させ
て、信号のフレーム位相を合わせていた。

【０００６】

【発明が解決しようとする課題】この従来の伝送装置で
は、セレクタ入力での位相を一致させるために全ての入
力伝送路からの信号に対して時分割スイッチを用いてい
る。したがって、伝送装置を構成する部品に占める時分
割スイッチの割合は大きく、時分割スイッチを多く必要
とする従来構成では装置規模が大きくなるという問題が
あった。また、すべての伝送経路に時分割スイッチを通
過する遅延時間が付加されるため、多段に接続された場
合の遅延時間が大きくなるという問題があった。本発明
はかかる問題を解決するためになされたもので、装置規
模を従来の半分程度に小さくし、時分割スイッチによる
遅延時間が無い経路をもつ伝送装置を得ることを目的と
する。

【０００７】

【課題を解決するための手段】本発明の伝送装置は、１
つ以上の伝送路終端部と、１つ以上の伝送路送出部と、
装置内のフレーム同期信号を発生するフレーム同期信号
生成部と、このフレーム同期信号生成部からのフレーム
同期信号を一定時間遅らせる遅延回路と、上記伝送路終
端部の出力信号を各々装置内フレーム位相に変換するポ
インタ処理部と、上記ポインタ処理部の出力信号のタイ
ムスロットを入れ替える時分割スイッチと、上記ポイン
タ処理部からの信号と上記時分割スイッチからの信号と
から伝送路送出部へ送る信号を選択するセレクタとを備
え、少なくとも１つのポインタ処理部には上記フレーム
同期信号生成部からのフレーム同期信号を供給し、他の
ポインタ処理部には上記遅延回路を通過したフレーム同
期信号を供給し、上記フレーム同期信号生成部からの信
号で動作するポインタ処理部の出力信号は時分割スイッ
チを通過させ、上記遅延回路を通過したフレーム同期信
号で動作するポインタ処理部の出力信号は時分割スイッ
チを通過させないようにしたものである。また、第１お
よび第２の伝送路終端部（１１，１２）と、第１および
第２の伝送路送出部（６１，６２）と、装置内のフレー
ム同期信号を発生するフレーム同期信号生成部（３１）
と、フレーム同期信号生成部からのフレーム同期信号を
一定時間遅らせる遅延回路（３２）と、第１の伝送路終
端部の出力信号をこの遅延回路を通過したフレーム同期
信号により装置内フレーム位相に変換する第１のポイン
タ処理部（２１）と、第２の伝送路終端部の出力信号を
フレーム同期信号生成部からのフレーム同期信号により
装置内フレーム位相に変換する第２のポインタ処理部
（２２）と、第２のポインタ処理部の出力信号をそれぞ
れ入力し、そのタイムスロットを入れ替える第１および
第２の時分割スイッチ（４１，４２）と、第１のポイン
タ処理部からの信号とこの第１の時分割スイッチからの
信号とから第１の伝送路送出部へ送る信号を選択する第
１のセレクタ（５１）と、第１のポインタ処理部からの
信号と第２の時分割スイッチからの信号とから第２の伝
送路送出部へ送る信号を選択する第２のセレクタ（５
２）とを備えたものである。また、第１、第２および第
３の伝送路終端部（１１，１２，１３）と、第１、第２
および第３の伝送路送出部（６１，６２，６３）と、装
置内のフレーム同期信号を発生するフレーム同期信号生
成部（３１）と、フレーム同期信号生成部からのフレー
ム同期信号を一定時間遅らせる遅延回路（３２）と、第
１の伝送路終端部の出力信号をこの遅延回路を通過した
フレーム同期信号により装置内フレーム位相に変換する
第１のポインタ処理部（２１）と、第２の伝送路終端部
の出力信号を遅延回路を通過したフレーム同期信号によ
り装置内フレーム位相に変換する第２のポインタ処理部
（２２）と、第３の伝送路終端部の出力信号をフレーム
同期信号生成部からのフレーム同期信号により装置内フ
レーム位相に変換する第３のポインタ処理部（２３）
と、第３のポインタ処理部の出力信号をそれぞれ入力
し、そのタイムスロットを入れ替える第１および第２の
時分割スイッチ（４１，４２）と、第１のポインタ処理
部の出力信号を入力し、そのタイムスロットを入れ替え
る第３の時分割スイッチ（４３）と、第２のポインタ処
理部の出力信号を入力し、そのタイムスロットを入れ替
える第４の時分割スイッチ（４４）と、第１のポインタ
処理部からの信号と第１の時分割スイッチからの信号と
から第１の伝送路送出部へ送る信号を選択する第１のセ
レクタ（５１）と、第２のポインタ処理部からの信号と
第２の時分割スイッチからの信号とから第２の伝送路送
出部へ送る信号を選択する第２のセレクタ（５２）と、
第３の時分割スイッチからの信号と第４の時分割スイッ
チからの信号とから第３の伝送路送出部へ送る信号を選
択する第３のセレクタ（５３）とを備えたものである。

【０００８】

【作用】本発明においては、時分割スイッチを通過する
信号を処理するポインタ処理部にはフレーム同期信号生
成部からのフレーム同期信号を入力し、時分割スイッチ
を通過させない信号を処理するポインタ処理部には遅延
回路からのフレーム同期信号を入力する。

【０００９】

【実施例】つぎに本発明について図面を参照して説明す
る。図１は本発明による伝送装置の一実施例を示すブロ
ック図である。この図１に示す伝送装置は、入力伝送路
からの信号を入力しＯＨを終端するＯＨ終端部（伝送路
終端部）１１と、伝送路送出部（ＯＨ挿入部６１）と、
装置内のフレーム同期信号を発生するフレーム同期信号
生成部３１と、このフレーム同期信号生成部３１からの
フレーム同期信号を一定時間遅らせる遅延回路３２と、
伝送路終端部１１の出力信号を各々装置内フレーム位相
に変換するポインタ処理部２１，２２と、このポインタ
処理部２２の出力信号のタイムスロットを入れ替える時
分割スイッチ４１と、ポインタ処理部２１からの信号と
時分割スイッチ４１からの信号とから伝送路送出部へ送
る信号を選択するセレクタ５１を備え、少なくとも１つ
のポインタ処理部にはフレーム同期信号生成部３１から
のフレーム同期信号を供給し、他のポインタ処理部には
遅延回路３２を通過したフレーム同期信号を供給し、フ
レーム同期信号生成部３１からの信号で動作するポイン
タ処理部の出力信号を時分割スイッチを通過させ、遅延
回路３２を通過したフレーム同期信号で動作するポイン
タ処理部の出力信号は時分割スイッチを通過させないよ
うに構成されている。

【００１０】３３はセレクタ５１に選択すべき信号を指
示するセレクタ制御部、６１はセレクタ５１からの信号
にＯＨを挿入し出力伝送路に送出するＯＨ挿入部で、こ
のＯＨ挿入部６１は伝送路送出部を構成している。ここ
で、ポインタ処理部２１，２２はＯＨを終端した信号を
伝送路のタイミングから装置のタイミングに変換する機
能を有し、フレーム同期信号生成部３１は装置内タイミ
ングをポインタ処理部２２に供給する機能を有し、遅延
回路３２はこのフレーム同期信号生成部３１からのフレ
ーム信号に遅延を与えてポインタ処理部２１に供給する
機能を有している。また、時分割スイッチ４１はポイン
タ処理部２２からの信号を時分割スイッチする機能を有
し、セレクタ５１はポインタ処理部２１からの信号と時
分割スイッチ４１からの信号を選択する機能を有してい
る。

【００１１】つぎにこの図１に示す実施例の動作を説明
する。まず、入力伝送路に時分割多重された信号の一部
の信号は時分割スイッチを行い、他の信号は時分割スイ
ッチを行わずに出力伝送路に送出している。そして、Ｏ
Ｈ終端部１１の出力は２分岐され、各々ポインタ処理部
２１と２２で装置内フレーム同期信号へのタイミング変
換が行われる。ポインタ処理部２１では遅延回路３２で
時分割スイッチ４１での遅延時間と等しい遅延時間が与
えられたフレーム同期信号へのタイミング変換が行われ
る。ポインタ処理部２２の出力信号は時分割スイッチ４
１を通過し、所望の時分割スイッチ操作が行われる。

【００１２】つぎに、セレクタ５１の入力信号は、遅延
回路３２により時分割スイッチ４１と同じ遅延時間を与
えられたタイミングに同期した信号と時分割スイッチ４
１において遅延時間が加わった信号であるため、そのフ
レーム位相は等しい。したがって、セレクタ５１では出
力信号の適切な信号位相に所望の信号を選択することが
できる。以上述べた構成によって、タイムスロットの入
れ替えが必要な信号は時分割スイッチを通過し、タイム
スロットの入れ替えが不要な信号は時分割スイッチによ
って付加される遅延時間が無い経路を通過して伝送する
ことができる。

【００１３】図２は本発明の他の実施例を示すブロック
図である。この図２に示す伝送装置は、入力伝送路＃１
からの信号を入力しＯＨを終端するＯＨ終端部１１と、
ＯＨを終端した信号を伝送路のタイミングから装置のタ
イミングに変換するポインタ処理部２１と、入力伝送路
＃２からの信号を入力しＯＨを終端するＯＨ終端部１２
と、ＯＨを終端した信号を伝送路のタイミングから装置
のタイミングに変換するポインタ処理部２２と、装置内
タイミングをポインタ処理部２２に供給するフレーム同
期信号生成部３１と、このフレーム同期信号生成部３１
からのフレーム信号に遅延を与えてポインタ処理部２１
に供給する遅延回路３２と、ポインタ処理部２２からの
信号を時分割スイッチする時分割スイッチ４１および４
２と、ポインタ処理部２１からの信号と時分割スイッチ
４１からの信号を選択するセレクタ５１と、ポインタ処
理部２１からの信号と時分割スイッチ４２からの信号を
選択するセレクタ５２と、このセレクタ５１および５２
に選択すべき信号を指示するセレクタ制御部３３と、セ
レクタ５１からの信号にＯＨを挿入し出力伝送路＃１に
送出するＯＨ挿入部６１と、セレクタ５２からの信号に
ＯＨを挿入し出力伝送路＃２に送出するＯＨ挿入部６２
から構成される。

【００１４】つぎにこの図２に示す実施例の動作を説明
する。まず、入力伝送路＃１からの信号と入力伝送路＃
２からの信号とから所望の信号を選択して、出力伝送路
＃１に送出する場合に、入力伝送路＃１の所望の信号の
タイムスロットと入力伝送路＃２での所望の信号のタイ
ムスロットが一致した場合に入力伝送路＃２からの信号
のタイムスロットを時分割スイッチ４１を用いて入れ換
える。同時に、入力伝送路＃１からの信号と入力伝送路
＃２からの信号とから所望の信号を選択して、出力伝送
路＃２に送出する場合に、入力伝送路＃１の所望の信号
のタイムスロットと入力伝送路＃２での所望の信号のタ
イムスロットが一致した場合に入力伝送路＃２からの信
号のタイムスロットを時分割スイッチ４２を使用して入
れ換える。そして、入力伝送路＃１からの信号は時分割
スイッチを通過させずにセレクタ５１，５２に入力する
ので、入力伝送路＃２からの時分割スイッチ４１，４２
を通過した信号と位相を合わせるために、ポインタ処理
部２１でタイミング変換するときに、遅延回路３２で予
め時分割スイッチでの遅延時間に等しい遅延を与えたタ
イミングに合わせる。

【００１５】つぎに、セレクタ５１はセレクタ制御部３
３からの制御にしたがい、フレーム位相の一致している
ポインタ処理部２１からの信号と時分割スイッチ４１か
らの信号から所望の信号を選択する。選択された信号
は、ＯＨ挿入部６１にて伝送ＯＨを付加して出力伝送路
＃１に送出する。セレクタ５２はセレクタ制御部３３か
らの制御にしたがい、フレーム位相の一致しているポイ
ンタ処理部２１からの信号と時分割スイッチ４２からの
信号から所望の信号を選択する。選択された信号は、Ｏ
Ｈ挿入部６２にて伝送ＯＨを付加して出力伝送路＃２に
送出する。そして、セレクタ５１および５２の入力信号
は、遅延回路３２により時分割スイッチと同じ遅延時間
を与えられたタイミングに同期した信号と時分割スイッ
チにおいて遅延時間が加わった信号であるため、そのフ
レーム位相は等しい。したがって、セレクタ５１および
５２では出力信号の適切な信号位相に信号を選択するこ
とができる。また、入力伝送路＃１の所望の信号のタイ
ムスロットと入力伝送路＃２の所望の信号のタイムスロ
ットが一致した場合には、時分割スイッチ４１および４
２を用いて入力伝送路＃２からの信号のタイムスロット
を入れ換えることにより、異なるタイムスロットから選
択することができる。以上述べた構成によって、出力伝
送路＃１と出力伝送路＃２にそれぞれ送出する信号は入
力伝送路＃１と入力伝送路＃２の任意のタイムスロット
の信号を選択することができる。

【００１６】図３は本発明のさらに他の実施例を示すブ
ロック図である。この図３に示す伝送装置は、入力伝送
路＃１からの信号を入力し、ＯＨを終端するＯＨ終端部
１１とＯＨを終端した信号を伝送路のタイミングから装
置のタイミングに変換するポインタ処理部２１と、入力
伝送路＃２からの信号を入力し、ＯＨを終端するＯＨ終
端部１２とＯＨを終端した信号を伝送路のタイミングか
ら装置のタイミングに変換するポインタ処理部２２と、
入力伝送路＃３からの信号を入力し、ＯＨを終端するＯ
Ｈ終端部１３とＯＨを終端した信号を伝送路のタイミン
グから装置のタイミングに変換するポインタ処理部２３
と、装置内タイミングをポインタ処理部２３に供給する
フレーム同期信号生成部３１と、このフレーム同期信号
生成部３１からのフレーム信号に遅延を与えてポインタ
処理部２１および２２に供給する遅延回路３２と、ポイ
ンタ処理部２１からの信号を時分割スイッチする時分割
スイッチ４３と、ポインタ処理部２２からの信号を時分
割スイッチする時分割スイッチ４４と、ポインタ処理部
２３からの信号を時分割スイッチする時分割スイッチ４
１および４２と、ポインタ処理部２１からの信号と時分
割スイッチ４１からの信号を選択するセレクタ５１と、
ポインタ処理部２２からの信号と時分割スイッチ４２か
らの信号を選択するセレクタ５２と、時分割スイッチ４
３からの信号と時分割スイッチ４４からの信号を選択す
るセレクタ５３と、セレクタ５１，５２，５３に選択す
べき信号を指示するセレクタ制御部３３と、セレクタ５
１からの信号にＯＨを挿入し出力伝送路＃２に送出する
ＯＨ挿入部６１と、セレクタ５２からの信号にＯＨを挿
入し出力伝送路＃１に送出するＯＨ挿入部６２と、セレ
クタ５３からの信号にＯＨを挿入し出力伝送路＃３に送
出するＯＨ挿入部６３とから構成される。

【００１７】つぎにこの図３に示す実施例の動作を説明
する。まず、入出力伝送路＃１と入出力伝送路＃２を主
たる伝送路とし、主たる伝送路から所望の信号を出力伝
送路＃３へ抽出し、入力伝送路＃３からの信号を主たる
伝送路の所望のタイムスロットに挿入するアッド・ドロ
ップ装置として動作する。そして、入力伝送路＃１から
の信号はポインタ処理部２１において遅延回路３２にて
遅延を与えられたフレーム位相に同期するようにタイミ
ング変換される。同様に、入力伝送路＃２からの信号は
ポインタ処理部２２において遅延回路３２にて遅延を与
えられたフレーム位相に同期するようにタイミング変換
される。また、入力伝送路＃３からの信号はポインタ処
理部２３においてフレーム同期信号生成部３１から与え
られるフレーム位相に同期するようにタイミング変換さ
れる。

【００１８】つぎに、出力伝送路＃３に送出する信号は
セレクタ５３において、入力伝送路＃１からの信号を送
出する場合には時分割スイッチ４３からの信号を選択
し、入力伝送路＃２からの信号を送出する場合には時分
割スイッチ４４からの信号を選択する。そして、出力伝
送路＃２に送出する信号はセレクタ５１において、入力
伝送路＃１からの信号を送出する場合にはポインタ処理
部２１からの信号を選択し、入力伝送路＃３からの信号
を選択する場合には時分割スイッチ４１からの信号を選
択する。出力伝送路＃１に送出する信号はセレクタ５２
において、入力伝送路＃２からの信号を送出する場合に
はポインタ処理部２２からの信号を選択し、入力伝送路
＃３からの信号を選択する場合には時分割スイッチ４２
からの信号を選択する。

【００１９】つぎに、セレクタ５３の入力における信号
位相は、時分割スイッチ４３，４４において等しい遅延
時間が加わるため、等しくなる。また、入力伝送路＃１
の所望の信号のタイムスロットと入力伝送路＃２の所望
の信号のタイムスロットが一致した場合には、時分割ス
イッチ４３を用いて入力伝送路＃１からの信号のタイム
スロットを入れ換えるか、時分割スイッチ４４を用いて
入力伝送路＃２からの信号のタイムスロットを入れ換え
ることにより、異なるタイムスロットから信号を選択す
ることができる。そして、セレクタ５１の入力信号は、
遅延回路３２により時分割スイッチと同じ遅延時間を与
えられたタイミングに同期した信号と時分割スイッチに
おいて遅延時間が加わった信号であるため、そのフレー
ム位相は等しい。したがって、セレクタ５１は出力信号
の適切な信号位相に信号を選択することができる。ま
た、入力伝送路＃１の所望の信号のタイムスロットと入
力伝送路＃３の所望の信号のタイムスロットが一致した
場合には、時分割スイッチ４１を用いて入力伝送路＃３
からの信号のタイムスロットを入れ換えることにより、
異なるタイムスロットから信号を選択することができ
る。

【００２０】また、セレクタ５２の入力信号は、遅延回
路３２により時分割スイッチと同じ遅延時間を与えられ
たタイミングに同期した信号と時分割スイッチにおいて
遅延時間が加わった信号であるため、そのフレーム位相
は等しい。したがって、セレクタ５２では出力信号の適
切な信号位相に信号を選択することができる。また、入
力伝送路＃２の所望の信号のタイムスロットと入力伝送
路＃３の所望の信号のタイムスロットが一致した場合に
は、時分割スイッチ４２を用いて入力伝送路＃３からの
信号のタイムスロットを入れ換えることにより、異なる
タイムスロットから信号を選択することができる。以上
述べた構成によって、出力伝送路＃１に送出する信号は
入力伝送路＃２と入力伝送路＃３の任意のタイムスロッ
トの信号を選択することがで、出力伝送路＃２に送出す
る信号は入力伝送路＃１と入力伝送路＃３の任意のタイ
ムスロットの信号を選択することがで、出力伝送路＃３
に送出する信号は入力伝送路＃１と入力伝送路＃２の任
意のタイムスロットの信号を選択することができる。

【００２１】

【発明の効果】以上説明したように本発明は、装置内フ
レーム信号を発生するフレーム同期信号生成部と、時分
割スイッチでの遅延時間と同じ遅延時間をフレーム同期
信号に付加する遅延回路を有し、両時分割スイッチを通
過する信号を処理するポインタ処理部にはフレーム同期
信号生成部からのフレーム同期信号を入力し、時分割ス
イッチを通過させない信号を処理するポインタ処理部に
は遅延回路からのフレーム同期信号を入力するようにし
たので、伝送装置内における時分割スイッチの規模を、
従来装置に比べて、伝送路が２本の場合には５０パーセ
ントに、３本のアッド・ドロップ装置の場合には約６０
パーセントに減らすことができる効果がある。また、時
分割スイッチ規模の削減によって、装置コストを大幅に
削減することができ、安価装置を供給できるようになる
という効果を有する。

【００２２】また、伝送路が１本の場合には、時分割ス
イッチを通過させる必要の無い信号の遅延時間を時分割
スイッチを通過した場合の遅延時間だけ少なくすること
ができる。ＳＯＮＥＴ網あるいはＳＤＨ網では網内の遅
延時間を可能な限り短縮することを１つの目的としてお
り、本発明による遅延時間の短縮はこの目的に多大な効
果がある。さらに、伝送路が２本以上でも同様に、時分
割スイッチを通過させない伝送路では、時分割スイッチ
による遅延時間が加わることがない。特に、伝送装置を
多段に接続しても遅延時間が増加することがない。した
がって、大規模ネットワークを構築した場合にも遅延時
間が少ないサービスを提供することが可能となり、ユー
ザーの利便性が著しく向上するという効果を有する。

【図面の簡単な説明】

【図１】本発明による伝送装置の一実施例を示すブロッ
ク図である。

【図２】本発明の他の実施例を示すブロック図である。

【図３】本発明のさらに他の実施例を示すブロック図で
ある。

【図４】従来の伝送装置の一例を示すブロック図であ
る。

【符号の説明】

１１〜１３ＯＨ終端部２１〜２３ポインタ処理部３１フレーム同期信号生成部３２遅延回路３３セレクタ制御部４１〜４４時分割スイッチ５１〜５３セレクタ６１〜６３ＯＨ挿入部

Claims

(57)【特許請求の範囲】

【請求項１】１つ以上の伝送路終端部と、１つ以上
の伝送路送出部と、装置内のフレーム同期信号を発生す
るフレーム同期信号生成部と、このフレーム同期信号生
成部からのフレーム同期信号を一定時間遅らせる遅延回
路と、フレーム同期信号に基づいて前記伝送路終端部の
出力信号を各々装置内フレーム位相に変換するポインタ
処理部と、このポインタ処理部の出力信号のタイムスロ
ットを入れ替える時分割スイッチと、前記ポインタ処理
部からの信号と前記時分割スイッチからの信号とから前
記伝送路送出部へ送る信号を選択するセレクタとを備
え、少なくとも１つのポインタ処理部には前記フレーム
同期信号生成部からのフレーム同期信号を供給し、他の
ポインタ処理部には前記遅延回路を通過したフレーム同
期信号を供給し、前記フレーム同期信号生成部からの信
号で動作するポインタ処理部の出力信号を時分割スイッ
チを通過させ、前記遅延回路を通過したフレーム同期信
号で動作するポインタ処理部の出力信号は時分割スイッ
チを通過させないようにしたことを特徴とする伝送装
置。