JPH10123996A - 画素保護回路付き半導体装置 - Google Patents
画素保護回路付き半導体装置Info
- Publication number
- JPH10123996A JPH10123996A JP8273612A JP27361296A JPH10123996A JP H10123996 A JPH10123996 A JP H10123996A JP 8273612 A JP8273612 A JP 8273612A JP 27361296 A JP27361296 A JP 27361296A JP H10123996 A JPH10123996 A JP H10123996A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- switch
- data signal
- signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000012544 monitoring process Methods 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000010354 integration Effects 0.000 claims description 6
- 230000007257 malfunction Effects 0.000 abstract description 6
- 230000006378 damage Effects 0.000 description 17
- 230000006866 deterioration Effects 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
- H04N23/23—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only from thermal infrared radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Radiation Pyrometers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 半導体装置におけるＸ−Ｙアドレス方式の走
査回路の停止や動作不良による画素の特性劣化や画素破
壊を防止し得る画素保護回路付き半導体装置を提供する
こと。 【解決手段】 この半導体装置では、装置内部の水平シ
フトレジスタ，垂直シフトレジスタへ入力されるＨ．Ｄ
ＡＴＡ信号１０７，Ｈ．ＣＬＫ信号１０８，Ｖ．ＤＡＴ
Ａ信号１０９，Ｖ．ＣＬＫ信号１１０の入力状態をそれ
ぞれ監視回路１１１，１１２，１１５，１１６で常に監
視し、これらの信号の断線等による走査回路の停止や動
作不良の場合に垂直スイッチ１０２又は水平スイッチ１
０３を水平マスクＡＮＤ１１４や垂直マスクＡＮＤ１２
２を介して遮断し、画素が選択されないようにする。こ
の結果、同一画素の長時間選択により画素を構成する素
子に過剰な負荷がかかることが防止される。
査回路の停止や動作不良による画素の特性劣化や画素破
壊を防止し得る画素保護回路付き半導体装置を提供する
こと。 【解決手段】 この半導体装置では、装置内部の水平シ
フトレジスタ，垂直シフトレジスタへ入力されるＨ．Ｄ
ＡＴＡ信号１０７，Ｈ．ＣＬＫ信号１０８，Ｖ．ＤＡＴ
Ａ信号１０９，Ｖ．ＣＬＫ信号１１０の入力状態をそれ
ぞれ監視回路１１１，１１２，１１５，１１６で常に監
視し、これらの信号の断線等による走査回路の停止や動
作不良の場合に垂直スイッチ１０２又は水平スイッチ１
０３を水平マスクＡＮＤ１１４や垂直マスクＡＮＤ１２
２を介して遮断し、画素が選択されないようにする。こ
の結果、同一画素の長時間選択により画素を構成する素
子に過剰な負荷がかかることが防止される。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてＸ−Ｙア
ドレス方式の走査回路を持つと共に、走査回路における
画素破壊防止手段を備えた画素保護回路付き半導体装置
に関する。
ドレス方式の走査回路を持つと共に、走査回路における
画素破壊防止手段を備えた画素保護回路付き半導体装置
に関する。
【０００２】
【従来の技術】一般に、Ｘ−Ｙアドレス方式の走査回路
を持つ半導体装置では、装置内部に設けられた水平シフ
トレジスタ並びに垂直シフトレジスタにより順次選択パ
ルス信号を送り、これらの水平シフトレジスタ，垂直シ
フトレジスタに接続される水平スイッチ，垂直スイッチ
を順次切り替えることで信号の伝送交点に形成される画
素信号を読み取っている。通常，水平シフトレジスタ並
びに垂直シフトレジスタは、例えば特願平７−７５２６
４号に提案されているように、外部からのＸ−Ｙアドレ
スを制御するための信号線によりクロック信号やデータ
信号を伝送することで選択パルスを作る。
を持つ半導体装置では、装置内部に設けられた水平シフ
トレジスタ並びに垂直シフトレジスタにより順次選択パ
ルス信号を送り、これらの水平シフトレジスタ，垂直シ
フトレジスタに接続される水平スイッチ，垂直スイッチ
を順次切り替えることで信号の伝送交点に形成される画
素信号を読み取っている。通常，水平シフトレジスタ並
びに垂直シフトレジスタは、例えば特願平７−７５２６
４号に提案されているように、外部からのＸ−Ｙアドレ
スを制御するための信号線によりクロック信号やデータ
信号を伝送することで選択パルスを作る。
【０００３】
【発明が解決しようとする課題】上述したＸ−Ｙアドレ
ス方式の走査回路を持つ半導体装置の場合、何らかの原
因によりクロック信号及びデータ信号が停止等の異常を
来すと、走査回路の停止や動作不良が生じ、同一画素が
長時間選択されることがある。このように同一画素が長
時間選択されると、画素を構成する素子に過剰な負荷が
かかり、画素の特性劣化及び画素破壊を起こしてしま
う。
ス方式の走査回路を持つ半導体装置の場合、何らかの原
因によりクロック信号及びデータ信号が停止等の異常を
来すと、走査回路の停止や動作不良が生じ、同一画素が
長時間選択されることがある。このように同一画素が長
時間選択されると、画素を構成する素子に過剰な負荷が
かかり、画素の特性劣化及び画素破壊を起こしてしま
う。
【０００４】即ち、水平シフトレジスタ及び垂直シフト
レジスタに関してクロック信号及びデータ信号等のＸ−
Ｙアドレスを制御する信号線の断線等により走査回路の
停止や動作不良が生じて同一画素が長時間選択される
と、例えばこうした半導体装置を適用するボロメータ型
赤外線センサにおいては、画素を構成するボロメータ部
に電流が流れ続けることになり、ボロメータ部が過剰な
自己発熱を起こして画素の特性劣化を来したり、ボロメ
ータ部が焼き切れて画素破壊が生じてしまうという問題
がある。こうした問題は、この種の半導体装置を用いた
ものであれば、ボロメータ型赤外線センサ以外のもので
も同様に生じる。
レジスタに関してクロック信号及びデータ信号等のＸ−
Ｙアドレスを制御する信号線の断線等により走査回路の
停止や動作不良が生じて同一画素が長時間選択される
と、例えばこうした半導体装置を適用するボロメータ型
赤外線センサにおいては、画素を構成するボロメータ部
に電流が流れ続けることになり、ボロメータ部が過剰な
自己発熱を起こして画素の特性劣化を来したり、ボロメ
ータ部が焼き切れて画素破壊が生じてしまうという問題
がある。こうした問題は、この種の半導体装置を用いた
ものであれば、ボロメータ型赤外線センサ以外のもので
も同様に生じる。
【０００５】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、Ｘ−Ｙアドレス方
式の走査回路の停止や動作不良による画素の特性劣化や
画素破壊を防止し得る画素保護回路付き半導体装置を提
供することにある。
なされたもので、その技術的課題は、Ｘ−Ｙアドレス方
式の走査回路の停止や動作不良による画素の特性劣化や
画素破壊を防止し得る画素保護回路付き半導体装置を提
供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、クロッ
ク信号及びデータ信号が入力されるシフトレジスタと、
クロック信号及びデータ信号による伝送交点に形成され
る画素を選択するスイッチと、クロック信号が一定時間
以上与えられない場合を検出するクロック検出手段と、
データ信号が一定時間以上与えられたことを検出するデ
ータ検出手段と、パワーオン時に画素の選択を拒否する
選択拒否手段と、電源電圧の降下を監視する電圧降下監
視手段と、クロック検出手段及びデータ検出手段により
スイッチを遮断状態にする第１のスイッチ遮断手段と、
選択拒否手段によりスイッチを遮断状態にする第２のス
イッチ遮断手段と、電圧降下監視手段によりスイッチを
遮断状態にする第３のスイッチ遮断手段とを備えた画素
保護回路付き半導体装置が得られる。
ク信号及びデータ信号が入力されるシフトレジスタと、
クロック信号及びデータ信号による伝送交点に形成され
る画素を選択するスイッチと、クロック信号が一定時間
以上与えられない場合を検出するクロック検出手段と、
データ信号が一定時間以上与えられたことを検出するデ
ータ検出手段と、パワーオン時に画素の選択を拒否する
選択拒否手段と、電源電圧の降下を監視する電圧降下監
視手段と、クロック検出手段及びデータ検出手段により
スイッチを遮断状態にする第１のスイッチ遮断手段と、
選択拒否手段によりスイッチを遮断状態にする第２のス
イッチ遮断手段と、電圧降下監視手段によりスイッチを
遮断状態にする第３のスイッチ遮断手段とを備えた画素
保護回路付き半導体装置が得られる。
【０００７】
【作用】本発明の画素保護回路付き半導体装置では、Ｘ
−Ｙアドレス方式の走査回路の水平シフトレジスタ及び
垂直シフトレジスタへ入力されるクロック信号，データ
信号を常に監視し、それらの入力信号の断線等による走
査回路の停止及び動作不良の場合は、走査回路の内部ア
ドレス信号を遮断状態にすることにより、画素が選択さ
れないようにし、画素の特性劣化及び画素破壊を保護す
る。
−Ｙアドレス方式の走査回路の水平シフトレジスタ及び
垂直シフトレジスタへ入力されるクロック信号，データ
信号を常に監視し、それらの入力信号の断線等による走
査回路の停止及び動作不良の場合は、走査回路の内部ア
ドレス信号を遮断状態にすることにより、画素が選択さ
れないようにし、画素の特性劣化及び画素破壊を保護す
る。
【０００８】具体的には、水平シフトレジスタのデータ
信号を監視する水平データ検出手段と、水平シフトレジ
スタのクロック信号を監視する水平クロック検出手段
と、スイッチを遮断状態にして水平方向の異常を保護す
る水平スイッチ遮断手段と、垂直シフトレジスタのデー
タ信号を監視する垂直データ検出手段と、垂直シフトレ
ジスタのクロック信号を監視する垂直クロック検出手段
と、スイッチを遮断状態にして垂直方向の異常を保護す
る垂直スイッチ遮断手段と、パワーオン時の不良動作の
保護を画素の選択拒否により行う選択拒否手段と、電源
電圧の低下を監視する電圧降下監視手段とを備える。
信号を監視する水平データ検出手段と、水平シフトレジ
スタのクロック信号を監視する水平クロック検出手段
と、スイッチを遮断状態にして水平方向の異常を保護す
る水平スイッチ遮断手段と、垂直シフトレジスタのデー
タ信号を監視する垂直データ検出手段と、垂直シフトレ
ジスタのクロック信号を監視する垂直クロック検出手段
と、スイッチを遮断状態にして垂直方向の異常を保護す
る垂直スイッチ遮断手段と、パワーオン時の不良動作の
保護を画素の選択拒否により行う選択拒否手段と、電源
電圧の低下を監視する電圧降下監視手段とを備える。
【０００９】こうした構成により、Ｘ−Ｙアドレス方式
の走査回路の水平シフトレジスタへの入力信号である水
平クロック信号及び水平データ信号，垂直シフトレジス
タへの入力信号である垂直クロック信号及び垂直データ
信号の入力状態をそれぞれ監視し、異常があれば水平シ
フトレジスタに接続されている水平スイッチ及び垂直シ
フトレジスタに接続されている垂直スイッチを遮断状態
にし、ある特定の画素のみが選択されてしまうことを防
止する。ボロメータ型赤外線センサにおいては、同一画
素が長時間選択されると、画素を構成するボロメータ部
に電流が流れ続けることになり、ボロメータ部が過剰な
自己発熱を起こし、画素の特性劣化やボロメータ部が焼
き切れてしまうことで画素破壊が生じる問題があった
が、こうような問題を回避することができる。又、パワ
ーオン時のシフトレジスタ内部の不定なデータによる異
常動作での画素の特性劣化や画素破壊を保護するため、
走査回路のパワーオンリセット機能を設ている。
の走査回路の水平シフトレジスタへの入力信号である水
平クロック信号及び水平データ信号，垂直シフトレジス
タへの入力信号である垂直クロック信号及び垂直データ
信号の入力状態をそれぞれ監視し、異常があれば水平シ
フトレジスタに接続されている水平スイッチ及び垂直シ
フトレジスタに接続されている垂直スイッチを遮断状態
にし、ある特定の画素のみが選択されてしまうことを防
止する。ボロメータ型赤外線センサにおいては、同一画
素が長時間選択されると、画素を構成するボロメータ部
に電流が流れ続けることになり、ボロメータ部が過剰な
自己発熱を起こし、画素の特性劣化やボロメータ部が焼
き切れてしまうことで画素破壊が生じる問題があった
が、こうような問題を回避することができる。又、パワ
ーオン時のシフトレジスタ内部の不定なデータによる異
常動作での画素の特性劣化や画素破壊を保護するため、
走査回路のパワーオンリセット機能を設ている。
【００１０】
【発明の実施の形態】以下に実施例を挙げ、本発明の画
素保護回路付き半導体装置について、図面を参照して詳
細に説明する。
素保護回路付き半導体装置について、図面を参照して詳
細に説明する。
【００１１】図１は、本発明の画素保護回路付き半導体
装置の一例に係るボロメータ型赤外線センサの回路構成
を示したものである。
装置の一例に係るボロメータ型赤外線センサの回路構成
を示したものである。
【００１２】このボロメータ型赤外線センサでは、ボロ
メータ１０１が垂直スイッチ（Ｎ個の半導体素子から成
る）１０２並びに水平スイッチ（Ｎ個の対構成された半
導体素子と反転回路との接続回路から成る）１０３に接
続されており、水平スイッチ１０３を順次走査する水平
シフトレジスタ（Ｎ個）１０４と、垂直スイッチ１０２
を順次走査する垂直シフトレジスタ（Ｎ個）１０５と、
水平スイッチ１０３に接続される出力信号線１０６とが
備えられている。ここで、水平シフトレジスタ１０４に
は入力データ信号であるＨ．ＤＡＴＡ信号１０７，入力
クロック信号であるＨ．ＣＬＫ信号１０８が伝送され、
垂直シフトレジスタ１０５には入力データ信号である
Ｖ．ＤＡＴＡ信号１０９，入力クロック信号であるＶ．
ＣＬＫ信号１１０が伝送される。
メータ１０１が垂直スイッチ（Ｎ個の半導体素子から成
る）１０２並びに水平スイッチ（Ｎ個の対構成された半
導体素子と反転回路との接続回路から成る）１０３に接
続されており、水平スイッチ１０３を順次走査する水平
シフトレジスタ（Ｎ個）１０４と、垂直スイッチ１０２
を順次走査する垂直シフトレジスタ（Ｎ個）１０５と、
水平スイッチ１０３に接続される出力信号線１０６とが
備えられている。ここで、水平シフトレジスタ１０４に
は入力データ信号であるＨ．ＤＡＴＡ信号１０７，入力
クロック信号であるＨ．ＣＬＫ信号１０８が伝送され、
垂直シフトレジスタ１０５には入力データ信号である
Ｖ．ＤＡＴＡ信号１０９，入力クロック信号であるＶ．
ＣＬＫ信号１１０が伝送される。
【００１３】又、このボロメータ型赤外線センサには、
Ｈ．ＤＡＴＡ信号１０７を監視する水平データ監視回路
１１１と、Ｈ．ＣＬＫ信号１０８を監視する水平クロッ
ク監視回路１１２と、水平データ監視回路１１１及び水
平クロック監視回路１１２の出力の論理積を取る水平監
視ＡＮＤ１１３と、水平監視ＡＮＤ１１３の出力により
水平スイッチ１０３を遮断状態にする水平マスクＡＮＤ
（Ｎ個）１１４と、Ｖ．ＤＡＴＡ信号１０９を監視する
垂直データ監視回路１１５と、Ｖ．ＣＬＫ信号１１０を
監視する垂直クロック監視回路１１６と、パワーオン時
のシフトレジスタ内部の不定なデータによる異常動作を
保護するためのセンサ・パワーオン保護回路１１７とが
備えられている。
Ｈ．ＤＡＴＡ信号１０７を監視する水平データ監視回路
１１１と、Ｈ．ＣＬＫ信号１０８を監視する水平クロッ
ク監視回路１１２と、水平データ監視回路１１１及び水
平クロック監視回路１１２の出力の論理積を取る水平監
視ＡＮＤ１１３と、水平監視ＡＮＤ１１３の出力により
水平スイッチ１０３を遮断状態にする水平マスクＡＮＤ
（Ｎ個）１１４と、Ｖ．ＤＡＴＡ信号１０９を監視する
垂直データ監視回路１１５と、Ｖ．ＣＬＫ信号１１０を
監視する垂直クロック監視回路１１６と、パワーオン時
のシフトレジスタ内部の不定なデータによる異常動作を
保護するためのセンサ・パワーオン保護回路１１７とが
備えられている。
【００１４】更に、このボロメータ型赤外線センサに
は、センサ・パワーオン保護回路１１７のパワーオン・
リセットを行うパワーオン・リセット回路１１８と、電
源電圧の低下の監視を行う電源電圧監視回路１１９と、
パワーオン・リセット回路１１８及び電源電圧監視回路
１１９の出力の論理積を取ってセンサ・パワーオン保護
回路１１７のリセットを行う電源監視ＡＮＤ１２０と、
垂直データ監視回路１１５，垂直クロック監視回路１１
６，及びセンサ・パワーオン保護回路１１７の出力の論
理積を取る垂直監視ＡＮＤ１２１と、垂直監視ＡＮＤ１
１９の出力により垂直スイッチ１０２を遮断状態にする
垂直マスクＡＮＤ（Ｎ個）１２２とが備えられている。
は、センサ・パワーオン保護回路１１７のパワーオン・
リセットを行うパワーオン・リセット回路１１８と、電
源電圧の低下の監視を行う電源電圧監視回路１１９と、
パワーオン・リセット回路１１８及び電源電圧監視回路
１１９の出力の論理積を取ってセンサ・パワーオン保護
回路１１７のリセットを行う電源監視ＡＮＤ１２０と、
垂直データ監視回路１１５，垂直クロック監視回路１１
６，及びセンサ・パワーオン保護回路１１７の出力の論
理積を取る垂直監視ＡＮＤ１２１と、垂直監視ＡＮＤ１
１９の出力により垂直スイッチ１０２を遮断状態にする
垂直マスクＡＮＤ（Ｎ個）１２２とが備えられている。
【００１５】但し、このうち、水平クロック監視回路１
１２，垂直クロック監視回路１１６はそれぞれ抵抗Ｒ１
及びコンデンサＣ１，抵抗Ｒ２及びコンデンサＣ２を含
む単安定マルチバイブレータ（リトリガ機能付き）で構
成され、センサ・パワーオン保護回路１１７はフリップ
・フロップで構成される。
１２，垂直クロック監視回路１１６はそれぞれ抵抗Ｒ１
及びコンデンサＣ１，抵抗Ｒ２及びコンデンサＣ２を含
む単安定マルチバイブレータ（リトリガ機能付き）で構
成され、センサ・パワーオン保護回路１１７はフリップ
・フロップで構成される。
【００１６】次に、図２に示す入力信号波形を示すタイ
ミングチャートを参照し、この画素保護回路付き半導体
装置の動作を説明する。
ミングチャートを参照し、この画素保護回路付き半導体
装置の動作を説明する。
【００１７】外部回路からＶ．ＤＡＴＡ信号１０９と
Ｖ．ＣＬＫ信号１１０とを垂直シフトレジスタ１０５に
入力し、垂直シフトレジスタ１０５で生成されるシフト
パルスにより、垂直スイッチ１０２を導通状態にすると
共に、外部回路からＨ．ＤＡＴＡ信号１０７とＨ．ＣＬ
Ｋ信号１０８とを水平シフトレジスタ１０４に入力し、
水平シフトレジスタから生成されるシフトパルスによ
り、水平スイッチ１０３を順次走査することにより、各
画素のボロメータ１０１から出力信号線１０６を通じて
信号を読み出す。
Ｖ．ＣＬＫ信号１１０とを垂直シフトレジスタ１０５に
入力し、垂直シフトレジスタ１０５で生成されるシフト
パルスにより、垂直スイッチ１０２を導通状態にすると
共に、外部回路からＨ．ＤＡＴＡ信号１０７とＨ．ＣＬ
Ｋ信号１０８とを水平シフトレジスタ１０４に入力し、
水平シフトレジスタから生成されるシフトパルスによ
り、水平スイッチ１０３を順次走査することにより、各
画素のボロメータ１０１から出力信号線１０６を通じて
信号を読み出す。
【００１８】ここで、外部回路の何らかの原因で水平シ
フトレジスタ１０４への入力データ信号であるＨ．ＤＡ
ＴＡ信号１０７がＶＤＤの電圧に固定されたり、或いは
水平シフトレジスタ１０４への入力クロック信号である
Ｈ．ＣＬＫ信号１０８が停止した場合（垂直シフトレジ
スタ１０５への入力信号のＶ．ＤＡＴＡ信号１０９，
Ｖ．ＣＬＫ信号１１０に関しても同様な場合が考えられ
る）、順次走査が停止し、ある特定の画素のみが選択さ
れ、同一画素が長時間選択される。同一画素が長時間選
択されると、画素を構成するボロメータ１０１に電流が
流れ続けることにより、ボロメータ１０１が過剰な自己
発熱をし、ボロメータ１０１の特性劣化やボロメータ１
０１が焼き切れることによる画素破壊を生じる。
フトレジスタ１０４への入力データ信号であるＨ．ＤＡ
ＴＡ信号１０７がＶＤＤの電圧に固定されたり、或いは
水平シフトレジスタ１０４への入力クロック信号である
Ｈ．ＣＬＫ信号１０８が停止した場合（垂直シフトレジ
スタ１０５への入力信号のＶ．ＤＡＴＡ信号１０９，
Ｖ．ＣＬＫ信号１１０に関しても同様な場合が考えられ
る）、順次走査が停止し、ある特定の画素のみが選択さ
れ、同一画素が長時間選択される。同一画素が長時間選
択されると、画素を構成するボロメータ１０１に電流が
流れ続けることにより、ボロメータ１０１が過剰な自己
発熱をし、ボロメータ１０１の特性劣化やボロメータ１
０１が焼き切れることによる画素破壊を生じる。
【００１９】一般に、１画素当たりの消費電力Ｐo は、
Ｉをボロメータ１０１に流れる電流値，Ｒをボロメータ
１０１の抵抗値，Ｔs を１画素あたりの選択時間，Ｔo
をフレーム時間とした場合、Ｐo ＝Ｉ2 ・Ｒ・Ｔs ／Ｔ
o なる関係で表わされる。
Ｉをボロメータ１０１に流れる電流値，Ｒをボロメータ
１０１の抵抗値，Ｔs を１画素あたりの選択時間，Ｔo
をフレーム時間とした場合、Ｐo ＝Ｉ2 ・Ｒ・Ｔs ／Ｔ
o なる関係で表わされる。
【００２０】ここでの画素保護回路付き半導体装置は、
このような画素の特性劣化や画素破壊を防止する保護回
路が備えられている。
このような画素の特性劣化や画素破壊を防止する保護回
路が備えられている。
【００２１】即ち、通常状態で順次走査を行う場合、
Ｈ．ＤＡＴＡ信号１０７は必ず１画素周期のパルス幅で
水平シフトレジスタ１０４に入力されるため、水平シフ
トレジスタ１０４の内部出力状態は１画素周期のパルス
幅のパルスが転送される。従って、水平シフトレジスタ
１０４の内部出力状態において２画素周期以上のパルス
幅のパルスが転送されていることは動作不良を示す。
Ｈ．ＤＡＴＡ信号１０７は必ず１画素周期のパルス幅で
水平シフトレジスタ１０４に入力されるため、水平シフ
トレジスタ１０４の内部出力状態は１画素周期のパルス
幅のパルスが転送される。従って、水平シフトレジスタ
１０４の内部出力状態において２画素周期以上のパルス
幅のパルスが転送されていることは動作不良を示す。
【００２２】そこで、水平シフトレジスタ１０４への入
力データ信号であるＨ．ＤＡＴＡ信号１０７の監視をす
る水平データ監視回路１１１は、水平シフトレジスタ１
０４の入力段近傍の内部出力状態において３画素周期以
上（本来は２画素周期以上のパルス幅で良いが、ゲート
遅延のためにグリッチが発生する恐れがあるため、３画
素周期以上としている）のパルス幅のパルスが転送され
ていないか否かを監視し、その結果、３画素周期以上の
パルス幅のパルスが転送された場合には全ての水平スイ
ッチ１０３を遮断状態にすることによって、画素の特性
劣化や画素破壊を防止して装置を保護する。
力データ信号であるＨ．ＤＡＴＡ信号１０７の監視をす
る水平データ監視回路１１１は、水平シフトレジスタ１
０４の入力段近傍の内部出力状態において３画素周期以
上（本来は２画素周期以上のパルス幅で良いが、ゲート
遅延のためにグリッチが発生する恐れがあるため、３画
素周期以上としている）のパルス幅のパルスが転送され
ていないか否かを監視し、その結果、３画素周期以上の
パルス幅のパルスが転送された場合には全ての水平スイ
ッチ１０３を遮断状態にすることによって、画素の特性
劣化や画素破壊を防止して装置を保護する。
【００２３】又、垂直シフトレジスタ１０５への入力デ
ータ信号であるＶ．ＤＡＴＡ信号１０９もＨ．ＤＡＴＡ
信号１０７と同様に、通常状態で順次走査を行う場合、
Ｖ．ＤＡＴＡ信号１０９は必ず１画素周期のパルス幅で
垂直シフトレジスタ１０５に入力されるため、垂直シフ
トレジスタ１０５の内部出力状態は１画素周期のパルス
幅のパルスが転送される。従って、垂直シフトレジスタ
１０５の内部出力状態において２画素周期以上のパルス
幅のパルスが転送されていることは動作不良を示す。
ータ信号であるＶ．ＤＡＴＡ信号１０９もＨ．ＤＡＴＡ
信号１０７と同様に、通常状態で順次走査を行う場合、
Ｖ．ＤＡＴＡ信号１０９は必ず１画素周期のパルス幅で
垂直シフトレジスタ１０５に入力されるため、垂直シフ
トレジスタ１０５の内部出力状態は１画素周期のパルス
幅のパルスが転送される。従って、垂直シフトレジスタ
１０５の内部出力状態において２画素周期以上のパルス
幅のパルスが転送されていることは動作不良を示す。
【００２４】そこで、垂直シフトレジスタ１０５への入
力データ信号であるＶ．ＤＡＴＡ信号１０９の監視をす
る垂直データ監視回路１１５は、垂直シフトレジスタ１
０５の入力段近傍の内部出力状態において、３画素周期
以上（ここでも本来は２画素周期以上のパルス幅で良い
が、ゲート遅延のたためグリッチが発生する恐れがある
ため、３画素周期以上としている）のパルス幅のパルス
が転送されていないか否かを監視し、その結果、３画素
周期以上のパルス幅のパルスが転送された場合は全ての
垂直スイッチ１０２を遮断状態にすることによって、画
素の特性劣化や画素破壊を防止して装置を保護する。
力データ信号であるＶ．ＤＡＴＡ信号１０９の監視をす
る垂直データ監視回路１１５は、垂直シフトレジスタ１
０５の入力段近傍の内部出力状態において、３画素周期
以上（ここでも本来は２画素周期以上のパルス幅で良い
が、ゲート遅延のたためグリッチが発生する恐れがある
ため、３画素周期以上としている）のパルス幅のパルス
が転送されていないか否かを監視し、その結果、３画素
周期以上のパルス幅のパルスが転送された場合は全ての
垂直スイッチ１０２を遮断状態にすることによって、画
素の特性劣化や画素破壊を防止して装置を保護する。
【００２５】図３は、水平クロック監視回路１１２及び
垂直クロック監視回路１１６を含む要部に係る処理波形
を示したタイミングチャートである。
垂直クロック監視回路１１６を含む要部に係る処理波形
を示したタイミングチャートである。
【００２６】水平シフトレジスタ１０４への入力クロッ
ク信号であるＨ．ＣＬＫ信号１０８の監視をする水平ク
ロック監視回路１１２は、上述したように単安定マルチ
バイブレーター（リトリガ機能付き）で構成され、Ｈ．
ＣＬＫ信号１０８が入力されている場合には水平スイッ
チ１０３が画素の選択を許可する信号を出力し、Ｈ．Ｃ
ＬＫ信号１０８が停止した場合にはコンデンサＣ１，抵
抗Ｒ１で決まる時定数後に水平スイッチ１０３を遮断状
態にする信号を出力することによって、画素の特性劣化
や画素破壊を防止して装置を保護する。
ク信号であるＨ．ＣＬＫ信号１０８の監視をする水平ク
ロック監視回路１１２は、上述したように単安定マルチ
バイブレーター（リトリガ機能付き）で構成され、Ｈ．
ＣＬＫ信号１０８が入力されている場合には水平スイッ
チ１０３が画素の選択を許可する信号を出力し、Ｈ．Ｃ
ＬＫ信号１０８が停止した場合にはコンデンサＣ１，抵
抗Ｒ１で決まる時定数後に水平スイッチ１０３を遮断状
態にする信号を出力することによって、画素の特性劣化
や画素破壊を防止して装置を保護する。
【００２７】ここで、コンデンサＣ１，抵抗Ｒ１で決ま
る時定数は、ある特定の画素が選択され続けてもボロメ
ータ１０１が自己発熱による画素の特性劣化や画素破壊
を起こさない時間に合わせている。
る時定数は、ある特定の画素が選択され続けてもボロメ
ータ１０１が自己発熱による画素の特性劣化や画素破壊
を起こさない時間に合わせている。
【００２８】又、垂直シフトレジスタ１０５への入力ク
ロック信号であるＶ．ＣＬＫ信号１１０の監視をする垂
直クロック監視回路１１６も、上述したように単安定マ
ルチバイブレーター（リトリガ機能付き）で構成される
が、Ｖ．ＣＬＫ信号１１０が入力されている場合には垂
直スイッチ１０２が画素の選択を許可する信号を出力
し、Ｖ．ＣＬＫ信号１１０が停止した場合にはコンデン
サＣ２，抵抗Ｒ２で決まる時定数後に垂直スイッチ１０
２を遮断状態にする信号を出力することによって、画素
の特性劣化や画素破壊を防止して装置を保護する。
ロック信号であるＶ．ＣＬＫ信号１１０の監視をする垂
直クロック監視回路１１６も、上述したように単安定マ
ルチバイブレーター（リトリガ機能付き）で構成される
が、Ｖ．ＣＬＫ信号１１０が入力されている場合には垂
直スイッチ１０２が画素の選択を許可する信号を出力
し、Ｖ．ＣＬＫ信号１１０が停止した場合にはコンデン
サＣ２，抵抗Ｒ２で決まる時定数後に垂直スイッチ１０
２を遮断状態にする信号を出力することによって、画素
の特性劣化や画素破壊を防止して装置を保護する。
【００２９】ここでも、コンデンサＣ２，抵抗Ｒ２で決
まる時定数は、ある特定の画素が選択され続けてもボロ
メータ１０１が自己発熱による画素の特性劣化や画素破
壊を起こさない時間に時定数を合わせている。
まる時定数は、ある特定の画素が選択され続けてもボロ
メータ１０１が自己発熱による画素の特性劣化や画素破
壊を起こさない時間に時定数を合わせている。
【００３０】因みに、水平クロック監視回路１１２のコ
ンデンサＣ１，抵抗Ｒ１の時定数について具体的な数値
例を示せば、先ずボロメータ１０１に流れる電流をＩ，
ボロメータ抵抗値Ｒ，１画素の選択時間をｔ，熱コンダ
クタンスをＧｔｈ，熱時定数をτとしたとき、ボロメー
タ１０１の自己発熱温度ΔＴはΔＴ＝（Ｉ2 ・Ｒ・ｔ）
／（Ｇｔｈ・τ）なる関係で表わされる。ここで、Ｉ＝
３ｍＡ，Ｒ＝３ｋΩ，ｔ＝１μｓ，Ｇｔｈ＝０．２５μ
Ｗ／Ｋ，τ＝２０ｍｓとすると、ΔＴ＝５℃となる。次
に、実験からボロメータ１０１の自己発熱温度ΔＴ＝４
００℃まではボロメータ１０１の特性劣化や破壊がない
ことが確認されている。
ンデンサＣ１，抵抗Ｒ１の時定数について具体的な数値
例を示せば、先ずボロメータ１０１に流れる電流をＩ，
ボロメータ抵抗値Ｒ，１画素の選択時間をｔ，熱コンダ
クタンスをＧｔｈ，熱時定数をτとしたとき、ボロメー
タ１０１の自己発熱温度ΔＴはΔＴ＝（Ｉ2 ・Ｒ・ｔ）
／（Ｇｔｈ・τ）なる関係で表わされる。ここで、Ｉ＝
３ｍＡ，Ｒ＝３ｋΩ，ｔ＝１μｓ，Ｇｔｈ＝０．２５μ
Ｗ／Ｋ，τ＝２０ｍｓとすると、ΔＴ＝５℃となる。次
に、実験からボロメータ１０１の自己発熱温度ΔＴ＝４
００℃まではボロメータ１０１の特性劣化や破壊がない
ことが確認されている。
【００３１】従って、コンデンサＣ１，抵抗Ｒ１の時定
数は、ボロメータ１０１の自己発熱温度ΔＴ＝４００℃
になる選択時間ｔ以下に設定すれば良く、例えば通常の
自己発熱温度ΔＴ＝５℃の１０倍の自己発熱温度，即
ち、通常の１画素の選択時間ｔの１０倍である１０μｓ
に決定する。但し、こうした時定数は、通常の自己発熱
の２倍以上若しくは４倍以上になる選択時間に決定する
ことが好ましい。これは時定数を決めるコンデンサの容
量値と抵抗値とが半導体製造プロセスにおいて±５０％
程度変動することにより、通常動作において誤動作が生
じないようにするためである。
数は、ボロメータ１０１の自己発熱温度ΔＴ＝４００℃
になる選択時間ｔ以下に設定すれば良く、例えば通常の
自己発熱温度ΔＴ＝５℃の１０倍の自己発熱温度，即
ち、通常の１画素の選択時間ｔの１０倍である１０μｓ
に決定する。但し、こうした時定数は、通常の自己発熱
の２倍以上若しくは４倍以上になる選択時間に決定する
ことが好ましい。これは時定数を決めるコンデンサの容
量値と抵抗値とが半導体製造プロセスにおいて±５０％
程度変動することにより、通常動作において誤動作が生
じないようにするためである。
【００３２】ところで、水平クロック監視回路１１２や
垂直クロック監視回路１１６は、図４に示すような回路
構成でも構成できる。
垂直クロック監視回路１１６は、図４に示すような回路
構成でも構成できる。
【００３３】ここでの回路は、微分回路４０１，リセッ
トトランジスタ４０２，定電流源４０３，積分コンデン
サ４０４，及び出力バッファ４０５により構成される。
トトランジスタ４０２，定電流源４０３，積分コンデン
サ４０４，及び出力バッファ４０５により構成される。
【００３４】そこで、この回路構成における各部の動作
を図５に示すその処理波形のタイムングチャートを参照
して説明する。
を図５に示すその処理波形のタイムングチャートを参照
して説明する。
【００３５】微分回路４０１によりＨ．ＣＬＫ信号１０
８又はＶ．ＣＬＫ信号１１０の立ち上がりエッジの微分
パルスを生成し、その微分パルスをリセットパルスと
し、リセットトランジスタ４０２をＯＮすることによ
り、積分コンデンサ４０４をリセットにする。リセット
パルスが“Ｌ”レベルになることにより、リセットトラ
ンジスタ４０２がＯＦＦし、定電流源４０３から積分コ
ンデンサ４０４に電荷が蓄えられる。Ｈ．ＣＬＫ信号１
０８又はＶ．ＣＬＫ信号１１０が入力されている場合、
積分コンデンサ４０４の両端の電圧は、図示のような出
力バッファ４０５の入力４０５(IN)に関して出力バッフ
ァ４０５の入力閾値電圧ＶI を超える前にリセットさ
れ、その結果、出力バッファ４０５の出力４０５(OUT)
は通常状態の順次動作を許可する旨を出力する。
８又はＶ．ＣＬＫ信号１１０の立ち上がりエッジの微分
パルスを生成し、その微分パルスをリセットパルスと
し、リセットトランジスタ４０２をＯＮすることによ
り、積分コンデンサ４０４をリセットにする。リセット
パルスが“Ｌ”レベルになることにより、リセットトラ
ンジスタ４０２がＯＦＦし、定電流源４０３から積分コ
ンデンサ４０４に電荷が蓄えられる。Ｈ．ＣＬＫ信号１
０８又はＶ．ＣＬＫ信号１１０が入力されている場合、
積分コンデンサ４０４の両端の電圧は、図示のような出
力バッファ４０５の入力４０５(IN)に関して出力バッフ
ァ４０５の入力閾値電圧ＶI を超える前にリセットさ
れ、その結果、出力バッファ４０５の出力４０５(OUT)
は通常状態の順次動作を許可する旨を出力する。
【００３６】しかしながら、Ｈ．ＣＬＫ信号１０８又は
Ｖ．ＣＬＫ信号１１０の停止等でクロック信号が入力さ
れない場合にはリセットパルスが加えられないため、積
分コンデンサ４０４の両端の電圧は、上昇して出力バッ
ファ４０５の入力４０５(IN)に関して出力バッファ４０
５の入力閾値電圧ＶI を超える電圧になり、その結果、
出力バッファ４０５の出力４０５(OUT) は垂直スイッチ
１０２又は水平スイッチ１０３を遮断状態にする旨を出
力する。
Ｖ．ＣＬＫ信号１１０の停止等でクロック信号が入力さ
れない場合にはリセットパルスが加えられないため、積
分コンデンサ４０４の両端の電圧は、上昇して出力バッ
ファ４０５の入力４０５(IN)に関して出力バッファ４０
５の入力閾値電圧ＶI を超える電圧になり、その結果、
出力バッファ４０５の出力４０５(OUT) は垂直スイッチ
１０２又は水平スイッチ１０３を遮断状態にする旨を出
力する。
【００３７】ここでの垂直クロック監視回路１１６に関
する回路構成における具体的数値例を示せば、先ず定電
流源４０３の電流値をＩ４，積分コンデンサ４０４の容
量をＣ４，Ｖ．ＣＬＫ信号１１０の周期をｔ４とする
と、積分コンデンサ４０４の両端の電圧Ｖ４は、Ｖ４＝
Ｉ４・ｔ４／Ｃ４なる関係で表わされる。
する回路構成における具体的数値例を示せば、先ず定電
流源４０３の電流値をＩ４，積分コンデンサ４０４の容
量をＣ４，Ｖ．ＣＬＫ信号１１０の周期をｔ４とする
と、積分コンデンサ４０４の両端の電圧Ｖ４は、Ｖ４＝
Ｉ４・ｔ４／Ｃ４なる関係で表わされる。
【００３８】次に、上述したようにボロメータ１０１に
流れる電流をＩ，ボロメータ抵抗値をＲ，１画素の選択
時間をｔ，熱コンダクタンスをＧｔｈ，熱時定数をτと
した場合、ボロメータ１０１の自己発熱温度ΔＴは、Δ
Ｔ＝（Ｉ2 ・Ｒ・ｔ）／（Ｇｔｈ・τ）なる関係で表わ
され、Ｉ＝３ｍＡ，Ｒ＝３ｋΩ，ｔ＝１μｓ，Ｇｔｈ＝
０．２５μＷ／Ｋ，τ＝２０ｍｓとするとΔＴ＝５℃と
なる。
流れる電流をＩ，ボロメータ抵抗値をＲ，１画素の選択
時間をｔ，熱コンダクタンスをＧｔｈ，熱時定数をτと
した場合、ボロメータ１０１の自己発熱温度ΔＴは、Δ
Ｔ＝（Ｉ2 ・Ｒ・ｔ）／（Ｇｔｈ・τ）なる関係で表わ
され、Ｉ＝３ｍＡ，Ｒ＝３ｋΩ，ｔ＝１μｓ，Ｇｔｈ＝
０．２５μＷ／Ｋ，τ＝２０ｍｓとするとΔＴ＝５℃と
なる。
【００３９】ここで、出力バッファ４０５の入力閾値電
圧ＶI が１０Ｖ，通常の自己発熱温度ΔＴ＝５℃の４倍
で画素の選択の拒否を行うように設定した場合、通常動
作での積分コンデンサ４０４の両端の電圧Ｖ４は、入力
閾値電圧ＶI ＝１０Ｖ／４の２．５Ｖになるように各パ
ラメータを設定する。
圧ＶI が１０Ｖ，通常の自己発熱温度ΔＴ＝５℃の４倍
で画素の選択の拒否を行うように設定した場合、通常動
作での積分コンデンサ４０４の両端の電圧Ｖ４は、入力
閾値電圧ＶI ＝１０Ｖ／４の２．５Ｖになるように各パ
ラメータを設定する。
【００４０】例えばＩ４＝０．１μＡ，Ｃ４＝１０ｐ
Ｆ，ｔ４＝２５０μｓとすると、通常動作においてＶ４
＝２．５Ｖとなる。従って、Ｖ．ＣＬＫ信号１１０が正
常に入力されているときには、積分コンデンサ４０４の
両端の電圧Ｖ４は２．５Ｖまで上昇してリセットされる
が、Ｖ．ＣＬＫ信号１１０が停止等した場合には積分コ
ンデンサ４０４の両端の電圧Ｖ４は上昇し続けて出力バ
ッファ４０５の入力閾値電圧ＶI と積分コンデンサ４０
４の両端の電圧Ｖ４とが等しくなると、４クロック分の
Ｖ．ＣＬＫ信号１１０が入力されなくなり、このときに
出力バッファ４０５は画素の選択を拒否を行う旨を出力
する。
Ｆ，ｔ４＝２５０μｓとすると、通常動作においてＶ４
＝２．５Ｖとなる。従って、Ｖ．ＣＬＫ信号１１０が正
常に入力されているときには、積分コンデンサ４０４の
両端の電圧Ｖ４は２．５Ｖまで上昇してリセットされる
が、Ｖ．ＣＬＫ信号１１０が停止等した場合には積分コ
ンデンサ４０４の両端の電圧Ｖ４は上昇し続けて出力バ
ッファ４０５の入力閾値電圧ＶI と積分コンデンサ４０
４の両端の電圧Ｖ４とが等しくなると、４クロック分の
Ｖ．ＣＬＫ信号１１０が入力されなくなり、このときに
出力バッファ４０５は画素の選択を拒否を行う旨を出力
する。
【００４１】このように、水平クロック監視回路１１２
及び垂直クロック監視回路１１６を図４に示すような回
路構成とすると、図１に示した単安定マルチバイブレー
ター（リトリガ機能付き）として構成した場合に比べ、
回路規模を小さくすることができる。
及び垂直クロック監視回路１１６を図４に示すような回
路構成とすると、図１に示した単安定マルチバイブレー
ター（リトリガ機能付き）として構成した場合に比べ、
回路規模を小さくすることができる。
【００４２】一方、パワーオン時の水平シフトレジスタ
１０４及び垂直シフトレジスタ１０５内部の不定なデー
タによる不良動作での画素の特性劣化や画素破壊を回避
保護するためのセンサ・パワーオン保護回路１１７は、
ここでは電源投入時からＶ．ＤＡＴＡ信号１０９が２ク
ロック入力されるまでボロメータ１０１の直前に接続さ
れる垂直スイッチ１０２を遮断状態にすることにより、
ボロメータ１０１を保護する。
１０４及び垂直シフトレジスタ１０５内部の不定なデー
タによる不良動作での画素の特性劣化や画素破壊を回避
保護するためのセンサ・パワーオン保護回路１１７は、
ここでは電源投入時からＶ．ＤＡＴＡ信号１０９が２ク
ロック入力されるまでボロメータ１０１の直前に接続さ
れる垂直スイッチ１０２を遮断状態にすることにより、
ボロメータ１０１を保護する。
【００４３】又、電源電圧監視回路１１９は、抵抗１１
９１，電界トランジスタ１１９２，電界トランジスタ１
１９３，及びバッファ（反転回路）１１９４で構成さ
れ、電界トランジスタ１１９２及び電界トランジスタ１
１９３のドレイン−ソース間電圧とバッファ１１９４の
入力閾値電圧との比較により電源電圧の降下の監視を行
う。電源電圧が正常値である場合は、電界トランジスタ
１１９２及び電界トランジスタ１１９３のドレイン−ソ
ース間電圧は、バッファ１１９４の入力閾値電圧より低
い電圧であり、何らかの原因により電源電圧が降下し出
すと、電源電圧の降下に伴うバッファ１１９４の入力閾
値電圧の低下が生じ、電界トランジスタ１１９２及び電
界トランジスタ１１９３のドレイン−ソース間電圧がバ
ッファ１１９４の入力閾値電圧より高い電圧になり、バ
ッファ１１９４の出力論理は反転する。従って、電源電
圧監視回路１１９の出力によりボロメータ１０１の直前
に接続される垂直スイッチ１０２を遮断状態にし、ボロ
メータ１０１を保護する。
９１，電界トランジスタ１１９２，電界トランジスタ１
１９３，及びバッファ（反転回路）１１９４で構成さ
れ、電界トランジスタ１１９２及び電界トランジスタ１
１９３のドレイン−ソース間電圧とバッファ１１９４の
入力閾値電圧との比較により電源電圧の降下の監視を行
う。電源電圧が正常値である場合は、電界トランジスタ
１１９２及び電界トランジスタ１１９３のドレイン−ソ
ース間電圧は、バッファ１１９４の入力閾値電圧より低
い電圧であり、何らかの原因により電源電圧が降下し出
すと、電源電圧の降下に伴うバッファ１１９４の入力閾
値電圧の低下が生じ、電界トランジスタ１１９２及び電
界トランジスタ１１９３のドレイン−ソース間電圧がバ
ッファ１１９４の入力閾値電圧より高い電圧になり、バ
ッファ１１９４の出力論理は反転する。従って、電源電
圧監視回路１１９の出力によりボロメータ１０１の直前
に接続される垂直スイッチ１０２を遮断状態にし、ボロ
メータ１０１を保護する。
【００４４】このようにＸ−Ｙアドレス方式の走査回路
を持つ半導体装置に保護回路を設けることにより、シフ
トレジスタにリセット機能を持たせるよりも回路規模を
小さくすることができる。
を持つ半導体装置に保護回路を設けることにより、シフ
トレジスタにリセット機能を持たせるよりも回路規模を
小さくすることができる。
【００４５】図６は、本発明の画素保護回路付き半導体
装置の他例に係るボロメータ型赤外線センサの回路構成
を示したものである。
装置の他例に係るボロメータ型赤外線センサの回路構成
を示したものである。
【００４６】このボロメータ型赤外線センサは、水平方
向に４画素周期毎に出力信号線６０６を分割して構成さ
れている。
向に４画素周期毎に出力信号線６０６を分割して構成さ
れている。
【００４７】通常、このように出力信号線６０６が４分
割である場合には、４画素同時に読み出しを行うために
水平シフトレジスタ６０４に４画素周期のパルス幅の
Ｈ．ＤＡＴＡ信号６０７を入力し、水平シフトレジスタ
６０４内部には４画素周期のパルス幅のパルスが転送さ
れる。従って、水平シフトレジスタ６０４の内部出力状
態において５画素周期以上のパルス幅のパルスが転送さ
れていることは動作不良を示す。
割である場合には、４画素同時に読み出しを行うために
水平シフトレジスタ６０４に４画素周期のパルス幅の
Ｈ．ＤＡＴＡ信号６０７を入力し、水平シフトレジスタ
６０４内部には４画素周期のパルス幅のパルスが転送さ
れる。従って、水平シフトレジスタ６０４の内部出力状
態において５画素周期以上のパルス幅のパルスが転送さ
れていることは動作不良を示す。
【００４８】ここで、水平データ監視回路６１１は、水
平シフトレジスタ６０４の入力段近傍の内部出力状態に
おいて、６画素周期以上（本来は５画素周期以上のパル
ス幅で良いが、ゲート遅延のためグリッチが発生する恐
れがあるため、６画素周期以上としている）のパルス幅
のパルスが転送されていないか否かを監視する。その結
果、６画素周期以上のパルス幅のパルスが転送されたと
きには全ての水平スイッチ６０３を遮断状態にすること
によって、画素の特性劣化や画素破壊を防止して装置を
保護する。
平シフトレジスタ６０４の入力段近傍の内部出力状態に
おいて、６画素周期以上（本来は５画素周期以上のパル
ス幅で良いが、ゲート遅延のためグリッチが発生する恐
れがあるため、６画素周期以上としている）のパルス幅
のパルスが転送されていないか否かを監視する。その結
果、６画素周期以上のパルス幅のパルスが転送されたと
きには全ての水平スイッチ６０３を遮断状態にすること
によって、画素の特性劣化や画素破壊を防止して装置を
保護する。
【００４９】即ち、一般的に出力分割数ｎの場合のシフ
トレジスタのデータ信号監視回路は、シフトレジスタの
入力段近傍の内部出力状態において、（ｎ＋２）画素周
期以上のパルス幅［本来はｎ画素周期以上のパルス幅で
良いが、ゲート遅延のためグリッチが発生する恐れがあ
るため、（ｎ＋２）画素周期以上としている］のパルス
が転送されていないか否かを監視し、その結果、（ｎ＋
２）画素周期以上のパルス幅のパルスが転送されたとき
にはスイッチを遮断状態にすることによって、画素の特
性劣化や画素破壊を防止して装置を保護する。
トレジスタのデータ信号監視回路は、シフトレジスタの
入力段近傍の内部出力状態において、（ｎ＋２）画素周
期以上のパルス幅［本来はｎ画素周期以上のパルス幅で
良いが、ゲート遅延のためグリッチが発生する恐れがあ
るため、（ｎ＋２）画素周期以上としている］のパルス
が転送されていないか否かを監視し、その結果、（ｎ＋
２）画素周期以上のパルス幅のパルスが転送されたとき
にはスイッチを遮断状態にすることによって、画素の特
性劣化や画素破壊を防止して装置を保護する。
【００５０】尚、上述した実施例では、ボロメータ型赤
外線センサについて述べたが、本発明はＸ−Ｙアドレス
方式の走査回路を持つ半導体装置を適用可能なものであ
れば他のものでも有効に機能する。例えば、画素表示装
置として様々な方式のものが提案されており、開発され
ているが、その一例としてＦＥＤ（Ｆｉｅｌｄ Ｅｍｉ
ｓｓｉｏｎ Ｄｉｓｐｌａｙ）と呼ばれる電界放出素子
を用いたディスプレイがある。このＦＥＤは、ゲート及
びカソード間に電圧を印加することで電子を放出させ、
対向する蛍光板に照射させて発光する方式であり、電子
の放出による蛍光板の発光が継続されると寿命が劣化す
ることが知られている。
外線センサについて述べたが、本発明はＸ−Ｙアドレス
方式の走査回路を持つ半導体装置を適用可能なものであ
れば他のものでも有効に機能する。例えば、画素表示装
置として様々な方式のものが提案されており、開発され
ているが、その一例としてＦＥＤ（Ｆｉｅｌｄ Ｅｍｉ
ｓｓｉｏｎ Ｄｉｓｐｌａｙ）と呼ばれる電界放出素子
を用いたディスプレイがある。このＦＥＤは、ゲート及
びカソード間に電圧を印加することで電子を放出させ、
対向する蛍光板に照射させて発光する方式であり、電子
の放出による蛍光板の発光が継続されると寿命が劣化す
ることが知られている。
【００５１】従って、このようなＦＥＤにおいても走査
回路が停止等した場合、ある特定のセルのみが長時間選
択され、その特定のセルのみが長時間選択による特性劣
化や破壊を生じるが、本発明の保護回路によりこれを防
止対策して改善することができる。
回路が停止等した場合、ある特定のセルのみが長時間選
択され、その特定のセルのみが長時間選択による特性劣
化や破壊を生じるが、本発明の保護回路によりこれを防
止対策して改善することができる。
【００５２】又、その他の例として、ＰＤＰ（Ｐｌａｓ
ｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ），ＬＣＤ（Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），可視のＭ
ＯＳ型撮像デバイス等のＸ−Ｙアドレス方式の走査回路
を持つ半導体装置全般において本発明は適用できる。
ｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ），ＬＣＤ（Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），可視のＭ
ＯＳ型撮像デバイス等のＸ−Ｙアドレス方式の走査回路
を持つ半導体装置全般において本発明は適用できる。
【００５３】
【発明の効果】以上に述べた通り、本発明の画素保護回
路付き半導体装置によれば、半導体装置におけるＸ−Ｙ
アドレス方式の走査回路の水平シフトレジスタ及び垂直
シフトレジスタへの入力信号となるクロック信号及びデ
ータ信号を常に監視し、これらの入力信号の断線等によ
る走査回路の停止や動作不良の場合は、走査回路の内部
アドレス信号を遮断状態にして画素が選択されないよう
にするため、同一画素が長時間選択されて画素を構成す
る素子に過剰な負荷がかかることが防止され、画素の特
性劣化や画素破壊を防止する保護対策が計られるように
なる。又、半導体装置内部に保護回路を設け、内部出力
状態等で監視を行っており、簡単な論理ゲートで構成で
きるため、外部回路の回路規模を削減できるようにな
る。
路付き半導体装置によれば、半導体装置におけるＸ−Ｙ
アドレス方式の走査回路の水平シフトレジスタ及び垂直
シフトレジスタへの入力信号となるクロック信号及びデ
ータ信号を常に監視し、これらの入力信号の断線等によ
る走査回路の停止や動作不良の場合は、走査回路の内部
アドレス信号を遮断状態にして画素が選択されないよう
にするため、同一画素が長時間選択されて画素を構成す
る素子に過剰な負荷がかかることが防止され、画素の特
性劣化や画素破壊を防止する保護対策が計られるように
なる。又、半導体装置内部に保護回路を設け、内部出力
状態等で監視を行っており、簡単な論理ゲートで構成で
きるため、外部回路の回路規模を削減できるようにな
る。
【図１】本発明の画素保護回路付き半導体装置の一例に
係るボロメータ型赤外線センサの回路構成を示したもの
である。
係るボロメータ型赤外線センサの回路構成を示したもの
である。
【図２】図１に示すボロメータ型赤外線センサにおける
入力信号波形を示したすタイミングチャートである。
入力信号波形を示したすタイミングチャートである。
【図３】図１に示すボロメータ型赤外線センサに備えら
れる水平クロック監視回路及び垂直クロック監視回路を
含む要部に係る処理波形を示したタイミングチャートで
ある。
れる水平クロック監視回路及び垂直クロック監視回路を
含む要部に係る処理波形を示したタイミングチャートで
ある。
【図４】図１に示すボロメータ型赤外線センサに備えら
れる水平クロック監視回路及び垂直クロック監視回路に
関する他の回路構成を示したものである。
れる水平クロック監視回路及び垂直クロック監視回路に
関する他の回路構成を示したものである。
【図５】図４に示す回路構成における各部の動作処理の
波形のタイムングチャートである。
波形のタイムングチャートである。
【図６】本発明の画素保護回路付き半導体装置の他例に
係るボロメータ型赤外線センサの回路構成を示したもの
である。
係るボロメータ型赤外線センサの回路構成を示したもの
である。
１０１，６０１ ボロメータ １０２，６０２ 垂直スイッチ １０３，６０３ 水平スイッチ １０４，６０４ 水平シフトレジスタ １０５，６０５ 垂直シフトレジスタ １０６，６０６ 出力信号線 １０７，６０７ Ｈ．ＤＡＴＡ信号 １０８，６０８ Ｈ．ＣＬＫ信号 １０９，６０９ Ｖ．ＤＡＴＡ信号 １１０，６１０ Ｖ．ＣＬＫ信号 １１１，６１１ 水平データ監視回路 １１２，６１２ 水平クロック監視回路 １１３，６１３ 水平監視ＡＮＤ １１４，６１４ 水平マスクＡＮＤ １１５，６１５ 垂直データ監視回路 １１６，６１６ 垂直クロック監視回路 １１７，６１７ センサ・パワーオン保護回路 １１８，６１８ パワーオン・リセット回路 １１９，６１９ 電源電圧監視回路 １２０，６２０ 電源監視ＡＮＤ １２１，６２１ 垂直監視ＡＮＤ １２２，６２２ 垂直マスクＡＮＤ ４０１ 微分回路 ４０２ リセットトランジスタ ４０３ 定電流源 ４０４ 積分コンデンサ ４０５ 出力バッファ
Claims (12)
- 【請求項１】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、前記クロック信号が一定時間以上与えられない場
合を検出するクロック検出手段とを備えたことを特徴と
する画素保護回路付き半導体装置。 - 【請求項２】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、前記データ信号が一定時間以上与えられたことを
検出するデータ検出手段とを備えたことを特徴とする画
素保護回路付き半導体装置。 - 【請求項３】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、パワーオン時に前記画素の選択を拒否する選択拒
否手段とを備えたことを特徴とする画素保護回路付き半
導体装置。 - 【請求項４】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、電源電圧の降下を監視する電圧降下監視手段とを
備えたことを特徴とする画素保護回路付き半導体装置。 - 【請求項５】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、前記クロック信号が一定時間以上与えられない場
合を検出するクロック検出手段と、前記データ信号が一
定時間以上与えられたことを検出するデータ検出手段
と、前記クロック検出手段及び前記データ検出手段によ
り前記スイッチを遮断状態にする第１のスイッチ遮断手
段とを備えたことを特徴とする画素保護回路付き半導体
装置。 - 【請求項６】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、パワーオン時に前記画素の選択を拒否する選択拒
否手段と、前記選択拒否手段により前記スイッチを遮断
状態にする第２のスイッチ遮断手段とを備えたことを特
徴とする画素保護回路付き半導体装置。 - 【請求項７】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、電源電圧の降下を監視する電圧降下監視手段と、
前記電圧降下監視手段により前記スイッチを遮断状態に
する第３のスイッチ遮断手段とを備えたことを特徴とす
る画素保護回路付き半導体装置。 - 【請求項８】 クロック信号及びデータ信号が入力され
るシフトレジスタと、前記クロック信号及び前記データ
信号による伝送交点に形成される画素を選択するスイッ
チと、前記クロック信号が一定時間以上与えられない場
合を検出するクロック検出手段と、前記データ信号が一
定時間以上与えられたことを検出するデータ検出手段
と、パワーオン時に前記画素の選択を拒否する選択拒否
手段と、電源電圧の降下を監視する電圧降下監視手段
と、前記クロック検出手段及び前記データ検出手段によ
り前記スイッチを遮断状態にする第１のスイッチ遮断手
段と、前記選択拒否手段により前記スイッチを遮断状態
にする第２のスイッチ遮断手段と、前記電圧降下監視手
段により前記スイッチを遮断状態にする第３のスイッチ
遮断手段とを備えたことを特徴とする画素保護回路付き
半導体装置。 - 【請求項９】 請求項１又は８記載の画素保護回路付き
半導体装置において、前記クロック検出手段は、単安定
マルチバイブレータであることを特徴とする画素保護回
路付き半導体装置。 - 【請求項１０】 請求項１又は８記載の画素保護回路付
き半導体装置において、前記クロック検出手段は、定電
流源回路，積分コンデンサ，及びリセットトランジスタ
を有することを特徴とする画素保護回路付き半導体装
置。 - 【請求項１１】 請求項２又は８記載の画素保護回路付
き半導体装置において、前記データ検出手段は、前記シ
フトレジスタの内部出力の論理ゲートを取ることを特徴
とする画素保護回路付き半導体装置。 - 【請求項１２】 請求項３記載の画素保護回路付き半導
体装置において、前記選択拒否手段は、前記データ信号
の入力回数をカウントすることを特徴とする画素保護回
路付き半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273612A JP3039622B2 (ja) | 1996-10-16 | 1996-10-16 | ボロメータ型赤外線センサ |
| US08/942,416 US6222585B1 (en) | 1996-10-16 | 1997-10-16 | Semiconductor device having a pixel protective circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273612A JP3039622B2 (ja) | 1996-10-16 | 1996-10-16 | ボロメータ型赤外線センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10123996A true JPH10123996A (ja) | 1998-05-15 |
| JP3039622B2 JP3039622B2 (ja) | 2000-05-08 |
Family
ID=17530179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273612A Expired - Lifetime JP3039622B2 (ja) | 1996-10-16 | 1996-10-16 | ボロメータ型赤外線センサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6222585B1 (ja) |
| JP (1) | JP3039622B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070595A1 (en) * | 1999-05-14 | 2000-11-23 | Colorado Microdisplay, Inc. | A safety timer to protect a display from fault conditions |
| US7002377B2 (en) | 2003-04-21 | 2006-02-21 | Seiko Epson Corporation | Clock signal detection circuit and semiconductor integrated circuit using the same |
| JP2011188102A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 送受信モジュール |
| TWI569242B (zh) * | 2014-08-07 | 2017-02-01 | Denso Corp | Display the machine |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765954B1 (en) * | 1999-08-16 | 2004-07-20 | Globespanvirata, Inc. | System and method for implementing a delta-sigma modulator integrity supervisor |
| JP2001155905A (ja) * | 1999-11-24 | 2001-06-08 | Nec Corp | 半導体装置およびトリミング方法ならびに記録媒体 |
| US7710153B1 (en) | 2006-06-30 | 2010-05-04 | Masleid Robert P | Cross point switch |
| US10983008B2 (en) * | 2019-06-12 | 2021-04-20 | Raytheon Company | Bolometer pixel including thermal-sensitive film trigger |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05158430A (ja) | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
| FR2685846B1 (fr) * | 1991-12-31 | 1995-10-06 | Thomson Csf | Camera a detecteur, munie d'une protection electronique. |
| JPH05323893A (ja) | 1992-05-22 | 1993-12-07 | Mita Ind Co Ltd | 操作部制御装置 |
| JP3101491B2 (ja) | 1994-05-25 | 2000-10-23 | 三洋電機株式会社 | 表示駆動回路 |
| JP2710228B2 (ja) | 1994-08-11 | 1998-02-10 | 日本電気株式会社 | ボロメータ型赤外線検知素子、その駆動方法、および検出用積分回路 |
| US5764288A (en) * | 1995-01-06 | 1998-06-09 | Integrated Data Systems, Inc. | Analog processing element (APE) and related devices |
| US5867215A (en) * | 1995-04-11 | 1999-02-02 | Eastman Kodak Company | Image sensor having multiple storage wells per pixel |
-
1996
- 1996-10-16 JP JP8273612A patent/JP3039622B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-16 US US08/942,416 patent/US6222585B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070595A1 (en) * | 1999-05-14 | 2000-11-23 | Colorado Microdisplay, Inc. | A safety timer to protect a display from fault conditions |
| US6448962B1 (en) | 1999-05-14 | 2002-09-10 | Three-Five Systems, Inc. | Safety timer to protect a display from fault conditions |
| US7002377B2 (en) | 2003-04-21 | 2006-02-21 | Seiko Epson Corporation | Clock signal detection circuit and semiconductor integrated circuit using the same |
| JP2011188102A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 送受信モジュール |
| TWI569242B (zh) * | 2014-08-07 | 2017-02-01 | Denso Corp | Display the machine |
Also Published As
| Publication number | Publication date |
|---|---|
| US6222585B1 (en) | 2001-04-24 |
| JP3039622B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| TWI405002B (zh) | 液晶顯示裝置 | |
| TWI415064B (zh) | 顯示面板之控制電路裝置及其控制方法 | |
| JP2000194335A (ja) | フラット表示装置制御方法 | |
| JP3039622B2 (ja) | ボロメータ型赤外線センサ | |
| KR100258418B1 (ko) | 동기식의 dram 반도체메모리의 플립플롭을 사용한 데이터래치회로장치 | |
| US7002377B2 (en) | Clock signal detection circuit and semiconductor integrated circuit using the same | |
| JPH0830799B2 (ja) | 液晶表示装置 | |
| KR101205706B1 (ko) | 화상 안정화를 위한 액정패널 구동 회로 | |
| JPH1064270A (ja) | 接地雑音隔離機能を有する半導体メモリ素子 | |
| WO2024080199A1 (ja) | 異常検出装置 | |
| JP2006215454A (ja) | ドライバｉｃ | |
| JP2692649B2 (ja) | 測定装置およびロジックアナライザ | |
| JP2000155554A (ja) | フラット表示装置及び表示体駆動装置 | |
| JP3676656B2 (ja) | 半導体集積回路及びその動作方法 | |
| JP3322620B2 (ja) | 表示装置 | |
| KR100344803B1 (ko) | 티브이 시스템에서 주변 집적회로부의 리세트 방법 | |
| JP3324604B2 (ja) | 表示制御装置 | |
| JP4564145B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| JP2659663B2 (ja) | ポート機能を有するｌｃｄ駆動回路 | |
| JPH0667209A (ja) | 表示装置の駆動回路 | |
| JPH05143802A (ja) | メモリーカード | |
| JP2671547B2 (ja) | Ｃｍｏｓデイジタル集積回路 | |
| JPH0222477B2 (ja) | ||
| JPH0450679A (ja) | 半導体集積回路試験方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |