JPH10116936A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10116936A
JPH10116936A JP26833196A JP26833196A JPH10116936A JP H10116936 A JPH10116936 A JP H10116936A JP 26833196 A JP26833196 A JP 26833196A JP 26833196 A JP26833196 A JP 26833196A JP H10116936 A JPH10116936 A JP H10116936A
Authority
JP
Japan
Prior art keywords
resin substrate
resin
layer
semiconductor package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26833196A
Other languages
English (en)
Inventor
Kumiko Ichimura
久美子 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP26833196A priority Critical patent/JPH10116936A/ja
Publication of JPH10116936A publication Critical patent/JPH10116936A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 薄形・コンパクトで、かつ信頼性の高い実装
が可能な半導体パッケージの提供。 【解決手段】 一主面に接続端子が設けられた樹脂基板
７と、前記樹脂基板７の接続端子に対応させ電気的に接
続し搭載された半導体素子８と、前記半導体素子８を含
む樹脂基板７の一主面をモールド封止するモールド樹脂
層11と、前記モールド樹脂層11上面側に一体的に配置さ
れた熱膨張係数が樹脂基板７に近似する金属層12と、前
記半導体素子８側に電気的に接続して樹脂基板７の他主
面側に導出・配置させたボール・グリッド・アレイ型端
子13とを具備して成ることを特徴とする半導体パッケー
ジである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に係り、さらに詳しくは反りなどを解消した樹脂封止型
の半導体パッケージに関する。
【０００２】
【従来の技術】電子機器類の軽量・コンパクト化などに
伴って、電子回路の高密度実装型の開発が進められてい
る。また、この高密度実装回路の構成に当たっては、搭
載・実装する電子部品、たとえば半導体パッケージの小
形・薄型化が望まれている。すなわち、実装回路装置の
高密度化や高機能化には、配線の高密度化だけでなく、
半導体素子（IC素子など）などの回路部品の高機能・小
形・薄型化を要するからである。
【０００３】このような要求に対応して、たとえば図７
に断面的に示す構造の薄形半導体パッケージが開発され
ている。図７において、１は一主面に接続端子（図示省
略）が設けられた厚さ 0.5〜 0.7mm程度、14×20mm〜40
×40mm角程度のガラスエポキシ樹脂の基板、２は前記基
板１に搭載され、かつ接続端子に対応させてボンディン
グワイヤ３で接続された 8× 8mm〜15×15mm角程度の半
導体素子（たとえばICチップ）である。ここで、半導体
素子２は、ガラスエポキシ樹脂基板１面の所定位置に、
マウント剤４でマウント固定されている。
【０００４】また、５は前記基板１の一主面およびボン
ディングワイヤ３を含めて半導体素子２を被覆する厚さ
0.5〜 2mm程度のモールド樹脂層（たとえばエポキシ樹
脂層）、６は前記接続端子側に電気的に接続して基板１
の他主面側に導出・配置させたボール・グリッド・アレ
イ型端子である。なお、ボール・グリッド・アレイ型の
端子６は、一主面側の接続端子側とスルホール接続され
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記薄
形半導体パッケージの場合は、次ぎのような不具合な問
題がある。すなわち、上記ボール・グリッド・アレイ型
の端子６を有する薄形半導体パッケージは、ボール・グ
リッド・アレイ型の端子６のコプラナリティが劣ってお
り、所要の配線板面に対して信頼性の高い接続・実装が
阻害され易い傾向が認められる。
【０００６】さらに言及すると、前記薄形半導体パッケ
ージは、図８に拡大して断面を示すごとく、全体的に反
った形態を採っている。したがって、配線板面に薄形半
導体パッケージを位置決め、搭載・実装するとき、対応
する配線板面の接続端子とボール・グリッド・アレイ型
の端子６との対接が不十分な事態を発生する恐れがあ
り、結果的に、実装回路装置の信頼性が損なわれる恐
れ、あるいは薄形半導体パッケージの歩留まり低減など
の不都合がある。
【０００７】ところで、前記薄形半導体パッケージの反
り問題は、樹脂基板１とモールド樹脂層５との熱膨張係
数の差によるとものと考えられる。たとえば、 ガラスエポキシ樹脂基板の熱膨張係数： 1.1〜 1.2×10
-5／Ｋ エポキシ樹脂から成るモールド樹脂の熱膨張係数： 1.4
〜 2.0×10-5／Ｋ によって、熱膨張係数の大きいモールド樹脂層５がその
加熱硬化段階などで、樹脂基板１よりも大きな収縮を起
こし、樹脂基板１が矢印で示すごとく、モールド樹脂層
５側に引っ張られて凹型に反るといえる。そして、この
ような反り発生の現象は、樹脂系基板１の厚さや大き
さ、モールド樹脂層５の厚さや大きさ、樹脂系基板１と
モールド樹脂層５とが直接対接する面積などになどにも
影響される傾向が認められる。なお、樹脂基板が、たと
えばポリイミド樹脂の場合、あるいは半導体素子をフェ
ースダウン型に搭載・実装した場合も同様である。
【０００８】本発明は上記事情に対処してなされたもの
で、薄形・コンパクトで、かつ信頼性の高い実装が可能
な半導体パッケージの提供を目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明は、一主
面に接続端子が設けられた樹脂基板と、前記樹脂基板の
接続端子に対応させ電気的に接続し搭載された半導体素
子と、前記半導体素子を含む樹脂基板の一主面をモール
ド封止するモールド樹脂層と、前記モールド樹脂層上面
側に一体的に配置された熱膨張係数が樹脂基板に近似す
る金属層と、前記半導体素子側に電気的に接続して樹脂
基板の他主面側に導出・配置させたボール・グリッド・
アレイ型端子とを具備して成ることを特徴とする半導体
パッケージである。
【００１０】請求項２の発明は、請求項１記載の半導体
パッケージにおいて、半導体素子が樹脂基板の一主面に
フェースダウン型で接続・搭載されていることを特徴と
する。
【００１１】請求項３の発明は、請求項１記載の半導体
パッケージにおいて、半導体素子が樹脂基板の一主面に
ボンディングワイヤで接続・搭載されていることを特徴
とする。
【００１２】請求項４の発明は、請求項１ないし請求項
３いずれか一記載の半導体パッケージにおいて、樹脂基
板がガラスエポキシ樹脂基板であることを特徴とする。
【００１３】請求項５の発明は、請求項１ないし請求項
４いずれか一記載の半導体パッケージにおいて、金属層
が半導体素子上面に熱的に接続されていることを特徴と
する。 上記請求項１ないし請求項５の発明では、樹脂
基板面上のモールド樹脂層を、前記樹脂基板とほぼ同じ
熱膨張係数を有する金属層で挟着る構成を採る。そし
て、この構成においては、樹脂基板に比べ、熱膨張係数
の大きいモールド樹脂層の熱収縮によって、樹脂基板を
モールド樹脂層側に反らす作用を呈する。一方、モール
ド樹脂層上面側に一体的に配置され、モールド樹脂層を
挟着する金属層が、樹脂基板とほぼ同じ熱膨張係数を有
するいるため、モールド樹脂層側に樹脂基板を反らす作
用を相殺する。つまり、モールド樹脂層を挟着する樹脂
基板および金属層によって、モールド樹脂層の熱収縮に
よる両側の反りを相互に吸収（相殺）し、所要の平坦性
を採った薄型半導体パッケージとして機能することにな
る。
【００１４】
【発明の実施の形態】本発明において、樹脂基板は、た
とえばガラスエポキシ樹脂基板、ポリイミド樹脂基板な
どであり、その厚さは 0.5〜 0.7mm程度である。ここ
で、コストおよび加工性などを考慮した場合、ガラスエ
ポキシ樹脂基板が好ましい。
【００１５】本発明において、前記樹脂基板の一主面に
搭載する半導体素子は、たとえばICチップなど、チップ
型のものであれば特に限定されない。また、基板面に搭
載された半導体素子数は、一般的には１個であるが複数
個であってもよいし、他の受動素子なども搭載した構成
を採ってもよい。
【００１６】本発明において、モールド樹脂層は、一般
的に、半導体素子の封止に使用されている封止用樹脂な
らばいずれをも使用できる。すなわち、半導体素子を外
界雰囲気中の水分や不純物成分などに対して、あるいは
機械的に保護するために、被覆封止する樹脂のモールド
材ならばいずれも使用できる。たとえば精製処理したエ
ポキシ樹脂に、Na成分などを精製除去したシリカ粉末な
どをフィラーとして含む封止用のエポキシ樹脂系組成
物、あるいはポリスルフォン酸樹脂などでモールド樹脂
層を形成できる。
【００１７】なお、このモールド樹脂層の厚さなどは、
被覆封止する半導体素子の厚さや大きさなどによっても
異なるが、薄型・小形化という点から、所要の封止性能
を確保できる範囲で、可及的に薄く設定することが好ま
しい。
【００１８】本発明において、モールド樹脂層の上面側
に一体的に配置する金属層は、熱膨張係数が樹脂系基板
に近似する金属を素材とする。たとえば熱膨張係数：
1.1〜1.2×10-5／Ｋのガラスエポキシ樹脂基板とした場
合、この熱膨張係数に近似した熱膨張係数のニッケルク
ロム鋼、低炭素鋼、ニッケル、金合金などを素材とした
金属板を一体的に配置する。ここで、金属層の厚さは、
一般的に、樹脂基板の厚さと同じ程度でよく、また、金
属層の形状、大きさは、なるべくモールド樹脂層の上面
全体に及ぶことが望ましいが、モールド樹脂層の上面に
同心円環状、あるいはモールド樹脂層の上面から側面の
一部に亘って、配置した構成を採ってもよい。
【００１９】さらに、モールド樹脂層の上面側に金属層
を配置するに当たって、半導体素子領域では、モールド
樹脂層との間に接着樹脂層を形成した構成を採ってもよ
い。なお、モールド樹脂層の上面側への金属層の一体化
に当たって、モールド樹脂層に接する金属層の面を、た
とえばエッチングや研磨による凹凸面化やメッキ処理、
あるいは金属層にモールド樹脂が食い込みする孔を穿設
することによって、モールド樹脂層に対する接合性を向
上させることも可能である。
【００２０】本発明において、樹脂基板の他主面に導出
配置したボール・グリッド・アレイ型の端子のピッチや
配列は、搭載した半導体素子や半導体パッケージの用途
などによって、格子状や千鳥格子状など任意に設定され
る。つまり、半導体素子の機能・容量に対応して、ボー
ル・グリッド・アレイ型の端子は、たとえば他主面全体
に亘ってほぼ一定のピッチで、あるいは他主面の周縁領
域にほぼ一定のピッチなどで導出配置される。なお、こ
こで、ボール・グリッド・アレイ型の端子は、たとえば
金，銀，ニッケル，アルミニエム，錫，半田類などで形
成されるが、銀など比較的柔軟な素材で形成した場合
は、加圧・対接でも接触抵抗の低い電気的な接続が形成
される。
【００２１】次に、図１〜図６を参照して具体例を説明
する。
【００２２】図１は、第１の実施例に係る半導体パッケ
ージの要部構成例を断面的に示したものである。図１に
おいて、７は一主面に接続端子（図示省略）が設けられ
た樹脂基板、８は前記樹脂基板７の接続端子に対応させ
電気的に接続し搭載された半導体素子である。ここで、
樹脂基板７は、たとえばガラスクロスを基材とし、エポ
キシ樹脂を含浸して成る熱膨張係数が 1.1〜 1.2×10-5
／Ｋで、かつ厚さ 0.6mm，27×27mm角のガラスエポキシ
樹脂基板である。また、半導体素子８は、たとえば12×
12mm角のICチップで、マウント剤８を介して樹脂基板７
面の所定位置に固定され、樹脂基板７の接続端子に対し
てワイヤボンディング10されている。
【００２３】さらに、11は前記半導体素子８を含む樹脂
基板７の一主面をモールド封止するモールド樹脂層、12
は前記モールド樹脂層11上面側に一体的に配置された熱
膨張係数が樹脂基板に近似する金属層、13は前記半導体
素子８側に電気的に接続して樹脂基板７の他主面側に導
出・配置させたボール・グリッド・アレイ型端子であ
る。ここで、モールド樹脂層11は、たとえば厚さ 1.2mm
程度に、かつ熱膨張係数： 1.4〜 2.0×10-5／Ｋのエポ
キシ樹脂モールド用樹脂で形成されたものである。 ま
た、金属層12は、熱膨張係数がほぼ 1.1〜 1.2×10-5／
Ｋ程度の金属、たとえばニッケルクロムなどを素材とし
た厚さ 0.6mm，20×20mm角の金属板（金属層）であり、
さらに、ボール・グリッド・アレイ型端子13は、たとえ
ばAg製で、1.5mm定ピッチで、格子状に導出・配置され
ている。なお、ボール・グリッド・アレイ型端子13間
は、図示を省略したがソルダーマスクが施されている。
【００２４】そして、このように構成された薄型半導体
パッケージは、樹脂基板７の平坦性が良好で、実装回路
用の配線板に搭載・位置決めするに当たって、ボール・
グリッド・アレイ型端子13のコプラナリティもよく、信
頼性の高い接続実装を行うことができた。
【００２５】すなわち、先ず、一主面に接続端子（図示
省略）が設けられ、他主面側にボール・グリッド・アレ
イ型端子13を導出・配置させ樹脂基板７を用意し、一主
面の所定位置にマウント剤９を介してICチップ８をマウ
ントする一方、ワイヤボンディングした。次いで、前記
ICチップ８をマウント、ボンディングした樹脂基板７
を、所定のモールド用金型にセットするとともに、ICチ
ップ８面に若干の間隔をおいて薄い金属板12を配置固定
し、モールド用のエポキシ樹脂組成物で、トランスファ
ーモールドを行った。
【００２６】その後、モールド用金型から取り外したは
薄型半導体パッケージについて、外観評価など行ったと
ころ、モールド樹脂層11の収縮が、両面側を挟着一体化
している樹脂基板７および薄い金属板12によって、モー
ルド樹脂層11の収縮が抑制・相殺されて全体的に平坦面
を呈していた。
【００２７】なお、上記構成において、モールド樹脂層
11に接合一体化している薄い金属板12面を予めエッチン
グ処理などで凹凸面化しておいた場合は、モールド樹脂
層12との接合一体化がさらに強固になる。また、実装後
においては、半導体パッケージの金属層12がヒートシン
クの役割を果たし、半導体パッケージの信頼性向上にも
寄与することが確認された。
【００２８】上記では、マウントしたICチップ８と信号
線（図示省略）側とをワイヤボンディングした構成の場
合を例示したが、図２に要部を断面的に示すごとく構成
してもよい。すなわち、マウントしたICチップ８と信号
線（図示省略）側との接続をリードフレーム（もしくは
TABテープ）10′で行うとともに、上記と同様の条件で
樹脂モールドした構成としてもよい。なお、図２におい
て、 10a′はインナーリード、14は前記インナーリード
10a′を固定支持する絶縁体、15は放熱体、16信号線の
接地用ビア、その他、図１の場合と同一構成部材は同一
の符号で示した。 図３は、第２の実施例に係る半導体
パッケージの要部構成例を断面的に示したものである。
図３において、７は一主面に接続端子（図示省略）が設
けられた樹脂基板、８は前記樹脂基板７の接続端子に対
応させ電気的に接続し搭載された半導体素子である。こ
こで、樹脂基板７は、たとえばガラスクロスを基材と
し、エポキシ樹脂を含浸して成る熱膨張係数が 1.1〜
1.2×10-5／Ｋで、かつ厚さ 0.6mm，27×27mm角のガラ
スエポキシ樹脂基板である。また、半導体素子８は、た
とえば10×10mm角のICチップ（フリップチップ）で、フ
ェースダウン型に樹脂基板７面の接続端子に電気的に接
続され、かつ固定されている。
【００２９】さらに、11は前記半導体素子８を含む樹脂
基板７の一主面をモールド封止するモールド樹脂層、12
は前記モールド樹脂層11上面側に一体的に配置された熱
膨張係数が樹脂基板７に近似する金属層、13は前記半導
体素子８側に電気的に接続して樹脂基板７の他主面側に
導出・配置させたボール・グリッド・アレイ型端子であ
る。ここで、モールド樹脂層11、金属層12およびボール
・グリッド・アレイ型端子13などの構成、配置などは第
１の構成例の場合と同様なので、その説明は省略する。
【００３０】そして、このように構成された薄型半導体
パッケージは、樹脂基板７の平坦性が良好で、実装回路
用の配線板に搭載・位置決めするに当たって、ボール・
グリッド・アレイ型端子13のコプラナリティもよく、信
頼性の高い接続実装を行うことができた。
【００３１】図４は、第３の実施例に係る半導体パッケ
ージの要部構成例を断面的に示したものである。図４に
おいて、７は一主面に接続端子（図示省略）が設けられ
た樹脂基板、８は前記樹脂基板７の接続端子に対応させ
電気的に接続し搭載された半導体素子である。ここで、
樹脂基板７は、たとえばガラスクロスを基材とし、エポ
キシ樹脂を含浸して成る熱膨張係数が 1.1〜 1.2×10-5
／Ｋで、かつ厚さ 0.6mm，27×27mm角のガラスエポキシ
樹脂基板である。また、半導体素子８は、たとえば10×
10mm角のICチップ（フリップチップ）で、フェースダウ
ン型に樹脂基板７面の接続端子に電気的に接続され、か
つ固定されている。
【００３２】さらに、11は前記半導体素子８を含む樹脂
基板７の一主面をモールド封止するモールド樹脂層、12
は前記モールド樹脂層11上面側に一体的に配置された熱
膨張係数が樹脂基板に近似する金属層、13は前記半導体
素子８側に電気的に接続して樹脂基板７の他主面側に導
出・配置させたボール・グリッド・アレイ型端子、15は
半導体素子８の上面に前記金属層12を接合する接着剤層
である。ここで、モールド樹脂層11、金属層12およびボ
ール・グリッド・アレイ型端子13などの構成、配置など
は第１の構成例の場合と同様なので、その説明は省略す
る。
【００３３】そして、このように構成された薄型半導体
パッケージは、樹脂基板７の平坦性が良好で、実装回路
用の配線板に搭載・位置決めするに当たって、ボール・
グリッド・アレイ型端子13のコプラナリティもよく、信
頼性の高い接続実装を行うことができた。
【００３４】なお、本発明は上記例示に限定されるもの
でなく、発明の趣旨を逸脱しない範囲でいろいろの変形
を採り得る。たとえばガラスエポキシ樹脂基板の代りに
ポリイミド樹脂基板を用いてもよいし、また、金属層の
平面的な形状も、図５ (a)，(b)に例示するような同心
円的な環状や、格子状などてあってもよい。ただし、金
属層の主たる配置位置は、なるべくモールド樹脂層の上
面周縁部、つまり、樹脂基板主面の外周縁部に対向する
領域とする。さらに、モールド樹脂層などに対する金属
層の一体化を強固にするための手段として、図６ (a)，
(b)に断面的に主要部を例示するように、被接合面を溝
や凹凸の形設で凹凸面化 12aしておくか、あるいは樹脂
が食い込み易い孔 12bを穿設しておいてもよい。
【００３５】
【発明の効果】請求項１ないし請求項５の発明によれ
ば、信頼性の高い接続・実装が可能な薄型半導体パッケ
ージが歩留まりよく提供できる。すなわち、ボール・グ
リッド・アレイ型端子を導出配置した樹脂基板の反り発
生が回避ないし解消され、導出配置されたボール・グリ
ッド・アレイ型端子は、全体的に同一平面に位置してい
るため、コプラナリティも良好で歩留まりよく実装に供
することができる。
【００３６】また、実装用配線板面での実装において
は、ボール・グリッド・アレイ型端子の良好なコプラナ
リティによって、対応する接続端子に高精度に、かつ確
実な電気的接続を行うことができるので、信頼性の高い
実装回路装置の構成に大きく寄与する。
【図面の簡単な説明】
【図１】本発明に係る第１の半導体パッケージの要部構
成例を示す断面図。
【図２】本発明に係る第１の半導体パッケージの他の要
部構成例を示す断面図。
【図３】本発明に第２の係る半導体パッケージの要部構
成例を示す断面図。
【図４】本発明に係る第３の半導体パッケージの要部構
成例を示す断面図。
【図５】(a)， (b)本発明に係る半導体パッケージが備
える金属層のそれぞれ異なる構成例を示す平面図。
【図６】(a)， (b)本発明に係る半導体パッケージが備
える金属層のそれぞれ異なる構成例を示す断面図。
【図７】従来の半導体パッケージの要部構成を示す断面
図。
【図８】従来の半導体パッケージの変形状態を示す拡大
断面図。
【符号の説明】
７……樹脂基板 ８……半導体素子 ９……マウント剤 10……ボンディングワイヤ 11……モールド樹脂層 12……金属層 12a……溝もしくは凹凸 12b……孔 13……ボール・グリッド・アレイ型端子 14……絶縁体 15……接着剤層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 一主面に接続端子が設けられた樹脂基板
    と、前記樹脂基板の接続端子に対応させ電気的に接続し
    搭載された半導体素子と、前記半導体素子を含む樹脂基
    板の一主面をモールド封止するモールド樹脂層と、前記
    モールド樹脂層上面側に一体的に配置された熱膨張係数
    が樹脂基板に近似する金属層と、前記半導体素子側に電
    気的に接続して樹脂基板の他主面側に導出・配置させた
    ボール・グリッド・アレイ型端子とを具備して成ること
    を特徴とする半導体パッケージ。
  2. 【請求項２】 半導体素子が樹脂基板の一主面にフェー
    スダウン型で接続・搭載されていることを特徴とする請
    求項１記載の半導体パッケージ。
  3. 【請求項３】 半導体素子が樹脂基板の一主面にボンデ
    ィングワイヤで接続・搭載されていることを特徴とする
    請求項１記載の半導体パッケージ。
  4. 【請求項４】 樹脂基板がガラスエポキシ樹脂基板であ
    ることを特徴とする請求項１ないし請求項３いずれか一
    記載の半導体パッケージ。
  5. 【請求項５】 金属層が半導体素子上面に熱的に接続さ
    れていることを特徴とする請求項１ないし請求項４いず
    れか一記載の半導体パッケージ。
JP26833196A 1996-10-09 1996-10-09 半導体パッケージ Withdrawn JPH10116936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26833196A JPH10116936A (ja) 1996-10-09 1996-10-09 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26833196A JPH10116936A (ja) 1996-10-09 1996-10-09 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10116936A true JPH10116936A (ja) 1998-05-06

Family

ID=17457066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26833196A Withdrawn JPH10116936A (ja) 1996-10-09 1996-10-09 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10116936A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328086A (ja) * 2003-04-16 2005-11-24 Oki Electric Ind Co Ltd 半導体装置の放熱構造
JP2006269861A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007066932A (ja) * 2005-08-29 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
SG155078A1 (en) * 2005-11-18 2009-09-30 Shinko Electric Ind Co Semiconductor device
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP2014107547A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品パッケージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328086A (ja) * 2003-04-16 2005-11-24 Oki Electric Ind Co Ltd 半導体装置の放熱構造
JP2006269861A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007066932A (ja) * 2005-08-29 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
SG155078A1 (en) * 2005-11-18 2009-09-30 Shinko Electric Ind Co Semiconductor device
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP2014107547A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品パッケージ
KR20140069593A (ko) * 2012-11-29 2014-06-10 삼성전기주식회사 전자부품 패키지

Similar Documents

Publication Publication Date Title
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6876069B2 (en) Ground plane for exposed package
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US5969426A (en) Substrateless resin encapsulated semiconductor device
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6515356B1 (en) Semiconductor package and method for fabricating the same
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP2591499B2 (ja) 半導体装置
JPH10116936A (ja) 半導体パッケージ
US6057594A (en) High power dissipating tape ball grid array package
JP2620611B2 (ja) 電子部品搭載用基板
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JPH1117064A (ja) 半導体パッケージ
JP2756791B2 (ja) 樹脂封止型半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP3328146B2 (ja) 半導体装置
JP3462591B2 (ja) 混成集積回路装置
KR100388291B1 (ko) 반도체패키지 구조
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP3783497B2 (ja) 半導体素子搭載用配線テープとそれを用いた半導体装置
KR100337460B1 (ko) 반도체 장치
JP2002164471A (ja) 薄型半導体装置及びその製造方法
JPH06252330A (ja) 配線基板用リードフレーム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106