JP3724954B2 - 電子装置および半導体パッケージ - Google Patents

電子装置および半導体パッケージ Download PDF

Info

Publication number
JP3724954B2
JP3724954B2 JP20400298A JP20400298A JP3724954B2 JP 3724954 B2 JP3724954 B2 JP 3724954B2 JP 20400298 A JP20400298 A JP 20400298A JP 20400298 A JP20400298 A JP 20400298A JP 3724954 B2 JP3724954 B2 JP 3724954B2
Authority
JP
Japan
Prior art keywords
semiconductor package
wiring film
device hole
main surface
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20400298A
Other languages
English (en)
Other versions
JPH11135679A (ja
Inventor
守彦 池水
宣昭 大家
建 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20400298A priority Critical patent/JP3724954B2/ja
Priority to TW087113727A priority patent/TW466718B/zh
Priority to US09/140,541 priority patent/US6097085A/en
Priority to KR1019980034779A priority patent/KR100308137B1/ko
Publication of JPH11135679A publication Critical patent/JPH11135679A/ja
Application granted granted Critical
Publication of JP3724954B2 publication Critical patent/JP3724954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子装置および半導体パッケージに係わり、さらに詳しくは、半導体パッケージをマザーボードである配線基板に搭載した信頼性の高い電子装置、およびマザーボードである配線基板に搭載したときに、信頼性の高い構造を有する半導体パッケージに関する。
【０００２】
【従来の技術】
電子機器の小型化や回路機構のコンパクト化を目的とし、セラミック等の多層配線基板上に半導体素子（例えばＩＣチップ）を搭載・実装し、さらにその実装領域を、金属製等のキャップで封止するか、あるいはモールド樹脂で被覆・封止した半導体装置が広く実用化されている。
【０００３】
特にＣＰＵ等の高パワーの消費を伴う半導体装置では、放熱体（ヒートシンク）を付設し、動作時に発生する熱を放熱体から放出させる構成を採っている。
【０００４】
さらに、コストの低減および構成の簡略化等を目的とし、インナーリード等の配線を有するキャリアテープに半導体素子を搭載し実装する一方、スティフナーと呼ばれる形状保持板を付設し、さらに放熱性を有するカバーを備えたＴＣＰ（テープキャリアパッケージ）も知られている。そしてこのようなＴＣＰでは、入出力端子数の増加、外形の小型化、実装の容易性等の観点から、外部回路との接続用端子（外部接続端子）である接続パッド上に、はんだボール等のバンプを配設し、これらのバンプを格子状に配列した、ボールグリッドアレイ（以下、ＢＧＡと示す。）と呼ばれる構造が採られている。
【０００５】
図４は、このような Tape-ＢＧＡ型半導体パッケージの構造の一例を示す斜視図である。図において、符号１は、デバイスホールを有する絶縁樹脂フィルム（例えば、ポリイミド樹脂フィルム）、２は、この絶縁樹脂フィルム１の一主面（図では下面）に配設され先端がデバイスホールに突出したインナーリードをそれぞれ示す。ここで、インナーリード２は、搭載される半導体素子の電極端子群に対応して配設され、その後端側には、信号線等の配線（図示を省略。）が延設されている。そして、各配線の端部には、外部接続端子である接続パッド（図示を省略。）が配設されている。また符号３は、デバイスホール内にフェースダウンに配置された半導体素子を示し、この半導体素子３の各電極端子は、対応するインナーリード２の先端部に電気的に接続（インナーリードボンディング）されている。さらに、符号４は、半導体素子３の接続領域を被覆し封止する樹脂封止層、５は、接続パッド上に設けられるはんだボール等のバンプをそれぞれ示す。またさらに、符号６は、絶縁樹脂フィルム１の他主面（図では上面）に、接着剤層７を介して接着された枠形の形状保持板（スティフナー）を示し、８は、スティフナー６と半導体素子３の他主面（図では上面）側に配設され、接着剤層９を介して接着された放熱性を有するカバープレートを示す。
【０００６】
このような半導体パッケージは、ホスト側の配線基板（マザーボード）に搭載・実装されて電子装置を構成する。すなわち、マザーボードの一主面には、半導体パッケージの外部接続端子（接続パッド）と対応して接続パッドが配設されており、このマザーボードの接続パッドと半導体パッケージの外部接続端子とが、はんだボール５等のバンプにより接続される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このように半導体パッケージが搭載された電子装置においては、搭載時や実際の使用環境下で印加される熱負荷等に起因する応力が、半導体パッケージの外部接続端子とマザーボードの接続パッドとを接合するはんだボール５に集中し、歪みが発生するという問題があった。
【０００８】
すなわち、マザーボードとしては、通常、ガラスクロス−エポキシ樹脂含浸層と銅配線層とを積層したガラスエポキシ配線基板が使用されており、この配線基板の熱膨脹率（線膨脹率）は、配線密度や配線方向によっても異なるが、平均して13×10-6〜18×10-6／℃（／Ｋ）の範囲にある。
【０００９】
これに対して、図４に示した半導体パッケージでは、厚さの点で最も大きな割合を占め、したがってパッケージ全体の熱膨脹率を決定しているスティフナー６が、17×10-6（／Ｋ）を越える大きな熱膨脹率を有するステンレス鋼（例えばSUS304；熱膨脹率17.3×10-6）により構成されているため、半導体パッケージとマザーボードとの間に熱的な物性の不整合が生じている。
【００１０】
そして、このように物性が大きく異なる場合、ＱＦＰ（Quad Flat Package)では、ガルウィング形状に成形されたアウターリード部が弾性変形することにより、応力集中による歪みを吸収し緩和するようになっているが、ＢＧＡ型の半導体パッケージでは、そのような歪みを吸収緩和する部分がないため、周期的な温度変化により、半導体パッケージとマザーボードとの接続部であるはんだボール５等のバンプに、繰り返し応力が働き、ついにはバンプが疲労して破壊に至るという問題があった。
【００１１】
なお、ＱＦＰをガラスエポキシ配線基板に搭載し実装した電子装置を、図５に示す。この図において、符号１０はリードフレームのベッド部、１１ａはインナーリード部、１１ｂはアウターリード部、１２は半導体素子、１３は半導体素子１２の電極端子（図示を省略。）とインナーリード部１１ａとを結線するボンディングワイヤ、１４はエポキシ樹脂等のモールド樹脂層、１５はマザーボードであるガラスエポキシ配線基板、１６は、ＱＦＰのアウターリード部１１ｂをガラスエポキシ配線基板１５の所定の配線部（図示を省略。）に接合するはんだフィレットをそれぞれ示している。
【００１２】
本発明は、このような問題を解決するためになされたもので、半導体パッケージとマザーボードとの接続部の信頼性の高い電子装置を提供することを目的とする。また、マザーボードへの搭載により、信頼性の高い電子装置を得ることができる半導体パッケージを提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の第１の発明の電子装置は、一主面に接続端子が配設された配線基板と、デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、前記配線基板の熱膨脹率とほぼ等しい熱膨脹率を有する金属により構成されており、前記配線フィルムの他主面の前記デバイスホールを囲む領域に配設された枠形の形状保持板とを有する半導体パッケージと、前記半導体パッケージの外部接続端子と前記配線基板の接続端子とを電気的・機械的に接続するバンプとを備えた電子装置であって、前記形状保持板が、 25 Ｃｒ− 20 Ｎｉステンレス鋼、または 0.01 〜 0.03 重量％のＺｒを含む銅合金により構成されていることを特徴とする。
【００１４】
ここで、半導体パッケージの外部接続端子とマザーボードである配線基板の接続端子とを電気的・機械的に接続するバンプは、Ｐｂ−Ｓｎ系などのはんだから成るボール状のバンプとすることができる。はんだバンプの形成は、例えば、予め整形されたはんだボールを、配線フィルムの外部接続端子である接続パッド上に配置し、加熱してはんだを溶融させる（リフローする）ことにより行なわれる。
【００１５】
また、半導体パッケージの半導体素子の外側に、放熱性を有する被覆部材を配設することができる。放熱性を有する被覆部材としては、例えば、銅やアルミニウムのような熱伝導率の高い金属から成る板や、アルミナ（酸化アルミニウム）や窒化アルミニウムのようなセラミックから成る板、またはこれらの板材の複数枚を積層的に配置した構成のものが使用される。被覆部材の厚さや形状などは、半導体素子の容量や熱放出性などを考慮して適宜選択される。
【００１６】
さらに、配線基板として、ガラスクロス−エポキシ樹脂含浸層と銅配線層とを積層一体化した構造のガラスエポキシ配線基板を用いるとともに、形状保持板を、このガラスエポキシ配線基板の熱膨脹率（13×10-6〜18×10-6／Ｋ）とほぼ等しい、13×10-6〜17×10-6／Ｋの熱膨脹率を有する金属により構成することができる。そして、13×10-6〜17×10-6／Ｋの熱膨脹率を有する金属としては、25Ｃｒ−20Ｎｉステンレス鋼（例えばSUS310 S；熱膨脹率15.9×10-6／Ｋ）、または 0.01〜0.03重量％のＺｒを含む銅合金（例えばＣＤＡAlloy C15150；熱膨脹率16.7×10-6／Ｋ）を使用することができる。特にＣＤＡAlloy C15150は、熱伝導率が15〜20Ｗ・ｍ／Ｋと極めて高く、放熱性に優れているので、形状保持板の構成材料として好適している。またSUS310 Sは、入手が容易で比較的低価格であるうえ、耐食性が良好である。
【００１７】
また、本発明の第２の発明の電子装置は、一主面に接続端子が配設された配線基板と、デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、前記配線基板の熱膨脹率とほぼ等しい熱膨脹率を有する金属により構成されており、前記半導体素子の外側を覆って配置されかつ前記配線フィルムの他主面に接着された形状保持性を有する被覆部材とを有する半導体パッケージと、前記半導体パッケージの外部接続端子と前記配線基板の接続端子とを電気的・機械的に接続するバンプとを備えた電子装置であって、前記した形状保持性を有する被覆部材が、 25 Ｃｒ− 20 Ｎｉステンレス鋼、または 0.01 〜 0.03 重量％のＺｒを含む銅合金により構成されていることを特徴とする。
【００１８】
ここで、半導体パッケージの外部接続端子とマザーボードである配線基板の接続端子とを電気的・機械的に接続するバンプは、Ｐｂ−Ｓｎ系などのはんだから成るボール状のバンプとすることができる。
【００１９】
また、配線基板として、前記したガラスエポキシ配線基板を用いるとともに、形状保持性を有する被覆部材を、このガラスエポキシ配線基板の熱膨脹率とほぼ等しい、13×10-6〜17×10-6／Ｋの熱膨脹率を有する金属により構成することができる。このような範囲の熱膨脹率を有する金属としては、例えばSUS310 Sのような25Ｃｒ−20Ｎｉステンレス鋼や、ＣＤＡAlloy C15150のような銅合金を使用することができる。
【００２０】
さらに、本発明の第３の発明の半導体パッケージは、デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、13 × 10 −６ 〜 17 × 10 −６ （／Ｋ）の熱膨脹率を有する金属により構成され、前記配線フィルムの他主面の前記デバイスホールを囲む領域に配設された枠形の形状保持板とを備えた半導体パッケージであり、前記形状保持板が、25 Ｃｒ− 20 Ｎｉステンレス鋼、または 0.01 〜 0.03 重量％のＺｒを含む銅合金により構成されていることを特徴とする。
【００２１】
また、本発明の第４の発明の半導体パッケージは、デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、13 × 10 −６ 〜 17 × 10 −６ （／Ｋ）の熱膨脹率を有する金属により構成されており、前記半導体素子の外側を覆って配置されかつ前記配線フィルムの他主面に接着された形状保持性を有する被覆部材とを備えた半導体パッケージであり、前記した形状保持性を有する被覆部材が、25 Ｃｒ− 20 Ｎｉステンレス鋼、または 0.01 〜 0.03 重量％のＺｒを含む銅合金により構成されていることを特徴とする。
【００２２】
ここで、形状保持板または形状保持性を有する被覆部材を構成する13×10-6〜17×10-6（／Ｋ）の熱膨脹率を有する金属としては、例えばSUS310 Sのような25Ｃｒ−20Ｎｉステンレス鋼や、ＣＤＡAlloy C15150のような銅合金を使用することができる。
【００２３】
また、外部接続端子上に、Ｐｂ−Ｓｎ系などのはんだから成るボール状のバンプを配設し、このはんだバンプを介して、マザーボードの接続端子との電気的・機械的接続を行なうように構成することができる。
【００２４】
本発明の半導体パッケージおよび電子装置において、デバイスホールを有する配線フィルムの基材としては、例えばポリイミド樹脂フィルムなどの絶縁樹脂フィルムを使用することができる。絶縁樹脂フィルムの厚さは、半導体パッケージの品種、形状、大きさ等にもよるが、50〜 125μm 程度とすることが好ましい。デバイスホールの大きさと平面形状は、搭載・実装する半導体素子の平面的なサイズや形状等に対応して設定される。
【００２５】
そして、このような絶縁樹脂フィルムの一方の主面に、信号線等の配線と、一端がデバイスホールに突出し他端が信号線等に接続されたインナーリードが、それぞれ配設されている。また、配線の端部には、外部接続端子である接続パッドが配設されている。インナーリードを含むこのような配線は、いずれも、Ｃｕ、Ｃｕ系合金、42アロイのようなＮｉ系合金等から構成され、絶縁樹脂フィルムへの蒸着パターニング、または絶縁樹脂フィルムの片面に設けられたＣｕ箔または前記合金層をフォトパターニングすることにより形成される。なお、インナーリードのピッチや配列は、搭載・実装される半導体素子の電極端子のピッチや配列に対応して設定される。
【００２６】
このような配線フィルムに搭載・実装される半導体素子は、例えばＣＰＵ、ＤＳＰ、各種メモリ等の素子であり、特にチップ型のものに限定されない。このような半導体素子は、フェースダウンでデバイスホール内に配置され、Ａｌ等から成る電極端子が対応するインナーリードの先端部に、金バンプ等を介して接合されることにより、電気的に接続される。また、半導体素子を外界の水分や不純物などに対してあるいは機械的に保護するために、このような半導体素子の接続領域を、樹脂層により被覆し封止することができる。ここで樹脂としては、エポキシ樹脂やスルフォン酸樹脂のような、通常半導体素子の封止に使用されている樹脂を使用することができる。
【００２７】
本発明の電子装置においては、半導体パッケージに設けられた形状保持板または形状保持性を有する被覆部材が、マザーボードと近似した熱膨脹率を有する金属により構成されており、パッケージ全体の熱膨脹率がマザーボードの熱膨脹率とほぼ等しくなっているので、搭載時や使用環境下で周期的な温度変化が印加されたとき、半導体パッケージとマザーボードとの接合部であるはんだボール等のバンプに、応力が集中することがない。したがって、熱負荷に起因する歪みおよび疲労破壊の発生が抑制され、半導体パッケージとマザーボードとの接続の信頼性が向上する。
【００２８】
また、形状保持板または形状保持性を有する被覆部材を構成する金属は、他の剛性材料であるセラミック等に比べて、高い熱伝導率を有し、放熱性が良好であるうえに、成形・加工性が良好であり、さらに平坦性が良く、反り等が生じても元の平坦面に戻しやすいという多くの利点を有している。さらに、材料の選択性が良好で、各種の金属材料の中から、マザーボードの熱膨脹率にできるだけ近い熱膨脹率を有する材料を選択して使用することができるので、形状保持板等の構成材料として好適しており、特性に優れた電子装置を生産性良く得ることができる。
【００２９】
さらに、形状保持性を有する被覆部材を備えた半導体パッケージ、およびこの半導体パッケージを搭載した電子装置においては、パッケージおよび装置全体を薄くすることが可能であるうえに、部品点数をより少なくすることができる。また、キャップ形状等を有する被覆部材の成形は、金属を使用してはじめて可能であり、簡略化された工程で容易に成形を行なうことができる。
【００３０】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
【００３１】
図１は、本発明の電子装置の第１の実施例の要部を断面的に示したものであり、 Tape-ＢＧＡ型の半導体パッケージをマザーボードに搭載したものである。
【００３２】
図において、符号１７は、デバイスホール１７ａを有するポリイミド樹脂フィルムのような絶縁樹脂フィルムを示し、この絶縁樹脂フィルム１７の一方の主面（図では下面）には、信号線等の配線１８と、後端部が信号線等の配線１８に接続され先端部がデバイスホール１７ａに突出したインナーリード１９が、それぞれ配設されている。また、信号線等の配線１８の他端部には、外部接続端子である接続パッド（図示を省略。）が、格子状のパターンで配設されている。また、このような配線フィルムのデバイスホール１７ａ内には、半導体素子２０がフェースダウンに配置されており、この半導体素子２０の各電極端子（図示を省略。）は、対応するインナーリード１９の先端部に、金バンプ２０ａ等を介して電気的に接続されている。さらに、このような半導体素子２０の電極端子とインナーリード１９との接合部の外側には、半導体素子の保護および補強のために、エポキシ樹脂等の樹脂封止層２１が被覆されている。
【００３３】
また、絶縁樹脂フィルム１７の配線形成面と反対側の面（図では上面）のデバイスホール１７ａを囲む領域には、SUS310 S（熱膨脹率15.9×10-6／Ｋ）やＣＤＡAlloy C15150（熱膨脹率16.7×10-6／Ｋ）のような、13×10-6〜17×10-6／Ｋの熱膨脹率を有する金属から構成された枠形の形状保持板（スティフナー）２２が、熱可塑性のポリエステル系樹脂のような熱可塑性樹脂から成る接着剤層２３を介して接着されており、さらにこのスティフナー２２の上面および半導体素子２０の上面（電極端子形成面と反対側の面）には、銅、アルミニウム等の放熱性を有する金属からなる板状のカバー（カバープレート）２４が配設され、熱可塑性ポリエステル系樹脂等から成る接着剤層２５を介して接着されている。なお、カバープレート２４は、半導体素子２０の上面には全面的に接着されているが、スティフナー２２の上面には、下側に突出形成された凹部２４ａのみが接着されている。
【００３４】
さらに、配線フィルムの外部接続端子（接続パッド）上には、それぞれボール状のはんだバンプ２６が設けられ、半導体パッケージが構成されている。
【００３５】
一方、符号２７は、マザーボードであるガラスエポキシ配線基板を示し、その一方の主面（図では上面）には、配線の一部として接続パッド（図示を省略。）が配設されている。そして、このガラスエポキシ配線基板２７上に前記した半導体パッケージが搭載され、半導体パッケージの外部接続端子（接続パッド）とガラスエポキシ配線基板２７の接続パッドとが、はんだバンプ２６により電気的・機械的に接続されている。
【００３６】
このように構成される第１の実施例の電子装置においては、スティフナー２２が、SUS310 SやＣＤＡAlloy C15150のような13×10-6〜17×10-6／Ｋの熱膨脹率を有する金属から構成されており、半導体パッケージ全体の熱膨脹率が、マザーボードであるガラスエポキシ配線基板２７の熱膨脹率と近似した値となっているので、周期的な熱負荷が加えられたときに、半導体パッケージとマザーボードとを接続するはんだバンプ２６の歪みが 3％以下と小さく、接続部が高い信頼性を有する。
【００３７】
次に、具体的な効果をより明らかにするために、図１に示す構造の電子装置において、スティフナーを熱膨脹率の異なる種々の金属により構成した構造をシミュレーションし、温度サイクル試験（ -65℃〜 120℃）を行なった。すなわち、スティフナーの厚さを 250μm 、接着剤層の厚さを 100μm とし、スティフナーを構成する金属材料の熱膨脹率を変えた半導体パッケージ（パッケージサイズ35mm×35mm）を、13×10-6 /Ｋ（13ppm/Ｋ）、15ppm/Ｋおよび18ppm/Ｋの熱膨脹率を有するガラスエポキシ配線基板上にそれぞれ搭載・実装した電子装置において、 -65℃×30分次いで 120℃×30分の温度サイクルを繰り返した後のはんだバンプの変形量を、シミュレーションにより求めた。結果を図２に示す。
【００３８】
この結果から、スティフナをSUS310 SやＣＤＡAlloy C15150のような熱膨脹率が13〜17ppm/Ｋの金属により構成した実施例の電子装置では、マザーボードであるガラスエポキシ配線基板の熱膨脹率が、13ppm/Ｋ、15ppm/Ｋあるいは18ppm/Ｋのいずれであっても、17ppm/Ｋ以上の熱膨脹率を有する金属（SUS304）によりスティフナーが構成された従来の電子装置に比べて、はんだバンプの変形量が著しく小さくなっていることがわかる。したがって、実施例の電子装置は、従来の電子装置に比べて、数倍から10数倍の回数の温度サイクルに耐え得ることがわかる。
【００３９】
実際に、スティフナーの構成材料としてＣＤＡAlloy C15150を使用し、図１に示す電子装置を作製して温度サイクル試験（ -65℃〜 120℃）を行なったところ、1000サイクルを越えた時点でも、はんだバンプに疲労破壊の発生が認められず、信頼性の高い接続が保持されていることが確認された。
【００４０】
また、第１の実施例に使用した半導体パッケージにおいては、スティフナーを構成する剛性材料として金属が使用されているが、金属は、他の剛性材料（例えばセラミック）に比べて、高い熱伝導率を有し、放熱性が良好であるうえに、成形・加工性が良好で曲げ加工や切断加工が容易であり、さらに平坦性が良く、反り等が生じても元の平坦面に戻しやすいという種々の利点を有している。したがって、平坦性が良好なスティフナーを容易に成形することができ、放熱性の良好な半導体パッケージを得ることができる。
【００４１】
スティフナーを構成する剛性材料として、金属（例えば、ＣＤＡAlloy C15150）とセラミック（例えば、アルミナ）とをそれぞれ選択し、それらの特性を比較したものを、以下の表１に示す。
【００４２】
【表１】
Figure 0003724954
次に、本発明の第２の実施例について説明する。
【００４３】
図３は、本発明の第２の実施例に係る半導体パッケージの要部を断面的に示したものである。なお、図３において、図１と同一の部分には同一の符号を付して、説明を省略する。
【００４４】
この実施例の半導体パッケージでは、半導体素子２０および絶縁フィルム１７の上側に、形状保持性を有する放熱キャップ（スティフナ一体型放熱キャップ）２８が配置され、この放熱キャップ２８が、熱可塑性ポリエステル系樹脂等から成る接着剤層２３を介して、半導体素子２０の上面および絶縁フィルム１７の上面に接着されている。そして、このスティフナ一体型放熱キャップ２８が、SUS310 SやＣＤＡAlloy C15150のような、13×10-6〜17×10-6／Ｋの熱膨脹率を有する金属により構成されている。
【００４５】
この実施例の半導体パッケージにおいても、これをガラスエポキシ配線基板２７上に搭載し、はんだバンプ２６を介して所要の接続を行なうことで、信頼性の高い接続が得られる。すなわち、第２の実施例の半導体パッケージの外部接続端子（接続パッド）と、マザーボードであるガラスエポキシ配線基板２７の接続パッドとを、はんだバンプ２６により電気的・機械的に接続した電子装置では、熱サイクル時にはんだバンプ２６に応力集中による歪みが生じにくく、信頼性の高い接続が保持される。
【００４６】
また、第２の実施例の半導体パッケージでは、スティフナーと放熱性のカバープレートとが重ねて配置される代わりに、これらの機能を併せ持ったスティフナ一体型放熱キャップ２８が配設され、かつこれがSUS310 SやＣＤＡAlloy C15150のような金属から構成されているので、半導体パッケージおよびパッケージが搭載された電子装置全体を薄くすることが可能であるうえに、放熱キャップの成形が容易であり、製造工程が簡略化される。また、部品点数が少なくて済む。さらに、スティフナ一体型放熱キャップ２８と絶縁フィルム１７との接着面積が大きく、放熱経路の断面積が大きくなっているので、放熱性が良好である。
【００４７】
なお、本発明は、前記した第１および第２の実施例の半導体パッケージおよび電子装置に限定されるものではなく、発明の趣旨を逸脱しない範囲でいろいろに変形させることができる。例えばマザーボードとして、ガラスエポキシ配線基板以外に、ガラスポリイミド配線基板やガラスＢＴ樹脂配線基板のようなガラス樹脂配線基板、あるいはアルミナや窒化アルミニウムのようなセラミックを絶縁基材とするセラミック配線基板を使用することができる。
【００４８】
【発明の効果】
以上の説明から明らかなように、本発明の電子装置によれば、形状保持板または形状保持性を有する被覆部材の構成材料として、マザーボードと近似した熱膨脹率を有する金属が使用されており、半導体パッケージ全体の熱膨脹率がマザーボードの熱膨脹率とほぼ等しくなっているので、実際の使用環境等において、周期的に印加される熱的な負荷に起因して接続部に生じる応力を緩和することができる。したがって、半導体パッケージとマザーボードとの接続の信頼性が向上される。
【００４９】
また、本発明の半導体パッケージによれば、これをマザーボードに搭載した場合に、形状保持板または形状保持性を有する被覆部材の熱膨張率とマザーボードの熱膨張率との差に起因して生じる応力を緩和することができるので、接続部であるはんだボール等のバンプの歪み等が抑制され、疲労破壊が生じにくくなる。したがって、電子装置の接続信頼性を大きく向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る電子装置の要部の構成を示す断面図。
【図２】図１に示す電子装置において、スティフナーを熱膨脹率の異なる金属により構成して、シミュレーションにより温度サイクル試験を行なった結果を示すグラフ。
【図３】本発明の第２の実施例に係る半導体パッケージの要部の構成を示す断面図。
【図４】従来からの Tape-ＢＧＡ型半導体パッケージの構成を示す斜視図。
【図５】ＱＦＰをマザーボードに実装した電子装置の断面図。
【符号の説明】
１７………絶縁樹脂フィルム
１７ａ………デバイスホール
１９………インナーリード
２０………半導体素子
２１………樹脂封止層
２２………スティフナー
２３………接着剤層
２４………カバープレート
２６………はんだバンプ
２７………ガラスエポキシ配線基板
２８………スティフナ一体型放熱キャップ

Claims (6)

  1. 一主面に接続端子が配設された配線基板と、
    デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、前記配線基板の熱膨脹率とほぼ等しい熱膨脹率を有する金属により構成されており、前記配線フィルムの他主面の前記デバイスホールを囲む領域に配設された枠形の形状保持板とを有する半導体パッケージと、
    前記半導体パッケージの外部接続端子と前記配線基板の接続端子とを電気的・機械的に接続するバンプとを備えた電子装置であって、
    前記形状保持板が、25Ｃｒ−20Ｎｉステンレス鋼、または0.01〜0.03重量％のＺｒを含む銅合金により構成されていることを特徴とする電子装置。
  2. 一主面に接続端子が配設された配線基板と、
    デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、前記配線基板の熱膨脹率とほぼ等しい熱膨脹率を有する金属により構成されており、前記半導体素子の外側を覆って配置されかつ前記配線フィルムの他主面に接着された形状保持性を有する被覆部材とを有する半導体パッケージと、
    前記半導体パッケージの外部接続端子と前記配線基板の接続端子とを電気的・機械的に接続するバンプとを備えた電子装置であって、
    前記した形状保持性を有する被覆部材が、25Ｃｒ−20Ｎｉステンレス鋼、または0.01〜0.03重量％のＺｒを含む銅合金により構成されていることを特徴とする電子装置。
  3. 前記バンプが、Ｐｂ−Ｓｎ系のはんだバンプであることを特徴とする請求項１または２記載の電子装置。
  4. デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、13×10−６〜17×10−６（／Ｋ）の熱膨脹率を有する金属により構成され、前記配線フィルムの他主面の前記デバイスホールを囲む領域に配設された枠形の形状保持板とを備えた半導体パッケージであり、
    前記形状保持板が、25Ｃｒ−20Ｎｉステンレス鋼、または0.01〜0.03重量％のＺｒを含む銅合金により構成されていることを特徴とする半導体パッケージ。
  5. デバイスホールを有し、一主面に外部接続端子および前記デバイスホールに突出したインナーリードがそれぞれ配設された配線フィルムと、この配線フィルムの前記デバイスホール内に配置され、前記インナーリードに電気的に接続された半導体素子と、13×10−６〜17×10−６（／Ｋ）の熱膨脹率を有する金属により構成されており、前記半導体素子の外側を覆って配置されかつ前記配線フィルムの他主面に接着された形状保持性を有する被覆部材とを備えた半導体パッケージであり、
    前記した形状保持性を有する被覆部材が、25Ｃｒ−20Ｎｉステンレス鋼、または0.01〜0.03重量％のＺｒを含む銅合金により構成されていることを特徴とする半導体パッケージ。
  6. 前記外部接続端子上に、Ｐｂ−Ｓｎ系のはんだバンプが配設されていることを特徴とする請求項４または５記載の半導体パッケージ。
JP20400298A 1997-08-29 1998-07-17 電子装置および半導体パッケージ Expired - Fee Related JP3724954B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20400298A JP3724954B2 (ja) 1997-08-29 1998-07-17 電子装置および半導体パッケージ
TW087113727A TW466718B (en) 1997-08-29 1998-08-20 Electronic device and semiconductor package
US09/140,541 US6097085A (en) 1997-08-29 1998-08-26 Electronic device and semiconductor package
KR1019980034779A KR100308137B1 (ko) 1997-08-29 1998-08-27 전자장치및반도체패키지

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-233695 1997-08-29
JP23369597 1997-08-29
JP20400298A JP3724954B2 (ja) 1997-08-29 1998-07-17 電子装置および半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH11135679A JPH11135679A (ja) 1999-05-21
JP3724954B2 true JP3724954B2 (ja) 2005-12-07

Family

ID=26514231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20400298A Expired - Fee Related JP3724954B2 (ja) 1997-08-29 1998-07-17 電子装置および半導体パッケージ

Country Status (4)

Country Link
US (1) US6097085A (ja)
JP (1) JP3724954B2 (ja)
KR (1) KR100308137B1 (ja)
TW (1) TW466718B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6198166B1 (en) * 1999-07-01 2001-03-06 Intersil Corporation Power semiconductor mounting package containing ball grid array
KR100377471B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100680731B1 (ko) * 2000-09-01 2007-02-09 삼성전자주식회사 반도체 패키지 및 제조방법
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US7851904B2 (en) * 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
DE102008006390A1 (de) * 2008-01-28 2009-07-30 Tesa Ag Verfahren zur Verklebung von flexiblen Leiterplatten mit Polymermaterialien zur partiellen oder vollständigen Versteifung
US8804339B2 (en) 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
CN102790034A (zh) * 2011-05-17 2012-11-21 飞思卡尔半导体公司 具有散热器的半导体器件
KR101432486B1 (ko) * 2012-10-08 2014-08-21 에스티에스반도체통신 주식회사 집적회로 패키지 제조방법
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213497A (ja) * 1995-02-03 1996-08-20 Fujitsu Ltd 半導体装置及びその製造方法
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
JPH09181209A (ja) * 1995-12-26 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener

Also Published As

Publication number Publication date
JPH11135679A (ja) 1999-05-21
TW466718B (en) 2001-12-01
US6097085A (en) 2000-08-01
KR100308137B1 (ko) 2001-12-17
KR19990023924A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
JP3134815B2 (ja) 半導体装置
US7344916B2 (en) Package for a semiconductor device
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3569585B2 (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JPH10116936A (ja) 半導体パッケージ
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JPH09331004A (ja) 半導体装置
JPH1117064A (ja) 半導体パッケージ
JPH07111278A (ja) 樹脂封止パッケージおよび電子回路装置
US20240079366A1 (en) Semiconductor package
JP4175339B2 (ja) 半導体装置の製造方法
TWM545363U (zh) 晶片封裝結構
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
TWI607540B (zh) Chip package structure and manufacturing method thereof
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
JPS60200545A (ja) 実装基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050920

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees