JP2002164471A - 薄型半導体装置及びその製造方法 - Google Patents
薄型半導体装置及びその製造方法Info
- Publication number
- JP2002164471A JP2002164471A JP2000348369A JP2000348369A JP2002164471A JP 2002164471 A JP2002164471 A JP 2002164471A JP 2000348369 A JP2000348369 A JP 2000348369A JP 2000348369 A JP2000348369 A JP 2000348369A JP 2002164471 A JP2002164471 A JP 2002164471A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor device
- electrode layer
- sealing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】全体厚さを有効的に低減し、基板の厚さを薄型
化することによって、材料原価の低減を行い、ソルダマ
スク層を敷設不要な基板を提供することによって、コス
トの低減が可能な薄型半導体装置及びその製造方法を提
供する。 【解決手段】少なくとも一開孔部212を有する基板2
1と、アクチブサフェース200及び前記アクチブサフ
ェース200に対向した非アクチブサフェース201を
具え、前記アクチブサフェース200をベース層210
に粘着した半導体チップ20と、前記半導体チップ20
と前記コンダクチブトレース211の接続に用いる第1
の導電素子と、前記半導体チップ20が外部との電気接
続に供しうる第2の導電素子と、前記半導体チップ20
を被覆する第1膠体部23、及びコンダクチブトレース
211と第1の導電素子及び開孔部212を被覆する第
2膠体部25とを具える。
化することによって、材料原価の低減を行い、ソルダマ
スク層を敷設不要な基板を提供することによって、コス
トの低減が可能な薄型半導体装置及びその製造方法を提
供する。 【解決手段】少なくとも一開孔部212を有する基板2
1と、アクチブサフェース200及び前記アクチブサフ
ェース200に対向した非アクチブサフェース201を
具え、前記アクチブサフェース200をベース層210
に粘着した半導体チップ20と、前記半導体チップ20
と前記コンダクチブトレース211の接続に用いる第1
の導電素子と、前記半導体チップ20が外部との電気接
続に供しうる第2の導電素子と、前記半導体チップ20
を被覆する第1膠体部23、及びコンダクチブトレース
211と第1の導電素子及び開孔部212を被覆する第
2膠体部25とを具える。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、アレイ状に基板面に配置した導電素子を介し
て半導体チップが外部と接続される半導体装置に関す
る。
し、特に、アレイ状に基板面に配置した導電素子を介し
て半導体チップが外部と接続される半導体装置に関す
る。
【0002】
【従来の技術】近年、BGA型半導体装置(Ball Grid
Array Semiconductor Device)が半導体パッケージの主
なタイプになっている。それは、アレイ状に基板面に配
置される半田ボールが提供する半導体チップとプリント
基板(PCB)等の外部装置の接続構造が、従来のリー
ドフレーム式半導体装置に比べて単位面積における入出
力接続用の半田ボール端子数を多くすることができると
ともに、半田ボール間のピッチも有効的に縮減すること
ができるからである。よって、BGA型半導体装置の構
造は、多くの電子素子及び電子回路に使用され半導体チ
ップに適用される。
Array Semiconductor Device)が半導体パッケージの主
なタイプになっている。それは、アレイ状に基板面に配
置される半田ボールが提供する半導体チップとプリント
基板(PCB)等の外部装置の接続構造が、従来のリー
ドフレーム式半導体装置に比べて単位面積における入出
力接続用の半田ボール端子数を多くすることができると
ともに、半田ボール間のピッチも有効的に縮減すること
ができるからである。よって、BGA型半導体装置の構
造は、多くの電子素子及び電子回路に使用され半導体チ
ップに適用される。
【0003】前記従来のBGA型半導体装置は、Au線
で半導体チップと前記半導体チップが接着される基板と
のワイヤボンディング(wire bonding)工程において、
ボンダ(bonder)が半導体チップの作用面(active sur
face)、即ち、電子素子及び電子回路を形成する面のボ
ンディングパッドに半田ボールを形成した後、一端をボ
ンデングパッドに接続したAu線を適当な長さで半導体
チップの上面から下方の基板上の溶接位置へ引いてボン
ディングを行う。この場合、Au線が形成するワイヤル
ープ(wire loop)の頂点部が半導体チップの作用面よ
りも高くなる故、前記半導体チップとボンディングワイ
ヤであるAu線を被覆する樹脂封止体の上面を、前記ワ
イヤループの頂点部よりも高くすることでAu線の露出
を防ぐ。従って、封止された半導体装置の厚さは、ワイ
ヤループの高さに規制されて半導体装置の薄型化に不利
である。
で半導体チップと前記半導体チップが接着される基板と
のワイヤボンディング(wire bonding)工程において、
ボンダ(bonder)が半導体チップの作用面(active sur
face)、即ち、電子素子及び電子回路を形成する面のボ
ンディングパッドに半田ボールを形成した後、一端をボ
ンデングパッドに接続したAu線を適当な長さで半導体
チップの上面から下方の基板上の溶接位置へ引いてボン
ディングを行う。この場合、Au線が形成するワイヤル
ープ(wire loop)の頂点部が半導体チップの作用面よ
りも高くなる故、前記半導体チップとボンディングワイ
ヤであるAu線を被覆する樹脂封止体の上面を、前記ワ
イヤループの頂点部よりも高くすることでAu線の露出
を防ぐ。従って、封止された半導体装置の厚さは、ワイ
ヤループの高さに規制されて半導体装置の薄型化に不利
である。
【0004】前記周知のBGA型半導体装置における厚
さが嵩高になる問題を解消するため、図12に示される
薄型BGA型半導体装置1が開発されている。この薄型
BGA型半導体装置1は、半導体チップ10をボンデン
グする基板11上に開孔部110を画成し、前記半導体
チップ10と基板11の電極111とを接続するボンデ
ングワイヤであるAu線12を前記開孔部110に通し
てワイヤボンデングを完了後に、エポキシ等の封止樹脂
で前記Au線12と開孔部110を被覆して下部封止体
13を形成して、前記Au線12のワイヤループ部分の
高さを基板11で吸収させ、Au線12のワイヤループ
頂点120を基板11の底面から僅か突出する程度にし
て、前記下部封止体13の厚さが前記基板11の底面を
越える部分の高さhを前記基板11の底面上に形成した
半田ボール14の高さhよりも低くすることを可能とし
ている。従って、前記半導体チップ10の上部封止体1
5を形成した後の高さは、ワイヤループ頂点から半導体
チップ10の作用面エース間の距離に直接影響されない
ので、封止完了後の半導体装置の厚さは、前記従来のB
GA型半導体装置よりも小さくなる。
さが嵩高になる問題を解消するため、図12に示される
薄型BGA型半導体装置1が開発されている。この薄型
BGA型半導体装置1は、半導体チップ10をボンデン
グする基板11上に開孔部110を画成し、前記半導体
チップ10と基板11の電極111とを接続するボンデ
ングワイヤであるAu線12を前記開孔部110に通し
てワイヤボンデングを完了後に、エポキシ等の封止樹脂
で前記Au線12と開孔部110を被覆して下部封止体
13を形成して、前記Au線12のワイヤループ部分の
高さを基板11で吸収させ、Au線12のワイヤループ
頂点120を基板11の底面から僅か突出する程度にし
て、前記下部封止体13の厚さが前記基板11の底面を
越える部分の高さhを前記基板11の底面上に形成した
半田ボール14の高さhよりも低くすることを可能とし
ている。従って、前記半導体チップ10の上部封止体1
5を形成した後の高さは、ワイヤループ頂点から半導体
チップ10の作用面エース間の距離に直接影響されない
ので、封止完了後の半導体装置の厚さは、前記従来のB
GA型半導体装置よりも小さくなる。
【0005】図12に示された前記半導体装置1は、有
効に全体の厚さを低減して薄型化の目的を達成すること
ができるが、基板11上の電極111が大気に露出する
ことを避けるため、前記基板11の底面上の電極111
を完全に被覆するソルダレジスト(solder resist)層
112を敷設する必要があり、基板11の製造原価の増
加と製造工程の複雑化をもたらすと共に、ソルダマスク
層112は、吸湿性発生の原因になるので、吸湿性発生
を有効に防止するために基板11の製造コストをさらに
増加させることとなる。
効に全体の厚さを低減して薄型化の目的を達成すること
ができるが、基板11上の電極111が大気に露出する
ことを避けるため、前記基板11の底面上の電極111
を完全に被覆するソルダレジスト(solder resist)層
112を敷設する必要があり、基板11の製造原価の増
加と製造工程の複雑化をもたらすと共に、ソルダマスク
層112は、吸湿性発生の原因になるので、吸湿性発生
を有効に防止するために基板11の製造コストをさらに
増加させることとなる。
【0006】なお、前記半導体装置1の薄型化により、
周知の表面実装技術(surface mounting technology)
等を用いてプリント基板等の外部装置に実装する場合、
加熱実装作業において発生する高温が半導体装置1の熱
膨張係数の異なる基板11と上部封止膠体15とに作用
して熱応力が発生して、半導体装置1に歪みを起こし、
ひいては半導体チップ10と基板11間の剥離現象及び
基板11自体の膜層剥離が発生したり、半導体装置1と
外部装置との電気接続部に不良を発生することがある。
前記歪みの発生率を低減するために基板11の厚さを増
やすことで熱応力に対抗することも考えられるが、これ
また基板11の原価増加と共に、半導体装置1全体の厚
さが増加になる。なお、封止作業完了後の半導体装置1
の半田ボール14の底部が球面形状であるので、検査工
程において、テストプローブの複数のコンタクト先端を
全ての半田ボール14に完全に接触させることが難し
く、テストプローブの接触不良による試験誤差を生じ
る。また、この半導体装置1の製造に高価な半田ボール
植付装置を用いて半田ボール14の植え付けを行うの
で、半田ボール14の植え付けのコストが全体の封止作
業原価の一要因となり、コスト低減のデメリットにな
る。且つ、半田ボール14を基板11上に植え付けた後
の各半田ボールの表面の頂点を同一平面におさまるよう
に確保するのが難しくなり、半導体装置1と外部装置間
の電気接続を確保することができなくなる。
周知の表面実装技術(surface mounting technology)
等を用いてプリント基板等の外部装置に実装する場合、
加熱実装作業において発生する高温が半導体装置1の熱
膨張係数の異なる基板11と上部封止膠体15とに作用
して熱応力が発生して、半導体装置1に歪みを起こし、
ひいては半導体チップ10と基板11間の剥離現象及び
基板11自体の膜層剥離が発生したり、半導体装置1と
外部装置との電気接続部に不良を発生することがある。
前記歪みの発生率を低減するために基板11の厚さを増
やすことで熱応力に対抗することも考えられるが、これ
また基板11の原価増加と共に、半導体装置1全体の厚
さが増加になる。なお、封止作業完了後の半導体装置1
の半田ボール14の底部が球面形状であるので、検査工
程において、テストプローブの複数のコンタクト先端を
全ての半田ボール14に完全に接触させることが難し
く、テストプローブの接触不良による試験誤差を生じ
る。また、この半導体装置1の製造に高価な半田ボール
植付装置を用いて半田ボール14の植え付けを行うの
で、半田ボール14の植え付けのコストが全体の封止作
業原価の一要因となり、コスト低減のデメリットにな
る。且つ、半田ボール14を基板11上に植え付けた後
の各半田ボールの表面の頂点を同一平面におさまるよう
に確保するのが難しくなり、半導体装置1と外部装置間
の電気接続を確保することができなくなる。
【0007】
【発明が解決しようとする課題】本発明は前記の問題を
解決するためになされたものであって、その目的は、全
体の厚さを有効に低減しうる薄型半導体装置及びその製
造方法を提供することである。
解決するためになされたものであって、その目的は、全
体の厚さを有効に低減しうる薄型半導体装置及びその製
造方法を提供することである。
【0008】また、基板厚さを薄型化することよって、
材料原価の低減が可能な薄型半導体装置及びその製造方
法を提供することである。
材料原価の低減が可能な薄型半導体装置及びその製造方
法を提供することである。
【0009】また、基板にソルダマスク層を敷設する必
要のない基板を提供することによって、基板コストの低
減を可能とした薄型半導体装置及びその製造方法を提供
することである。
要のない基板を提供することによって、基板コストの低
減を可能とした薄型半導体装置及びその製造方法を提供
することである。
【0010】また、高温環境において基板及びその他の
部材に熱による歪みを起こすことのない基板を提供する
ことにより、半導体チップと基板間の剥離現象及び基板
自体の膜層間に生じる層間剥離が回避できる薄型半導体
装置及びその製造方法を提供することである。
部材に熱による歪みを起こすことのない基板を提供する
ことにより、半導体チップと基板間の剥離現象及び基板
自体の膜層間に生じる層間剥離が回避できる薄型半導体
装置及びその製造方法を提供することである。
【0011】また、テスト精度の向上を可能とした薄型
半導体装置及びその製造方法を提供することである。
半導体装置及びその製造方法を提供することである。
【0012】また、半田ボール植え付け後の各半田ボー
ルの表面の頂点が同一平面にあって、不均一のない薄型
半導体装置及びその製造方法を提供することである。
ルの表面の頂点が同一平面にあって、不均一のない薄型
半導体装置及びその製造方法を提供することである。
【0013】
【課題を解決するための手段】本発明の前記目的に基づ
いて提供される薄型半導体装置は、少なくとも一開孔部
を有し、ベース層及び複数のコンダクチブトレースで構
成される基板と、アクチブサフェース及び前記アクチブ
サフェースに対向した非アクチブサフェースを具え、前
記アクチブサフェースを前記基板の前記ベース層に粘着
した半導体チップと、前記開孔部を介して前記半導体チ
ップ基板のコンダクチブトレースの接続に用いる第1の
導電素子と、各コンダクチブトレースの終端部に設け
て、前記半導体チップが外部との電気接続に供しうる第
2の導電素子と、前記基板のベース層に形成して前記半
導体チップを被覆する第1膠体部と、前記基板のコンダ
クチブトレース上に形成して前記コンダクチブトレース
と第1の導電素子及び開孔部を完全に被覆する第2膠体
部とを具え、且つ、前記第2の導電素子底端を前記第2
膠体部底面から露出させると共に、前記第2の導電素子
の底端と第2膠体部底面とを同一平面に位置させたこと
を特徴とする。
いて提供される薄型半導体装置は、少なくとも一開孔部
を有し、ベース層及び複数のコンダクチブトレースで構
成される基板と、アクチブサフェース及び前記アクチブ
サフェースに対向した非アクチブサフェースを具え、前
記アクチブサフェースを前記基板の前記ベース層に粘着
した半導体チップと、前記開孔部を介して前記半導体チ
ップ基板のコンダクチブトレースの接続に用いる第1の
導電素子と、各コンダクチブトレースの終端部に設け
て、前記半導体チップが外部との電気接続に供しうる第
2の導電素子と、前記基板のベース層に形成して前記半
導体チップを被覆する第1膠体部と、前記基板のコンダ
クチブトレース上に形成して前記コンダクチブトレース
と第1の導電素子及び開孔部を完全に被覆する第2膠体
部とを具え、且つ、前記第2の導電素子底端を前記第2
膠体部底面から露出させると共に、前記第2の導電素子
の底端と第2膠体部底面とを同一平面に位置させたこと
を特徴とする。
【0014】前記第2の導電部材は、錫(Sn)を材料
として製造された半田ボールまたは銅(Cu)、アルミ
ニウム(A1)、銅合金、アルミ合金、或いは錫・鉛合
金などを用いて作られた突起物(1ump)であること
を特徴とし、前記第2の導電部材が半田ボールの形態で
ある場合は、基板の接続電極上に従来周知のボール植付
装置を用いて植え付け、突起形態の場合は、前記基板の
接続電極上に一般のプリント塗着法或いはメッキ方式で
設けられる。
として製造された半田ボールまたは銅(Cu)、アルミ
ニウム(A1)、銅合金、アルミ合金、或いは錫・鉛合
金などを用いて作られた突起物(1ump)であること
を特徴とし、前記第2の導電部材が半田ボールの形態で
ある場合は、基板の接続電極上に従来周知のボール植付
装置を用いて植え付け、突起形態の場合は、前記基板の
接続電極上に一般のプリント塗着法或いはメッキ方式で
設けられる。
【0015】前記半導体チップを第1封止体で完全に被
覆または半導体チップの非作用面を前記第1封止体の表
面に露出させ、半導体装置の放熱をよくするために放熱
片を半導体チップの非作用面に設けてもよい。なお、放
熱片を設けたことによる半導体装置の厚さが増大するこ
とを避けるため、導熱性金属材料で作られた放熱片を基
板のベース層上に接着し、半導体チップを前記放熱片上
に開設された開孔部内に収容することで、放熱片の組込
みは、半導体装置全体の厚さが増大することは回避され
る。
覆または半導体チップの非作用面を前記第1封止体の表
面に露出させ、半導体装置の放熱をよくするために放熱
片を半導体チップの非作用面に設けてもよい。なお、放
熱片を設けたことによる半導体装置の厚さが増大するこ
とを避けるため、導熱性金属材料で作られた放熱片を基
板のベース層上に接着し、半導体チップを前記放熱片上
に開設された開孔部内に収容することで、放熱片の組込
みは、半導体装置全体の厚さが増大することは回避され
る。
【0016】なお、前記基板に開孔部を設け、セントラ
ルパッド式(central pad type)の半導体チップを適用
する場合は、半導体チップのボンディングパッドを基板
開孔部に露出させ、第1の導電部材であるAu線を前記
開孔部に通してワイヤボンディングを行う。また、基板
上に対向する一対の平行開孔部を設けて、両サイドパッ
ド式(double-side pad type)の半導体チップを適用
し、半導体チップの両サイド部に形成されたボンディン
グパッド基板のそれぞれに対応する開孔部に露出させて
ワイヤボンディングを行うこともできる。なお、基板に
四つの矩形列配置の開孔部を開設して、周辺パッド式
(peripheral pad type)半導体チップを適用し、半導
体チップ上の各周辺のボンディングパッドを基板の対応
する開孔部に露出させて、ワイヤボンディングを行うこ
ともできる。
ルパッド式(central pad type)の半導体チップを適用
する場合は、半導体チップのボンディングパッドを基板
開孔部に露出させ、第1の導電部材であるAu線を前記
開孔部に通してワイヤボンディングを行う。また、基板
上に対向する一対の平行開孔部を設けて、両サイドパッ
ド式(double-side pad type)の半導体チップを適用
し、半導体チップの両サイド部に形成されたボンディン
グパッド基板のそれぞれに対応する開孔部に露出させて
ワイヤボンディングを行うこともできる。なお、基板に
四つの矩形列配置の開孔部を開設して、周辺パッド式
(peripheral pad type)半導体チップを適用し、半導
体チップ上の各周辺のボンディングパッドを基板の対応
する開孔部に露出させて、ワイヤボンディングを行うこ
ともできる。
【0017】
【発明の実施の形態】(実施形態1)図1は、本発明の
実施形態1における薄型半導体装置の断面図である。図
1に示すように、実施形態1の半導体装置2は、半導体
チップ20と、前記半導体チップ20をボンディングす
るための基板21と、前記半導体チップ20と基板21
との接続に用いるボンディングワイヤであるAu線22
と、前記基板21の上方に形成する上封止部23と、前
記基板21の下側に植え付けられたアレイ状配列の複数
の半田ボール24と、及び前記基板21の下方に形成す
る下封止部25を含む。
実施形態1における薄型半導体装置の断面図である。図
1に示すように、実施形態1の半導体装置2は、半導体
チップ20と、前記半導体チップ20をボンディングす
るための基板21と、前記半導体チップ20と基板21
との接続に用いるボンディングワイヤであるAu線22
と、前記基板21の上方に形成する上封止部23と、前
記基板21の下側に植え付けられたアレイ状配列の複数
の半田ボール24と、及び前記基板21の下方に形成す
る下封止部25を含む。
【0018】前記半導体チップ20は、電子回路やトラ
ンジスタが形成された作用面(主面)200と前記作用
面200に対向する非作用面(背面)201を具え、前
記作用面200の中央の位置に、並列する2列平行の複
数のソルダパッド(ボンディングパッド)202が設け
られる。前記半導体チップ20は、その作用面200を
下向きにはポリイミドテープ等の周知の接着用媒体を介
して前記基板21上の所定位置に接着される。なお、後
続工程の温度循環における半導体チップ20と基板21
との間に発生する接着面の熱応力を少なくするためにサ
ーモプラスチックまたはサーモエラスチック樹脂材の接
着剤或いはテープ等を使用する。
ンジスタが形成された作用面(主面)200と前記作用
面200に対向する非作用面(背面)201を具え、前
記作用面200の中央の位置に、並列する2列平行の複
数のソルダパッド(ボンディングパッド)202が設け
られる。前記半導体チップ20は、その作用面200を
下向きにはポリイミドテープ等の周知の接着用媒体を介
して前記基板21上の所定位置に接着される。なお、後
続工程の温度循環における半導体チップ20と基板21
との間に発生する接着面の熱応力を少なくするためにサ
ーモプラスチックまたはサーモエラスチック樹脂材の接
着剤或いはテープ等を使用する。
【0019】前記基板21は、ベース体210と、前記
ベース体210底面上の複数の接続電極層211とで構
成され、前記ベース体210はエポキシ樹脂、ポリイミ
ド樹脂、bismaleimidetriaxine 樹脂、FR4樹脂、ガ
ラスエポキシ樹脂、セラミック材、或いは耐高温紙材等
の材料で作成され、前記半導体チップ20を接着剤また
は接着テープ等で前記ベース体210上に接着する。通
常の前記接続電極層211は銅箔で形成され、各接続電
極層211の終端部にソルダボール24を植え付けるた
めのソルダパッド211aを設け、先端部にはボンディ
ングワイヤであるAu線22を溶接するためのソルダパ
ッド211bを形成する。前記基板21の前記接続電極
層211は、後述する工程でAu線をソルダパッド21
1bと半導体チップ20のソルダパッド202間にワイ
ヤボンディングを行った後に下封止部25によって完全
に被覆されて外部とは気密に隔離されるので、基板21
の底面上にソルダレジスト層を敷設する必要もない。よ
って、基板21の製造コストを低減することができる。
さらに、前記基板21の上面及び底面にそれぞれの上封
止部23と下封止部25を形成し、前記上封止部23と
下封止部25の間に基板21が挟持される。前記上封止
部23と下封止部25は上下に対向した関係で設置され
るので、後続の封止工程における温度循環に発生する熱
応力を大幅に低減させる。
ベース体210底面上の複数の接続電極層211とで構
成され、前記ベース体210はエポキシ樹脂、ポリイミ
ド樹脂、bismaleimidetriaxine 樹脂、FR4樹脂、ガ
ラスエポキシ樹脂、セラミック材、或いは耐高温紙材等
の材料で作成され、前記半導体チップ20を接着剤また
は接着テープ等で前記ベース体210上に接着する。通
常の前記接続電極層211は銅箔で形成され、各接続電
極層211の終端部にソルダボール24を植え付けるた
めのソルダパッド211aを設け、先端部にはボンディ
ングワイヤであるAu線22を溶接するためのソルダパ
ッド211bを形成する。前記基板21の前記接続電極
層211は、後述する工程でAu線をソルダパッド21
1bと半導体チップ20のソルダパッド202間にワイ
ヤボンディングを行った後に下封止部25によって完全
に被覆されて外部とは気密に隔離されるので、基板21
の底面上にソルダレジスト層を敷設する必要もない。よ
って、基板21の製造コストを低減することができる。
さらに、前記基板21の上面及び底面にそれぞれの上封
止部23と下封止部25を形成し、前記上封止部23と
下封止部25の間に基板21が挟持される。前記上封止
部23と下封止部25は上下に対向した関係で設置され
るので、後続の封止工程における温度循環に発生する熱
応力を大幅に低減させる。
【0020】従って、封止後の製品に歪みが発生するこ
とを効果的に防ぐことが可能であると共に、基板21と
半導体チップ20間に剥離が発生することも効果的に回
避し、製品の歩留まりが向上する。なお、基板21を上
封止部23と下封止部25の間に挟持した構造は、基板
21の歪みを避けるためと製品の機械強度の増強のため
に基板21の厚さを増やす必要もない。従って、前記基
板21は、従来の厚さよりも薄くなる故、基板21の製
造原価の削減が可能であると共に、製品全体の厚さがさ
らに薄くなる。
とを効果的に防ぐことが可能であると共に、基板21と
半導体チップ20間に剥離が発生することも効果的に回
避し、製品の歩留まりが向上する。なお、基板21を上
封止部23と下封止部25の間に挟持した構造は、基板
21の歪みを避けるためと製品の機械強度の増強のため
に基板21の厚さを増やす必要もない。従って、前記基
板21は、従来の厚さよりも薄くなる故、基板21の製
造原価の削減が可能であると共に、製品全体の厚さがさ
らに薄くなる。
【0021】前記基板21は、その中央位置に開孔部2
12を設け、前記半導体チップ20を前記基板21のベ
ース体210上にボンディングした後、前記半導体チッ
プ20の作用面200上のソルダパッドボンディングパ
ッド202を前記開孔部212に露出させて、ボンディ
ングワイヤであるAu線22を前記開孔部212を通し
て前記半導体チップ20のソルダパッド202及び基板
21の接続電極層211のソルダパッド211b間との
ワイヤボンディングを行って、前記半導体チップ20と
基板21の接続電極層211の電気接続を行う。
12を設け、前記半導体チップ20を前記基板21のベ
ース体210上にボンディングした後、前記半導体チッ
プ20の作用面200上のソルダパッドボンディングパ
ッド202を前記開孔部212に露出させて、ボンディ
ングワイヤであるAu線22を前記開孔部212を通し
て前記半導体チップ20のソルダパッド202及び基板
21の接続電極層211のソルダパッド211b間との
ワイヤボンディングを行って、前記半導体チップ20と
基板21の接続電極層211の電気接続を行う。
【0022】前記上封止部23及び下封止部25は、エ
ポキシ樹脂等の封止材で形成され、前記下封止部25を
基板21の底面上に形成した後、前記接続電極層211
とボンデイングワイヤであるAu線22及び開孔部21
2を完全に被覆し、前記接続電極層211とAu線22
及び半導体チップ20の作用面200を外部と気密隔離
する。下封止部25は、図2に示すように、ソルダボー
ル24の底面端240を前記下封止部25の底面250
に露出させ、ソルダボール24の底面端240と前記下
封止部25の底面250を同一の平面上に位置させる。
この設計構想は、ソルダボール24の底面端、即ち表面
240を平面にして、各ソルダボール24の表面240
が同一平面にあるようにして、半導体装置とプリント基
板の外部接続時の作業品質を保持するようにする。この
場合、各ソルダボール24の表面240が従来の球面で
なく、平面状である故、検査工程において、テストプロ
ーブの複数のコンタクト先端が全てのソルダボール24
の表面240と接触しやすくなるので、接触不良による
試験誤差がなくなる。なお、前記下封止部25はソルダ
ボール24を被覆し、両者を一体に形成する故、研磨ま
たはその他の方法で本発明の半導体装置の底面を処理す
ることが可能であり、下封止部25の底面250及びソ
ルダボール24の表面240は同一平面を形成すると共
に、下封止部25の厚さをAu線22のワイヤループ頂
点220が前記下封止部25から露出しない程度まで薄
くすることが可能である。即ち、ソルダボール24の表
面240をAu線22のワイヤループ頂点220に対し
て、基板21の底面よりの寸法をやや大きくすること
で、本発明の半導体装置全体の厚さを周知のBGA半導
体装置の厚さよりも薄くして、薄型化の目的を達成する
ことができる。なお、前記ソルダボール24は、アレイ
状に接続電極層211に植え付けられるので、前記半導
体チップ20に充分なI/O接続端子を供給する。
ポキシ樹脂等の封止材で形成され、前記下封止部25を
基板21の底面上に形成した後、前記接続電極層211
とボンデイングワイヤであるAu線22及び開孔部21
2を完全に被覆し、前記接続電極層211とAu線22
及び半導体チップ20の作用面200を外部と気密隔離
する。下封止部25は、図2に示すように、ソルダボー
ル24の底面端240を前記下封止部25の底面250
に露出させ、ソルダボール24の底面端240と前記下
封止部25の底面250を同一の平面上に位置させる。
この設計構想は、ソルダボール24の底面端、即ち表面
240を平面にして、各ソルダボール24の表面240
が同一平面にあるようにして、半導体装置とプリント基
板の外部接続時の作業品質を保持するようにする。この
場合、各ソルダボール24の表面240が従来の球面で
なく、平面状である故、検査工程において、テストプロ
ーブの複数のコンタクト先端が全てのソルダボール24
の表面240と接触しやすくなるので、接触不良による
試験誤差がなくなる。なお、前記下封止部25はソルダ
ボール24を被覆し、両者を一体に形成する故、研磨ま
たはその他の方法で本発明の半導体装置の底面を処理す
ることが可能であり、下封止部25の底面250及びソ
ルダボール24の表面240は同一平面を形成すると共
に、下封止部25の厚さをAu線22のワイヤループ頂
点220が前記下封止部25から露出しない程度まで薄
くすることが可能である。即ち、ソルダボール24の表
面240をAu線22のワイヤループ頂点220に対し
て、基板21の底面よりの寸法をやや大きくすること
で、本発明の半導体装置全体の厚さを周知のBGA半導
体装置の厚さよりも薄くして、薄型化の目的を達成する
ことができる。なお、前記ソルダボール24は、アレイ
状に接続電極層211に植え付けられるので、前記半導
体チップ20に充分なI/O接続端子を供給する。
【0023】図3A乃至図3Hは、本発明の実施形態1
における薄型半導体装置の製造工程を示す図面である。
における薄型半導体装置の製造工程を示す図面である。
【0024】図3Aに示すように、まず、ベース体21
0及び複数の接続電極を含む接続電極層211と開孔部
212を具える基盤21を準備し、図3Bに示すよう
に、半導体チップ20の電子回路や電子部材を有する作
用面200を下向きにポリイミドテープ等で前記基板2
1上の所定位置に接着する。この時、前記半導体テップ
20上のソルダパッド(ボンディングパッド)202を
前記基板21の開孔部212内に露出させる。
0及び複数の接続電極を含む接続電極層211と開孔部
212を具える基盤21を準備し、図3Bに示すよう
に、半導体チップ20の電子回路や電子部材を有する作
用面200を下向きにポリイミドテープ等で前記基板2
1上の所定位置に接着する。この時、前記半導体テップ
20上のソルダパッド(ボンディングパッド)202を
前記基板21の開孔部212内に露出させる。
【0025】なお、図3Cで示すように、前記基板21
の開孔部212にAu線22を通して、ワイヤボンディ
ング作業を行い、前記ソルダパッド202及び接続電極
層211のソルダパッド211b上に接続して前記半導
体チップ20と接続電極層を電気的に接続する。
の開孔部212にAu線22を通して、ワイヤボンディ
ング作業を行い、前記ソルダパッド202及び接続電極
層211のソルダパッド211b上に接続して前記半導
体チップ20と接続電極層を電気的に接続する。
【0026】次に、図3Dに示すように、ワイヤボンデ
ィング作業完了後にグローブトップ(glob top)方式で
封止用樹脂25aを前記開孔部212内にAu線22が
完全に被覆されるまで充填する。
ィング作業完了後にグローブトップ(glob top)方式で
封止用樹脂25aを前記開孔部212内にAu線22が
完全に被覆されるまで充填する。
【0027】図3Eでは、図3Dにおいて完成された構
成体を封止金具(encapsulating mold)内に配置してト
ランスファモールディングを行い、溶融状の封止樹脂を
基板21の上面に成型することにより前記半導体チップ
20を被覆した前記上封止部23を形成する。しかし、
前記トランスファモールドの代わりに、周知の射出成型
或いは注入成型にて前記上封止部23を形成することも
可能である。
成体を封止金具(encapsulating mold)内に配置してト
ランスファモールディングを行い、溶融状の封止樹脂を
基板21の上面に成型することにより前記半導体チップ
20を被覆した前記上封止部23を形成する。しかし、
前記トランスファモールドの代わりに、周知の射出成型
或いは注入成型にて前記上封止部23を形成することも
可能である。
【0028】図3Fに示す前記上封止部23形成後の前
記基板21における接続電極層211のソルダパッド2
11aにソルダボール24を植え付ける作業は、周知の
作業であるので、説明を省略する。
記基板21における接続電極層211のソルダパッド2
11aにソルダボール24を植え付ける作業は、周知の
作業であるので、説明を省略する。
【0029】図3Gは、ソルダボール24の植付作業完
了後の半製品にトランスファモールドで基板21の底面
に下封止部25を形成して、完全に前記接続電極層21
1及びAu線22を前記ソルダボール24と共に被覆す
る。なお、下封止部25は、トランスファモールドの代
わりに、印刷法または塗布法などの方法によって形成す
ることができる。
了後の半製品にトランスファモールドで基板21の底面
に下封止部25を形成して、完全に前記接続電極層21
1及びAu線22を前記ソルダボール24と共に被覆す
る。なお、下封止部25は、トランスファモールドの代
わりに、印刷法または塗布法などの方法によって形成す
ることができる。
【0030】最後の図3Hにおいて、従来の研磨機Pを
用いて前記下封止部25の表面から基板21の底面まで
の寸法、即ち、前記下封止部25の厚さ及びソルダボー
ル24の高さが所定値になるまで、前記下封止部25の
表面を研磨することによって前記ソルダボール24の底
面240を平面状にすると共に、各ソルダボール24の
表面を下封止部25の底面250と同一平面になるよう
にする。なお、前記封止部25の厚さは、前記Au線2
2が露出しないように被覆するので、封止工程を完成し
た半導体装置2の全体の厚さは従来のものより薄くな
る。
用いて前記下封止部25の表面から基板21の底面まで
の寸法、即ち、前記下封止部25の厚さ及びソルダボー
ル24の高さが所定値になるまで、前記下封止部25の
表面を研磨することによって前記ソルダボール24の底
面240を平面状にすると共に、各ソルダボール24の
表面を下封止部25の底面250と同一平面になるよう
にする。なお、前記封止部25の厚さは、前記Au線2
2が露出しないように被覆するので、封止工程を完成し
た半導体装置2の全体の厚さは従来のものより薄くな
る。
【0031】また、図3DにおけるAu線22の封止樹
脂25aによる被覆ステップを省略して、図3CのAu
線22のワイヤボンティング後に、直接、図3Eのトラ
ンスファモールドステップへ移行することも可能であ
る。この場合は、本発明の半導体装置の製造工程の簡略
化になる。
脂25aによる被覆ステップを省略して、図3CのAu
線22のワイヤボンティング後に、直接、図3Eのトラ
ンスファモールドステップへ移行することも可能であ
る。この場合は、本発明の半導体装置の製造工程の簡略
化になる。
【0032】図4A及び図4Bは、本発明の実施形態1
における薄型半導体装置の他の封止工程を説明するため
の図面である。前記封止工程におけるソルダボール植付
作業以前のステップは、図3A〜図3Eに示すステップ
と同一であるので、その説明を省略し、図示も省略し、
封止部23を形成後のステップから説明する。なお、前
記図3A〜図3Eの封止工程に示される部材と同一部材
には同一符号を付与する。
における薄型半導体装置の他の封止工程を説明するため
の図面である。前記封止工程におけるソルダボール植付
作業以前のステップは、図3A〜図3Eに示すステップ
と同一であるので、その説明を省略し、図示も省略し、
封止部23を形成後のステップから説明する。なお、前
記図3A〜図3Eの封止工程に示される部材と同一部材
には同一符号を付与する。
【0033】図4Aは、基板21の上方に上封止部23
を形成した後、スクリーン印刷技術で接続電極層211
のソルダパッド211aの上に錫/鉛合金の突起物2
4′を形成する。前記突起物24′はソルダパッド21
1aの表面に、印刷(またはメッキ)方式で形成され、
突起物24′形成後の高さをAu線22のワイヤループ
頂点220の高さよりやや高くし、前記突起物24′形
成後の表面240′を平面にする。前記突起物24′
は、印刷またはメッキで形成されるため、高価なボール
植付装置が不必要となり、ソルダボール24を前記突起
物24′に代えることにより、大幅に製造原価の低減が
可能となる。
を形成した後、スクリーン印刷技術で接続電極層211
のソルダパッド211aの上に錫/鉛合金の突起物2
4′を形成する。前記突起物24′はソルダパッド21
1aの表面に、印刷(またはメッキ)方式で形成され、
突起物24′形成後の高さをAu線22のワイヤループ
頂点220の高さよりやや高くし、前記突起物24′形
成後の表面240′を平面にする。前記突起物24′
は、印刷またはメッキで形成されるため、高価なボール
植付装置が不必要となり、ソルダボール24を前記突起
物24′に代えることにより、大幅に製造原価の低減が
可能となる。
【0034】図4Bは、突起物24′形成後にトランス
ファモールドで前記接続電極層211と、Au線22及
び開孔部212を完全に被覆する下封止部25を形成
し、前記下封止部25と各突起物24′を一体に結合し
て前記突起物24′の表面240′を下封止部25の底
面250外に露出させ、前記突起物24′の表面24
0′と下封止部25の表面250を同一の平面になるよ
うにするとともに、前記突起物24′の高さを、Au線
22のワイヤループ頂点220の高さよりやや高くなる
ように設定する。従って、前記下封止部25の厚さは、
Au線22が露出しないように前記Au線22を被覆す
る程度の厚さになり、成形後の研磨による厚さの調整が
不要となり、封止完成後の半導体装置2の全体厚さは、
周知のBGA型半導体装置1の厚さよりも薄くなる。
ファモールドで前記接続電極層211と、Au線22及
び開孔部212を完全に被覆する下封止部25を形成
し、前記下封止部25と各突起物24′を一体に結合し
て前記突起物24′の表面240′を下封止部25の底
面250外に露出させ、前記突起物24′の表面24
0′と下封止部25の表面250を同一の平面になるよ
うにするとともに、前記突起物24′の高さを、Au線
22のワイヤループ頂点220の高さよりやや高くなる
ように設定する。従って、前記下封止部25の厚さは、
Au線22が露出しないように前記Au線22を被覆す
る程度の厚さになり、成形後の研磨による厚さの調整が
不要となり、封止完成後の半導体装置2の全体厚さは、
周知のBGA型半導体装置1の厚さよりも薄くなる。
【0035】(実施形態2)図5は、本発明の実施形態
2における薄型半導体装置の断面図である。実施形態2
における半導体装置3の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、半導体チップ30の
非作用面301が前記上封止部33の上面330に露出
するように、実施形態2では、上封止部33を基板31
の上方に形成する。この露出構成は、半導体チップ30
に発生する熱を直接非作用面301から大気中に放熱し
て放熱効果をよくすると共に、上封止部33は半導体チ
ップ30の非作用面301を被覆しないため、半導体装
置3の全体の厚さをさらに実施形態1に掲示する半導体
装置3よりも薄くする。また、露出する前記非作用面3
01上に放熱片36(図5中、点線部分)を連結して放
熱効果をさらに向上させることもできる。
2における薄型半導体装置の断面図である。実施形態2
における半導体装置3の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、半導体チップ30の
非作用面301が前記上封止部33の上面330に露出
するように、実施形態2では、上封止部33を基板31
の上方に形成する。この露出構成は、半導体チップ30
に発生する熱を直接非作用面301から大気中に放熱し
て放熱効果をよくすると共に、上封止部33は半導体チ
ップ30の非作用面301を被覆しないため、半導体装
置3の全体の厚さをさらに実施形態1に掲示する半導体
装置3よりも薄くする。また、露出する前記非作用面3
01上に放熱片36(図5中、点線部分)を連結して放
熱効果をさらに向上させることもできる。
【0036】(実施形態3)図6は、本発明の実施形態
3における薄型半導体装置の断面図である。実施形態3
における半導体装置4の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、半導体チップ40の
非作用面401上に放熱片46を設け、前記放熱片46
の上端面460が上封止部43の上面430から露出す
るように前記上封止部43を基板41上方に形成する。
こうして前記半導体チップ40に発生する熱を前記放熱
片46を介して大気中に放熱させる。また、前記放熱片
46を上封止部43で完全に被覆することも可能であ
る。
3における薄型半導体装置の断面図である。実施形態3
における半導体装置4の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、半導体チップ40の
非作用面401上に放熱片46を設け、前記放熱片46
の上端面460が上封止部43の上面430から露出す
るように前記上封止部43を基板41上方に形成する。
こうして前記半導体チップ40に発生する熱を前記放熱
片46を介して大気中に放熱させる。また、前記放熱片
46を上封止部43で完全に被覆することも可能であ
る。
【0037】(実施形態4)図7は、本発明の実施形態
4における薄型半導体装置の断面図である。実施形態4
における半導体装置5の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、基板51のベース体
510上に放熱片56を結合したことである。前記放熱
片56に開孔部560を具え、半導体チップ50を前記
開孔部560に収納させた状態で基板51のベース体5
10上に接着する。これにより、前記放熱片56と基板
51の結合体を封止して完成させた半導体装置5の全体
厚さは実施形態1に述べるものと同一になり、厚さの増
加がない。
4における薄型半導体装置の断面図である。実施形態4
における半導体装置5の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、基板51のベース体
510上に放熱片56を結合したことである。前記放熱
片56に開孔部560を具え、半導体チップ50を前記
開孔部560に収納させた状態で基板51のベース体5
10上に接着する。これにより、前記放熱片56と基板
51の結合体を封止して完成させた半導体装置5の全体
厚さは実施形態1に述べるものと同一になり、厚さの増
加がない。
【0038】(実施形態5)図8は、本発明の実施形態
5における薄型半導体装置の断面図である。実施形態5
における半導体装置6の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、半導体チップ60は
作用面の両縁部寄りの部位にソルダパッド602を形成
し(ボンディングパッド602、これを両サイドパッド
型と称する。)、前記半導体チップ60のソルダパッド
602に対応して、基板61に互いに平行する開孔部6
12を設け、前記半導体チップ60を前記基板61のベ
ース体610上に結合するときに、各ソルダパッド60
2を基板61の開孔部612内に露出させ、Au線62
をそれぞれの開孔部612通して半導体チップ60と作
用面の接続電極層611とをワイヤボンディグして電気
接続する。前記半導体チップ60の非作用面は、上封止
部63上面に露出させる。この構成は、図5に示すもの
から容易に推測しうる故、図示しない。前記半導体装置
6は図9に示すように、その封止完成後の各突起物64
の表面640をアレイ状に下封止部65の表面650に
露出させる。
5における薄型半導体装置の断面図である。実施形態5
における半導体装置6の構成は、前記実施形態1とほぼ
同一であり、両者の違うところは、半導体チップ60は
作用面の両縁部寄りの部位にソルダパッド602を形成
し(ボンディングパッド602、これを両サイドパッド
型と称する。)、前記半導体チップ60のソルダパッド
602に対応して、基板61に互いに平行する開孔部6
12を設け、前記半導体チップ60を前記基板61のベ
ース体610上に結合するときに、各ソルダパッド60
2を基板61の開孔部612内に露出させ、Au線62
をそれぞれの開孔部612通して半導体チップ60と作
用面の接続電極層611とをワイヤボンディグして電気
接続する。前記半導体チップ60の非作用面は、上封止
部63上面に露出させる。この構成は、図5に示すもの
から容易に推測しうる故、図示しない。前記半導体装置
6は図9に示すように、その封止完成後の各突起物64
の表面640をアレイ状に下封止部65の表面650に
露出させる。
【0039】(実施形態6)図10は、本発明の実施形
態6における薄型半導体装置の断面図である。実施形態
6における半導体装置7の構成は、前記実施形態1とほ
ぼ同一であり、両者の違うところは、半導体チップ70
の作用面の周縁寄りの部位に移動のソルダパッド702
を形成(周辺パッド方式と称する)し、前記周辺パッド
方式のソルダパッド702に対応して、基板71に四つ
の矩形状に配置された開孔部712を設け、各ソルダパ
ッド702の基板71の対応する開孔部712に露出さ
せて半導体チップ70を基板71のベース体710上に
接着し、Au線72をそれぞれの対応する開孔部712
に通して半導体チップ70と基板71の接続電極層71
1とをワイボンディング電気接続し、前記半導体チップ
70の非作用面を前記上膠体部73の上方に露出させ、
露出した非作用面に放熱片を設けて放熱効果を向上させ
る。この構成は、図5に示すものから容易に推測しうる
故、説明を省略する。前記半導体装置7は図11に示す
ように、その封止完成後の各突起物74の表面端740
をアレイ状に下封止部75の表面750に露出させる。
態6における薄型半導体装置の断面図である。実施形態
6における半導体装置7の構成は、前記実施形態1とほ
ぼ同一であり、両者の違うところは、半導体チップ70
の作用面の周縁寄りの部位に移動のソルダパッド702
を形成(周辺パッド方式と称する)し、前記周辺パッド
方式のソルダパッド702に対応して、基板71に四つ
の矩形状に配置された開孔部712を設け、各ソルダパ
ッド702の基板71の対応する開孔部712に露出さ
せて半導体チップ70を基板71のベース体710上に
接着し、Au線72をそれぞれの対応する開孔部712
に通して半導体チップ70と基板71の接続電極層71
1とをワイボンディング電気接続し、前記半導体チップ
70の非作用面を前記上膠体部73の上方に露出させ、
露出した非作用面に放熱片を設けて放熱効果を向上させ
る。この構成は、図5に示すものから容易に推測しうる
故、説明を省略する。前記半導体装置7は図11に示す
ように、その封止完成後の各突起物74の表面端740
をアレイ状に下封止部75の表面750に露出させる。
【0040】以上、本発明の好ましい実施形態について
説明したが、これらの実施形態は、本発明の範囲を限定
するものではない。従って、本発明に掲示される主旨に
基づいて完成しうる等価修飾及び変更等は、特許請求の
範囲内に包含することを主張する。
説明したが、これらの実施形態は、本発明の範囲を限定
するものではない。従って、本発明に掲示される主旨に
基づいて完成しうる等価修飾及び変更等は、特許請求の
範囲内に包含することを主張する。
【図1】本発明の実施形態1における薄型半導体装置の
断面図である。
断面図である。
【図2】本発明の実施形態1における薄型半導体装置の
上面図である。
上面図である。
【図3】図3A乃至図3Hは、本発明の実施形態1にお
ける薄型半導体装置の製造工程を示す図面である。
ける薄型半導体装置の製造工程を示す図面である。
【図4】図4Aおよび図4Bは、本発明の実施形態1に
おける薄型半導体装置の別の製造工程を示す図面であ
る。
おける薄型半導体装置の別の製造工程を示す図面であ
る。
【図5】本発明の実施形態2における薄型半導体装置の
断面図である。
断面図である。
【図6】本発明の実施形態3における薄型半導体装置の
断面図である。
断面図である。
【図7】本発明の実施形態4における薄型半導体装置の
断面図である。
断面図である。
【図8】本発明の実施形態5における薄型半導体装置の
断面図である。
断面図である。
【図9】本発明の実施形態5における薄型半導体装置の
上面図である。
上面図である。
【図10】本発明の実施形態6における薄型半導体装置
の断面図である。
の断面図である。
【図11】本発明の実施形態6における薄型半導体装置
の上面図である。
の上面図である。
【図12】従来の薄型半導体装置の断面図である。
1 半導体装置(従来) 10 半導体チップ 11 基板 110 開孔部 111 コン
ダクトブトレース 112 ソルダマスク層 12 Au線 120 ワイヤループ上端点 13 下膠体部 14 半田ボール 15 上膠体部 2 半導体装置(実施形態1) 20 半導体チップ 200 アクチブサフェース 201 非ア
クチブサフェース 202 ソルダパッド 21 基板 210 ベース層 211 コン
ダクチブトレース 211a ソルダパッド 211b ソル
ダパッド 212 開孔部 22 Au線 220 ワイヤループ上端点 23 上膠体部 24 ソルダボール 24′ 突起
物 240 底面 240′ 底端
面 25 下膠体部 250 底面 3 半導体装置(実施形態2) 30 半導体チップ 301 非コンダクチブサフェース 31 基板 33 上膠体部 330 上面 36 ラジエータ 4 半導体装置(実施形態3) 40 半導体チップ 401 非コンダクチブサフェース 41 基板 43 上膠体部 430 上面 46 ラジエータ 460 上端 5 半導体装置(実施形態4) 50 半導体チップ 51 基板 510 ベース層 53 上膠体部 56 ラジエータ 560 スロット 6 半導体装置(実施形態5) 60 半導体チップ 61 基板 610 ベース層 612 開孔
部 62 Au線 63 上膠体部 64 突起物 640 底端面 65 下膠体部 650 底面 7 半導体装置(実施形態6) 70 半導体チップ 702 ソルダパッド 71 基板 710 ベース層 711 コン
ダクチブトレース 712 開孔部 72 Au線 73 上膠体部 74 突起物 740 底端面 75 下膠体部 750 底面
ダクトブトレース 112 ソルダマスク層 12 Au線 120 ワイヤループ上端点 13 下膠体部 14 半田ボール 15 上膠体部 2 半導体装置(実施形態1) 20 半導体チップ 200 アクチブサフェース 201 非ア
クチブサフェース 202 ソルダパッド 21 基板 210 ベース層 211 コン
ダクチブトレース 211a ソルダパッド 211b ソル
ダパッド 212 開孔部 22 Au線 220 ワイヤループ上端点 23 上膠体部 24 ソルダボール 24′ 突起
物 240 底面 240′ 底端
面 25 下膠体部 250 底面 3 半導体装置(実施形態2) 30 半導体チップ 301 非コンダクチブサフェース 31 基板 33 上膠体部 330 上面 36 ラジエータ 4 半導体装置(実施形態3) 40 半導体チップ 401 非コンダクチブサフェース 41 基板 43 上膠体部 430 上面 46 ラジエータ 460 上端 5 半導体装置(実施形態4) 50 半導体チップ 51 基板 510 ベース層 53 上膠体部 56 ラジエータ 560 スロット 6 半導体装置(実施形態5) 60 半導体チップ 61 基板 610 ベース層 612 開孔
部 62 Au線 63 上膠体部 64 突起物 640 底端面 65 下膠体部 650 底面 7 半導体装置(実施形態6) 70 半導体チップ 702 ソルダパッド 71 基板 710 ベース層 711 コン
ダクチブトレース 712 開孔部 72 Au線 73 上膠体部 74 突起物 740 底端面 75 下膠体部 750 底面
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/31 (72)発明者 チュン−チェ ツァイ 台湾、タイペイ、シアンギュン ストリー ト、ナンバー 14、2 エフ. Fターム(参考) 4M109 AA01 BA03 CA21 DB03 5F061 AA01 BA03 CA21 CB13
Claims (8)
- 【請求項1】少なくとも一開孔部を有し、ベース体及び
前記ベース体の一面に複数の接続電極を含む接続電極層
を具えた基板と、 電子回路と電子部材を含む作用面及び前記作用面に対し
て反対側と非作用面を具え、前記作用面を前記基板の前
記ベース体の前記接続電極層の反対側の面上に接着した
半導体チップと、 前記開孔部を介して前記半導体チップと前記基板の前記
接続電極層とを接続する第1の導電部材と、 前記接続電極層に設けられ、前記半導体チップと外部と
の電気接続のための第2の導電部材と、 前記基板のベース体の前記接続電極層の反対側の面と、
前記半導体チップの少なくとも一部分を被覆する第1の
封止部、及び前記基板の接続電極層と第1の導電部材及
び開孔部を完全に被覆する第2封止部を具え、且つ、 前記第2の導電部材の表面を前記第2の封止部の表面か
ら露出させると共に、前記第2の導電部材の表面と第2
の封止部の表面とを同一表面に形成したことを特徴とす
る薄型半導体装置。 - 【請求項2】前記第1の導電部材がAu線であり、前記
第2の導電部材が半田ボールであることを特徴とする請
求項1に記載の薄型半導体装置。 - 【請求項3】前記第2の導電部材が突起物(1ump)
であることを特徴とする請求項1に記載の薄型半導体装
置。 - 【請求項4】前記突起物の材質は、銅(Cu)、アルミ
ニウム(A1)、銅合金、アルミ合金、及び錫・鉛合金
からなる群から選ばれる一つの材料からなることを特徴
とする請求項3に記載の薄型半導体装置。 - 【請求項5】前記半導体チップの非作用面の少なくとも
一部分を上封止部の上面から露出させたことを特徴とす
る請求項1に記載の薄型半導体装置。 - 【請求項6】前記半導体チップの非作用面の全部を前記
上封止部で被覆したことを特徴とする請求項1に記載の
薄型半導体装置。 - 【請求項7】前記半導体チップの非作用面に放熱片を設
けたことを特徴とする請求項1に記載の薄型半導体装
置。 - 【請求項8】薄型半導体装置の製造方法であって、少な
くとも一開孔部を有し、ベース体及び前記ベース体の一
面に複数の接続電極を含む接続電極層を形成する基盤を
準備するステップと、 電子回路と電子部材を含む作用面を有する半導体チップ
を前記基板のベース体の接続電極層を有する面とは反対
側の面の所定位置に接着するステップと、 前記開孔部を通して複数の第1導電部材を、前記半導体
チップと前基板の接続電極層に接続するステップと、 前記基板のベース体上の接続電極層を有する面とは反対
側の面に形成した第1封止部で少なくとも前記半導体チ
ップの一部を被覆するステップと、 前記基板の接続電極層上に複数の第2導電部材をアレイ
状に配列して形成するステップと、 前記基板の接続電極層のある面上に第2の封止部を形成
して前記接続電極層と第1の導電部材及び開孔部を完全
に被覆して、前記第2導電部材と前記第2封止部を一体
に合して、前記第2導電部材の表面を前記第2封止部の
表面から露出させるステップ、及び前記第2導電部材の
表面と第2封止部の表面とを同一平面にするステップを
具えたことを特徴とする薄型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000348369A JP2002164471A (ja) | 2000-11-15 | 2000-11-15 | 薄型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000348369A JP2002164471A (ja) | 2000-11-15 | 2000-11-15 | 薄型半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002164471A true JP2002164471A (ja) | 2002-06-07 |
Family
ID=18821967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000348369A Pending JP2002164471A (ja) | 2000-11-15 | 2000-11-15 | 薄型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002164471A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149981A (ja) * | 2005-11-28 | 2007-06-14 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
JP2018197843A (ja) * | 2017-05-22 | 2018-12-13 | 海華科技股▲分▼有限公司 | 携帯型電子装置、画像撮影モジュール及び載置ユニット |
-
2000
- 2000-11-15 JP JP2000348369A patent/JP2002164471A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149981A (ja) * | 2005-11-28 | 2007-06-14 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
JP2018197843A (ja) * | 2017-05-22 | 2018-12-13 | 海華科技股▲分▼有限公司 | 携帯型電子装置、画像撮影モジュール及び載置ユニット |
US10818814B2 (en) | 2017-05-22 | 2020-10-27 | Azurewave Technologies, Inc. | Portable electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
US5739588A (en) | Semiconductor device | |
WO2020024830A1 (zh) | 线路板组件、感光组件、摄像模组及感光组件制作方法 | |
US20070013038A1 (en) | Semiconductor package having pre-plated leads and method of manufacturing the same | |
US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
JP2003007917A (ja) | 回路装置の製造方法 | |
JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
JP2768315B2 (ja) | 半導体装置 | |
JP2002164471A (ja) | 薄型半導体装置及びその製造方法 | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JP3529507B2 (ja) | 半導体装置 | |
JPH10116936A (ja) | 半導体パッケージ | |
KR100533761B1 (ko) | 반도체패키지 | |
JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JPH08153826A (ja) | 半導体集積回路装置 | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
EP1205973A1 (en) | Low-profile semiconductor device and method for manufacturing the same | |
JPH11274360A (ja) | 半導体装置及びその製造方法 | |
JPH11163229A (ja) | 半導体装置およびその製造方法 | |
JPH09270435A (ja) | 半導体装置の製造方法 | |
JPH0955448A (ja) | 半導体装置の製造方法 | |
JP2002093828A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031107 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031217 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040220 |