JPH06252330A - 配線基板用リードフレーム - Google Patents
配線基板用リードフレームInfo
- Publication number
- JPH06252330A JPH06252330A JP5032888A JP3288893A JPH06252330A JP H06252330 A JPH06252330 A JP H06252330A JP 5032888 A JP5032888 A JP 5032888A JP 3288893 A JP3288893 A JP 3288893A JP H06252330 A JPH06252330 A JP H06252330A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- wiring board
- leads
- lead
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子等を搭載した配線基板を接続した
精度が高いリードフレームを得る。 【構成】 半導体素子等の電子回路素子を搭載する配線
基板を、リードフレームの構成部材と一体に形成した配
線基板支持用リードによって、支持して接続した配線基
板用リードフレームにおいて、配線基板支持用リードの
うちの少なくとも１個はリードフレームの金属部材に接
合した絶縁性部材によって保持されており、リードフレ
ームを構成する金属部材とは分離している。 【効果】 ワイヤボンディング時の熱によるずれが生じ
ることがない。
精度が高いリードフレームを得る。 【構成】 半導体素子等の電子回路素子を搭載する配線
基板を、リードフレームの構成部材と一体に形成した配
線基板支持用リードによって、支持して接続した配線基
板用リードフレームにおいて、配線基板支持用リードの
うちの少なくとも１個はリードフレームの金属部材に接
合した絶縁性部材によって保持されており、リードフレ
ームを構成する金属部材とは分離している。 【効果】 ワイヤボンディング時の熱によるずれが生じ
ることがない。
Description
【０００１】
【産業上の利用分野】本発明は、所定数の電子回路素子
を搭載した配線基板をリードフレームに取り付けた構造
のリードフレームに関するものである。
を搭載した配線基板をリードフレームに取り付けた構造
のリードフレームに関するものである。
【０００２】
【従来の技術】リードフレームは、ＩＣ、ＬＳＩ等の半
導体装置の内部に設けた各種の回路を形成した集積回路
本体を外部の電気回路に接続するために使用される部材
であり、半導体装置の集積度の高まりとともに、リード
フレームを構成する各リード間の間隔は小さくなってお
り、リードフレームには、極めて高い精度が要求されて
いる。
導体装置の内部に設けた各種の回路を形成した集積回路
本体を外部の電気回路に接続するために使用される部材
であり、半導体装置の集積度の高まりとともに、リード
フレームを構成する各リード間の間隔は小さくなってお
り、リードフレームには、極めて高い精度が要求されて
いる。
【０００３】図５は、リードフレームの一例を示す図で
ある。リードフレーム１は、ＩＣ、ＬＳＩ等の半導体素
子を取付けるためのダイパッド２と、その周囲に配設さ
れたを行うためのインナーリード３と、インナーリード
と連続し外部回路との結線を行うためのアウターリード
４を備えている。
ある。リードフレーム１は、ＩＣ、ＬＳＩ等の半導体素
子を取付けるためのダイパッド２と、その周囲に配設さ
れたを行うためのインナーリード３と、インナーリード
と連続し外部回路との結線を行うためのアウターリード
４を備えている。
【０００４】リードフレームは、通常コバール、４２合
金、銅系合金等の導電性に優れ、かつ強度が大きい金属
板をフォトエッチング法やスタンピング法等により、所
定の形状に加工することにより製造されるものである。
金、銅系合金等の導電性に優れ、かつ強度が大きい金属
板をフォトエッチング法やスタンピング法等により、所
定の形状に加工することにより製造されるものである。
【０００５】リードフレームを用いた半導体装置を組み
立てる場合、図６に示すようにリードフレームのダイパ
ッド２に半導体素子５を取付けるとともに、半導体素子
５の接続端子部とインナーリード３とを金線等からなる
ボンディングワイヤ６により電気的に接続しており、イ
ンナーリードの接続部分には金や銀の貴金属のめっきを
施して、ワイヤボンディングが確実に行えるようされて
いる。
立てる場合、図６に示すようにリードフレームのダイパ
ッド２に半導体素子５を取付けるとともに、半導体素子
５の接続端子部とインナーリード３とを金線等からなる
ボンディングワイヤ６により電気的に接続しており、イ
ンナーリードの接続部分には金や銀の貴金属のめっきを
施して、ワイヤボンディングが確実に行えるようされて
いる。
【０００６】一方、電子機器の小型化、高性能化、さら
には低価格化に向けて、さまざまなモノリシックＩＣが
開発されている。このようなモノリシックＩＣの代表例
として、ＢｉＣＭＯＳ型のＬＳＩが近年特に注目を浴び
ている。ＢｉＣＭＯＳはバイポーラの優れた高速性およ
び駆動能力と、ＣＭＯＳの低消費電力を結合したＡ−Ｄ
ＬＳＩ（アナログ−ディジタル混在ＬＳＩ）向きの魅力
ある特徴を備えている半導体素子であるが、従来から個
別に作られてきた半導体素子を、半導体素子製造プロセ
スでの複合化技術でモノリシックＩＣとして作りあげる
ことはきわめて難しい。また、モノリシックＩＣのため
の製造プロセスの開発にもモノシリックＩＣの開発と同
等の多くの時間と経費を要し、複合化することにより製
造費用が上昇するという大きな問題が生じる。
には低価格化に向けて、さまざまなモノリシックＩＣが
開発されている。このようなモノリシックＩＣの代表例
として、ＢｉＣＭＯＳ型のＬＳＩが近年特に注目を浴び
ている。ＢｉＣＭＯＳはバイポーラの優れた高速性およ
び駆動能力と、ＣＭＯＳの低消費電力を結合したＡ−Ｄ
ＬＳＩ（アナログ−ディジタル混在ＬＳＩ）向きの魅力
ある特徴を備えている半導体素子であるが、従来から個
別に作られてきた半導体素子を、半導体素子製造プロセ
スでの複合化技術でモノリシックＩＣとして作りあげる
ことはきわめて難しい。また、モノリシックＩＣのため
の製造プロセスの開発にもモノシリックＩＣの開発と同
等の多くの時間と経費を要し、複合化することにより製
造費用が上昇するという大きな問題が生じる。
【０００７】さらには、モノリシックＩＣ化が困難と考
えられる半導体素子の組み合わせもあり、必ずしもモノ
リシックＩＣはすべての場合に対応可能なものではなか
った。
えられる半導体素子の組み合わせもあり、必ずしもモノ
リシックＩＣはすべての場合に対応可能なものではなか
った。
【０００８】モノリシックＩＣ化が困難な半導体素子の
製造技術として、従来よりハイブリッドＩＣ（ＨＩＣ）
が用いられている。このハイブリッドＩＣ技術は、モノ
リシックＩＣでは対応することができない領域および製
造条件を克服するものであるが、集積規模の小さいハイ
ブリッドＩＣの製造は、製造価格面では有利ではないの
で部品点数の少ない電子機器でのハイブリッドＩＣ技術
の採用は適していない。
製造技術として、従来よりハイブリッドＩＣ（ＨＩＣ）
が用いられている。このハイブリッドＩＣ技術は、モノ
リシックＩＣでは対応することができない領域および製
造条件を克服するものであるが、集積規模の小さいハイ
ブリッドＩＣの製造は、製造価格面では有利ではないの
で部品点数の少ない電子機器でのハイブリッドＩＣ技術
の採用は適していない。
【０００９】そこで、複数の半導体素子等の電子回路素
子をＩＣパッケージ内に搭載することにより、複合化モ
ノリシックＩＣ、あるいはハイブリッドＩＣ技術で実現
が難しい領域をカバーできるという、ＭＣＰ（Ｍｕｌｔ
ｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）技術と呼ばれる新しい
集積化技術が開発されている。このＭＣＰ技術には種々
の方式のものが開発されている。
子をＩＣパッケージ内に搭載することにより、複合化モ
ノリシックＩＣ、あるいはハイブリッドＩＣ技術で実現
が難しい領域をカバーできるという、ＭＣＰ（Ｍｕｌｔ
ｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）技術と呼ばれる新しい
集積化技術が開発されている。このＭＣＰ技術には種々
の方式のものが開発されている。
【００１０】図７にその一例を示す。図７（Ａ）には平
面図を、図７（Ｂ）には図７（Ａ）のＡ−Ａ線における
断面図を示す。所定数の半導体素子５を配線基板７に搭
載し、その配線基板７をリードフレームのダイパッド２
上に接着している。またＭＣＰ技術の他の例として図８
（Ａ）には、平面図を示し、図８（Ｂ）には、図７
（Ａ）のＢ−Ｂ線で切断した断面図を示すように、リー
ドフレームに基板支持用リード８を設け、その上に半導
体素子５を搭載した配線基板７を接着する方式のもの
や、配線基板７の絶縁層に熱可塑性ポリイミドなどの接
着性のある材料を用い、この熱可塑性ポリイミドを接着
剤としてリードフレーム部材の基板支持用リード８と配
線基板６を接続する方法が提案されており、図３には、
配線基板を基板支持用リードフレームで接続したリード
フレームの一例を示す。リードフレーム１には、配線基
板７を接続する基板支持用リード８が設けられており、
基板支持用リード８は、インナーリード３およびアウタ
ーリード４と接続したダムバー９と一体に形成されてい
る。
面図を、図７（Ｂ）には図７（Ａ）のＡ−Ａ線における
断面図を示す。所定数の半導体素子５を配線基板７に搭
載し、その配線基板７をリードフレームのダイパッド２
上に接着している。またＭＣＰ技術の他の例として図８
（Ａ）には、平面図を示し、図８（Ｂ）には、図７
（Ａ）のＢ−Ｂ線で切断した断面図を示すように、リー
ドフレームに基板支持用リード８を設け、その上に半導
体素子５を搭載した配線基板７を接着する方式のもの
や、配線基板７の絶縁層に熱可塑性ポリイミドなどの接
着性のある材料を用い、この熱可塑性ポリイミドを接着
剤としてリードフレーム部材の基板支持用リード８と配
線基板６を接続する方法が提案されており、図３には、
配線基板を基板支持用リードフレームで接続したリード
フレームの一例を示す。リードフレーム１には、配線基
板７を接続する基板支持用リード８が設けられており、
基板支持用リード８は、インナーリード３およびアウタ
ーリード４と接続したダムバー９と一体に形成されてい
る。
【００１１】図４は、ＭＣＰによる半導体装置の製造方
法を示す断面図であるが、図４（Ａ）の組立工程におい
て、配線基板７の絶縁層である熱可塑性ポリイミド層１
０を接着剤として、基体が金属板１１の配線基板７を用
いると、図４（Ｂ）に示すようにワイヤボンディング工
程の加熱でリードフレーム部材の基板支持用リード８が
内側に熱膨張し、熱可塑性ポリイミド層１０の加熱によ
る弾性率と接着性の低下により基板支持用リード８の接
着位置にずれが生じ、そして、図４（Ｃ）に示すように
冷却時に接着剤である熱可塑性ポリイミド層の弾性率と
接着性が回復するため組立時の接着位置からずれた状態
で接続される。このため、リードフレーム部材が内側に
引っ張られ、リードフレーム本体にそりが生じ、樹脂封
止後のアウターリードの同一平面性（コプラナリティ）
が悪くなってしまうという問題があった。
法を示す断面図であるが、図４（Ａ）の組立工程におい
て、配線基板７の絶縁層である熱可塑性ポリイミド層１
０を接着剤として、基体が金属板１１の配線基板７を用
いると、図４（Ｂ）に示すようにワイヤボンディング工
程の加熱でリードフレーム部材の基板支持用リード８が
内側に熱膨張し、熱可塑性ポリイミド層１０の加熱によ
る弾性率と接着性の低下により基板支持用リード８の接
着位置にずれが生じ、そして、図４（Ｃ）に示すように
冷却時に接着剤である熱可塑性ポリイミド層の弾性率と
接着性が回復するため組立時の接着位置からずれた状態
で接続される。このため、リードフレーム部材が内側に
引っ張られ、リードフレーム本体にそりが生じ、樹脂封
止後のアウターリードの同一平面性（コプラナリティ）
が悪くなってしまうという問題があった。
【００１２】
【発明が解決しようとする課題】本発明は、電子回路素
子を搭載した配線基板を有するリードフレームにおい
て、配線基板とのワイヤボンディング工程での熱的影響
によるリードフレームのそりを防止し、樹脂封止後のア
ウターリードの同一平面性が良好なリードフレームを得
ることを目的とし、組立が良好な電子回路素子搭載用リ
ードフレームを提供することにある。
子を搭載した配線基板を有するリードフレームにおい
て、配線基板とのワイヤボンディング工程での熱的影響
によるリードフレームのそりを防止し、樹脂封止後のア
ウターリードの同一平面性が良好なリードフレームを得
ることを目的とし、組立が良好な電子回路素子搭載用リ
ードフレームを提供することにある。
【００１３】
【課題を解決するための手段】本発明は、少なくとも１
個の電子回路素子を搭載する配線基板を配線基板支持用
リードによって、電子回路素子を搭載した配線基板を接
続した配線基板用リードフレームにおいて、配線基板支
持用リードのうちの少なくとも１個はリードフレームと
は、一体に形成されていないリードフレームである。
個の電子回路素子を搭載する配線基板を配線基板支持用
リードによって、電子回路素子を搭載した配線基板を接
続した配線基板用リードフレームにおいて、配線基板支
持用リードのうちの少なくとも１個はリードフレームと
は、一体に形成されていないリードフレームである。
【００１４】本発明のリードフレームは、基板接続用の
ダイパッド部は有さず、配線基板をリードフレームと一
体に構成した配線基板支持用リードで接続しており、配
線基板の四隅を４本の基板支持用リードで支持する場合
には、そのうちの１本の基板支持用リードは、リードフ
レームとは切り離したもので、ワイヤーボンディング等
の熱影響を受けてもリードフレーム本体にソリが発生せ
ず、樹脂封止後のアウターリードの良好な同一平面性を
確保することができる。
ダイパッド部は有さず、配線基板をリードフレームと一
体に構成した配線基板支持用リードで接続しており、配
線基板の四隅を４本の基板支持用リードで支持する場合
には、そのうちの１本の基板支持用リードは、リードフ
レームとは切り離したもので、ワイヤーボンディング等
の熱影響を受けてもリードフレーム本体にソリが発生せ
ず、樹脂封止後のアウターリードの良好な同一平面性を
確保することができる。
【００１５】図面を参照して本発明を説明する。図１
は、本発明による配線基板用リードフレームの実施例を
示す平面図である。本発明のリードフレーム１は、銅系
合金、４２材、コバールなどの金属材料から構成されて
おり、インナーリード３とアウターリード４を有し、各
アウターリード４は、ダムバー９によって接合されてい
る。また、リードフレームは基板支持用リード８を有し
ており、リードフレームから切り離された基板支持用リ
ード１２は、リードフレームの金属部材に接合した絶縁
性部材である固定用テープ１３に接着されている。ま
た、各基板支持用リードには、電子回路素子搭載用の配
線基板６が接続されている。
は、本発明による配線基板用リードフレームの実施例を
示す平面図である。本発明のリードフレーム１は、銅系
合金、４２材、コバールなどの金属材料から構成されて
おり、インナーリード３とアウターリード４を有し、各
アウターリード４は、ダムバー９によって接合されてい
る。また、リードフレームは基板支持用リード８を有し
ており、リードフレームから切り離された基板支持用リ
ード１２は、リードフレームの金属部材に接合した絶縁
性部材である固定用テープ１３に接着されている。ま
た、各基板支持用リードには、電子回路素子搭載用の配
線基板６が接続されている。
【００１６】図２は、本発明による配線基板用リードフ
レームの製造工程を説明する図である。
レームの製造工程を説明する図である。
【００１７】図２（ａ）のように、４本の基板支持用リ
ード８を有するダイパッドを有しないリードフレーム１
をフォトエッチング等の方法により形成し、インナーリ
ード３に銀めっき等を施す。次に図２（ｂ）のように、
インナーリード３および基板支持用リード８に固定用テ
ープ１３を熱圧着等により接合する。次に図２（ｃ）の
ように、電子回路素子を搭載し回路を形成した配線基板
を接続する。配線基板には、任意のものを使用すること
が可能であるが、とくに熱可塑性ポリイミド樹脂等の熱
的に接合可能な材料を絶縁層として、積層した銅箔等に
回路を形成したものが好ましい。回路を形成した電子回
路素子搭載用の配線基板６を基板支持用リード８の裏面
と配線基板６の回路パターン側に露出した絶縁層とを熱
圧着して接合する。次に図２（ｄ）のように、４本の基
板支持用リード８のうちの少なくとも１本をダムバー９
からスタンピング法等により打ち抜き、切り離された基
板支持用リード１３を形成する。
ード８を有するダイパッドを有しないリードフレーム１
をフォトエッチング等の方法により形成し、インナーリ
ード３に銀めっき等を施す。次に図２（ｂ）のように、
インナーリード３および基板支持用リード８に固定用テ
ープ１３を熱圧着等により接合する。次に図２（ｃ）の
ように、電子回路素子を搭載し回路を形成した配線基板
を接続する。配線基板には、任意のものを使用すること
が可能であるが、とくに熱可塑性ポリイミド樹脂等の熱
的に接合可能な材料を絶縁層として、積層した銅箔等に
回路を形成したものが好ましい。回路を形成した電子回
路素子搭載用の配線基板６を基板支持用リード８の裏面
と配線基板６の回路パターン側に露出した絶縁層とを熱
圧着して接合する。次に図２（ｄ）のように、４本の基
板支持用リード８のうちの少なくとも１本をダムバー９
からスタンピング法等により打ち抜き、切り離された基
板支持用リード１３を形成する。
【００１８】このようにして得られた配線基板用リード
フレームでは、４隅がすべて基板支持用リードにより配
線基板に接続されていないため、ワイヤボンディング等
の熱影響を受けてもリードフレーム部材を内側に引っ張
る力が緩和され、リードフレーム本体にそりが発生せ
ず、樹脂封止後のアウターリードの同一平面性を良好に
保つことができる。
フレームでは、４隅がすべて基板支持用リードにより配
線基板に接続されていないため、ワイヤボンディング等
の熱影響を受けてもリードフレーム部材を内側に引っ張
る力が緩和され、リードフレーム本体にそりが発生せ
ず、樹脂封止後のアウターリードの同一平面性を良好に
保つことができる。
【００１９】
【作用】少なくとも１個の電子回路素子を搭載する配線
基板を基板支持用リードを有するダイパッドを有しない
リードフレームに接続する配線基板用リードフレームに
おいて、配線基板を接続する４本の基板支持用リードの
うちの１本は、リードフレーム本体から切り離されてい
るので、ワイヤボンディング等の熱影響を受けてもリー
ドフレーム本体にそりが発生せず、樹脂封止後のアウタ
ーリードは同一平面性を保持しており、プリント配線基
板等への組立が良好である。
基板を基板支持用リードを有するダイパッドを有しない
リードフレームに接続する配線基板用リードフレームに
おいて、配線基板を接続する４本の基板支持用リードの
うちの１本は、リードフレーム本体から切り離されてい
るので、ワイヤボンディング等の熱影響を受けてもリー
ドフレーム本体にそりが発生せず、樹脂封止後のアウタ
ーリードは同一平面性を保持しており、プリント配線基
板等への組立が良好である。
【００２０】
【実施例】実施例１ 厚さ０．１５ｍｍのニッケルを４２％含む鉄合金（４２
Ａ）板を通常のフォトエッチング法により４本の基板支
持用リードを有し、ダイパッドを有しないリードフレー
ムを製造した。このリードフレームのインナーリード部
に銀めっきを施し、ポリイミド樹脂の片面には、エポキ
シ系接着剤を塗布した固定用テープ（巴川製紙所 エレ
ファンＣＡＴ）を額縁状に切断し、インナーリードおよ
び基板支持用リードに熱圧着してインナーリードおよび
基板支持用リードを固定をした。
Ａ）板を通常のフォトエッチング法により４本の基板支
持用リードを有し、ダイパッドを有しないリードフレー
ムを製造した。このリードフレームのインナーリード部
に銀めっきを施し、ポリイミド樹脂の片面には、エポキ
シ系接着剤を塗布した固定用テープ（巴川製紙所 エレ
ファンＣＡＴ）を額縁状に切断し、インナーリードおよ
び基板支持用リードに熱圧着してインナーリードおよび
基板支持用リードを固定をした。
【００２１】次に、銅箔（厚さ１８μｍ）／熱可塑性ポ
リイミド（厚さ２０μｍ）／熱硬化性ポリイミド（厚さ
５０μｍ）／熱可塑性ポリイミド（厚さ２０μｍ）／４
２Ａ（厚さ１５０μｍ）を積層した積層基板からなる電
子回路搭載用配線基板の銅箔面に回路を形成し、金めっ
きを施した。次いで、基板支持用リードの裏面と配線基
板の回路パターン側に露出した熱可塑性ポリイミドとを
熱圧着して接合した。
リイミド（厚さ２０μｍ）／熱硬化性ポリイミド（厚さ
５０μｍ）／熱可塑性ポリイミド（厚さ２０μｍ）／４
２Ａ（厚さ１５０μｍ）を積層した積層基板からなる電
子回路搭載用配線基板の銅箔面に回路を形成し、金めっ
きを施した。次いで、基板支持用リードの裏面と配線基
板の回路パターン側に露出した熱可塑性ポリイミドとを
熱圧着して接合した。
【００２２】次に、４本の基板支持用リードのうちの一
本を金型を用いてスタンピング法によりダムバー付近よ
り打ち抜き、リードフレーム本体から切り離した。この
時、リードフレーム本体から切り離した基板支持用リー
ドは固定テープによって固定されているため位置ずれを
生じることはない。
本を金型を用いてスタンピング法によりダムバー付近よ
り打ち抜き、リードフレーム本体から切り離した。この
時、リードフレーム本体から切り離した基板支持用リー
ドは固定テープによって固定されているため位置ずれを
生じることはない。
【００２３】次いで、リードフレームと配線基板を金線
を使用してワイヤボンディングを行ったところ、基板の
温度は２７０℃に達した。冷却した後のリードフレーム
の形状をワイヤボンディングの前後で比較したところ、
形状の変化はみられなかった。
を使用してワイヤボンディングを行ったところ、基板の
温度は２７０℃に達した。冷却した後のリードフレーム
の形状をワイヤボンディングの前後で比較したところ、
形状の変化はみられなかった。
【００２４】比較例１ ４本の基板支持用リードのうちの１本をリードフレーム
の本体から切断しなかった点を除いて実施例１と同様に
配線基板を接続し、ワイヤボンディングを行ったとこ
ろ、ワイヤボンディングの前後でのアウターリードには
０．６ｍｍのそりが生じた。
の本体から切断しなかった点を除いて実施例１と同様に
配線基板を接続し、ワイヤボンディングを行ったとこ
ろ、ワイヤボンディングの前後でのアウターリードには
０．６ｍｍのそりが生じた。
【００２５】
【発明の効果】本発明による半導体素子搭載用の配線基
板を接続したリードフレームによれば、ワイヤボンディ
ング等の熱影響を受けてもリードフレーム本体にそりが
発生せず、樹脂封止後のアウターリードの同一平面性を
確保で、良好なアッセンブリが可能となる。
板を接続したリードフレームによれば、ワイヤボンディ
ング等の熱影響を受けてもリードフレーム本体にそりが
発生せず、樹脂封止後のアウターリードの同一平面性を
確保で、良好なアッセンブリが可能となる。
【図１】本発明の配線基板用リードフレームの１実施例
の平面図。
の平面図。
【図２】本発明の配線基板用リードフレームの製造工程
を説明する図。
を説明する図。
【図３】従来の配線基板用のリードフレームを説明する
図。
図。
【図４】従来の配線基板用リードフレームのそりの発生
を説明する図。
を説明する図。
【図５】従来のリードフレームの平面図。
【図６】従来のリードフレームを用いて製造した半導体
装置の要部を示す概略説明図。
装置の要部を示す概略説明図。
【図７】ダイパッドを用いたＭＣＰ技術による従来の方
法を示す平面図及び断面図。
法を示す平面図及び断面図。
【図８】基板支持用リードを用いたＭＣＰ技術による従
来の方法を示す平面図及び断面図。
来の方法を示す平面図及び断面図。
１…リードフレーム、２…ダイパッド、３…インナーリ
ード、４…アウターリード、５…半導体素子、６…ボン
ディングワイヤ、７…配線基板、８…基板支持用リー
ド、９…ダムバー、１０…熱可塑性ポリイミド層、１１
…金属板、１２…リードフレームから切り離された基板
支持用リード、１３…固定用テープ
ード、４…アウターリード、５…半導体素子、６…ボン
ディングワイヤ、７…配線基板、８…基板支持用リー
ド、９…ダムバー、１０…熱可塑性ポリイミド層、１１
…金属板、１２…リードフレームから切り離された基板
支持用リード、１３…固定用テープ
Claims (1)
- 【請求項１】 少なくとも１個の電子回路素子を搭載す
る配線基板を配線基板支持用リードによって取り付けた
配線基板用リードフレームにおいて、配線基板を支持す
る基板支持用リードのうちの少なくとも１個は、リード
フレームの金属部材に接合した絶縁性部材によって保持
されていることを特徴とする配線基板用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032888A JPH06252330A (ja) | 1993-02-23 | 1993-02-23 | 配線基板用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032888A JPH06252330A (ja) | 1993-02-23 | 1993-02-23 | 配線基板用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252330A true JPH06252330A (ja) | 1994-09-09 |
Family
ID=12371426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5032888A Pending JPH06252330A (ja) | 1993-02-23 | 1993-02-23 | 配線基板用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252330A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735582A1 (fr) * | 1995-03-31 | 1996-10-02 | STMicroelectronics S.A. | Boîtier de montage d'une puce de circuit intégré |
| JP2008141222A (ja) * | 2008-02-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | リードフレームとそれを用いた半導体装置及びその生産方法 |
| CN107993942A (zh) * | 2017-11-24 | 2018-05-04 | 中山复盛机电有限公司 | 引线框架的制造工艺 |
-
1993
- 1993-02-23 JP JP5032888A patent/JPH06252330A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735582A1 (fr) * | 1995-03-31 | 1996-10-02 | STMicroelectronics S.A. | Boîtier de montage d'une puce de circuit intégré |
| FR2732509A1 (fr) * | 1995-03-31 | 1996-10-04 | Sgs Thomson Microelectronics | Boitier de montage d'une puce de circuit integre |
| US6049971A (en) * | 1995-03-31 | 2000-04-18 | Sgs-Thomson Microelectronics S.A. | Casing for integrated circuit chips and method of fabrication |
| JP2008141222A (ja) * | 2008-02-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | リードフレームとそれを用いた半導体装置及びその生産方法 |
| CN107993942A (zh) * | 2017-11-24 | 2018-05-04 | 中山复盛机电有限公司 | 引线框架的制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2002076252A (ja) | 半導体装置 | |
| KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH06252330A (ja) | 配線基板用リードフレーム | |
| JPH0719876B2 (ja) | 半導体装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2006286679A (ja) | 半導体装置およびその製造方法 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JP2000188309A (ja) | スティフナ及びスティフナ付きｔａｂテープ | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
| KR100388291B1 (ko) | 반도체패키지 구조 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP4123131B2 (ja) | 半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 |