JPH0999583A - 自己走査型発光装置およびこれを用いた光プリンタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチ素子アレイと発光素子アレイとを分
離した構造の発光素子チップの幅を小さくする。 【解決手段】 スイッチ素子アレイを２つのブロックに
分けて隙間を作り、左側の隙間にスタートパルスφ_S 用
のボンディングパッドが、中央の隙間にクロックパルス
φ₁ ，φ₂ 用の２個のボンディングパッドと、右端の隙
間に電源電圧Ｖ_GK用のボンディングパッドと書き込み信
号Ｓ_in用のボンディングパッドを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同一基板上に集積
して作製でき、自己走査機能を発揮できる発光装置の改
良に関し、特にバイアス光を減少させたり、長寿命化を
実現して光プリンタ等への応用を可能にした自己走査型
発光装置に関する。

【０００２】

【従来の技術】発光素子の代表的なものとしてＬＥＤ
（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）および
ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）が知られている。そし
て、多数個の発光素子を同一基板上に集積した発光素子
アレイはその駆動用ＩＣと組み合わせて光プリンタ等の
書き込み用光源として利用されている。本発明者らは発
光素子アレイの構成要素としてＰＮＰＮ構造を持つ発光
サイリスタに注目し、発光点の自己走査が実現できるこ
とを既に特許出願（特開平１−２３８９６２号、特開平
２−１４５８４号、特開平２−９２６５０号、特開平２
−９２６５１号）し、光プリンタ用光源として実装上簡
便となること、発光素子ピッチを細かくできること、コ
ンパクトな自己走査型発光装置を作製できること等を示
した。

【０００３】さらに本発明者らは、スイッチ素子アレイ
をシフトレジスタとして、発光素子アレイと分離した構
造の自己走査型発光装置を提案している（特開平２−２
６３６６８号）。

【０００４】図１に、この自己走査型発光装置の等価回
路図を示す。この自己走査型発光装置は、シフトレジス
タを構成するスイッチ素子アレイＴ（−１）〜Ｔ
（２）、書き込み用発光素子アレイＬ（−１）〜Ｌ
（２）からなる。隣接するスイッチ素子のゲート電極間
は、ダイオードを用いて接続している。スイッチ素子の
各アノード電極は交互に転送クロックラインφ₁ ，φ₂
に接続されている。スイッチ素子のゲート電極Ｇ_-1〜Ｇ
₁ は、書き込み用発光素子のゲートにも接続される。書
き込み用発光素子のアノード電極には、書き込み信号Ｓ
_inが加えられている。初段のスイッチ素子のゲート電極
には、スタートパルスφ_S が印加され、スイッチ素子が
オン状態にされる。

【０００５】いま、スイッチ素子Ｔ（０）がオン状態に
あるとすると、ゲート電極Ｇ₀ の電圧は、電源電圧Ｖ_GK
（ここでは５ボルトとする）より低下し、ほぼ零ボルト
となる。したがって、書き込み信号Ｓ_inの電圧が、ＰＮ
接合の拡散電位（約１ボルト）以上であれば、発光素子
Ｌ（０）の発光状態とすることができる。

【０００６】これに対し、ゲート電極Ｇ_-1は約５ボルト
であり、ゲート電極Ｇ₁ は約１ボルト（ダイオードＤ₀
の順方向立上り電圧）となる。したがって、発光素子Ｌ
（−１）の書き込み電圧は約６ボルト、発光素子Ｌ
（１）の書き込み電圧は約２ボルトとなる。これから、
発光素子Ｌ（０）のみに書き込める書き込み信号Ｓ_inの
電圧は、１〜２ボルトの範囲となる。発光素子Ｌ（０）
がオン、すなわち発光状態に入ると、書き込み信号Ｓ_in
ラインの電圧は約１ボルトに固定されてしまうので、他
の発光素子が選択されてしまう、というエラーは防ぐこ
とができる。

【０００７】発光強度は書き込み信号Ｓ_inに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の発光素子に転送するために
は、書き込み信号Ｓ_inラインの電圧を一度零ボルトまで
おとし、発光している発光素子をいったんオフにしてお
く必要がある。

【０００８】図２は、図１の自己走査型発光装置の概略
を示す平面図、図３は図２のＸ−Ｘ′ラインの断面図で
ある。以下に製造工程および構造について説明する。

【０００９】まず、ｎ形ＧａＡｓ基板１上に、ｎ形半導
体層２４，ｐ形半導体層２３，ｎ形半導体層２２，ｐ形
半導体層２１を順次積層する。

【００１０】積層された半導体層は、分離溝５０により
各素子領域に分離される。また、各素子領域のｐ形半導
体層２１は、３つの島状にｎ形半導体層２２上に残留す
るよう、ゲート電極および結合用ダイオード作製のため
に一部削除される。これら３つの島は、１つの大きな島
と連続する２つの小さな島とされ、２つの小さな島は、
スイッチ素子アレイの配列方向に、島，島，谷、島，
島，谷、島，島，谷と繰り返すように配置される。ここ
で、島，島，谷は結合用ダイオードおよびスイッチ素子
に対応し、谷とは露出したｎ形半導体層２２部分を示
す。また、大きな島は、発光素子に対応している。

【００１１】次に、基板上全体に絶縁被膜３０を被覆す
る。そして、絶縁被膜３０の、前記削除処理されたｎ形
半導体層２２上および３つの島のｐ形半導体層２１上の
位置に接続用コンタクトホールＣ₁ を開ける。

【００１２】次に、絶縁被膜３０上に、各素子領域のｎ
形半導体層２２と隣接する素子領域のｐ形半導体層２１
とをコンタクトホールＣ₁ を用いて接続するＴ字型の金
属薄膜配線４５、素子領域の大きな島状ｐ形半導体層２
１へコンタクトホールＣ₁ を介して書き込み信号を伝え
る金属薄膜配線４４、素子領域の残りの島状ｐ形半導体
層２１へコンタクトホールＣ₁ を介して駆動電圧を伝え
る金属薄膜配線４２をそれぞれ設ける。

【００１３】次に、金属薄膜配線４５上の一部に、ゲー
ト電極−電源電極間の抵抗Ｒ_L として使用する燐をドー
プした非晶質シリコン１６３を約１μｍの厚さで被覆す
る。非晶質シリコン１６３は、各スイッチ素子に対して
１つずつになるよう分離される。次に、基板上全体に絶
縁被膜３１を被覆する。そして、絶縁被膜３１の、非晶
質シリコン１６３，金属薄膜配線４２、および金属薄膜
配線４４上の位置に接続用コンタクトホールＣ₂ を開け
る。

【００１４】次に、絶縁被膜３１上に、コンタクトホー
ルＣ₂ を介して金属薄膜配線４４（発光素子のアノード
電極）へ書き込み信号を伝える書き込み信号ライン
Ｓ_in、コンタクトホールＣ₂ を介して信号薄膜配線４３
（非晶質シリコン１６３を介してゲート電極に接続され
る）へ電源電圧を伝える電源ライン４１、コンタクトホ
ールＣ₂ を介して金属薄膜配線４０（スイッチ素子のア
ノード電極）へクロックパルスを伝えるクロックライン
φ₁ ，φ₂ を設けた。

【００１５】ここで、クロックライン結合用金属薄膜配
線４０上に設ける片側のコンタクト孔Ｃ₂ の位置は、各
スイッチ素子のアノード電極が、クロックラインφ₁ ，
φ₂のいずれか１本に、配列方向に向かってφ₁ ，φ₂
の順番で繰り返すように調整される。

【００１６】上記の構造では、スイッチ素子，結合用ダ
イオード，書き込み用発光素子の全てをｐ形半導体層２
１のパターンニングのみで形成でき、製造工程は従来の
発光素子製造工程とさほど変化ない。つまり構造が複雑
化しているわりには、製造工程は複雑化していない。

【００１７】

【発明が解決しようとする課題】しかしながら、図２お
よび図３に示した従来例の構造では次のような問題が生
ずる。すなわち、光プリンタ等に発光装置を応用する場
合、ある一定数のスイッチ素子および発光素子を集積し
た１つの半導体チップの形として発光装置を構成し、こ
の発光チップを例えば一列に配列し、所定のサイズの線
状光源を形成する。しかし、この発光装置を駆動するた
めに必要な電極（例えば図１，図２におけるφ_S ，
φ₁ ，φ₂ ，Ｓ_in，Ｖ_GK）を取り出すためのボンディン
グパッドを設けなければならない。

【００１８】しかしながら、このボンディングパッドを
設けるためには、発光装置が形成されている領域以外に
特にスペースを確保しておかなければならない。一例と
して６００ＤＰＩ（１インチ当りに６００素子の密度で
発光素子が配列されている）の発光素子アレイについて
は発光素子が約４２．３μｍピッチで配列される。いま
１２８個の発光素子が配列された１つの発光チップを考
えると、発光素子が配列された方向の長さ（長辺寸法）
は約５．４ｍｍとなる。発光素子配列方向に対し垂直方
向の長さ（短辺寸法）には特に制限はないが、極力狭く
することで半導体ウェハの中からのチップ取得数を増加
でき、コストを低減することができる。

【００１９】従来例に示した発光装置は１つのボンディ
ングパッドに対し、略１００μｍ角のスペースが必要で
あり、ワイヤボンディングに伴う半導体部分へのダメー
ジを避けるために、発光素子とスイッチ素子との間に５
０μｍ程度のスペースが必要となる。このため、計１５
０μｍもの短辺寸法が、スイッチ素子，発光素子部分以
外に必要となる。このスペースには、わずか数個のボン
ディングパッドが存在するのみであり、それ以外は全く
活用されていないスペースとなる。これにより発光チッ
プの取得数が減少するという問題が存在していた。

【００２０】さらには図１に示す従来例ではφ₁ ，
φ₂ ，Ｖ_GK等のボンディングパッドは発光素子の上側に
配され、発光素子に発光のための電流を与えるＳ_inのボ
ンディングパッドは発光素子の下側に配されている。通
常、光プリンタに使用する発光素子アレイは、各発光素
子１ビットを正確に所定のピッチに納める必要があるた
め、上側の配線を下側に持ち回る、もしくは下側の配線
を上側に持ち回ることは困難である。従って、図１に示
された発光装置では発光素子の上部にφ₁ ，φ₂ ，Ｖ_GK
等のボンディングパッド、下部にＳ_inのボンディングパ
ッドが設けられることになる。この場合、これらボンデ
ィングパッドを配置するために必要な短辺寸法が上下合
わせておよそ３００μｍ程度も必要になり、発光チップ
の取得数を相当減ずることになる。このため、チップ価
格の上昇という問題があった。

【００２１】本発明の目的は、短辺寸法を小さくするこ
とのできる自己走査型発光装置を提供することにある。

【００２２】本発明の他の目的は、このような自己走査
型発光装置を複数個、実装基板上に配列して構成した発
光モジュールを提供することにある。

【００２３】本発明のさらに他の目的は、このような発
光モジュールを利用した光プリンタ装置を提供すること
にある。

【００２４】

【課題を解決するための手段】本発明は、スイッチング
動作のためのしきい電圧またはしきい電流の制御電極を
有するスイッチ素子を複数個配列し、各スイッチ素子の
前記制御電極をその近傍に位置する少なくとも１つのス
イッチ素子の制御電極に、接続用抵抗または電気的に一
方向性を有する電気素子を介して接続するとともに、各
スイッチ素子の制御電極に電源ラインを負荷抵抗を介し
て接続し、かつ各スイッチ素子にクロックパルスライン
を接続して形成したスイッチ素子アレイと、発光動作の
ためのしきい電圧またはしきい電流の制御電極を有する
発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を供給するラインを設けた自己走査型発光装
置において、前記スイッチ素子アレイと前記発光素子ア
レイとを、略平行に、かつ略直線状に配列し、前記スイ
ッチ素子アレイの配列ピッチを前記発光素子アレイの配
列ピッチより小さくすることで前記スイッチ素子アレイ
に隙間を生じせしめ、前記隙間に前記発光装置の駆動に
必要な端子を取り出すためのボンディングパッドを配置
することで、前記発光装置の短辺寸法を小さくしたこと
を特徴とする。

【００２５】また本発明は、スイッチング動作のための
しきい電圧またはしきい電流の制御電極を有するスイッ
チ素子を複数個配列し、各スイッチ素子の前記制御電極
をその近傍に位置する少なくとも１つのスイッチ素子の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各スイッチ素子
の制御電極に電源ラインを負荷抵抗を介して接続し、か
つ各スイッチ素子にクロックパルスラインを接続して形
成したスイッチ素子アレイと、発光動作のためのしきい
電圧またはしきい電流の制御電極を有する発光素子を複
数個配列した発光素子アレイとからなり、前記発光素子
アレイの各制御電極を前記スイッチ素子の制御電極と電
気的手段にて接続し、各発光素子に発光のための電流を
供給するラインを設けた自己走査型発光装置において、
前記スイッチ素子アレイは、２個以上のスイッチ素子ア
レイ・ブロックで構成され、各ブロックのスイッチ素子
の配列ピッチは前記発光素子アレイの配列ピッチより小
さくなるように設定されており、前記スイッチ素子アレ
イの両端の隙間と、前記ブロックの間の隙間とに、前記
発光装置の駆動に必要な端子を取り出すためのボンディ
ングパッドを配置した、ことを特徴とする。

【００２６】すなわち、発光素子アレイとスイッチ素子
アレイとを分離し、スイッチ素子アレイのピッチを発光
素子アレイより小さくすることで、スイッチ素子アレイ
部に隙間を作り、この部分にボンディングパッドを配す
ることで、従来例にて示したチップのワイヤボンディン
グに必要な約１５０μｍの幅を削除することができ、従
って、ウェハからの取得数を多くすることができる。そ
してコスト低減に大きく貢献できる。

【００２７】また、発光素子部の両側にあったワイヤボ
ンディングを片側に集めることが可能となり、ワイヤボ
ンディングを設けるのに必要な短辺幅をほとんど無くす
ることが可能となる。

【００２８】また、本発明の発光モジュールは、半導体
基板上に集積して構成した発光装置を複数個、略一列，
直線上に配列して構成される。

【００２９】さらに、本発明の光プリンタ装置は、発光
モジュールを略一列，直線状に配列し、レンズアレイと
組み合わせて、感光ドラム表面に前記発光装置からの出
力光が集光するように配され、前記発光装置上に表示さ
れた画像情報が感光ドラム上に転写されるように構成さ
れる。

【００３０】

【発明の実施の形態】

【実施例１】実施例１の概略を図４に示す。そして図４
に示した実施例の中の、スイッチ素子と対応する発光素
子の１ビットの断面概略図を図５に示す。図６に、図４
に示した実施例の最初の部分の等価回路を示す。図６か
ら明らかなように、本実施例の等価回路は、図１と同じ
であるので、動作原理の説明は省略する。なお本実施例
においても、従来例と同様に、スイッチ素子および発光
素子は、発光サイリスタで構成される。

【００３１】図４において、２１は図５のｐ形半導体層
２１に相当し、２２はｎ形半導体層２２に相当する。従
って２１は発光サイリスタ素子のアノードに対応し、２
２はゲートに相当する。図４には示されていないが、基
板１に相当するカソードは基板裏面から接地されてい
る。

【００３２】スイッチ素子Ｔ（ｉ）（ｉは番号を示す）
および結合用ダイオードＤ_i は１つの島の中に形成され
ており、これが一列に並べられ、シフトレジスタ機能を
持つスイッチ素子アレイが構成されている。発光素子Ｌ
（ｉ）も一列に並べられ、発光素子アレイが構成されて
いる。

【００３３】本実施例では、これらスイッチ素子アレ
イ、発光素子アレイが１つの半導体基板１上にそれぞれ
１２８素子配列された発光チップを例示している。この
場合、６００ＤＰＩの場合ではチップの長辺寸法は約
５．４ｍｍになる。１２８個の発光素子（Ｌ（１）〜Ｌ
（１２８））は、約４２．３μｍの等しいピッチで配列
されている。

【００３４】発光素子は、光プリンタ用光源として用い
られる場合、完全に同じピッチで隙間なく、直線状に配
列されなければならない。しかし、スイッチ素子につい
ては、このような条件はなく、対応するスイッチ素子と
発光素子のゲートが電気的に接続されていれば良い。こ
のことから、本実施例ではシフトレジスタを構成するス
イッチ素子アレイを２つのブロックに分け、各ブロック
内のスイッチ素子を３５μｍピッチで並べた。このた
め、発光素子のピッチ４２．３μｍに対し、１２８ビッ
ト全体で （４２．３μｍ−３５μｍ）×１２８素子＝９３４．４
μｍ もの隙間がスイッチ素子アレイの両端と中央に発生す
る。これらの隙間の中に、１００μｍのサイズのワイヤ
ボンディングパッドを５個、パッド間距離約７０μｍで
配列することができた。具体的には、図４において、左
端の隙間にスタートパルスφ_S 用のボンディングパッド
を、中央の隙間にクロックパルスφ₁ ，φ₂用の２個の
ボンディングパッドを、右端の隙間に電源電圧Ｖ_GK用の
ボンディングパッドと書き込み信号Ｓ_in用のボンディン
グパッドを設ける。ここでシフトレジスタの隙間に設け
たボンディングパッドはφ₁ ，φ₂ ，φ_S ，Ｖ_GK，Ｓ_in
の５個のみであり、スイッチ素子アレイの最終出力に相
当するダイオードＤ₁₂₈ のアノードに相当する端子Ｄ
_out は、本実施例ではボンディングパッドを設けていな
い。しかし、この端子を外部に取り出す必要がある場合
は、ボンディングパッドを１つ増やして６個としても良
い。

【００３５】図４では、発光素子アレイＬ（１）〜Ｌ
（１２８）の下側に位置する発光用の書き込み信号ライ
ンＳ_inを、発光素子アレイの下側から、上側のスイッチ
素子アレイ側に引き回している。これを実行するために
は、図４の発光素子Ｌ（１２８）に示したようにゲート
部分２２を他の発光素子のゲート部分は異なるように変
形させて、このＳ_inの配線を通すスペースを作る必要が
ある。これは、発光素子１素子に割り当てられたピッチ
が４２．３μｍであり、この値の中に、ゲート電極Ｇ
₁₂₈ の配線とＳ_inの配線とを通すことが必要であるこ
と、また両端の発光素子の外側には配線を出すことがで
きないからである。発光のための電流は比較的大電流で
あることから、十分な幅を確保する必要がある。本実施
例では３０μｍの幅でＳ_in配線を形成した。

【００３６】本実施例の発光チップの全体像を図７に示
す。図中、ＳＤＡはスイッチ素子アレイを、ＬＭＡは発
光素子アレイを示す。この構成より、従来、発光素子ア
レイの下側に設けるべきＳ_inのボンディングパッドをス
イッチ素子アレイ側に設けることができた。これによ
り、すべてのボンディングパッドの配置を発光素子アレ
イの上側にまとめることができ、かつスイッチ素子アレ
イの隙間に埋め込むことで、ボンディングパッド専用の
スペースを必要としないようにすることができた。

【００３７】従来構造では、スイッチ素子アレイと発光
素子アレイの短辺寸法の和が約２５０μｍであり、発光
素子アレイの両側のワイヤボンディングスペースが１５
０μｍ×２＝３００μｍであり、切断代のマージンとし
て上下に２５μｍずつとっているので、発光チップの短
辺寸法は６００μｍであった。これに対し、本実施例で
は、スイッチ素子アレイと発光素子アレイとの間のゲー
ト配線の引き回しのために約５０μｍのスペースが余分
に必要となったが、ワイヤボンディングスペースが不要
となったため、本実施例の発光チップの短辺寸法は約３
５０μｍで形成できた。これから、チップ取得数が従来
の約１．７倍となり、４０％以上のコストダウンを行う
ことが可能となった。

【００３８】

【実施例２】実施例２の概略を図８に示す。本実施例は
実施例１の変形例である。実施例１では、発光用の書き
込み信号ラインＳ_inを発光素子アレイの下側から、スイ
ッチ素子アレイ側に引き回す際に、発光素子Ｌ（１２
８）のゲート部分を変形させてＳ_inの配線を通すスペー
スを作っている。

【００３９】本実施例は、このような変形を必要としな
いものであり、具体的には図９に示すように、シフトレ
ジスタを構成するスイッチ素子アレイを４つのブロック
ＳＤＡ（１）〜ＳＤＡ（４）に分け、各ブロック内では
発光素子の配列ピッチより小さい配列ピッチでスイッチ
素子を並べ、スイッチ素子アレイの左右端とブロック間
に隙間を生じさせる。そして、左右端の隙間およびブロ
ック間の隙間にボンディングパッドを配置する。すなわ
ち、左端の隙間にスタートパルスφ_S 用のボンディング
パッドを、次の隙間にクロックパルスφ₁ 用のボンディ
ングパッドを、中央の隙間に書き込み信号Ｓ_in用のボン
ディングパッドを、次の隙間にクロックパルスφ₂ 用の
ボンディングパッドを、右端の隙間に電源電圧Ｖ_GK用の
ボンディングパッドおよび最終出力Ｄ_out 用のボンディ
ングパッドとを設ける。

【００４０】発光素子アレイＬ（１）〜Ｌ（１２８）の
下側に位置する発光用の書き込み信号ラインＳ_inを、発
光素子アレイの下側からスイッチ素子アレイ側に引き回
すが、図８に示すように発光素子Ｌ６４と発光素子６５
との間にＳ_inの配線を通すことにより行う。

【００４１】本実施例によれば、実施例１と同様に短辺
寸法を約３５０μｍで形成できた。

【００４２】

【実施例３】本発明を適用できる自己走査型発光装置の
他の例を示す。本実施例は、複数の発光素子を同時に発
光できるようにした発光装置である。この自己走査型発
光装置の等価回路図を、図１０に示す。

【００４３】図１の回路と異なるのは、発光素子を３つ
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳ_in１，Ｓ_in
２，Ｓ_in３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ₁ （−１），Ｌ₂ （−１），Ｌ
₃ （−１）、発光素子Ｌ₁ （０），Ｌ₂ （０），Ｌ
₃ （０）、発光素子Ｌ₁ （−１），Ｌ₂ （−１），Ｌ₃
（−１）等が、ブロック化された発光素子を示してい
る。

【００４４】動作は図１の回路と同じで、１素子ずつＳ
_inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。

【００４５】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。

【００４６】実施例１にて説明してきた発光装置では、
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。

【００４７】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。

【００４８】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例１の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例１に比べ長
寿命化することが可能である。

【００４９】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。

【００５０】

【実施例４】本実施例は、特開平４−２３３６７号公報
に示された自己走査型発光装置であって、本発明を適用
できる１つの例である。

【００５１】実施例の発光装置を図１１に示す。図１１
においては、スイッチ素子アレイと発光素子アレイと
が、上下に分けて記載されている。

【００５２】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ₁ ，φ₂ は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ₁ は転送クロックφ
₁ を供給されるクロックラインであり、ＣＬ₂ は転送ク
ロックφ₂ を供給されるクロックラインである。

【００５３】各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲ
ート電極Ｇ_-1〜Ｇ₂ の間は、それぞれ結合用ダイオード
Ｄ_-2〜Ｄ₁ によって、接続されている。このようなダイ
オード結合方式を採用しているために、スイッチ素子ア
レイは２相の転送クロックφ₁ ，φ₂ にて情報の転送動
作を行うことができる。

【００５４】また、Ｒ_A1，Ｒ_A2 は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックライ
ンＣＬ₁ ，ＣＬ₂ のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗Ｒ_A1，Ｒ_A2
は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｓ（−
２）〜Ｓ（２）のカソードはそれぞれ接地されている。

【００５５】さらに、Ｒ_L1，Ｒ_L2は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のゲートＧ_-2〜Ｇ₂ と電源
電圧Ｖ_GKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗Ｒ_L1，Ｒ_L2は、電源電圧Ｖ_GKの
直流電源から各ゲートＧ_-2〜Ｇ₂ に流れる電流量を制限
するものである。そして、各ゲートＧ_-2，Ｇ₀ ，Ｇ
₂は、それぞれダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′のカ
ソードに接続されている。

【００５６】次に、発光素子アレイについて説明する。
φ_R は発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬ_R はクロックφ_R を供給する電流供給
ラインである。

【００５７】またＲ_A3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬ_R と
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ_A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。

【００５８】さらにＲ_L3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀ ′，Ｇ₂ ′と電
源電圧Ｖ_GKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗Ｒ_L3は、電源電圧Ｖ_GKの直流電源から、各
ゲートＧ_-2′，Ｇ₀ ′，Ｇ₂′に流れる電流量を制限す
るものである。そして、各ゲートＧ_-2′，Ｇ₀ ′，
Ｇ₂ ′は、それぞれダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′
のアノードに接続されている。

【００５９】すなわち、図１１においては、スイッチ素
子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞ
れダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ
₀ ′，Ｇ₂ ′に個々に接続されている。

【００６０】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφ_Sとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｓ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧Ｖ_GKに拡散電位Ｖ_dif を
加えた電圧以上に高ければ、スイッチ素子Ｓ（−３）は
オン状態になる。そして、次に供給されるスタートパル
スφ_S のローレベルの電圧が、スイッチ素子Ｓ（−３）
のオン状態維持電圧より低ければ、Ｓ（−３）はオフ状
態となる。

【００６１】オン状態では、スイッチ素子Ｓ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧Ｖ_GKと同じ電圧になる。スイッチ素子Ｓ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ_-3（図示せず）によって、スイッチ素子Ｓ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｓ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ₂ によって、スイッチ素子Ｓ（−２）をオ
ン状態に設定することができる。

【００６２】このオン状態はφ₁ ，φ₂ によって順次、
図１４の右方向へ転送されていく。つまり、スタートパ
ルスφ_S のハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。

【００６３】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφ_S の波形も、転送パルスφ₁ ，
φ₂ に同期して、ハイレベルとローレベルとを交互に送
る必要がある。

【００６４】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφ_S によって１または
０が書き込まれ、転送クロックφ₁ ，φ₂ によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。

【００６５】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφ_R の電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφ_R の電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶ_GK＋Ｖ_dif の間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ_-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。

【００６６】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ₁ ，φ₂ をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。

【００６７】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｓのゲート電位
は、Ｖ_dif の約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｓのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶ_dif の約２倍であり、それ以外はＶ_dif の約２
倍の電圧よりも大きくなる。なお、ここでＶ_dif はＰＮ
接合の拡散電位である。

【００６８】スイッチ素子Ｓ（−２），Ｓ（０），Ｓ
（２）のそれぞれのゲート電圧は、ダイオードＤ_-2′，
Ｄ₀ ′，Ｄ₂ ′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀ ′，Ｇ₂ ′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
_difとなり、オフ状態の場合でＶ_dif の３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶ_dif の２倍となり、オフ状態でＶ_dif の４倍とな
る。

【００６９】一方、クロックφ_R については、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位Ｖ_HRまで上昇させ
る。この電圧φ_HRとして ２Ｖ_dif ＜Ｖ_HR＜４Ｖ_dif の範囲に設定されていると、オン状態のスイッチ素子Ｓ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｓの対応する発光素子Ｌはオフ状態のままに
なる。

【００７０】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。

【００７１】この後、電圧Ｖ_HRは発光素子のオン状態維
持電圧以上であってＶ_dif の２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｓのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。

【００７２】やがて、クロックφ_R がローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。

【００７３】次に図１１に示す発光装置を、光プリンタ
用の書き込み光源に適用した場合について述べる。

【００７４】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｓはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。

【００７５】一方、スイッチ素子Ｓからの情報転送のた
めの電流は、ゲート負荷抵抗Ｒ_L3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。

【００７６】また、スイッチ素子Ｓからの情報が、発光
素子Ｌに移動させられた段階でクロックφ₁ ，φ₂ の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。

【００７７】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφ_S が供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。

【００７８】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。

【００７９】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗Ｒ_A3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。

【００８０】また、図１１では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ_-2，Ｄ₀ の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ_-1，Ｄ₁ の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、Ｒ_L2＜
Ｒ_L1，Ｒ_A1＜Ｒ_A2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。

【００８１】さらに、図１１では、ダイオード結合方式
と呼ばれる構成を採用しているが、結合方式はこれに限
られず、抵抗結合方式であってもよい。

【００８２】

【実施例５】本発明の自己走査型発光装置の応用例とし
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図１２に示す。まず円筒形の感光ドラム６１
の表面にアモルファスＳｉ等の光導伝性を持つ材料（感
光体）が作られている。このドラムはプリントの速度で
回転している。まず帯電器６７で感光体表面を一様に帯
電させる。そして発光素子アレイ光プリントヘッド６８
で印字するドットイメージの光を感光体上に照射し、光
の当たったところの帯電を中和する。次に現像器で感光
体上の帯電状態に従って、トナーを感光体上に付ける。
そして転写器６２でカセット６１１中から送られてきた
用紙６９上にトナーを転写する。そしてその用紙は定着
器６３にて熱等を加えられ定着される。一方転写の終了
したドラムは消去ランプ６５で帯電が全面に渡って中和
され、清掃器６６で残ったトナーが除去される。

【００８３】さて本発明による発光チップを所定の実装
基板上に直線状に一列に配列した発光素子アレイモジュ
ールを光プリントヘッドに応用する。光プリントヘッド
の構造を図１３に示す。この光プリントヘッドは、発光
素子アレイ６１２とロッドレンズアレイ６１３とで構成
され、レンズの焦点が感光ドラム６１上に結ぶようにな
っている。本発明の発光素子アレイモジュールからの光
で感光ドラムに画像情報を書き込むことができる。

【００８４】本発明によれば、この発光素子アレイモジ
ュールのコストを従来よりはるかに低減できるため、低
価格のプリントヘッド、低価格の光プリンタを提供する
ことができる。

【００８５】

【発明の効果】以上述べてきたように発光素子アレイと
スイッチ素子アレイとを分離し、スイッチ素子アレイの
ピッチを発光素子アレイより小さくすることで、スイッ
チ素子アレイ部に隙間を作り、この部分にボンディング
パッドを配することで、従来例にて示したチップのワイ
ヤボンディングに必要な約１５０μｍの幅を削減するこ
とができ、従って、ウェハからの取得数を多くすること
ができる。そしてコスト低減に大きく貢献できる。

【００８６】また、従来例の発光素子部の両側にあった
ワイヤボンディングを片側に集めることが可能となり、
ワイヤボンディングを設けるのに必要な短辺幅をほとん
ど無くすることが可能となる。

【００８７】また本発明は光プリンタ，ディスプレイ等
へ応用でき、これらの機器の性能向上、低価格化に大き
く寄与することができる。

【図面の簡単な説明】

【図１】スイッチ素子アレイと発光素子アレイとを分離
した発光装置の等価回路図である。

【図２】図１の発光装置の概略を示す平面図である。

【図３】図２のＸ−Ｘ′ラインの断面図である。

【図４】実施例１の発光装置の概略を示す平面図であ
る。

【図５】発光装置の１ビットの断面図である。

【図６】図４に示した実施例の最初の部分の等価回路で
ある。

【図７】チップの全体像を示す図である。

【図８】実施例１の発光装置の概略を示す平面図であ
る。

【図９】チップの全体像を示す図である。

【図１０】実施例３の発光装置の等価回路図である。

【図１１】実施例４の発光装置の等価回路図である。

【図１２】光プリンタ装置を示す図である。

【図１３】発光素子モジュールとロッドレンズアレイと
の組合せを示す図である。

【符号の説明】

Ｔ 転送サイリスタ Ｌ 発光サイリスタ φ₁ ，φ₂ 転送用クロックパルス Ｖ_GK 電源電圧 φ_S スタートパルス Ｓ_in 書き込み信号 １ ｎ形基板 ２２，２４ ｐ形半導体層 ２１，２３ ｎ形半導体層

Claims (11)

【特許請求の範囲】
1. 【請求項１】スイッチング動作のためのしきい電圧また
   はしきい電流の制御電極を有するスイッチ素子を複数個
   配列し、各スイッチ素子の前記制御電極をその近傍に位
   置する少なくとも１つのスイッチ素子の制御電極に、接
   続用抵抗または電気的に一方向性を有する電気素子を介
   して接続するとともに、各スイッチ素子の制御電極に電
   源ラインを負荷抵抗を介して接続し、かつ各スイッチ素
   子にクロックパルスラインを接続して形成したスイッチ
   素子アレイと、 発光動作のためのしきい電圧またはしきい電流の制御電
   極を有する発光素子を複数個配列した発光素子アレイと
   からなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
   制御電極と電気的手段にて接続し、各発光素子に発光の
   ための電流を供給するラインを設けた自己走査型発光装
   置において、 前記スイッチ素子アレイと前記発光素子アレイとを、略
   平行に、かつ略直線状に配列し、 前記スイッチ素子アレイの配列ピッチを前記発光素子ア
   レイの配列ピッチより小さくすることで前記スイッチ素
   子アレイに隙間を生じせしめ、前記隙間に前記発光装置
   の駆動に必要な端子を取り出すためのボンディングパッ
   ドを配置することで、前記発光装置の短辺寸法を小さく
   したことを特徴とする自己走査型発光装置。
2. 【請求項２】請求項１記載の自己走査型発光装置におい
   て、 前記電流供給ラインを、前記スイッチ素子アレイの側の
   ボンディングパッドに引き出すため、一つの発光素子の
   ゲートの形状を変更し、変更されたゲートの上を前記電
   流供給ラインを引き回した自己走査型発光装置。
3. 【請求項３】請求項２記載の自己走査型発光装置におい
   て、 前記電流供給ラインの端子を取り出すためのボンディン
   グパッドが、発光素子アレイの端の隙間に配置される場
   合に、前記ゲート形状を変更する発光素子は、前記発光
   素子アレイの端に位置する発光素子である自己走査型発
   光装置。
4. 【請求項４】請求項１記載の自己走査型発光装置におい
   て、 前記電流供給ラインの端子を取り出すためのボンディン
   グパッドが、発光素子アレイの略中央に配置される場合
   に、前記電流供給ラインを、前記スイッチ素子アレイの
   側の前記ボンディングパッドに引き出すため、前記発光
   素子アレイの略中央に位置する隣接する２個の発光素子
   間に前記電流供給ラインを引き回した自己走査型発光装
   置。
5. 【請求項５】スイッチング動作のためのしきい電圧また
   はしきい電流の制御電極を有するスイッチ素子を複数個
   配列し、各スイッチ素子の前記制御電極をその近傍に位
   置する少なくとも１つのスイッチ素子の制御電極に、接
   続用抵抗または電気的に一方向性を有する電気素子を介
   して接続するとともに、各スイッチ素子の制御電極に電
   源ラインを負荷抵抗を介して接続し、かつ各スイッチ素
   子にクロックパルスラインを接続して形成したスイッチ
   素子アレイと、 発光動作のためのしきい電圧またはしきい電流の制御電
   極を有する発光素子を複数個配列した発光素子アレイと
   からなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
   制御電極と電気的手段にて接続し、各発光素子に発光の
   ための電流を供給するラインを設けた自己走査型発光装
   置において、 前記スイッチ素子アレイは、２個以上のスイッチ素子ア
   レイ・ブロックで構成され、各ブロックのスイッチ素子
   の配列ピッチは前記発光素子アレイの配列ピッチより小
   さくなるように設定されており、 前記スイッチ素子アレイの両端の隙間と、前記ブロック
   の間の隙間とに、前記発光装置の駆動に必要な端子を取
   り出すためのボンディングパッドを配置した、ことを特
   徴とする自己走査型発光装置。
6. 【請求項６】請求項５記載の自己走査型発光装置におい
   て、 前記両端の隙間の一方には、前記スイッチ素子アレイの
   スイッチング動作を開始させるスタートパルスのための
   端子を取り出すボンディングパッドが配置され、 前記両端の隙間の他方には、前記電源ラインの端子を取
   り出すためのボンディングパッドと、前記電流供給ライ
   ンの端子を取り出すためのボンディングパッドとが配置
   され、 前記スイッチ素子アレイ・ブロックの数は２つであり、
   前記ブロック間の隙間には、前記クロックパルスライン
   の端子を取り出すための少なくとも２個以上のボンディ
   ングパッドが配置されている自己走査型発光装置。
7. 【請求項７】請求項６記載の自己走査型発光装置におい
   て、 前記電流供給ラインを、前記スイッチ素子アレイの側の
   前記ボンディングパッドに引き出すため、前記発光素子
   アレイの端に位置する発光素子のゲートの形状を変更
   し、変更されたゲートの上を前記電流供給ラインを引き
   回した自己走査型発光装置。
8. 【請求項８】請求項５記載の自己走査型発光装置におい
   て、 前記両端の隙間の一方には、前記スイッチ素子アレイの
   スイッチング動作を開始させるスタートパルスのための
   端子を取り出すボンディングパッドが配置され、 前記両端の隙間の他方には、前記電源ラインの端子を取
   り出すためのボンディングパッドが配置され、 前記スイッチ素子アレイ・ブロックの数は４つであり、
   前記ブロック間の中央の隙間には、前記電源ラインの端
   子を取り出すためのボンディングパッドが配置され、 前記ブロック間の残りの隙間には、前記クロックパルス
   ラインの端子を取り出すためのボンディングパッドが配
   置されている自己走査型発光装置。
9. 【請求項９】請求項８記載の自己走査型発光装置におい
   て、 前記電流供給ラインを、前記スイッチ素子アレイの側の
   前記ボンディングパッドに引き出すため、前記発光素子
   アレイの略中央に位置する隣接する２個の発光素子間に
   前記電流供給ラインを引き回した自己走査型発光装置。
10. 【請求項１０】半導体基板上に集積して構成した請求項
    １〜９のいずれかに記載の自己走査型発光装置を、複数
    個、略一列，直線上に配列した発光モジュール。
11. 【請求項１１】請求項１０記載の発光モジュールとレン
    ズアレイとを組み合わせて、感光ドラム表面に前記発光
    モジュールからの出力光が集光するように配置され、前
    記発光モジュール上に表示された画像情報が感光ドラム
    上に転写されるように構成された光プリンタ装置。