JPH0992885A

JPH0992885A - 面発光素子および自己走査型発光装置

Info

Publication number: JPH0992885A
Application number: JP24583595A
Authority: JP
Inventors: Yukihisa Kusuda; 幸久楠田; Seiji Ono; 誠治大野; Shunsuke Otsuka; 俊介大塚
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 1995-09-25
Filing date: 1995-09-25
Publication date: 1997-04-04

Abstract

(57)【要約】【課題】外部発光効率を改善した面発光素子を提供す
る。【解決手段】アノード電極を部分２２ａおよび２２ｂ
よりなるＴ字型電極２２とし、電極部２２ａの下側に絶
縁層２０を設けた構造となっている。電極部２２ａは矩
形状、電極部２２ｂは細長い形状である。電極部２２ｂ
のみが、Ｐ形半導体層１０にオーミック接触している。
電流は電極部２２ａの直下には流れず、電極部２２ｂか
ら下側のＰ形半導体層へ流れる。したがって発光中心
は、電極部２２ｂの下方に移動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、面発光ダイオー
ド，面発光サイリスタのような面発光素子の外部発光効
率を高めるための構造およびこのような面発光素子を用
いた発光装置に関するものである。

【０００２】

【従来の技術】従来、面発光素子の代表的なものとして
発光ダイオードおよびレーザダイオードが知られてい
る。

【０００３】発光ダイオードは化合物半導体（ＧａＡ
ｓ，ＧａＰ，ＧａＡｌＡｓ等）のＰＮ接合またはＰＩＮ
接合を形成し、これに順方向電圧を加えることにより接
合内部にキャリアを注入し、その再結合の過程で生じる
発光現象を利用するものである。

【０００４】またレーザダイオードはこの発光ダイオー
ドの内部に導波路を設けた構造となっている。あるしき
い電流以上の電流を流すと注入される電子−正孔対が増
加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。

【０００５】これら発光ダイオード，レーザダイオード
と同じ発光メカニズムを有する発光素子として発光機能
を有する負性抵抗素子（発光サイリスタ，レーザサイリ
スタ等）も知られている。発光サイリスタは先に述べた
ような化合物半導体でＰＮＰＮ構造を作るものであり、
シリコンではサイリスタとして実用化されている。これ
らについては、例えば青木昌治編著「発光ダイオード」
工業調査会、１６７〜１６９頁に記載されている。この
発光機能を有する負性抵抗素子（ここでは発光サイリス
タと呼ぶ）の基本構造はＮ形ＧａＡｓ基板上にＰＮＰＮ
構造を形成したもので、サイリスタと全く同じ構造であ
る。電流−電圧特性もサイリスタと全く同じＳ字形負性
抵抗の特性を示す。

【０００６】本出願人は、面発光型のサイリスタ（以
下、面発光サイリスタという）を用いた自己走査型発光
素子アレイについて、既に多くの出願において開示して
いる。例えば、特開平２−２６３６６８号公報「発光装
置」、特開平２−２１２１７０号公報「発光素子アレイ
およびその駆動方法」、特開平３−５５８８５号公報
「発光・受光モジュール」、特開平３−２００３６４号
公報「光信号の読み取り方法及びこれに使用するスイッ
チ素子アレイ」、特開平４−２３３６７号公報「発光装
置」、特開平４−２９６５７９号公報「発光素子アレイ
の駆動方法」である。

【０００７】

【発明が解決しようとする課題】面発光ダイオード，面
発光サイリスタのような面発光素子においては、電流を
注入する電極の真下に発光中心が位置し、電極自身が遮
光層となって外部発光効率が良くないという問題があ
る。この問題を面発光サイリスタを例に説明する。

【０００８】図１（ａ），（ｂ）は、メサ型のＰＮＰＮ
構造の従来の面発光サイリスタの断面図および平面図を
示す。この面発光サイリスタはＮ形半導体基板１上に形
成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半
導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１に
オーミック接触するように形成されたアノード電極４０
とを備えている。図１（ａ）の構造上には、図示しない
が全体に絶縁被膜（光を透過する絶縁材料よりなる）が
設けられ、その上にＡｌ配線１４０が設けられている。
絶縁被膜には、電極４０とＡｌ配線１４０とを電気的に
接続するためのコンタクトホールＣが開けられている。
また、Ｎ形半導体基板１の裏面には、カソード電極（図
示せず）が設けられている。

【０００９】このようなＰＮＰＮ構造の面発光サイリス
タにおいては、アノード電極４０から流れる電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れる。したがってゲート層２２，２３での発光
中心は電極４０の真下にある。このように発光中心が電
極４０の真下にあるため、光が電極４０自身さらにはＡ
ｌ配線１４０によって遮られる結果、外部発光効率が良
くない。

【００１０】また電極４０に近い所では、注入電流が大
きいため発光光量は大きいが、電極４０から遠ざかるに
従って、注入電流が小さくなるため発光光量は小さくな
る。これは、外部発光効率を低下させる要因の１つとも
なっている。

【００１１】本発明の目的は、上述のような欠点を除去
し、外部発光効率を改善した面発光素子を提供すること
にある。

【００１２】本発明の他の目的は、このような面発光素
子を用いた自己走査型発光装置を提供することにある。

【００１３】

【課題を解決するための手段】外部発光効率を改善する
方法は、以下の２つの方法がある。発光中心を、上方に遮光層の無い場所に移動させる。
このためには、上方に遮光層がある電極部分は、下側の
半導体層と接する部分に絶縁層を設けて、その電極部分
からは注入電流が流れないようにする。発光光量を大きくするには、電極の周辺長を大きくす
る。同じ面積の電極の場合、周辺長が大きくなるほど、
電極から注入される電流が全体に均一に拡がり、均一に
光が出てくるので、発光光量は大きくなる。

【００１４】本発明は、以上の考え方に基づいてなした
ものであり、本発明は、発光層に電流を注入する電極を
光出射側に有し、前記電極に接続される配線を有する面
発光素子において、前記電極を、前記配線で覆われない
領域に拡張し、前記配線で覆われる前記電極部分の下側
に絶縁層を設け、外部発光効率を高めたことを特徴とす
る。

【００１５】また、本発明の面発光素子は、発光層に電
流を注入する細長い電極を光出射側に有し、前記電極の
一端に接続される第１の配線と、前記電極の他端に接続
される第２の配線とを有し、前記第１の配線で覆われる
前記電極の一端の部分の下側に第１の絶縁層を設け、前
記第２の配線で覆われる前記電極の他端の部分の下側に
第２の絶縁層を設け、外部発光効率を高めるとともに、
外部発光効率のばらつきをなくしたことを特徴とする。

【００１６】さらに、本発明の面発光素子は、発光層に
電流を注入する電極を光出射側に有し、前記電極の一部
の辺をまたいで前記電極に接続される配線を有する面発
光素子において、前記電極の一部の辺を除いた残りの辺
の内側に入るように、前記電極の下側に絶縁層を設け、
外部発光効率を高めたことを特徴とする。

【００１７】また、本発明の面発光素子は、少なくとも
２つの半導体層よりなり、発光層を含む面発光素子にお
いて、光出射側の半導体層とオーミック接触する電極
と、前記電極にオーミック接触し、かつ、前記光出射側
の半導体層とショットキー接触する金属層と、前記電極
に接続される配線とを備え、前記電極は、前記配線で覆
われない領域に延びており、前記金属層から前記電極を
経て、前記発光層に電流を注入することにより、外部発
光効率を高めたことを特徴とする。

【００１８】また、本発明の面発光素子は、発光層に電
流を注入する電極を光出射側に有し、前記電極に接続さ
れる配線を有する面発光素子において、前記電極の少な
くとも一部の周辺形状が、電極の周辺長が長くなるよう
に、凹凸形状であることを特徴とする。

【００１９】本発明は、上記のような構造の面発光ダイ
オードまたは面発光サイリスタを提供することができ
る。

【００２０】本発明は、さらには、上記のような構成の
面発光素子を用いた自己走査型発光装置である。

【００２１】

【発明の実施の形態】以下、本発明の実施例を面発光サ
イリスタについて説明するが、本発明は、面発光サイリ
スタのみならず、面発光ダイオードをも含む面発光素子
に一般に適用できるものである。

【００２２】

【実施例１】図２（ａ），（ｂ）は、本発明の面発光サ
イリスタの一実施例の断面図および平面図を示す。

【００２３】この面発光サイリスタ素子は、図１の面発
光サイリスタにおいて、アノード電極を部分４０ａおよ
び４０ｂよりなるＴ字型電極（Ａｕ）４０とし、電極部
４０ａの下側に絶縁層４７を設けた構造となっている。
電極部４０ａは矩形状、電極部４０ｂは細長い矩形状で
ある。この電極部４０ｂのみが、Ｐ形半導体層２１にオ
ーミック接触している。電極部４０ａは、図１に示した
従来構造の電極４０に相当している。本実施例では、電
極部４０ｂを更に追加した構造となっている。電極部４
０ａの寸法は、７μｍ×１１μｍであり、電極部４０ｂ
の寸法は４μｍ×１２μｍである。

【００２４】電極部４０ａの下側には、絶縁材料の層４
７が設けられているが、絶縁材料は、パターニング加工
できる絶縁材料であればいかなる材料であってもよく、
例えばＳｉＯ₂，ＳｉＮ，ＳｉＯＮ，Ａｌ₂Ｏ₃，Ｔｉ
Ｏ₂などが挙げられる。また、この絶縁層４７の寸法
は、１４μｍ×１６μｍである。

【００２５】電極４０ａは、光を透過する絶縁被膜（図
示せず）に設けられたコンタクトホールＣを経てＡｌ配
線１４０と電気的に接続される。

【００２６】その他の構造は、図１に示した面発光サイ
リスタと同じであり、したがって図２において図１と同
じ構成要素には、同一の参照番号を付して示してある。

【００２７】このような構造の面発光サイリスタにおい
ては、コンタクトホールＣのある電極部４０ａの下側に
は絶縁層４７が設けられているので、図２（ａ）に示す
ように、電流は電極部４０ａの直下には流れず、矢印で
示すように電極部４０ｂから下側のＰ形半導体層へ流れ
る。したがって発光中心は、電極部４０ｂの下方にあ
り、図１の面発光サイリスタ素子と比較すると、発光中
心が図面上で左側へ移動している。

【００２８】本実施例の面発光サイリスタによれば、光
の出射を妨げる電極４０ｂは、図１の電極４０に比べて
小さく、また発光中心の上方にはＡｌ配線１４０が無い
ので、外部発光効率が従来の構造に比べて大きくでき
る。例えば、３０μＷから７０μＷへと約２倍になっ
た。

【００２９】

【実施例２】実施例１の面発光サイリスタを作製する場
合、Ｔ字型電極４０は開口パターンを有するマスクを用
いて蒸着することで形成するが、マスクの位置ずれによ
って、電極４０が正しい位置からずれて形成されること
がある。図３（ａ）は電極４０が図面上で左側にずれた
場合を、図３（ｂ）は右側にずれた場合を示している。
このような位置ずれが生じると、Ｐ形半導体層２１にオ
ーミック接触する電極部４０ｂの面積に差を生じる。す
なわち、図３（ａ）の場合の接触面積が、図３（ｂ）の
場合の接触面積よりも大きい。オーミック接触面積が大
きくなるに従って電極から流れる電流は大きくなる。し
たがって、電極４０の位置ずれによって、外部発光効率
にばらつきを生じる。

【００３０】このような外部発光素子にばらつきのない
面発光サイリスタ素子の他の実施例を、図４に示す。
（ａ）は断面図、（ｂ）は平面図である。

【００３１】本実施例のアノード電極４０は、電極部４
０ａと４０ｂ、および電極部４０ａと４０ｂとの間にあ
る電極部４０ｃよりなるＨ字型電極とし、電極部４０
ａ，４０ｂの下側に絶縁層４７ａ，４７ｂをそれぞれ設
けた構造となっている。電極部４０ａ，４０ｂは矩形
状、電極部４０ｃは細長い矩形状である。

【００３２】電極部４０ａ，４０ｂの寸法は、７μｍ×
１１μｍであり、電極部４０ｃの寸法は、４μｍ×２０
μｍである。また、電極部４０ａ，４０ｂの下側の絶縁
層４７ａ，４７ｂの寸法は、１４μｍ×１６μｍであ
る。

【００３３】なお図４において、図１と同じ構成要素に
は、同一の参照番号を付して示してある。

【００３４】図４（ａ）に示される構造上には、図示し
ないが絶縁被膜（光を透過する）が設けられ、その上に
Ａｌ配線１４０ａ，１４０ｂが設けられている。絶縁被
膜には、電極部４０ａとＡｌ配線１４０ａとを電気的に
接続するためのコンタクトホールＣａが開けられてお
り、電極部４０ｂとＡｌ配線１４０ｂとを電気的に接続
するためのコンタクトホールＣｂが開けられている。

【００３５】本実施例の構造では、電極部４０ａ，４０
ｂおよび絶縁層４７ａ，４７ｂのサイズは、作製時のマ
スクのずれを考慮して、電極部４０ａ，４０ｂが下側の
絶縁層４７ａ，４７ｂをはみ出さないように選ばれる。
したがって、Ｐ形半導体層２１にオーミック接触する電
極部分は電極部４０ｃであり、オーミック接触する電極
部分の面積はほぼ一定にすることができるので、外部発
光効率のばらつきをなくすことができる。

【００３６】

【実施例３】本実施例は、実施例１の変形例である。実
施例１のアノード電極はＴ字型であって電極部４０ｂは
細長い矩形状となっている。これに対し、本実施例では
図５に示すようにアノード電極４０は実施例１の電極部
４０ｂに比べて幅の広い矩形状とし、電極４０の下側に
絶縁４７を設ける。絶縁層４７は、電極４０の一辺を除
いた残りの三辺の内側に入るようにする。このために
は、絶縁層４７の幅はアノード電極４０の幅よりも小さ
くする。具体的には、アノード電極４０の寸法は、１０
μｍ×１４μｍであり、絶縁層４７の寸法は、６μｍ×
２０μｍである。電極４０は絶縁被膜（図示せず）に設
けられたコンタクトホールＣを介してＡｌ配線１４０に
接続されている。このＡｌ配線１４０は、電極４０の前
記一辺をまたいで、電極４０上に延びており、この部分
のＡｌ配線の幅は、電極４０の幅よりも小さいものとす
る。

【００３７】この構造の面発光サイリスタでは、アノー
ド電極４０がＰ形半導体層２１にオーミック接触する前
記三辺の部分から電流が流れ、発光する。実施例１に比
べ発光効率は低下するが、アノード電極の段差部の電流
集中を避けることができるという利点がある。

【００３８】

【実施例４】図６（ａ），（ｂ）は、本発明の面発光サ
イリスタのさらに他の実施例の断面図および平面図を示
す。

【００３９】この面発光サイリスタは、Ｐ形半導体基板
１０上にＰ形半導体層１４，Ｎ形半導体層１３，Ｐ形半
導体層１２，Ｎ形半導体層１１が形成され、Ｎ形半導体
層１１上にＮ形半導体層とオーミック接触するカソード
電極１５が設けられ、このカソード電極１５およびＮ形
半導体層１１上にＮ形半導体層とショットキー接触する
金属層１６が設けられている。

【００４０】カソード電極１５は、例えばＡｕＧｅ（５
００オングストローム），Ｎｉ（１００オングストロー
ム），Ａｕ（１５００オングストローム）の３層構造で
作製される。また、金属層１６の材料としては、Ａｕ，
Ｃｒ，Ｔｉ，Ｗ，Ａｌなどの大半の金属を用いることが
できる。また、ＡｕＺｎはＰ形であり、Ｎ形半導体層と
ショットキー接触する。

【００４１】また、Ｎ形半導体基板の発光サイリスタの
場合、アノード層はＰ形となるが、アノード層上に設け
るアノード電極は、例えばＡｕＺｎ（５００オングスト
ローム）とＡｕ（１５００オングストローム）の２層構
造とすることができる。

【００４２】カソード電極１５は細長い矩形状（例え
ば、４μｍ×２０μｍ）であり、金属層１６は矩形状
（例えば、１２μｍ×１２μｍ）である。図示しない
が、この構造の上には絶縁層が設けられ、絶縁層上には
Ａｌ配線１５０が設けられている。金属層１６には、コ
ンタクトホールＣを経てＡｌ配線１５０が接触してい
る。

【００４３】このような構造の面発光サイリスタでは、
金属層１６は下側のＮ形半導体層１１とはショットキー
接触しているので、金属層１６からは電流は注入され
ず、矩形状のカソード電極１５がＮ形半導体層１１とオ
ーミック接触する部分から電流が注入される。したがっ
て、実施例１と同様に、外部発光効率が高くなる。

【００４４】また、このような構造の面発光サイリスタ
素子においては、前記実施例１，２，３に比べて製造が
容易であるという利点がある。

【００４５】

【実施例５】実施例１〜４は、電極の下側に絶縁層を設
ける構造であったが、本実施例では電極の周辺形状を凹
凸状にし、周辺長を大きくすることによって、外部発光
効率を高めた例を示す。

【００４６】図７に、電極形状の例を示す。図７（ａ）
は、矩形の周辺に正方形の突起が突き出た形状の電極３
５である。電極３５は、絶縁被膜（図示せず）に設けら
れたスルーホールＣを経て、Ａｌ配線１３５に接続され
る。

【００４７】図７（ｂ）は、矩形の周辺に三角形状の突
起が突き出た形状の電極３６である。

【００４８】図７（ｃ）は、矩形の周辺に半球状の突起
が突き出た形状の電極３７である。

【００４９】このような電極形状にすることにより、そ
の周辺長が大きくなり、電極から注入される電流が全体
に均一に拡がり、均一に光が出てくるので、発光光量は
大きくなる。

【００５０】また、本実施例の電極形状を、実施例１〜
５の面発光サイリスタに採用することもできる。

【００５１】

【実施例６】本実施例は、本発明者らが特開平１−２３
８９６２号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。

【００５２】まず、本実施例の発光装置の原理を説明す
るための等価回路図を図８に示す。これは発光しきい電
圧，電流が外部から制御できる発光サイリスタとして、
上述した本発明による面発光サイリスタを用いた場合を
表している。

【００５３】発光サイリスタＴ（−２）〜Ｔ（＋２）
は、一列に並べられた構成となっている。各単体発光サ
イリスタのアノード電極に３本の転送クロックライン
（φ₁，φ₂，φ₃）がそれぞれ３素子ごとに（繰り返
されるように）接続される。一般に発光サリスタは、光
を感じてそのターンオン電圧が低下する特性を持つ。発
光サイリスタをその発光が互いの素子に入射するよう構
成すると、発光サイリスタに距離的に近い素子、または
光がよくあたるよう配置された素子は、そのターンオン
電圧が下がることになる。

【００５４】図８の等価回路の動作について説明する。
今、転送クロックラインφ₃にハイレベルパルス電圧が
加わっており、発光サイリスタＴ（０）がオン状態にな
っているとする。発光サイリスタＴ（０）からの発光は
隣接する発光サイリスタＴ（−１），Ｔ（＋１）に入射
し、これらのターンオン電圧を引き下げる。発光サイリ
スタＴ（−２），Ｔ（＋２）は、発光サイリスタＴ（―
１），Ｔ（＋１）に比べ、遠方にあるため入射光は弱
く、ターンオン電圧はそれほど低下しない。

【００５５】この状態で、次にクロックラインφ₁にハ
イレベルパルス電圧を印加する。発光サイリスタＴ（＋
１）のターンオン電圧は、発光サイリスタＴ（−２）の
ターンオン電圧に比べ、光の影響で低下しているため、
発光サイリスタＴ（＋１）のオン電圧と発光サイリスタ
Ｔ（−２）のオン電圧の間の電圧に、転送クロックのハ
イレベル電圧を設定すると、発光サイリスタＴ（＋１）
のみオンし、発光サイリスタＴ（―２）はオンしないよ
うにすることができる。

【００５６】よって、発光サイリスタＴ（＋１），Ｔ
（０）が同時にオンする状況が生まれる。そして、クロ
ックラインφ₃をローレベル電圧に落とすと、発光サイ
リスタＴ（０）はオフとなり、発光サイリスタＴ（＋
１）のみオンすることになる。よってオン状態の転送が
行われることになる。

【００５７】上に述べたような原理から、転送クロック
φ₁，φ₂，φ₃のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。

【００５８】次に、本実施例の発光素子アレイを集積化
して作製する場合の構成について説明する。

【００５９】本実施例の発光素子アレイ構造概念図を図
９に示す。接地されたＮ形ＧａＡｓ基板１上にＰ形半導
体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１の各層
を形成する。そして、ホトリソグラフィおよびエッチン
グ等により、各単体発光サイリスタＴ（−２）〜Ｔ（＋
１）に分離する。アノード電極４０はＰ形半導体層２１
とオーミック接触をしており、絶縁層３０は素子と配線
との短絡を防ぎ、同時に特性劣化を防ぐための保護膜と
して作用する。ここで、絶縁層３０には、発光サイリス
タの発光波長の光が通るような材質を用いている。アノ
ード電極４０は絶縁層３０に設けられるコンタクトホー
ルを介して配線１４０に接続されている。

【００６０】Ｐ形半導体層２１はこのサイリスタのアノ
ードであり、Ｎ形ＧａＡｓ基板１はカソードである。各
単体発光サイリスタのアノード電極４０に、３本の転送
クロックライン（φ₁，φ₂，φ₃）が、それぞれ３素
子おきに接続される。

【００６１】発光サイリスタのターンオン電圧が、素子
に入射する光量に依存して変化することは一般に知られ
ている。したがって、オン発光サイリスタの光の一部が
隣接する発光サイリスタに入射するよう構成されていれ
ば、オン発光サイリスタに近い発光サイリスタのオン電
圧は、光がない場合に比べ低下することになる。

【００６２】図９の構造では、絶縁層３０が発光波長に
対し透明な膜で形成されているため、光は容易に隣接す
る素子に入りそのターンオン電圧を低下させることがで
きる。

【００６３】本実施例の自己走査型発光装置のアノード
電極部分に、本発明の構造を適用することができる。

【００６４】

【実施例７】本実施例の自己走査型発光装置は、相互作
用の媒介として電位を利用するものである。すなわち上
述の実施例６は、光による結合を用いた場合であった
が、本実施例は電位による結合を用いたものである。

【００６５】その具体的な例として、図１０に本実施例
の自己走査型発光装置の等価回路図を示す。この発光装
置の特徴は実施例６、すなわち、図８の回路に抵抗ネッ
トワークが加わった構成となっている。

【００６６】発光素子として、本発明による面発光サイ
リスタＴ（−２）〜Ｔ（＋２）を用い、発光サイリスタ
Ｔ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ_-2〜Ｇ
₊₂が設けられている。各々のゲート電極には、負荷抵抗
Ｒ_Lを介して電源電圧Ｖ_GKが印加される。また、各々の
ゲート電極Ｇ_-2〜Ｇ₊₂は、相互作用を作るために抵抗Ｒ
_Iを介して電気的に接続されている。また、各単体発光
サイリスタのアノード電極に、３本の転送クロックライ
ン（φ₁，φ₂，φ₃）が、それぞれ３素子おきに（繰
り返されるように）接続される。

【００６７】動作を説明すると、まず転送クロックφ₃
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性から、
ゲート電極Ｇ₀は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを仮に５ボルトとすると、負荷抵抗Ｒ_L，相
互作用抵抗Ｒ_Iのネットワークから各発光サイリスタの
ゲート電圧が決まる。そして、発光サイリスタＴ（０）
に近い素子のゲート電圧が最も低下し、以降順にＴ
（０）から離れるにしたがいゲート電圧は上昇してい
く。これは次のように表せる。

【００６８】Ｖ_G0＜Ｖ_G1＝Ｖ_G-1＜Ｖ_G2＝Ｖ_G-2 （１）これらの電圧の差は、負荷抵抗Ｒ_L，相互作用抵抗Ｒ_I
の値を適当に選択することにより設定することができ
る。

【００６９】３端子サイリスタのアノード側のターンオ
ン電圧Ｖ_ONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
_difだけ高い電圧となることが知られている。

【００７０】Ｖ_ON≒Ｖ_G＋Ｖ_dif （２）したがって、アノードにかける電圧をこのターンオン電
圧Ｖ_ONより高く設定すれば、その発光サイリスタはオン
することになる。

【００７１】さてこの発光サイリスタＴ（０）がオンし
ている状態で、次の転送クロックパルスφ₁にハイレベ
ル電圧Ｖ_Hを印加する。このクロックパルスφ₁は発光
サイリスタＴ（＋１）とＴ（―２）に同時に加わるが、
ハイレベル電圧Ｖ_Hの値を次の範囲に設定すると、発光
サイリスタＴ（＋１）のみをオンさせることができる。

【００７２】Ｖ_G-2＋Ｖ_dif＞Ｖ_H＞Ｖ_G+1＋Ｖ_dif （３）これで発光サイリスタＴ（０），Ｔ（＋１）が同時にオ
ンしていることになる。そしてクロックパルスφ₃のハ
イレベル電圧を切ると、発光サイリスタＴ（０）がオフ
となりオン状態の転送ができたことになる。

【００７３】このように、本実施例では抵抗ネットワー
クで各発光サイリスタのゲート電極間を結ぶことによ
り、発光サイリスタに転送機能をもたせることが可能と
なる。

【００７４】上に述べたような原理から、転送クロック
φ₁，φ₂，φ₃のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。

【００７５】次に、本実施例の発光装置を集積化して作
製する場合の構成について説明する。

【００７６】本実施例の発光装置の構成概略図を図１１
に示す。接地されたＮ形ＧａＡｓ基板１上にＮ形半導体
層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半
導体層２１の各層を形成する。そしてホトリソグラフィ
およびエッチング等により、各単体発光サイリスタＴ
（−１）〜Ｔ（＋１）に分離する。分離溝を５０で示
す。アノード電極４０はＰ形半導体層２１とオーミック
接触を有し、ゲート電極４１はＮ形半導体層２２とオー
ミック接触を有する。

【００７７】絶縁層３０は素子と配線との短絡を防ぎ、
同時に特性劣化を防ぐための保護膜でもある。絶縁層３
０に設けられたコンタクトホールを介して、アノード電
極４０およびゲート電極４１は、それぞれ、配線１４
０，１４１に接続されている。

【００７８】Ｎ形ＧａＡｓ基板１は、このサイリスタの
カソードである。各単体発光サイリスタのアノード電極
４０に３本の転送クロックライン（φ₁，φ₂，φ₃）
がそれぞれ３素子おきに接続される。またゲート電極４
１には、負荷抵抗Ｒ_L，相互作用抵抗Ｒ_Iによる抵抗ネ
ットワークが接続される。

【００７９】ここで、実施例６で述べたような光結合が
発生すると、本実施例の発光素子アレイ転送動作が影響
されることが考えられるため、ゲート電極４１の一部を
発光サイリスタ間の分離溝５０のなかに入れ、光結合を
防止する構造としている。

【００８０】本実施例の自己走査型発光装置のアノード
電極部分に、本発明の構造を適用することができる。

【００８１】

【実施例８】本実施例は実施例７の自己走査型発光装置
の現実的な構造を示したものである。図１２に本実施例
の発光装置の平面図を、図１３および図１４に図１２の
Ｘ−Ｘ′，Ｙ−Ｙ′ラインの断面図を各々示す。

【００８２】各発光サイリスタＴ（−１）〜Ｔ（＋
１），発光サイリスタの分離溝５０、フィールド６０等
は前記実施例と同様である。Ｎ形半導体層による抵抗６
３は、各々のゲート電極間を結ぶ抵抗ネットワークを形
成している。また、抵抗６３は、光吸収ブロック６２に
よって、発光サイリスタからの光が入らないようになっ
ている。本実施例では光障壁としてフィールドの一部を
用いているが、別の物質を用いてもよいし、また形状も
別の形状としてもよい。

【００８３】発光サイリスタのアノード電極は、取り出
し用コンタクトホールＣ₁を通して、配線１４０に接続
される。配線１４０と転送クロックラインφ₁，φ₂，
φ₃との接続はスルーホールＣ₂を用いて行なわれる。
クロックラインφ₁は発光サイリスタＴ（−２）および
Ｔ（＋１）に接続され、クロックラインφ₂は発光サイ
リスタＴ（−１）に、クロックラインφ₃は発光サイリ
スタＴ（０）に接続される。抵抗６３は、コンタクトホ
ールＣ₃を用いて電源ライン４２にて外部に取り出され
る。

【００８４】図１３に図１２のＸ−Ｘ′ラインの断面図
を示す。これは発光素子アレイの配列方向に切ったライ
ンであり、各発光サイリスタが並んでいる様子がわか
る。５０は発光サイリスタの分離溝、３０は発光サイリ
スタと配線１４０，１４１との短絡防止用絶縁膜であ
り、配線１４０と転送クロックラインとの短絡防止用層
間絶縁膜３１等は前記の実施例と同様である。これらの
絶縁膜３０，３１は、光が外部ヘ漏れ出さないように光
を通さない絶縁膜であることが好ましい。この場合、先
に述べたように光結合による転送動作への影響をなくす
ため、分離溝中にゲート電極を入れて光を遮るよう構成
することは有効である。

【００８５】図１４に図１２のＹ−Ｙ′ラインの断面図
を示す。これは発光素子アレイの配列方向に垂直に切っ
たラインであり、配線，電極の接続状況がわかる。発光
サイリスタのアノード電極４０の取り出し用コンタクト
ホールＣ₁を絶緑膜３０に設け、配線１４０にて外部に
取り出す。そしてフィールド６０上にて、転送クロック
ラインφ₃とスルーホールＣ₂を通じて接続される。

【００８６】また抵抗ネットワークのための抵抗とし
て、本実施例ではＮ形半導体層２２が用いられる。これ
は別の層であってももちろんよいし、また半導体層を用
いず、スパッタ等により別の種類の膜を形成してもよ
い。また、配線１４１は発光サイリスタからの光が抵抗
６３の抵抗値に影響を与えないようにするため、分離溝
の中に入るように工夫されている。

【００８７】本実施例の自己走査型発光装置のアノード
電極部分に、本発明の構造を適用することができる。

【００８８】

【実施例９】本実施例は、本発明者らが特開平２−９２
６５０号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。

【００８９】本実施例では、さらに抵抗接続の例につい
て述べる。本実施例の発光装置の原理を説明するための
等価回路図を図１５に示す。

【００９０】これは発光しきい電圧，電流が外部から制
御できる発光サイリスタとして、本発明による３端子の
発光サイリスタを用いた場合を表している。発光サイリ
スタＴ（−２）〜Ｔ（＋２）は一列に並べられた構成と
なっている。各発光サイリスタはトランジス夕Ｔｒ₁，
Ｔｒ₂の組合せとして表わされる。トランジスタＴｒ₁
はＰＮＰトランジスタであり、トランジスタＴｒ₂はＮ
ＰＮトランジスタである。発光サイリスタ間の相互接続
用抵抗Ｒ_IはＮＰＮトランジスＴｒ₂のベース間に接続
される。各単体発光サイリスタのアノード電極に、３本
の転送クロックライン（φ₁，φ₂，φ₃）が順次繰り
返して１本ずつ接続される。クロックラインには、クロ
ックラインの電流制限用抵抗Ｒ_eが設けられる。

【００９１】動作を説明する。まず転送クロックφ₃が
ハイレベルとなり、発光サイリスタＴ（０）がオンして
いるとする。この時、ＮＰＮトランジスタＴｒ₂（０）
のベースは、発光サイリスタＴ（０）のオン電流を流せ
る電位に設定されている。この電位が相互接続接抗Ｒ_I
を通じて、隣接する発光サイリスタＴ（−１），Ｔ
（１）のＮＰＮトランジスタＴｒ₂（−１），Ｔｒ
₂（１）のベースに伝達され、これらのベース電流が流
れる。ただし転送クロックラインφ₁，φ₂がローレベ
ルである限り、発光サイリスタＴ（−１），Ｔ（１）は
オフ状態のままである。

【００９２】さて、この相互接続抵抗Ｒ_Iが小さけれ
ば、ＮＰＮトランジス夕Ｔｒ₂（−１），Ｔｒ₂（１）
は、発光サイリスタＴ（０）のオン電流と同じ電流を流
す能力を持っている。しかし相互接続抵抗Ｒ_Iが大きけ
れば、ＮＰＮトランジスタＴｒ₂（−１），Ｔｒ
₂（１）のベース電流が相互接続抵抗Ｒ_Iにより制限さ
れ、ＮＰＮトランジスタＴｒ₂（−１），Ｔｒ₂（１）
の電流駆動能力は低下する。ＮＰＮトランジスタＴｒ₂
（−１），Ｔｒ₂（１）よりさらに遠方に位置するＮＰ
ＮトランジスタＴｒ₂（−２），Ｔｒ₂（２）のベース
電流はさらに小さくなり、これらの電流駆動能力はもっ
と低下することになる。

【００９３】このＮＰＮトランジスタＴｒ₂のベース電
流量、すなわち電流駆動能力が大きくなると、発光サイ
リスタのターンオン電圧が低下することが知られてい
る。図１６にその様子を示す。横軸がアノード電圧（Ｐ
ＮＰトランジスタＴｒ₁のエミッタ電圧）であり、縦軸
がアノード電流である。ここで、ターンオン電圧Ｖ_Sは
外部から全く影響のない場合のターンオン電圧であり、
ターンオン電圧Ｖ_S（１）は発光サイリスタＴ（１）
の、ターンオン電圧Ｖ_S（−２）は発光サイリスタＴ
（−２）のターンオン電圧を表わす。オン状態を維持す
るために必要な最小電圧はホールド電圧Ｖ_hと呼ばれ
る。オンしている発光サイリスタＴ（０）に最も近い発
光サイリスタＴ（−１），Ｔ（１）は上に述べた理由で
ターンオン電圧が低下し、ターンオン電圧Ｖ_S（１）に
なる。次に近い発光サイリスタＴ（−２），Ｔ（２）は
ベース電流の影響が小さくターンオン電圧Ｖ_S（−２）
となる。

【００９４】さて、図１５において、クロックパルスφ
₃の次のクロックパルスφ₁は発光サイリスタＴ（１）
,Ｔ（−２）に印加される。これらのターンオン電圧は
上に述べた理由からそれぞれターンオン電圧Ｖ_S（１）
,Ｖ_S（−２）の値となっているため、クロックパルス
のハイレベル電圧をターンオン電圧Ｖ_S（１） ,Ｖ
_S（−２）の間に設定しておくと発光サイリスタＴ
（１）のみをオンさせることができる。これから各クロ
ックパルスφ₁，φ₂，φ₃をそのハイレベルが互いに
重なりあうように設定しておくと、オン状態発光サイリ
スタが順次転送されていくことになる。これから自己走
査可能な発光装置を実現することができる。

【００９５】以上より、本実施例では発光サイリスタ間
を接続する抵抗が１つで済むことから、簡単な構造で自
己走査型発光装置が構成できることがわかる。

【００９６】次に、本実施例の発光装置を集積化して作
製する場合の構成について説明する。本実施例の要点は
電気的結合を行なうための相互接続用抵抗を、発光サイ
リスタの一部を利用して設けることにより、発光サイリ
スタと同じ工程で、抵抗素子まで形成することのできる
構造にある。

【００９７】本実施例の自己走査型発光装置の構造断面
概念図を図１７に示す。接地されたＮ形ＧｓＡｓ基板１
上にＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体
層２２，Ｐ形半導体層２１の各層を形成する。そしてホ
トリノソグラフィおよびエッチング等により各単体発光
サイリスタＴ（−２）〜Ｔ（２）に分離する（分離溝５
０）。

【００９８】Ｎ形ＧａＡｓ基板１は、このサイリスタの
カソードとして働き接地される。各単体発光サイリスタ
のアノードとなるＰ形半導体層２１には、転送クロック
ラインφ₁，φ₂，φ₃がそれぞれ２素子おきに接続さ
れる。この構成における特徴は、サイリスタを構成する
Ｐ形半導体層２３が各素子を通して接続されていること
である。このＰ形半導体層２３の内部抵抗が図１５に示
した相互接続抵抗Ｒ_Iとなる。

【００９９】図１８に構造平面概念図を示す。これは図
１７の発光素子アレイを上から見た図となっている。各
発光サイリスタＴ（−２）〜Ｔ（２）において、内側の
四角形はＰ形半導体層２１を示し、そのまわりの部分は
Ｐ形半導体層２３を示している。この構造において、Ｐ
形半導体層２３には切込み５５が形成されている。これ
は相互接続抵抗Ｒ_Iの値を変化させるためのもので、切
込み５５を大きく取れば相互接続抵抗Ｒ_Iは大きくな
る。したがって、本実施例は接続抵抗Ｒ_Iを自由に変化
させ、最適化させることができ、転送動作をより安定化
させることが可能となる。

【０１００】以上より、本実施例の自己走査型発光装置
では、ゲート電極を設ける必要がなく、かつ発光サイリ
スタ間を相互接続する抵抗が１つで済み、さらには相互
接続抵抗Ｒ_Iを発光サイリスタを構成する半導体層にて
形成できる。これより簡単な構造の自己走査型発光装置
が実現できる。

【０１０１】

【実施例１０】本実施例は実施例９の自己走査型発光装
置のより現実的な構造を示したものある。図１９に本実
施例の平面図を、図２０に図１９のＸ−Ｘ′ラインの断
面図を示す。

【０１０２】図２０に示すように、発光サイリスタは、
Ｎ形ＧａＡｓ基板１上にＮ形ＧａＡｓ層２４ｂ，Ｎ形Ａ
ｌＧａＡｓ層２４ａ，Ｐ形ＧａＡｓ層２３，Ｎ形ＧａＡ
ｓ層２２，Ｐ形ＡｌＧａＡｓ層２１ｂ，Ｐ形ＧａＡｓ層
２１ｂの各層が形成されている。そしてホトリソグラフ
ィおよびエッチング等により、各単体発光サイリスタに
分離される（分離溝５０）。

【０１０３】また分離溝５５は、接続用抵抗Ｒ_Iの値を
変化させるための切込みである。図２０の断面図では示
していないが、接続用抵抗Ｒ_IはＰ形半導体層２３（こ
の例ではＧａＡｓ層）を用いている。絶縁層３０は、ア
ノード電極４０と各半導体層との電気的分離を行なって
いる。この絶縁層３０の材質としては、発光サイリスタ
間の光分離という意味で、発光サイリスタからの光が通
過しないような物質を用いることが望ましい。

【０１０４】または、この絶縁層３０を複数の層からな
る多層膜とし、絶縁機能と光分離機能を持たせてもよ
い。ただし、光分離機能を持たせた場合、光が外に取り
出せるように窓部を別に設けておく必要がある。層間絶
縁層３１は配線１４０とクロックラインとの絶縁分離を
行なう。

【０１０５】図１９に示すように、転送クロックライン
φ₁，φ₂，φ₃は、スルーホールＣ₂を通して下にあ
る配線１４０に接続される。この配線１４０は、コンタ
クトホールＣ₁を通して各発光サイリスタのアノード電
極４０に接続される。各発光サイリスタＴ（−２）〜Ｔ
（２）において、四角形のＰ形半導体層２１ａの外側に
描かれているのは、Ｐ形半導体層２３である。

【０１０６】本実施例の自己走査型発光装置のアノード
電極部分に、本発明の構造を適用することができる。

【０１０７】

【実施例１１】本実施例は、本発明者らが特開平２−１
４５８４号公報にて開示した自己走査型発光装置であっ
て、前述した面発光サイリスタを適用できる例の１つで
ある。

【０１０８】本実施例では、電気的接続の方法としてダ
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図２
１に示す。これは発光しきい電圧，電流が外部から制御
できる発光サイリスタとして、本発明による３端子の発
光サイリスタを用いた場合を表している。発光サイリス
タＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成と
なっている。Ｇ_-2〜Ｇ₊₂は、発光サイリスタＴ（−２）
〜Ｔ（＋２）のそれぞれのゲート電極を表す。Ｒ_Lはゲ
ート電極の負荷抵抗を表し、Ｄ_-2〜Ｄ₊₂は電気的相互作
用を行うダイオードを表す。またＶ_GKは電源電圧を表
す。各単体発光サイリスタのアノード電極に、２本の転
送クロックライン（φ₁，φ₂）がそれぞれ１素子おき
に接続される。

【０１０９】動作を説明する。まず転送クロックφ₂が
ハイレベルとなり、発光サイリスタＴ（０）がオンして
いるとする。このとき３端子サイリスタの特性からゲー
ト電極Ｇ₀は零ボルト近くまで引き下げられる。電源電
圧Ｖ_GKを仮に５ボルトとすると、抵抗Ｒ_L，ダイオード
Ｄ_-2〜Ｄ₊₂のネットワークから各発光サイリスタのゲー
ト電圧が決まる。そして発光サイリスタＴ（０）に近い
素子のゲート電圧が最も低下し、以降順にＴ（０）から
離れるにしたがいゲート電圧は上昇していく。

【０１１０】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ₁はＧ₀に
対し、ダイオードの順方向立ち上がり電圧Ｖ_dif（ＰＮ
接合の拡散電位に等しい）だけ高い電圧に設定され、ゲ
ート電極Ｇ₂はＧ₁に対し、さらにダイオードの順方向
立ち上がり電圧Ｖ_difだけ高い電圧に設定される。一
方、Ｔ（０）の左側のゲート電極Ｇ_-1はダイオードＤ_-1
が逆バイアスになっているため電流が流れず、したがっ
て電源電圧Ｖ_GKと同電位となる。

【０１１１】次の転送クロックパルスφ₁は、最近接の
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ₁のゲート電圧＋Ｖ
_difであるが、これはＶ_difの約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖ_difの約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約Ｖ_GK＋
Ｖ_difとなる。

【０１１２】以上から、転送クロックパルスのハイレベ
ル電圧をＶ_difの約２倍からＶ_difの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。

【０１１３】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。

【０１１４】本実施例の発光装置の構造概念図を図２２
に示す。接地されたＮ形ＧａＡｓ基板１上に、Ｎ形半導
体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形
半導体層２１の各層を形成する。そしてホトリソグラフ
ィおよびエッチング等により、各単体発光サイリスタＴ
（−２）〜Ｔ（＋１）に分離する。分離溝を５０で示
す。アノード電極４０はＰ形半導体層２１とオーミック
接触しており、ゲート電極４１はＮ形半導体層２２とオ
ーミック接触している。絶縁層３０は素子と配線との短
絡を防ぎ、同時に特性劣化を防ぐための保護膜として作
用する。ここで、絶縁層３０には、発光サイリスタの発
光波長の光が通らないような材質を用いている。

【０１１５】Ｎ形ＧａＡｓ基板１はカソードとして働
く。各単体発光サイリスタのアノード電極４０に、２本
の転送クロックライン（φ₁，φ₂）が、それぞれ１素
子おきに接続される。

【０１１６】転送クロックφ₁，φ₂のハイレベル電圧
を交互に互いに少しずつ重なるように設定すれば、発光
サイリスタのオン状態は順次転送されていく。すなわ
ち、発光点が順次転送され、ダイオードによる電位結合
を用いた集積化された自己走査型発光装置を実現するこ
とができる。

【０１１７】

【実施例１２】本実施例は実施例１１の自己走査型発光
装置の現実的な構造を示したものである。図２３に本実
施例の発光装置の平面図を、図２４に図２３のＹ−Ｙ′
ラインの断面図を示す。

【０１１８】各発光サイリスタのゲートにつながる負荷
抵抗Ｒ_Lを６３で示し、発光サイリスタを構成する半導
体層を流用している。ダイオードＤ_-2〜Ｄ₊₁は、Ｔ（−
２）〜Ｔ（＋１）につながり、そのアノード側はゲート
電極４１を介して、次の発光サイリスタのゲート電極お
よび負荷抵抗６３に接続される。

【０１１９】発光サイリスタのアノード電極は、取り出
し用コンタクトホールＣ₁を通して、配線１４０に接続
される。配線１４０と転送クロックラインφ₁，φ₂と
の接続は、スルーホールＣ₂を用いて行なわれる。電源
ライン４２は、電源電圧Ｖ_GKおよび負荷抵抗Ｒ_Lに接続
される。また電源ラインはゲート電極４１に接続される
配線１４１と同時に形成される。ここで配線１４１は、
発光サイリスタがその発光により互いに影響することを
防ぐ遮光層も兼ねている。

【０１２０】図２４に示すように、発光サイリスタは、
Ｎ形ＧａＡｓ基板１上に、Ｎ形半導体層２４，Ｐ形半導
体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１の各層
が形成されている。そしてホトリソグラフィおよびエッ
チング等により、各単体発光サイリスタに分離される。
また分離溝５１は、発光サイリスタと結合用ダイオード
とを分離するための溝である。

【０１２１】負荷抵抗Ｒ_L（６３）は、発光サイリスタ
のＮ形ＧａＡｓ層２２を用いている。またこれは別の層
を用いてもよい。例えば、Ｐ形半導体層２３を用いる、
あるいはスパッタ法等による別の抵抗を設けてこれを用
いてもよい。

【０１２２】

【実施例１３】本実施例は、本発明者らが特開平２−９
２６５１号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。

【０１２３】本実施例の自己走査型発光装置の原理を説
明するための等価回路図を図２５に示す。これは発光し
きい電圧，電流が外部から制御できる発光サイリスタと
して、本発明による３端子の発光サイリスタを用いた場
合を表している。各発光サイリスタは、トランジス夕Ｔ
ｒ₁，Ｔｒ₂の組合せとして表わされる。トランジスタ
Ｔｒ₁はＰＮＰトランジスタであり、トランジスタＴｒ
₂はＮＰＮトランジスタである。また、トランジスタＴ
ｒ₃が設けられ、トランジスタＴｒ₃のベースは、ＮＰ
ＮトランジスＴｒ₂のベースに接続され、ＮＰＮトラン
ジスＴｒ₂と組合わさってカレントミラー回路を構成し
ている。発光サイリスタＴ（−１）〜Ｔ（１）は一列に
並べられ、かつ発光サイリスタ間がカレントミラー回路
によって接続された構成となっている。

【０１２４】発光サイリスタＴ（−１）〜Ｔ（＋１）
は、それぞれのゲート電極Ｇ_-1〜Ｇ₊₁を有し、これらゲ
ート電極は、負荷抵抗Ｒ_Lを有する。ゲート電極には、
負荷抵抗Ｒ_Lを経て電源電圧Ｖ_GKが印加される。各単体
発光サイリスタのアノード電極（Ｔｒ₁のエミッタ）
に、２本の転送クロックライン（φ₁，φ₂）がそれぞ
れ１素子おきに接続される。クロックラインには、クロ
ックラインの電流制限用抵抗Ｒ_eが設けられる。

【０１２５】動作を説明する。まず、転送クロックφ₂
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき、３端子サイリスタの特性から
ゲート電極Ｇ₀は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを５ボルトとすると、ゲート電極Ｇ₀に負荷
抵抗Ｒ_Lで制限された電流が流れ込む。またエミッタ
（アノード）には、抵抗Ｒ_eで制限された電流が流れ込
む。

【０１２６】さて、トランジス夕Ｔｒ₂とＴｒ₃は、カ
レントミラー回路になっているため、トランジスタＴｒ
₃にはＴｒ₂に比例した電流駆動能力が備わっている。
この電流駆動能力からトランジスタＴｒ₃のコレクタに
接続される負荷抵抗Ｒ_Lを介して電流を引き込み、隣の
発光サイリスタＴ（１）のゲート電極Ｇ₁の電位を引き
下げる。トランジスタＴｒ₃の駆動能力を適当に調整す
ることにより、ゲート電極Ｇ₁の電位をほぼ零まで下げ
ることができる。

【０１２７】発光サイリスタＴ（１）のオン電圧は、ゲ
ート電極Ｇ₁の電位よりＰＮ接合の拡散電位Ｖ_difだけ
高い電圧となるため、転送クロックパルスφ₁の電圧
が、拡散電位Ｖ_dif以上であればオン状態を発光サイリ
スタＴ（１）に伝達することができる。

【０１２８】さて、このように発光サイリスタＴ（１）
のターンオン電圧は下がることになるが、反対側に位置
する発光サイリスタＴ（−１）のターンオン電圧は変化
しない。これはゲートＧ₀がほぼ零まで下がったとして
も、発光サイリスタＴ（−１）のオン電圧を決めるゲー
ト電極Ｇ_-1の電圧に影響を与えないからである。したが
って、転送クロックφ₁，φ₂のハイレベル電圧を交互
に互いに少しずつ重なるように設定すれば、発光サイリ
スタのオン状態は順次転送されていく。すなわち、発光
点が順次転送され、光結合による集積化された自己走査
型発光装置を実現することができる。

【０１２９】以上のことから、このカレントミラー回路
を用いた発光装置は、Ｖ_difからＶ_GK＋Ｖ_difまでの転
送クロックパルス電圧によって動作し、動作電圧幅とし
てＶ_GKという広い幅で動作させることができる。

【０１３０】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。

【０１３１】本実施例の発光装置の構造概念図を図２６
に示す。接地されたＮ形ＧａＡｓ基板１上に、Ｎ形半導
体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形
半導体層２１の各層が形成される。そして、ホトリソグ
ラフィおよびエッチング等により、各単体発光サイリス
タＴ（−１）〜Ｔ（＋１）に分離される。分離溝を５０
で示す。アノード電極４０はＰ形半導体層２１とオーミ
ック接触しており、ゲート電極４１はＮ形半導体層２２
とオーミック接触している。アノード電極４０は配線１
４０に接続され、ゲート電極４１は、配線１４１に接続
される。絶縁層３０は素子と配線との短絡を防ぎ、同時
に特性劣化を防ぐための保護膜として作用する。

【０１３２】図中、破線で囲った部分がトランジスタＴ
ｒ₃であり、配線１４１に接続される。トランジスタＴ
ｒ₃は、コレクタ２２，ベース２３，エミッタ２４を有
する。トランジスタＴｒ₁は、コレクタ２３，ベース２
２，エミッタ２１を有する。トランジスタＴｒ₂は、コ
レクタ２２，ベース２３，エミッタ２４を有する。

【０１３３】トランジスタＴｒ₂のベースは、トランジ
スタＴｒ₃のベースと電気的に接続されている。またこ
れらのトランジスタのコレクタは分離されている。配線
１４１は負荷抵抗Ｒ_Lを介して電源Ｖ_GKに接続され、基
板１は接地されている。また基板１は、トランジスタＴ
ｒ₂，Ｔｒ₃のエミッタとなっている。

【０１３４】

【実施例１４】本実施例は実施例１３の自己走査型発光
装置の現実的な構造を示したものである。図２７に本実
施例の発光装置の平面図を、図２８および図２９に図２
７のＸ−Ｘ′，Ｙ−Ｙ′ラインの断面図を各々示す。

【０１３５】図２８および図２９に示すように、発光サ
イリスタは、Ｎ形ＧａＡｓ基板１上に、Ｎ形半導体層２
４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体
層２１の各層を順次積層し形成する。そして、ホトリソ
グラフィおよびエッチング等により、各単体発光サイリ
スタに分離する（分離溝５０）。また、分離溝５１は、
発光サイリスタＴ（０）とカレントミラー用トランジス
タＴｒ₃とを分離するための溝である。

【０１３６】各発光サイリスタのゲートにつながる負荷
抵抗Ｒ_Lを６３で示す。この負荷抵抗は、発光サイリス
タを構成するＮ形ＧａＡｓ層２２を流用している。カレ
ントミラー用トランジス夕Ｔｒ₃（−１）〜Ｔｒ
₃（１）のコレクタは、取り出し用コンタクトホールＣ
₁を通って、配線１４１に接続される。発光サイリスタ
のアノード電極４０に接続されるＡｌ配線１４０と転送
クロックラインφ₁，φ₂とは、スルーホールＣ₁，Ｃ
₂を用いて接続されている。電源ライン４２は電源電圧
Ｖ_GKに接続され、負荷抵抗６３に接続される。また電源
ライン４２は、配線１４１と同時に形成される。ここ
で、配線１４１は、発光素子Ｔ（−２）〜Ｔ（＋１）が
その発光によりお互いに影響し合うことを防ぐための遮
光層をも兼ねている。

【０１３７】なお、本実施例では、負荷抵抗６３として
発光サイリスタのＮ形ＧａＡｓ層２２を用いたが、別の
層を用いてもよい。例えば、Ｐ形半導体層２３を用い
る、あるいはスパッタ法等による別の抵抗を設け、これ
を用いてもよい。

【０１３８】

【実施例１５】本実施例は、本発明者らが特開平２−２
６３６６８号公報にて開示した自己走査型発光装置であ
って、本発明の面発光サイリスタを適用できる例の１つ
である。

【０１３９】本実施例の発光装置の原理を説明するため
の等価回路図を図３０に示す。

【０１４０】この自己走査型発光装置は、スイッチ素子
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイ
オード接続を用いた例を示している。スイッチ素子のゲ
ート電極Ｇ_-1〜Ｇ₁は、書き込み用発光素子のゲートに
も接続される。書き込み用発光素子のアノードには、書
き込み信号Ｓ_inが加えられている。

【０１４１】以下に、この発光装置の動作を説明する。
スイッチ素子回路の簡略化した構成断面図を図３１に示
す。いま、スイッチ素子Ｔ（０）がオン状態にあるとす
ると、ゲート電極Ｇ₀の電圧は、Ｖ_GK（ここでは５ボル
トと想定する）より低下し、ほぼ零ボルトとなる。した
がって、書き込み信号Ｓ_inの電圧が、ＰＮ接合の拡散電
位（約１ボルト）以上であれば、発光素子Ｌ（０）を発
光状態とすることができる。

【０１４２】これに対し、ゲート電極Ｇ_-1は約５ボルト
であり、ゲート電極Ｇ₁は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓ_inの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓ_inラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。

【０１４３】発光強度は書き込み信号Ｓ_inに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓ_inラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。

【０１４４】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。図３２
は本実施例の発光装置の概略を示す平面図、図３３は図
３２のＸ−Ｘ′ラインの断面図である。

【０１４５】まず、Ｎ形ＧａＡｓ基板１上に、Ｎ形Ｇａ
Ａｓ層２４ｂ，Ｎ形ＡｌＧａＡｓ層２４ａ，Ｐ形ＧａＡ
ｓ層２３，Ｎ形ＧａＡｓ層２２，Ｐ形ＡｌＧａＡｓ層２
１ｂ，およびＰ形ＧａＡｓ層２１ａを順次積層する。

【０１４６】積層された半導体層は、分離溝５０により
各発光素子に分離される。また、各発光素子ＴのＰ形Ｇ
ａＡｓ層２１ａおよびＰ形ＡｌＧａＡｓ層２１ｂは、３
つの島状にＮ形ＧａＡｓ層２２上に残留するよう、ゲー
ト電極および一方向性結合素子作製のために一部削除さ
れる。前記３つの島は、１つの大きな島と連続する２つ
の小さな島とされ、２つの小さな島は、発光素子アレイ
の長手方向に、島，島，谷、島，島，谷、島，島，谷
と、繰り返すように配置される。ここで、島，島，谷は
１つの発光素子に対応し、谷とは露出したＮ形ＧａＡｓ
層２２部分を示す。

【０１４７】次に基板上全体に絶縁被膜３０を被覆す
る。そして、絶縁被膜３０の、前記削除処理されたＮ形
ＧａＡｓ層２２上および３箇所のＰ形ＧａＡｓ層２１ａ
上に設けられた電極の位置に、接続用コンタクトホール
Ｃ₁を開ける。

【０１４８】次に、絶縁被膜３０上に、各発光素子のＮ
形ＧａＡｓ層２２と隣接する発光素子のＰ形ＧａＡｓ層
２１ａとを、コンタクトホールＣ₁を用いて接続するＴ
字型の電源電極およびゲート電極結合用金属薄膜配線１
４５と、発光素子の大きな島状Ｐ形ＧａＡｓ層２１ａ
へ、コンタクトホールＣ₁を介してクロックパルスを伝
える金属薄膜配線１４０と、発光素子の残りの島状Ｐ形
ＧａＡｓ層２１ａへ、コンタクトホールＣ₁を介して駆
動電圧を伝える金属薄膜配線１４２とをそれぞれ設け
る。

【０１４９】次に、金属薄膜配線１４５上の一部に、ゲ
ート電極と電源電極間の負荷抵抗Ｒ_Lとして使用する燐
をドープした非晶質シリコン１６３を、約１μｍの厚さ
で被覆する。非晶質シリコン１６３は、各発光素子に対
して１つずつになるよう分離される。

【０１５０】次に、基板上全体に絶縁被膜３１を被覆す
る。そして、絶縁被膜３１の、非晶質シリコン１６３，
金属薄膜配線１４２、および金属薄膜配線１４４の上の
位置に、接続用コンタクトホールＣ₂を開ける。

【０１５１】次に、絶縁被膜３１上に、コンタクトホー
ルＣ₂を介して金属薄膜配線１４４（発光素子のアノー
ド電極４０に接続される）へクロックパルスを伝える書
き込み信号ラインＳ_in、コンタクトホールＣ₂を介して
金属薄膜配線１４３（非晶質シリコン１６３を介してス
イッチ素子のゲート電極に接続される）へ電源電圧を伝
える電源ライン４１、コンタクトホールＣ₂を介して金
属薄膜配線１４０（スイッチ素子のアノード電極に接続
される）へクロックパルスを伝えるクロックライン
φ₁，φ₂をそれぞれ設けた。

【０１５２】ここで、クロックライン結合用金属薄膜配
線１４０上に設ける片側のコンタクトホールＣ₂の位置
は、各スイッチ素子のアノード電極が、クロックライン
φ₁，φ₂のいずれか１本に、長さ方向に向かって
φ₁，φ₂の順番で繰り返しすように調整される。

【０１５３】上記実施例の構造では、スイッチ素子，結
合用ダイオード，書き込み用発光素子の全てをＰ形Ｇａ
Ａｓ層２１ａおよびＰ形ＡｌＧａＡｓ層２１ｂのパター
ンニングのみで形成でき、構造が複雑化しているわりに
は、製造工程は複雑化していない。

【０１５４】本実施例では、しきい電圧もしくはしきい
電流が外部から制御可能な制御電極の結合方式として、
ダイオード結合方式を用いているが、この結合方式に限
らず、抵抗ネットワークによる方式、カレントミラー回
路による接続方式などの方法であってもよい。

【０１５５】また、本実施例においては、抵抗１６３と
して非晶質シリコンを用いているが、同様の抵抗率の物
質であれば、任意の物質が使用できる。また、抵抗の構
造も上記構造に限らず、発光素子作成のために積層した
一部の層を抵抗層として流用する等、任意の構造を使用
できる。またスパッタ法等による抵抗膜を用いてもよ
い。

【０１５６】本実施例の自己走査型発光装置の発光素子
のアノード電極部分に、本発明の構造を適用することが
できる。

【０１５７】

【実施例１６】本実施例は、複数の発光素子を同時に発
光できるようにした自己走査型発光装置である。この発
光装置の等価回路図を、図３４に示す。

【０１５８】図３０の回路と異なるのは、発光素子を３
つずつのブロックとし、１ブロック内の発光素子は１つ
のスイッチ素子によって制御し、かつ１ブロック内の発
光素子にそれぞれ別々の書き込み信号ラインＳ_in１，Ｓ
_in２，Ｓ_in３を接続して、発光素子の発光を制御した点
である。図中、発光素子Ｌ₁（−１），Ｌ₂（−１），
Ｌ₃（−１）、発光素子Ｌ₁（０），Ｌ₂（０），Ｌ₃
（０）、発光素子Ｌ₁（−１），Ｌ₂（−１），Ｌ
₃（−１）等が、ブロック化された発光素子を示してい
る。

【０１５９】動作は図３０の回路と同じで、１素子ずつ
Ｓ_inによって発光が書き込まれていたものが、同時に複
数書き込まれ発光し、それがブロックごとに転送するよ
うになったものである。

【０１６０】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。図３５
は本実施例の発光装置の平面図である。

【０１６１】まず、実施例１５と同様に、Ｎ形ＧａＡｓ
基板１上に、Ｎ形ＧａＡｓ層２４ｂ，Ｎ形ＡｌＧａＡｓ
層２４ａ，Ｐ形ＧａＡｓ層２３，Ｎ形ＧａＡｓ層２２，
Ｐ形ＡｌＧａＡｓ層２１ｂ，およびＰ形ＧａＡｓ層２１
ａを順次積層する。

【０１６２】積層された半導体層は、分離溝５０により
各発光素子に分離される。また、各発光素子のＰ形Ｇａ
Ａｓ層２１ａおよびＰ形ＡｌＧａＡｓ層２１ｂは、５つ
の島状にＮ形ＧａＡｓ層２２上に残留する様、ゲート電
極および一方向性結合素子作製のために一部削除され
る。これら５つの島は、２つの小さな島と連続する３つ
の比較的大きな島とされ、３つの比較的大きな島は、発
光素子アレイの長手方向に、並ぶように配置される。２
つの小さな島は、発光素子アレイの長手方向に、島，
島，谷、島，島，谷、島，島，谷と繰り返すように配置
される。ここで、１つの比較的大きな島は１つのスイッ
チ素子に対応し、島，島，谷は３つの発光素子に結合さ
れた１つのスイッチ素子に対応し、谷とは露出したＮ形
ＧａＡｓ層２２のゲート電極部分を示す。

【０１６３】次に、基板上全体に絶縁被膜３０を被覆す
る。そして、絶縁被膜３０の、前記削除処理されたＮ形
ＧａＡｓ層２２上および５箇所のＰ形ＧａＡｓ層２１ａ
上に設けられた電極の位置に、接続用コンタクトホール
Ｃ₁を開ける。

【０１６４】次に、絶縁被膜３０上に、各スイッチ素子
のＮ形ＧａＡｓ層２２と隣接するスイッチ素子のＰ形Ｇ
ａＡｓ層２１ａとをコンタクトホールＣ₁を用いて接続
し、かつの電源電極およびゲート電極結合用Ｔ字型金属
薄膜配線１４５、発光素子の３つの大きな島状Ｐ形Ｇａ
Ａｓ層２１ａへコンタクトホールＣ₁を介してクロック
パルスを伝える金属薄膜配線１４０、発光素子の残りの
島状Ｐ形ＧａＡｓ層２１ａへコンタクトホールＣ₁を介
して駆動電圧を伝える金属薄膜配線１４２とを、それぞ
れ設ける。

【０１６５】次に、金属薄膜配線１４５上の一部に、ゲ
ート電極−電源電極間の負荷抵抗Ｒ_Lとして使用する燐
をドープした非晶質シリコン１６３を約１μｍの厚さで
被覆する。非晶質シリコン１６３は、各発光素子に対し
て１つずつになるよう分離される。

【０１６６】次に、基板上全体に絶縁被膜３１を被覆す
る。そして、絶縁被膜３１の、非晶質シリコン１６３、
金属薄膜配線１４２、および金属薄膜配線１４４の上の
位置に接続用コンタクトホールＣ₂を開ける。

【０１６７】次に、絶縁被膜３１上に、コンタクトホー
ルＣ₂を介して金属薄膜配線１４４（発光素子のアノー
ド電極に接続される）へクロックパルスを伝える書き込
みライン（Ｓ_in１，Ｓ_in２，Ｓ_in３）、コンタクトホー
ルＣ₂（非晶質シリコン１６３）を介して金属薄膜配線
４３（スイッチ素子のゲート電極に接続される）へ電源
電圧を伝える電源ライン１４１、コンタクトホールＣ₂
を介して金属薄膜配線１４０（スイッチ素子のアノード
電極に接続される）へクロックパルスを伝えるクロック
ラインφ₁，φ₂をそれぞれ設けた。

【０１６８】ここで、クロックライン結合用金属薄膜配
線１４０上に設ける片側のコンタクトホールＣ₂の位置
は、各走査回路素子のアノード電極が、クロックライン
Ｓ_in１，Ｓ_in２，Ｓ_in３のいずれか１本に、長さ方向に
向かってＳ_in１，Ｓ_in２，Ｓ_in３の順番で繰り返すよう
に調整される。

【０１６９】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。

【０１７０】実施例１５にて説明してきた発光装置で
は、発光しているポイントは常に一つで、上記の場合で
はこの発光の強度を変化させて画像を書き込むことにな
る。これを用いて光プリンタを形成すると、通常使用さ
れている光プリンタ用ＬＥＤアレイ（これは画像を書き
込むポイントに位置するＬＥＤが、同時に発光するよう
駆動ＩＣによって制御されている）に比べ、画像書き込
み時に３４００倍の輝度が必要となり、発光効率が同じ
ならば３４００倍の電流を流す必要がある。ただし発光
時間は、逆に通常のＬＥＤアレイに比べ１／３４００と
なる。

【０１７１】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。

【０１７２】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例１７の発光装置に比べて
１素子の発光時間は３倍となる。したがって、オン状態
の発光素子に流す電流は１／３でよく、実施例１５に比
べ長寿命化することが可能である。

【０１７３】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。

【０１７４】本実施例の自己走査型発光装置の発光素子
のアノード電極部分に、本発明の構造を適用することが
できる。

【０１７５】

【実施例１７】以下に、デューティをさらに向上するこ
とができる自己走査型発光装置の例を、図３６，図３
７，図３８，図３９を用いて説明する。図３６は本実施
例の発光装置のブロック構成図である。

【０１７６】本実施例の発光装置は、シフトレジスタ２
００，書き込みスイッチアレイ２０１，リセットスイッ
チアレイ２０２，発光素子アレイ２０３から構成され
る。各々のアレイはＮ個の素子からなっており、その番
号を（１）〜（Ｎ）とする。

【０１７７】シフトレジスタ２００は、電源Ｖ₁、複数
の転送パルスφ、およびスタートパルスφ_Sにより駆動
され、オン状態が転送（自己走査）される。転送方向
は、ここでは左から右、すなわち（１）から（Ｎ）とし
てある。

【０１７８】書き込みスイッチアレイ２０１は、画像信
号Ｖ_INを発光素子アレイ２０３に書き込むスイッチであ
り、シフトレジスタ２００に同期する。つまり、時刻ｔ
にオン状態であるシフトレジスタ２００に対応する発光
素子アレイ２０３のビットに、画像信号Ｖ_IN（ｔ）を書
き込む働きを有する。

【０１７９】この画像信号Ｖ_INの書き込みは、本実施例
では各ビットとも同じ番号内で行われるようにされてい
る。一度書き込まれた発光情報は、発光素子アレイ２０
３に保持される。

【０１８０】一方、シフトレジスタ２００は、同時にリ
セットスイッチアレイ２０２もアドレスするよう構成さ
れている。ただし、番号（１）のシフトレジスタ出力は
番号（２）のリセットスイッチに、番号（２）のシフト
レジスタ出力は番号（３）のリセットスイッチになど、
１ビット転送方向へ進んだ素子に接続されている。

【０１８１】このリセットスイッチがアドレスされる
と、発光素子はリセットされる。すなわち、シフトレジ
スタがオンすると、このシフトレジスタより１ビット転
送方向へ進んだ発光素子は、発光状態，非発光状態に関
わらず、一旦非発光状態（オフ状態）に戻される。

【０１８２】このような構成になっていれば、画像信号
の時間変化が発光素子の位置変化として書き込まれ、発
光素子に画像情報が書き込まれて発光による画像パター
ンが構成される。そして次の画像信号を書き込む際、リ
セットスイッチにより書き込まれた画像情報は消去さ
れ、そのすぐ後に新たな画像情報が書き込まれる。この
ため、発光素子はほぼ常時点灯に近い状態となり、デュ
ーティはほぼ１となる。

【０１８３】ここではシフトレジスタ２００を１つのみ
設け、この出力を画像信号書き込み、およびリセットの
両方に用いるよう構成したが、シフトレジスタを２つ設
け、それぞれ画像信号書き込み用およびリセット用とし
て用いてもよい。

【０１８４】図３７に、図３６で説明した機能を発光サ
イリスタおよびトランジスタで構成した回路を示す。図
３８に、図３７の回路をＰ，Ｎイメージで書き直した図
を示す。

【０１８５】シフトレジスタ２００は、サイリスタＴ_S
（１）〜Ｔ_S（４）により構成される。各サイリスタは
トランジスタＴｒ₁，Ｔｒ₂で構成され、そのゲートが
負荷抵抗Ｒ_L，結合用抵抗Ｒ_Iを介して隣接するサイリ
スタおよび電源Ｖ₁に接続される。このシフトレジスタ
の出力はゲートから取り出され、出力電圧Ｖ_O（１）〜
Ｖ_O（３）と表示されている。（１）〜（３）は各ビッ
トの番号である。図中、転送クロックラインの電流を制
限する抵抗は、抵抗Ｒ_eで表している。

【０１８６】書き込みスイッチとして、ＰＮＰトランジ
スタＴｒ₃（１）〜Ｔｒ₃（３）を用い、リセットスイ
ッチとして、ＮＰＮトランジスタＴｒ₄（１）〜Ｔｒ₄
（３）を用いている。抵抗Ｒ_eは、発光素子に流れる電
流を制限する抵抗である。また発光素子として、トラン
ジスタＴｒ₅，Ｔｒ₆の組合せで表示される発光サイリ
スタを用いている。この発光サイリスタの特性として、
一度オンしてしまうと電源を落とすまでオンし続けると
いう特徴を持ち、これを発光のメモリ機能として利用す
る。

【０１８７】この回路の動作を、図３９に示すパルスタ
イミング図を用いて説明する。図３８においてＴ₁〜Ｔ
₅は時刻を表す。転送クロックはφ₁〜φ₃であり、φ
₁はＴ₁〜Ｔ₂およびＴ₄〜Ｔ₅の間、φ₂はＴ₂〜Ｔ
₃の間、φ₃はＴ₃〜Ｔ₄の間がハイレベルとなってい
る。シフトレジスタ出力Ｖ_O（１）〜Ｖ_O（３）はそれ
ぞれφ₁〜φ₃に同期して取り出され、出力はローレベ
ルとして与えられる。画像信号Ｖ_INは時刻Ｔ₂〜Ｔ₃に
ハイレベルとなり、ビット番号（２）の発光素子に書き
込む。

【０１８８】今、時刻Ｔ₁〜Ｔ₂の間を考える。このと
きシフトレジスタの出力として、出力Ｖ_O（１）がロー
レベルとして取り出される。この出力Ｖ_O（１）は、書
き込みスイッチであるトランジスタＴｒ₃（１）のベー
スに接続され、トランジスタＴｒ₃（１）を書き込み可
能状態にする。しかしここで、画像信号Ｖ_INはローレベ
ルであるから、発光素子への書き込みは行われない。

【０１８９】一方、出力Ｖ_O（１）は同時にリセットス
イッチであるトランジスタＴｒ₄（２）のベースにも印
加される。この出力Ｖ_O（１）は零ボルト程度まで下が
るため、トランジスタＴｒ₄（２）のエミッタ電圧もほ
ぼ零ボルトとなり、発光素子をオフ状態にしてしまう。
したがって、ビット番号（２）の発光素子は、リセット
されたことになる。

【０１９０】次に時刻Ｔ₂〜Ｔ₃の間を考える。シフト
レジスタ出力はＶ_O（２）であり、これがＴｒ₃（２）
のベースに印加される。ここで、画像信号Ｖ_INはハイレ
ベルであるからトランジスタＴｒ₃（２）に電流が流
れ、発光メモリに流れ込む。この電流はトランジスタＴ
ｒ₆（２）のベース電流となり、これがビット番号
（２）の発光素子をオンさせる。この発光は次のリセッ
ト信号まで維持される。この時、ビット番号（３）の発
光素子は、Ｖ_O（２）によりリセットされる。

【０１９１】発光素子に流れる電流は抵抗Ｒ_eによって
制限され、デューティが大きくなったため少ない電流で
よく、高信頼度の発光装置を得ることができる。

【０１９２】図４０には、本実施例の自己走査型発光装
置を集積化して作製する場合を示す。シフトレジスタの
各ビットはＰＮＰＮの４層構成で表され、発光素子も同
様にＰＮＰＮ構成で表される。シフトレジスタのＰＮＰ
Ｎの各ビットをＴ_S（１）〜Ｔ_S（４）と表し、発光素
子の各ビットをＴ_L（１）〜Ｔ_L（４）と表す。この構
成は、半導体基板１上に作製される。

【０１９３】特に、図４０は、ビット番号（２）につい
てその断面図を示したものである。半絶縁性ＧａＡｓ基
板１上に、Ｎ形ＧａＡｓ層２４，Ｐ形ＧａＡｓ層２３，
Ｎ形ＧａＡｓ層２２，Ｐ形ＧａＡｓ層２１を順次積層し
た構造となっている。各半導体層は絶縁膜３０により分
離され、それぞれ機能を有する素子に分割され、金属配
線１４３により電気的に接続される。抵抗Ｒ_L，Ｒ_Iは
Ｎ形ＧａＡｓ層２２で形成される抵抗素子であり、その
端は電源Ｖ₁に接続される。

【０１９４】シフトレジスタＴ_S（２）は、半導体層２
１，２２，２３，２４の４層から構成される。

【０１９５】書き込みスイッチＴｒ₃（２）は、半導体
層２１，２２，２３から構成され、不要な半導体層２４
を半導体層２３に接続し、半導体層２４の効果を殺して
いる。

【０１９６】発光素子Ｔ_L（２）は、半導体層２１，２
２，２３，２４の４層から構成され、書き込みスイッチ
Ｔｒ₃（２）の半導体層２３，２４が、シフトレジスタ
Ｔ_L（２）の半導体層２３と接続される。これが発光素
子の書き込み電極となる。抵抗Ｒ_eも抵抗Ｒ_L，Ｒ_Iと
同じくＮ形ＧａＡｓ層２２で形成される。

【０１９７】リセットスイッチＴｒ₄（２）は、半導体
層２２，２３，２４から構成され、不要な半導体層２１
は半導体層２２と接続されている。半導体層２３は書き
込みスイッチＴｒ₃（１）のベース２１と接続される。
図４０に示した構造を用いると、上述の機能を完全に果
たすことが可能となる。

【０１９８】この自己走査型発光装置は、光プリンタの
書き込みヘッド，ディスプレイ等への応用が考えられ、
これらの機器の低価格化，高性能化に大きな寄与をする
ことができる。

【０１９９】

【実施例１８】本実施例は、特開平４−２３３６７号公
報に示された自己走査型発光装置であって、本発明の発
光サイリスタを適用できる１つの例である。

【０２００】実施例の発光装置を図４１に示す。図４１
においては、スイッチ素子アレイ（ＳＤＡ）と発光素子
アレイ（ＬＭＡ）とが、上下に分けて記載されている。

【０２０１】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ₁，φ₂は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ₁は転送クロックφ
₁を供給されるクロックラインであり、ＣＬ₂は転送ク
ロックφ₂を供給されるクロックラインである。

【０２０２】各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲ
ート電極Ｇ_-1〜Ｇ₂の間は、それぞれ結合用ダイオード
Ｄ_-2〜Ｄ₁によって接続されている。このようなダイオ
ード結合方式を採用しているために、スイッチ素子アレ
イは２相の転送クロックφ₁，φ₂にて情報の転送動作
を行うことができる。

【０２０３】また、Ｒ_A1，Ｒ_A2 は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックライ
ンＣＬ₁，ＣＬ₂のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗Ｒ_A1，Ｒ_A2
は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｓ（−
２）〜Ｓ（２）のカソードはそれぞれ接地されている。

【０２０４】さらに、Ｒ_L1，Ｒ_L2は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のゲートＧ_-2〜Ｇ₂と電源
電圧Ｖ_GKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗Ｒ_L1，Ｒ_L2は、電源電圧Ｖ_GKの
直流電源から各ゲートＧ_-2〜Ｇ₂に流れる電流量を制限
するものである。そして、各ゲートＧ_-2，Ｇ₀，Ｇ
₂は、それぞれダイオードＤ_-2′，Ｄ₀′，Ｄ₂′のカ
ソードに接続されている。

【０２０５】次に、発光素子アレイについて説明する。
φ_Rは発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬ_Rはクロックφ_Rを供給する電流供給
ラインである。

【０２０６】またＲ_A3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬ_Rと
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ_A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。

【０２０７】さらにＲ_L3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀′，Ｇ₂′と電
源電圧Ｖ_GKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗Ｒ_L3は、電源電圧Ｖ_GKの直流電源から、各
ゲートＧ_-2′，Ｇ₀′，Ｇ₂′に流れる電流量を制限す
るものである。そして、各ゲートＧ_-2′，Ｇ₀′，
Ｇ₂′は、それぞれダイオードＤ_-2′，Ｄ₀′，Ｄ₂′
のアノードに接続されている。

【０２０８】すなわち、図４１においては、スイッチ素
子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞ
れダイオードＤ_-2′，Ｄ₀′，Ｄ₂′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ
₀′，Ｇ₂′に個々に接続されている。

【０２０９】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφ_Sとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｓ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧Ｖ_GKにＰＮ接合の拡散電
位Ｖ_difを加えた電圧以上に高ければ、スイッチ素子Ｓ
（−３）はオン状態になる。そして、次に供給されるス
タートパルスφ_Sのローレベルの電圧が、スイッチ素子
Ｓ（−３）のオン状態維持電圧より低ければ、Ｓ（−
３）はオフ状態となる。

【０２１０】オン状態では、スイッチ素子Ｓ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧Ｖ_GKと同じ電圧になる。スイッチ素子Ｓ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ_-3（図示せず）によって、スイッチ素子Ｓ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｓ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ₂によって、スイッチ素子Ｓ（−２）をオ
ン状態に設定することができる。

【０２１１】このオン状態はφ₁，φ₂によって順次、
図４１の右方向へ転送されていく。つまり、スタートパ
ルスφ_Sのハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。

【０２１２】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφ_Sの波形も、転送パルスφ₁，
φ₂に同期して、ハイレベルとローレベルとを交互に送
る必要がある。

【０２１３】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφ_Sによって１または
０が書き込まれ、転送クロックφ₁，φ₂によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。

【０２１４】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφ_Rの電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφ_Rの電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶ_GK＋Ｖ_difの間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ_-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。

【０２１５】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ₁，φ₂をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。

【０２１６】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｓのゲート電位
は、Ｖ_di _fの約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｓのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶ_difの約２倍であり、それ以外はＶ_difの約２
倍の電圧よりも大きくなる。なお、ここでＶ_difはＰＮ
接合の拡散電位である。

【０２１７】スイッチ素子Ｓ（−２），Ｓ（０），Ｓ
（２）のそれぞれのゲート電圧は、ダイオードＤ_-2′，
Ｄ₀′，Ｄ₂′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀′，Ｇ₂′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
_difとなり、オフ状態の場合でＶ_difの３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶ_difの２倍となり、オフ状態でＶ_difの４倍とな
る。

【０２１８】一方、クロックφ_Rについては、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位Ｖ_HRまで上昇させ
る。この電圧φ_HRとして２Ｖ_dif＜Ｖ_HR＜４Ｖ_dif の範囲に設定されていると、オン状態のスイッチ素子Ｓ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｓの対応する発光素子Ｌはオフ状態のままに
なる。

【０２１９】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。

【０２２０】この後、電圧Ｖ_HRは発光素子のオン状態維
持電圧以上であってＶ_difの２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｓのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。

【０２２１】やがて、クロックφ_Rがローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。

【０２２２】次に図４７に示す自己走査型発光装置を、
光プリンタ用の書き込み光源に適用した場合について述
べる。

【０２２３】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｓはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。

【０２２４】一方、スイッチ素子Ｓからの情報転送のた
めの電流は、ゲート負荷抵抗Ｒ_L3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。

【０２２５】また、スイッチ素子Ｓからの情報が、発光
素子Ｌに移動させられた段階でクロックφ₁，φ₂の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。

【０２２６】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφ_Sが供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。

【０２２７】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。

【０２２８】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗Ｒ_A3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。

【０２２９】また、図４１では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ_-2，Ｄ₀の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ_-1，Ｄ₁の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、Ｒ_L2＜
Ｒ_L1，Ｒ_A1＜Ｒ_A2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。

【０２３０】さらに、図４１では、ダイオード結合方式
と呼ばれる構成を採用しているが、結合方式はこれに限
られず、スイッチ素子の発光機能および受光機能を利用
する光結合方式や、抵抗結合方式であってもよい。

【０２３１】図４２は、図４１に示した等価回路を同一
半導体基板上に作製した場合の一例を示す断面図であ
る。図４２において、７１はＮ形半導体基板であり、８
１はＰ形半導体層、８２はＮ形半導体層、８３はＰ形半
導体層である。なお、図４１と同一の要素には同一の符
号が付されている。

【０２３２】この図４２に示す実施例で重要な点は、図
４１に示したスイッチ素子Ｓ、結合用ダイオードＤ_-2〜
Ｄ₁，Ｄ_-2′〜Ｄ₂′、発光素子Ｌ等が半導体層８１，
８２，８３、半導体基板７１の組合せで形成でき、した
がって、製造工程を複雑化することなく、図４１の回路
構成が集積化されて形成されることである。

【０２３３】例えばスイッチ素子Ｓ（−２）において、
最上層のＰ形半導体層８１がアノードになり、Ｎ形半導
体層８２がゲートＧ_-2になり、Ｎ形半導体基板７１がカ
ソードとなっている。そして、Ｎ形半導体層８２の上に
形成されたＰ形半導体層８１の２つの島が、結合用ダイ
オードＤ_-2，Ｄ_-2′になっている。これらのダイオード
Ｄ_-2，Ｄ_-2′は、スイッチ素子Ｓ（−２）と同様の構造
を有しており、Ｓ（−２）と全く同じ製造工程で形成さ
れる。

【０２３４】また、発光素子Ｌ（−２）についても、ス
イッチ素子Ｓ（−２）と全く同じ構造を有し、やはり同
じ工程で形成される。なお、抵抗部分Ｒ_A1〜Ｒ_A3、Ｒ_L1
〜Ｒ_L3は、薄膜抵抗によって形成することができ、また
半導体層８１，８２，８３を利用して形成することもで
きる。

【０２３５】さらに図４３には、図４２の平面構造の一
例を示す平面図である。図４３に示すように、スイッチ
素子アレイと発光素子アレイとが、上下に分けて配置さ
れている。そして、各抵抗Ｒ_A1〜Ｒ_A3，Ｒ_L1〜Ｒ_L3が、
薄膜抵抗によって形成されている（半導体層８１〜８３
を用いて形成することもできる）。

【０２３６】図４３では、２つのスイッチ素子Ｓに対し
て、１つの発光素子Ｌが設けられており、発光素子Ｌの
配列ピッチがスイッチ素子の配列ピッチの２倍になって
いる。このために、集積度が上がらないかのように見え
るが、この点についてはスイッチ素子の配列の仕方を２
列とし、ジグザクに配列することにより解決することが
できる。また、もう１つのスイッチ素子アレイを発光素
子アレイの反対側に設けることにより、発光素子の配列
ピッチを小さくすることもできる。

【０２３７】また、スイッチ素子Ｓの上部には、光遮蔽
層が設けられるものであるが、図４２および図４３では
省かれている。このような図４２および図４３に示され
る構造によれば、この発光装置は図４１で説明したもの
と全く同じ動作を行うことができる。

【０２３８】上述した発光装置では、自己走査型の発光
装置を転送用アレイとして使用し、ほぼ同一構造の別の
発光素子アレイに発光機能を分離したので、バイアス光
の原因となるオン状態の転送を行うスイッチ素子の上部
に光遮蔽層を設けることができ、画像情報の書き込みに
対するバイアス光の影響を除去することができる。この
ため、光プリンタ等への発光装置の応用を行う際には、
光プリンタ等の品位を向上させることができる。

【０２３９】また、画像情報を書き込むための信号は、
スタートパルスの一部としてスイッチ素子に直接入力で
きる。このため、駆動回路が簡略化できる。さらに、発
光素子に書き込まれた情報は、走査信号によってリセッ
トされるまで維持されるので、発光のデューティサイク
ルがほぼ１に設定される。したがって、発光素子に流れ
る電流（ピーク値）を少なくすることができるので、発
光装置の長寿命化を実現できる。

【０２４０】

【発明の効果】本発明によれば、電流注入電極の一部の
下側に絶縁層を設けることにより発光中心を移動させ、
あるいは電流注入電極の周辺形状を凹凸とすることによ
り、面発光素子の外部発光効率を改善することが可能と
なる。

【０２４１】また、このような面発光素子を用いた自己
走査型発光装置では、各発光素子の外部発光効率が向上
しているので、プリンタ装置に用いた場合、高品質の印
字を実現することができる。

【図面の簡単な説明】

【図１】従来の面発光サイリスタの構造図である。

【図２】本発明の実施例１の面発光サイリスタの電極構
造を示す図である。

【図３】電極の位置ずれを示す図である。

【図４】本発明の実施例２の面発光サイリスタの電極構
造を示す図である。

【図５】本発明の実施例３の面発光サイリスタの電極構
造を示す図である。

【図６】本発明の実施例４の面発光サイリスタの電極構
造を示す図である。

【図７】本発明の実施例５の面発光サイリスタの電極構
造を示す図である。

【図８】本発明の発光サイリスタを用いた実施例６の発
光素子アレイの概略を示す回路図である。

【図９】図１８の発光素子アレイの概略を示す断面図で
ある。

【図１０】本発明の発光サイリスタを用いた実施例７の
発光素子アレイの概略を示す断面図である。

【図１１】図１０の発光素子アレイの概略を示す断面図
である。

【図１２】本発明の発光サイリスタを用いた実施例８の
発光素子アレイの概略を示す平面図である。

【図１３】図１２の発光素子アレイの概略を示す断面図
である。

【図１４】図１２の発光素子アレイの概略を示す断面図
である。

【図１５】本発明の発光サイリスタを用いた実施例９の
発光素子アレイの等価回路図である。

【図１６】図１５の発光サイリスタの特性図である。

【図１７】図１５の発光素子アレイの構造断面概念図で
ある。

【図１８】図１５の発光素子アレイの構造平面概念図で
ある。

【図１９】本発明の発光サイリスタを用いた実施例１０
の発光素子アレイの平面図である。

【図２０】図１９の発光素子アレイの断面図である。

【図２１】本発明の発光サイリスタを用いた実施例１１
の発光素子アレイの等価回路図である。

【図２２】図２１の発光素子アレイの構造概念図であ
る。

【図２３】本発明の発光サイリスタを用いた実施例１２
の発光素子アレイの平面図である。

【図２４】図２３の発光素子アレイの断面図である。

【図２５】本発明の発光サイリスタを用いた実施例１３
の発光素子アレイの等価回路図である。

【図２６】図２５の発光素子アレイの構造断面概念図で
ある。

【図２７】本発明の発光サイリスタを用いた実施例１４
の発光素子アレイの平面図である。

【図２８】図２９の発光素子アレイの断面図である。

【図２９】図２８の発光素子アレイの断面図である。

【図３０】本発明の発光サイリスタを用いた実施例１５
の発光装置の等価回路図である。

【図３１】図３０の発光装置のスイッチ素子回路の構成
断面図である。

【図３２】図３０の発光装置の平面図である。

【図３３】図３２の発光装置の断面図である。

【図３４】本発明の発光サイリスタを用いた実施例１６
の発光装置の等価回路図である。

【図３５】図３４の発光装置の平面図である。

【図３６】本発明の発光サイリスタを用いた実施例１７
の発光装置のブロック構成図である。

【図３７】図３６の発光装置の等価回路図である。

【図３８】図３６の発光装置の等価回路のＰＮイメージ
図である。

【図３９】図３６の発光装置の駆動方法を示すパルスタ
イミング図である。

【図４０】図３６の発光装置の断面図である。

【図４１】本発明の発光サイリスタを用いた実施例１８
の発光装置の等価回路図である。

【図４２】図４１の発光装置の等価回路を同一半導体基
板に製作したときの断面図である。

【図４３】図４１の発光装置の等価回路を同一半導体基
板に製作したときの平面構造図である。

【符号の説明】

１Ｎ形半導体基板１０Ｐ形半導体基板１５カソード電極１６金属層２２，２４Ｎ形半導体層２１，２３Ｐ形半導体層３５，３６，３７周辺形状が凹凸の電極４０アノード電極４７絶縁層１３５，１４０，１５０配線

Claims

【特許請求の範囲】

【請求項１】発光層に電流を注入する電極を光出射側に
有し、前記電極に接続される配線を有する面発光素子に
おいて、前記電極を、前記配線で覆われない領域に拡張し、前記配線で覆われる前記電極部分の下側に絶縁層を設
け、外部発光効率を高めたことを特徴とする面発光素子。
【請求項２】発光層に電流を注入する細長い電極を光出
射側に有し、前記電極の一端に接続される第１の配線と、前記電極の
他端に接続される第２の配線とを有し、前記第１の配線で覆われる前記電極の一端の部分の下側
に第１の絶縁層を設け、前記第２の配線で覆われる前記電極の他端の部分の下側
に第２の絶縁層を設け、外部発光効率を高めるとともに、外部発光効率のばらつ
きをなくしたことを特徴とする面発光素子。
【請求項３】発光層に電流を注入する電極を光出射側に
有し、前記電極の一部の辺をまたいで前記電極に接続さ
れる配線を有する面発光素子において、前記電極の一部の辺を除いた残りの辺の内側に入るよう
に、前記電極の下側に絶縁層を設け、外部発光効率を高めたことを特徴とする面発光素子。
【請求項４】少なくとも２つの半導体層よりなり、発光
層を含む面発光素子において、光出射側の半導体層とオーミック接触する電極と、前記電極にオーミック接触し、かつ、前記光出射側の半
導体層とショットキー接触する金属層と、前記電極に接続される配線とを備え、前記電極は、前記配線で覆われない領域に延びており、前記金属層から前記電極を経て、前記発光層に電流を注
入することにより、外部発光効率を高めたことを特徴と
する面発光素子。
【請求項５】発光層に電流を注入する電極を光出射側に
有し、前記電極に接続される配線を有する面発光素子に
おいて、前記電極の少なくとも一部の周辺形状が、電極の周辺長
が長くなるように、凹凸形状であることを特徴とする面
発光素子。
【請求項６】請求項１，３または４記載の発光装置にお
いて、前記電極の少なくとも一部の周辺形状が、電極の周辺長
が長くなるように、凹凸形状である面発光素子。
【請求項７】請求項１〜６のいずれかに記載の面発光素
子よりなる面発光ダイオード。
【請求項８】請求項１〜６のいずれかに記載の面発光素
子よりなる面発光サイリスタ。
【請求項９】発光の開始電圧が素子に入射する光強度に
よって変化する発光素子を複数個配列し、各発光素子の
発光がその近傍に位置する少なくとも１つの発光素子に
入射するよう構成されており、各発光素子の発光を制御
する電極に、外部から電圧あるいは電流を印加する複数
本の配線を接続させた自己走査型発光装置において、前記発光素子は、請求項８に記載されている面発光サイ
リスタであることを特徴とする自己走査型発光装置。
【請求項１０】しきい電圧またはしきい電流の制御電極
を有する発光素子を複数個配列し、各発光素子の前記制
御電極をその近傍に位置する少なくとも１つの発光素子
の制御電極に、直接に、あるいは電気抵抗または電気的
に一方向性を有する電気素子を介して接続し、各発光素
子の発光を制御する電極に、外部から電圧あるいは電流
を印加する複数本の配線を接続させた自己走査型発光装
置において、前記発光素子は、請求項８に記載されている面発光サイ
リスタであることを特徴とする自己走査型発光装置。
【請求項１１】スイッチング動作のためのしきい電圧ま
たはしきい電流の制御電極を有するスイッチ素子を複数
個配列し、各スイッチ素子の前記制御電極をその近傍に
位置する少なくとも１つのスイッチ素子の制御電極に、
直接に、あるいは電気抵抗または電気的に一方向性を有
する電気素子を介して接続するとともに、各スイッチ素
子に電源ラインを電気的手段を用いて接続し、かつ各ス
イッチ素子にクロックラインを接続して形成した自己走
査スイッチ素子アレイと、しきい電圧またはしきい電流の制御電極を有する発光素
子を複数個配列した発光素子アレイとからなり、前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を印加するラインを設けた自己走査型発光装
置において、前記発光素子は、請求項８に記載されている面発光サイ
リスタであることを特徴とする自己走査型発光装置。