JP3604474B2 - 自己走査型発光装置 - Google Patents
自己走査型発光装置 Download PDFInfo
- Publication number
- JP3604474B2 JP3604474B2 JP28001795A JP28001795A JP3604474B2 JP 3604474 B2 JP3604474 B2 JP 3604474B2 JP 28001795 A JP28001795 A JP 28001795A JP 28001795 A JP28001795 A JP 28001795A JP 3604474 B2 JP3604474 B2 JP 3604474B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- control electrode
- emitting element
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 17
- 238000010168 coupling process Methods 0.000 description 14
- 230000008878 coupling Effects 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の属する技術分野】
本発明は、多数個の発光素子を同一基板上に集積することにより形成された自己走査型発光装置に関する。
【0002】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ICと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてPNPN構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願(特開平1−238962号、特開平2−14584号、特開平2−92650号、特開平2−92651号)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【0003】
本発明者らが行ったこれらの発明の一例として、特開平2−14584号公報に示すダイオードによる電位結合を用いた、2相クロック駆動により自己走査が可能な発光素子アレイを有する発光装置を図1(A)に示す。φ1 ,φ2 は共に、図1(B)に示すように、ハイレベル時間とローレベル時間との比(デューティ比)がほぼ1:1である転送用クロックパルスであり、VGKは電源(通常5V)である。T1 〜T5 は発光素子として用いられる発光サイリスタ、D1 〜D5 は電位結合用ダイオード、G1 〜G5 は発光サイリスタT1 〜T5 のゲート電極である。RL はゲート電極の負荷抵抗であり、ゲート電極への電流を制限する。
【0004】
動作を簡単に説明する。まず転送用クロックパルスφ2 の電圧がハイレベルで、発光サイリスタをT2 がオン状態(発光状態)であるとする。このとき、ゲート電極G2 の電位はVGKの5Vからほぼ0Vにまで低下する。この電位降下の影響はダイオードD2 によってゲート電極G3 に伝えられ、その電位を約1V(ダイオードD2 の順方向立上り電圧)に設定する。しかし、ダイオードD1 は逆バイアス状態であるためゲート電極G1 への電位の接続は行われず、ゲート電極G1 の電位は5Vのままとなる。発光サイリスタのターンオン電位は、ゲート電極電位+PN接合の拡散電位(約1V)で近似されるから、次の転送用クロックパルスφ1 のハイレベル電圧は約2V(発光サイリスタT3 をオンさせるために必要な電圧)以上でありかつ約4V(発光サイリスタT5 をオンさせるために必要な電圧)以下に設定しておけば発光サイリスタT3 のみがオンし、これ以外の発光サイリスタはオフのままにすることができる。従って2本の転送用クロックパルスで発光状態が転送されることになる。
【0005】
【発明が解決しようとする課題】
発光状態のスイッチング速度は、オンしようとする発光サイリスタのゲート電極側のCR時定数により定まる。図2(A)に、発光サイリスタT2 がオンしているときのゲート電位を示す。ゲート電位は、オンしている発光サイリスタT2 からT3 ,T4 ,T5 ,T6 ,T7 へ順次、0,1,2,3,4,5Vになる。図2(B)にゲート電位勾配を示す。このようなゲート電位勾配のもとで、ゲート電極G2 ,G3 ,G4 ,G5 ,G6 に接続された負荷抵抗RL に電流が流れる。今、各負荷抵抗RL の抵抗値を100kΩとした場合、次にオンすべき発光サイリスタT3 のゲート電極G3 から見た場合、等価的に約30kΩの負荷抵抗Rが接続されているように見える。寄生容量をCとした場合、前述したように、時定数CRによって、発光サイリスタのスイッチング速度が定まる。
【0006】
発光サイリスタの発光状態が転送されるにつれて、図2(B)のゲート電位勾配もそのまま順次ずれていくが、発光サイリスタの終端付近(最後の発光サイリスタから5個以内)に入ると、負荷抵抗に流れる電流が減少して、等価的な抵抗Rが上がってくる。
【0007】
この状態を、図3(A)に示す。発光装置を32ビット、最後の発光サイリスタをT32として、今発光サイリスタT29がオンしているとする。発光サイリスタT29,T30,T31,T32のゲートの電位勾配は図3(B)に示すようになる。このような状態で、次にオンすべき発光サイリスタT30のゲート電極G30から見た負荷抵抗Rは等価的に30kΩより大きくなり、最後の発光サイリスタT32をオンするときの負荷抵抗はRL (100kΩ)となる。図4は、終端付近でのこのような負荷抵抗の変化を示すグラフである。
【0008】
このように発光サイリスタのオン状態が終端に近づくと等価的な負荷抵抗Rが大きくなる結果、CR時定数が大きくなり終端付近でスイッチング速度が遅くなり、全発光サイリスタを通じての均一なスイッチング速度が得られないといった問題が生じる。
【0009】
本発明の目的は、このような問題を解決した、自己走査型発光装置の構造を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも1つの発光素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記接続用抵抗または電気素子の後段に、負荷抵抗補償回路を設けたことを特徴とする。
【0011】
本発明は、スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記接続用抵抗または電気素子の後段に、負荷抵抗補償回路を設けたことを特徴とする。
【0012】
【発明の実施の形態】
【実施例1】
図5は、図1の自己走査型発光装置に本発明を適用した一実施例である。発光サイリスタアレイの終端に、4個のダイオードD0 および4個の負荷抵抗RL よりなるラダー構造10を付加して、負荷抵抗の増加を補償する構成である。このようなラダー構造の負荷抵抗補償回路を付加することにより、発光状態の転送がアレイの終端に入ってきても、発光サイリスタのゲート側の時定数は変化しないので最後の発光サイリスタT32が発光を終了するまで、各発光サイリスタのスイッチング速度は同じである。
【0013】
【実施例2】
図6は、本発明の実施例2の回路を示す。本実施例は、図5の実施例では負荷抵抗とダイオードとのラダー構造は面積を占めるので、占有面積を小さくするために最終段のダイオードD32に抵抗のみを付加することにより負荷抵抗の増加を補償するようにしたものである。具体的には、100kΩの負荷抵抗RL を3個並列に接続したラダー構造の終端抵抗(100kΩ/3)20とする。
【0014】
図7は、最終ダイオードに100kΩ/3の終端抵抗を付加した場合の負荷抵抗の分布の計算例を示す。終端に近づくにつれて、負荷抵抗は少し低下するが、実用上は問題とはならない。
【0015】
【実施例3】
実施例2の回路の具体的な半導体構造においては、発光サイリスタと、そのゲートに接続されるダイオードとが、PNPN構造の1つの島に形成されている。図8に最終段の発光サイリスタT32とダイオードD32との構造断面図を示す。
【0016】
N形基板1上に、N形半導体層24、P形半導体層23、N形半導体層22、P形半導体層21が順次積層されている。PNPN構造(21,22,23,24)で発光サイリスタT32が形成されPN構造(21,22)でダイオードD32が形成される。ダイオードD32は、発光サイリスタの構造を利用して構成されるので、ダイオードD32の部分は、下層の半導体層23,24と共に、寄生サイリスタを構成する。この寄生サイリスタがオンしたとき、ラダー構造の終端抵抗(RL /3)20を経て流れる電流が寄生サイリスタの保持電流以上であれば、発光サイリスタT32がオフとなっても寄生サイリスタはオンし続け、動作上不都合が生じる可能性がある。
【0017】
そこで、本実施例では、このような問題を生じないように、最終段のダイオードD32を除去した構成とする。図9に、その構成を示す。
【0018】
【実施例4】
以下の実施例では、本発明を適用できる自己走査型発光装置を説明する。
【0019】
図10に本実施例の発光装置の等価回路図を示す。発光素子として、発光サイリスタT(−2)〜T(+2)を用い、発光サイリスタT(−2)〜T(+2)には、各々ゲート電極G−2〜G+2が設けられている。各々のゲート電極には、負荷抵抗RL を介して電源電圧VGKが印加される。また、各々のゲート電極G−2〜G+2は、相互作用を作るために抵抗RI を介して電気的に接続されている。また、各単体発光サイリスタのアノード電極に、3本の転送クロックライン(φ1 ,φ2 ,φ3 )が、それぞれ3素子おきに(繰り返されるように)接続される。
【0020】
動作を説明すると、まず転送クロックφ3 がハイレベルとなり、発光サイリスタT(0)がオンしているとする。このとき3端子サイリスタの特性から、ゲート電極G0 は零ボルト近くまで引き下げられる。電源電圧VGKを仮に5ボルトとすると、負荷抵抗RL 、相互作用抵抗RI のネットワークから各発光サイリスタのゲート電圧が決まる。そして、発光サイリスタT(0)に近い素子のゲート電圧が最も低下し、以降順にT(0)から離れるにしたがいゲート電圧は上昇していく。これは次のように表せる。
【0021】
VG0<VG1=VG−1 <VG2=VG−2 (1)
これらの電圧の差は、負荷抵抗RL ,相互作用抵抗RI の値を適当に選択することにより設定することができる。
【0022】
3端子サイリスタのアノード側のターンオン電圧VONは、ゲート電圧より拡散電位Vdif だけ高い電圧となることが知られている。
【0023】
VON≒VG +Vdif (2)
したがって、アノードにかける電圧をこのターンオン電圧VONより高く設定すれば、その発光サイリスタはオンすることになる。
【0024】
さてこの発光サイリスタT(0)がオンしている状態で、次の転送クロックパルスφ1 にハイレベル電圧VH を印加する。このクロックパルスφ1 は発光サイリスタT(+1)とT(―2)に同時に加わるが、ハイレベル電圧VH の値を次の範囲に設定すると、発光サイリスタT(+1)のみをオンさせることができる。
【0025】
VG−2 +Vdif >VH >VG+1 +Vdif (3)
これで発光サイリスタT(0),T(+1)が同時にオンしていることになる。そしてクロックパルスφ3 のハイレベル電圧を切ると、発光サイリスタT(0)がオフとなりオン状態の転送ができたことになる。
【0026】
このように、本実施例では抵抗ネットワークで各発光サイリスタのゲート電極間を結ぶことにより、発光サイリスタに転送機能をもたせることが可能となる。
【0027】
上に述べたような原理から、転送クロックφ1 ,φ2 ,φ3 のハイレベル電圧を順番に互いに少しずつ重なるように設定すれば、発光サイリスタのオン状態は順次転送されていく。すなわち、発光点が順次転送され、自己走査型発光装置を実現することができる。
【0028】
このような自己走査型発光装置においては、図11(A)に示すように、最終段の発光サイリスタT32に、負荷抵抗補償回路として負荷抵抗RL と相互作用抵抗RI とからなるラダー構造の終端抵抗30を付加する。
【0029】
このラダー構造は、抵抗のみよりなるので、その等価抵抗RE は、次式で表される。
【0030】
【数1】
【0031】
したがって、実際には、図11(B)に示すように、負荷抵抗補償回路として、この等価抵抗RE のみを付加すれば良い。
【0032】
【実施例5】
本実施例は、本発明者らが特開平2−263668号公報にて開示した自己走査型発光装置であって、本発明を適用できる例の1つである。
【0033】
本実施例の発光装置の原理を説明するための等価回路図を図12に示す。
【0034】
この発光装置は、スイッチ素子T(−1)〜T(2)、書き込み用発光素子L(−1)〜L(2)からなる。スイッチ素子部分の構成は、ダイオード接続を用いた例を示している。スイッチ素子のゲート電極G−1〜G1 は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノードには、書き込み信号Sinが加えられている。
【0035】
以下に、この発光装置の動作を説明する。いま、スイッチ素子T(0)がオン状態にあるとすると、ゲート電極G0 の電圧は、VGK(ここでは5ボルトと想定する)より低下し、ほぼ零ボルトとなる。したがって、書き込み信号Sinの電圧が、PN接合の拡散電位(約1ボルト)以上であれば、発光素子L(0)を発光状態とすることができる。
【0036】
これに対し、ゲート電極G−1は約5ボルトであり、ゲート電極G1 は約1ボルトとなる。したがって、発光素子L(−1)の書き込み電圧は約6ボルト、発光素子L(1)の書き込み電圧は約2ボルトとなる。これから、発光素子L(0)のみに書き込める書き込み信号Sinの電圧は、約1〜2ボルトの範囲となる。発光素子L(0)がオン、すなわち発光状態に入ると、書き込み信号Sinラインの電圧は約1ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【0037】
発光強度は書き込み信号Sinに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の素子に転送するためには、書き込み信号Sinラインの電圧を一度零ボルトまでおとし、発光している素子をいったんオフにしておく必要がある。
【0038】
本実施例の自己走査型発光装置においては、最終段のスイッチ素子に、図5に示したラダー構造10または図6に示したラダー構造20を付加すれば良い。
【0039】
【実施例6】
本実施例は、複数の発光素子を同時に発光できるようにした自己走査型発光装置である。この発光装置の等価回路図を、図13に示す。
【0040】
図12の回路と異なるのは、発光素子を3つずつのブロックとし、1ブロック内の発光素子は1つのスイッチ素子によって制御し、かつ1ブロック内の発光素子にそれぞれ別々の書き込み信号ラインSin1,Sin2,Sin3を接続して、発光素子の発光を制御した点である。図中、発光素子L1 (−1),L2 (−1),L3 (−1)、発光素子L1(0),L2 (0),L3 (0)、発光素子L1(1),L2 (1),L3 (1)等が、ブロック化された発光素子を示している。
【0041】
動作は図9の回路と同じで、1素子ずつSinによって発光が書き込まれていたものが、同時に複数書き込まれ発光し、それがブロックごとに転送するようになったものである。
【0042】
いま、LEDプリンタ等の一般的に知られる光プリンタ用の光源として、この発光装置を用いることを考えると、A4の短辺(約21cm)相当のプリントを16ドット/mmの解像度で印字するためには約3400ビットの発光素子が必要になる。
【0043】
実施例4にて説明してきた発光装置では、発光しているポイントは常に一つで、上記の場合ではこの発光の強度を変化させて画像を書き込むことになる。これを用いて光プリンタを形成すると、通常使用されている光プリンタ用LEDアレイ(これは画像を書き込むポイントに位置するLEDが、同時に発光するよう駆動ICによって制御されている)に比べ、画像書き込み時に3400倍の輝度が必要となり、発光効率が同じならば3400倍の電流を流す必要がある。ただし発光時間は、逆に通常のLEDアレイに比べ1/3400となる。
【0044】
しかし発光素子は、一般的に電流が増えると加速度的に寿命が短くなる傾向があり、いくらデューティが1/3400とはいえ従来のLEDプリンタに比べ、寿命が短くなってしまうという問題点を持っていた。
【0045】
しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例では1ブロックに3素子が入っているため、実施例5の発光装置に比べて1素子の発光時間は3倍となる。したがって、オン状態の発光素子に流す電流は1/3でよく、実施例5に比べ長寿命化することが可能である。
【0046】
本実施例では、1ブロックに3素子が含まれる場合を例示したが、この素子数が大きいほうが書き込み電流が小さくて済み、さらに長寿命化をはかることができる。
【0047】
本実施例の自己走査型発光装置においては、最終段のスイッチ素子に、図5に示したラダー構造10または図6に示したラダー構造20を付加すれば良い。
【0048】
【実施例7】
以下に、デューティをさらに向上することができる自己走査型発光装置の例を、図14,図15,図16を用いて説明する。図14は本実施例の発光装置のブロック構成図である。
【0049】
本実施例の発光装置は、シフトレジスタ200,書き込みスイッチアレイ201,リセットスイッチアレイ202,発光素子アレイ203から構成される。各々のアレイはN個の素子からなっており、その番号を(1)〜(N)とする。
【0050】
シフトレジスタ200は、電源V1 、複数の転送パルスφ、およびスタートパルスφS により駆動され、オン状態が転送(自己走査)される。転送方向は、ここでは左から右、すなわち(1)から(N)としてある。
【0051】
書き込みスイッチアレイ201は、画像信号VINを発光素子アレイ203に書き込むスイッチであり、シフトレジスタ200に同期する。つまり、時刻tにオン状態であるシフトレジスタ200に対応する発光素子アレイ203のビットに、画像信号VIN(t)を書き込む働きを有する。
【0052】
この画像信号VINの書き込みは、本実施例では各ビットとも同じ番号内で行われるようにされている。一度書き込まれた発光情報は、発光素子アレイ203に保持される。
【0053】
一方、シフトレジスタ200は、同時にリセットスイッチアレイ202もアドレスするよう構成されている。ただし、番号(1)のシフトレジスタ出力は番号(2)のリセットスイッチに、番号(2)のシフトレジスタ出力は番号(3)のリセットスイッチになど、1ビット転送方向へ進んだ素子に接続されている。
【0054】
このリセットスイッチがアドレスされると、発光素子はリセットされる。すなわち、シフトレジスタがオンすると、このシフトレジスタより1ビット転送方向へ進んだ発光素子は、発光状態,非発光状態に関わらず、一旦非発光状態(オフ状態)に戻される。
【0055】
このような構成になっていれば、画像信号の時間変化が発光素子の位置変化として書き込まれ、発光素子に画像情報が書き込まれて発光による画像パターンが構成される。そして次の画像信号を書き込む際、リセットスイッチにより書き込まれた画像情報は消去され、そのすぐ後に新たな画像情報が書き込まれる。このため、発光素子はほぼ常時点灯に近い状態となり、デューティはほぼ1となる。
【0056】
ここではシフトレジスタ200を1つのみ設け、この出力を画像信号書き込み、およびリセットの両方に用いるよう構成したが、シフトレジスタを2つ設け、それぞれ画像信号書き込み用およびリセット用として用いてもよい。
【0057】
図15に、図14で説明した機能を発光サイリスタおよびトランジスタで構成した回路を示す。シフトレジスタ200は、サイリスタTS (1)〜TS (4)により構成される。各サイリスタはトランジスタTr1 ,Tr2 で構成され、そのゲートが負荷抵抗RL ,結合用抵抗RI を介して隣接するサイリスタおよび電源V1 に接続される。このシフトレジスタの出力はゲートから取り出され、出力電圧VO (1)〜VO (3)と表示されている。(1)〜(3)は各ビットの番号である。図中、転送クロックラインの電流を制限する抵抗は、抵抗Re で表している。
【0058】
書き込みスイッチとして、PNPトランジスタTr3 (1)〜Tr3 (3)を用い、リセットスイッチとして、NPNトランジスタTr4 (1)〜Tr4 (3)を用いている。抵抗Re は、発光素子に流れる電流を制限する抵抗である。また発光素子として、トランジスタTr5 ,Tr6 の組合せで表示される発光サイリスタを用いている。この発光サイリスタの特性として、一度オンしてしまうと電源を落とすまでオンし続けるという特徴を持ち、これを発光のメモリ機能として利用する。
【0059】
この回路の動作を、図16に示すパルスタイミング図を用いて説明する。図16においてT1 〜T5 は時刻を表す。転送クロックはφ1 〜φ3 であり、φ1 はT1 〜T2 およびT4 〜T5 の間、φ2 はT2 〜T3 の間、φ3 はT3 〜T4 の間がハイレベルとなっている。シフトレジスタ出力VO (1)〜VO (3)はそれぞれφ1 〜φ3 に同期して取り出され、出力はローレベルとして与えられる。画像信号VINは時刻T2 〜T3 にハイレベルとなり、ビット番号(2)の発光素子に書き込む。
【0060】
今、時刻T1 〜T2 の間を考える。このときシフトレジスタの出力として、出力VO (1)がローレベルとして取り出される。この出力VO (1)は、書き込みスイッチであるトランジスタTr3 (1)のベースに接続され、トランジスタTr3 (1)を書き込み可能状態にする。しかしここで、画像信号VINはローレベルであるから、発光素子への書き込みは行われない。
【0061】
一方、出力VO (1)は同時にリセットスイッチであるトランジスタTr4 (2)のベースにも印加される。この出力VO (1)は零ボルト程度まで下がるため、トランジスタTr4 (2)のエミッタ電圧もほぼ零ボルトとなり、発光素子をオフ状態にしてしまう。したがって、ビット番号(2)の発光素子は、リセットされたことになる。
【0062】
次に時刻T2 〜T3 の間を考える。シフトレジスタ出力はVO (2)であり、これがTr3 (2)のベースに印加される。ここで、画像信号VINはハイレベルであるからトランジスタTr3 (2)に電流が流れ、発光メモリに流れ込む。この電流はトランジスタTr6 (2)のベース電流となり、これがビット番号(2)の発光素子をオンさせる。この発光は次のリセット信号まで維持される。この時、ビット番号(3)の発光素子は、VO (2)によりリセットされる。
【0063】
発光素子に流れる電流は抵抗Re によって制限され、デューティが大きくなったため少ない電流でよく、高信頼度の発光装置を得ることができる。
【0064】
この自己走査型発光装置は、光プリンタの書き込みヘッド,ディスプレイ等への応用が考えられ、これらの機器の低価格化,高性能化に大きな寄与をすることができる。
【0065】
本実施例の自己走査型発光装置においては、シフトレジスト200の最終段のスイッチ素子に、図11(A)に示したラダー構造30または図11(B)に示した等価抵抗RE を付加すれば良い。
【0066】
【実施例8】
本実施例は、特開平4−23367号公報に示された自己走査型発光装置であって、本発明の発光サイリスタを適用できる1つの例である。
【0067】
実施例の発光装置を図17に示す。図17においては、スイッチ素子アレイと発光素子アレイとが、上下に分けて記載されている。
【0068】
まず、シフトレジスタ機能を有するスイッチ素子アレイについて説明する。S(−2)〜S(2)は、スイッチ素子(PNPN構造を有するサイリスタ)である。φ1 ,φ2 は、スイッチ素子アレイを駆動する転送クロックである。そして、CL1 は転送クロックφ1 を供給されるクロックラインであり、CL2 は転送クロックφ2 を供給されるクロックラインである。
【0069】
各スイッチ素子S(−2)〜S(2)のゲート電極G‐ 2 〜G2 の間は、それぞれ結合用ダイオードD‐2〜D1 によって、接続されている。このようなダイオード結合方式を採用しているために、スイッチ素子アレイは2相の転送クロックφ1 ,φ2 にて情報の転送動作を行うことができる。
【0070】
また、RA1,RA2 は、それぞれ各スイッチ素子S(−2)〜S(2)のアノードとクロックラインCL1 ,CL2 のいずれか一方とを接続するアノード負荷抵抗である。このアノード負荷抵抗RA1,RA2 は、各スイッチ素子S(−2)〜S(2)のオン状態での電流量を制限するものである。各スイッチ素子S(−2)〜S(2)のカソードはそれぞれ接地されている。
【0071】
さらに、RL1,RL2は、それぞれ各スイッチ素子S(−2)〜S(2)のゲートG−2〜G2 と電源電圧VGKの直流電源とを接続するゲートの負荷抵抗である。このゲート負荷抵抗RL1,RL2は、電源電圧VGKの直流電源から各ゲートG−2〜G2 に流れる電流量を制限するものである。そして、各ゲートG−2,G0 ,G2 は、それぞれダイオードD−2′,D0 ′,D2 ′のカソードに接続されている。
【0072】
次に、発光素子アレイについて説明する。φR は発光素子(発光サイリスタ)L(−2),L(0),L(2)への情報の書き込み許可/禁止を制御し、かつ書き込まれた状態をリセットするクロックである。そして、CLR はクロックφR を供給する電流供給ラインである。
【0073】
またRA3は、各発光素子L(−2),L(0),L(2)のアノードと電流供給ラインCLR とを接続するアノード負荷抵抗である。このアノード負荷抵抗RA3は、各発光素子L(−2),L(0),L(2)のオン状態での電流量を制限するものである。そして、各発光素子L(−2),L(0),L(2)のカソードは、それぞれ接地されている。
【0074】
さらにRL3は、各発光素子L(−2),L(0),L(2)のゲートG−2′,G0 ′,G2 ′と電源電圧VGKとを接続するゲート負荷抵抗である。このゲート負荷抵抗RL3は、電源電圧VGKの直流電源から、各ゲートG−2′,G0 ′,G2 ′に流れる電流量を制限するものである。そして、各ゲートG−2′,G0 ′,G2 ′は、それぞれダイオードD−2′,D0 ′,D2 ′のアノードに接続されている。
【0075】
すなわち、図17においては、スイッチ素子S(−2),S(0),S(2)のゲートが、それぞれダイオードD−2′,D0 ′,D2 ′を介して、発光素子L(−2),L(0),L(2)のゲートG−2′,G0 ′,G2 ′に個々に接続されている。
【0076】
次に、スイッチ素子アレイの部分の動作を説明する。今、スタートパルスφS として、ハイレベルまたはローレベルの電圧がスイッチ素子S(−3)のアノード(図示せず)に供給されたとする。この場合に、ハイレベルの電圧が、電源電圧VGKに拡散電位Vdif を加えた電圧以上に高ければ、スイッチ素子S(−3)はオン状態になる。そして、次に供給されるスタートパルスφS のローレベルの電圧が、スイッチ素子S(−3)のオン状態維持電圧より低ければ、S(−3)はオフ状態となる。
【0077】
オン状態では、スイッチ素子S(−3)のゲート電位はほぼ零ボルトとなり、オフ状態ではゲート電圧は電源電圧VGKと同じ電圧になる。スイッチ素子S(−3)のゲート電位が零ボルトになれば、結合用ダイオードD−3(図示せず)によって、スイッチ素子S(−2)のゲート電位が低下する。そして、スイッチ素子S(−2)のターンオン電圧も低下する。したがって、転送クロックφ2 によって、スイッチ素子S(−2)をオン状態に設定することができる。
【0078】
このオン状態はφ1 ,φ2 によって順次、図17の右方向へ転送されていく。つまり、スタートパルスφS のハイレベルの電圧によって、スイッチ素子アレイにオン状態が書き込まれ、それが順次右方向へ転送されていくことになる。
【0079】
ただし、全てのビットがオン状態にある場合に、このオン状態を転送することは、このスイッチ素子アレイの動作原理上から不可能であって、1ビットおきにオンとオフを繰り返して転送することになる。すなわち、スタートパルスφS の波形も、転送パルスφ1 ,φ2 に同期して、ハイレベルとローレベルとを交互に送る必要がある。
【0080】
今、偶数ビットのみのオン状態とオフ状態に有効な情報があるものとして、オン状態を1、オフ状態を0とすると、スタートパルスφS によって1または0が書き込まれ、転送クロックφ1 ,φ2 によって、その1,0が転送されて行くことになる。このようにして、1または0という信号(情報)がスイッチ素子アレイに書き込まれる。
【0081】
次に、発光素子L(−2)(L(0),L(2))の動作について説明する。仮に、L(−2)が0であるとすると、クロックφR の電圧が零ボルトであれば、発光素子L(−2)はオン状態とはならない。すなわち、発光素子L(−2)は書き込み禁止の状態に設定される。クロックφR の電圧が、発光素子L(−2)のオン状態維持電圧からVGK+Vdif の間の電圧に設定されたとすると、発光素子L(−2)は書き込み許可の状態に設定される。そして、ゲートG−2′の電位が変化させられることによって、発光素子L(−2)はオン状態に設定可能となる。
【0082】
さて、スイッチ素子アレイから発光素子アレイへの情報の書き込みについて説明する。スイッチ素子アレイは、前述したように1または0信号が書き込まれる。最後のビットまで書き込まれた段階で、転送クロックφ1 ,φ2 をそれぞれローレベル,ハイレベルの状態に維持される。これによって、情報の転送動作が終了し、スイッチ素子アレイに書き込まれた情報は保持される(特に、偶数ビットにおいて保持されている)。
【0083】
スイッチ素子アレイの偶数ビットにおいて、オン状態のスイッチ素子Sのゲート電位はほぼ零ボルトであり、オフ状態のスイッチ素子Sのゲート電位は、Vdif の約2倍以上である。なお、オフ状態のスイッチ素子Sのゲート電位については、転送方向に対して逆方向に位置する最も隣接する偶数ビットがオン状態の場合にVdif の約2倍であり、それ以外はVdif の約2倍の電圧よりも大きくなる。なお、ここでVdif はPN接合の拡散電位である。
【0084】
スイッチ素子S(−2),S(0),S(2)のそれぞれのゲート電圧は、ダイオードD−2′,D0 ′,D2 ′によって対応する発光素子L(−2),L(0),L(2)のゲートG−2′,G0 ′,G2 ′に伝達される。したがって、発光素子L(−2),L(0),L(2)のゲート電圧は、オン状態の場合でVdif となり、オフ状態の場合でVdif の3倍以上となる。そしてオン状態の場合で、発光素子のターンオン電圧はVdif の2倍となり、オフ状態でVdif の4倍となる。
【0085】
一方、クロックφR については、いったん零ボルトに設定して全体の発光をなくし(すなわち、リセット)、その後にハイレベル電位VHRまで上昇させる。この電圧φHRとして
2Vdif <VHR<4Vdif
の範囲に設定されていると、オン状態のスイッチ素子Sに対応する発光素子Lがオン状態となり、オフ状態のスイッチ素子Sの対応する発光素子Lはオフ状態のままになる。
【0086】
したがって、スイッチ素子アレイに書き込まれた1,0の情報が、そのまま発光素子アレイに書き込まれることになる。
【0087】
この後、電圧VHRは発光素子のオン状態維持電圧以上であってVdif の2倍の電圧未満の値に再設定される。このことにより、発光素子Lは、スイッチ素子Sのゲート電位に影響されなくなり、書き込まれた情報を保持し続ける。そして、発光素子アレイが情報の保持状態にある間に、前述と同様にして、スイッチ素子アレイには次の情報が書き込まれる。
【0088】
やがて、クロックφR がローレベル電圧に設定されて、各発光素子Lがリセットされる。リセット後、再び情報が発光素子アレイに書き込まれる。以上のようにして、一連の動作が繰り返し行われる。
【0089】
次に図17に示す発光装置を、光プリンタ用の書き込み光源に適用した場合について述べる。
【0090】
例えば、発光装置が2048ビットの発光素子Lを有するものとすると、スイッチ素子Sはその倍の4096ビットを必要とする。光プリンタにおける書き込み光源の電流量は約5mAであるから、全てのビットの発光素子Lが発光状態であるとすると、約10Aという電流が流れる。
【0091】
一方、スイッチ素子Sからの情報転送のための電流は、ゲート負荷抵抗RL3=30kΩの場合に0.5mAであることが実験的にわかっているので、全てのビットの発光素子が発光状態であれば、1A程度である。なお、この情報転送のための電流量は、光プリンティングに必要な10Aに比べ1割程度であり、実用上問題のない値である。
【0092】
また、スイッチ素子Sからの情報が、発光素子Lに移動させられた段階でクロックφ1 ,φ2 の電圧を一旦零ボルトに低下させることにより、スイッチ素子アレイ全体がオフ状態となりリセットが行われる。この方法を用いた場合には、スイッチ素子Sがオン状態になる時間が考慮されると、等価的に電流値が下がることとなる。つまり、前述の1Aに比べて等価的に0.5A程度まで下がったことになる。
【0093】
発光素子Lの2048ビットに対して、スタートパルスφS が供給されるデータ入力端(図示せず)が1つだけでは、情報の転送速度はかなり高速であることが必要である。この点については、データ入力端を複数設けることによって、情報の転送速度を低下させることができる。例えば、通常64ビットまたは128ビットを一単位として発光素子Lのチップが形成され、このチップごとに情報が入力されてもよい。
【0094】
128ビットごとにデータ入力を並列に行った場合、2048ビットに対して20個のデータ入力端を有することになる。このため、情報の転送速度は1/20でよいことになる。したがって、発光装置は余裕のある動作を行うことができる。
【0095】
なお、発光素子Lの出力光の光量のばらつきを防ぐために、アノード負荷抵抗RA3をレーザ等により微調整することが可能である。このことによって、出力光のばらつきのない発光装置を得ることができる。
【0096】
また、図17では、スイッチ素子アレイにおける偶数ビットの右側に接続される結合用ダイオードD−2,D0 の特性と、奇数ビットの右側に接続される結合用ダイオードD−1,D1 の特性とが異なっている。したがって、偶数ビットと奇数ビットとで動作電流等を分けて最適化することが重要である。このために、RL2<RL1,RA1<RA2に設定するほうが望ましく、この場合には発光装置はより安定で高速な動作を行い得る。
【0097】
さらに、図17では、スイッチ素子アレイにダイオード結合方式と呼ばれる構成を採用しているが、結合方式はこれに限られず、抵抗結合方式であってもよい。
【0098】
本実施例においては、スイッチ素子アレイがダイオード結合方式の場合には、最終段のスイッチ素子に、図5に示したラダー構造10または図6に示したラダー構造20を付加すれば良い。また、スイッチ素子アレイが抵抗結合方式の場合には、最終段のスイッチ素子に、図11(A)に示したラダー構造30または図11(B)に示した等価抵抗RE を付加すれば良い。
【0099】
【発明の効果】
本発明によれば、発光素子アレイまたはスイッチ素子アレイの終端部に、負荷抵抗補償回路を設けているので、オン状態へのスイッチング速度はほぼ一定となり、全発光素子または全スイッチ素子を通じて均一なスイッチング速度を実現することができる。
【図面の簡単な説明】
【図1】自己走査型発光装置を示す図である。
【図2】図1の発光装置のゲート電位勾配を説明する図である。
【図3】図1の発光装置の終端付近のゲート電位勾配を説明する図である。
【図4】終端付近の負荷抵抗の変化を示すグラフである。
【図5】実施例1の回路図である。
【図6】実施例2の回路図である。
【図7】実施例2における終端付近の負荷抵抗の変化を示すグラフである。
【図8】実施例2の最終段の発光サイリスタとダイオードの構造を示す断面図である。
【図9】実施例3の回路図である。
【図10】本発明を適用できる実施例4の発光装置の回路図である。
【図11】実施例4の発光装置に付加される負荷抵抗補償回路を示す図である。
【図12】本発明を適用できる実施例5の発光装置の回路図である。
【図13】本発明を適用できる実施例6の発光装置の回路図である。
【図14】本発明を適用できる実施例7の発光装置のブロック図である。
【図15】図14の発光装置の等価回路図である。
【図16】図14の発光装置の駆動方法を示すパルスタイミング図である。
【図17】本発明を適用できる実施例8の発光装置の回路図である。
【符号の説明】
T 発光サイリスタ
D 結合用ダイオード
RL ゲート負荷抵抗
RI 結合用抵抗
Tr トランジスタ
10 ラダー構造の負荷抵抗補償回路
20 終端抵抗による負荷抵抗補償回路
30 ラダー構造の終端抵抗による負荷抵抗補償回路
Claims (12)
- しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも1つの発光素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記電気素子の後段に、前記負荷抵抗と前記電気素子とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも1つの発光素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記電気素子の後段に、1個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも1つの発光素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記発光素子の後段に、1個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも1つの発光素子の制御電極に、接続用抵抗を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記接続用抵抗の後段に、前記負荷抵抗と前記接続用抵抗とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - 前記負荷抵抗と前記接続用抵抗とからなるラダー構造を、1つの等価抵抗で置き換えたことを特徴とする請求項4記載の自己走査型発光装置。
- スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記電気素子の後段に、前記負荷抵抗と前記電気素子とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記電気素子の後段に、1個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記発光素子の後段に、1個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、接続用抵抗を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記接続用抵抗の後段に、前記負荷抵抗と前記接続用抵抗とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。 - 前記負荷抵抗と前記接続用抵抗とからなるラダー構造を、1つの等価抵抗で置き換えたことを特徴とする請求項9記載の自己走査型発光装置。
- 請求項1〜10のいずれかに記載の自己走査型発光装置を備えることを特徴とする光プリンタの書き込みヘッド。
- 請求項11に記載の光プリンタの書き込みヘッドを備えることを特徴とする光プリンタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28001795A JP3604474B2 (ja) | 1995-10-27 | 1995-10-27 | 自己走査型発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28001795A JP3604474B2 (ja) | 1995-10-27 | 1995-10-27 | 自己走査型発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09127914A JPH09127914A (ja) | 1997-05-16 |
JP3604474B2 true JP3604474B2 (ja) | 2004-12-22 |
Family
ID=17619147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28001795A Expired - Fee Related JP3604474B2 (ja) | 1995-10-27 | 1995-10-27 | 自己走査型発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3604474B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4457437B2 (ja) * | 1999-08-30 | 2010-04-28 | 富士ゼロックス株式会社 | 自己走査型発光装置 |
WO2003029011A1 (fr) * | 2001-09-28 | 2003-04-10 | Nippon Sheet Glass Co.,Ltd. | Reseau de lentilles de resine et tete d'ecriture optique |
US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
JP5299554B2 (ja) * | 2012-11-21 | 2013-09-25 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2790631B2 (ja) * | 1988-07-01 | 1998-08-27 | 日本板硝子株式会社 | 自己走査形発光素子アレイ |
JP2577089B2 (ja) * | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
JP2683781B2 (ja) * | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
-
1995
- 1995-10-27 JP JP28001795A patent/JP3604474B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09127914A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
US7330204B2 (en) | Self-scanning light-emitting element array and driving method of the same | |
JP2683781B2 (ja) | 発光装置 | |
JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
JP4362946B2 (ja) | 自己走査型発光素子アレイを用いた光書込みヘッド | |
JP3604474B2 (ja) | 自己走査型発光装置 | |
JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
US6452342B1 (en) | Self-scanning light-emitting device | |
JP4461552B2 (ja) | 自己走査型発光素子アレイ | |
JP3595044B2 (ja) | 自己走査型発光装置およびこれを用いた光プリンタ装置 | |
JP3212498B2 (ja) | 自己走査型発光装置およびその静電破壊防止用保護回路 | |
JP3212497B2 (ja) | 自己走査型発光装置 | |
JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
JPH0999581A (ja) | 自己走査型発光装置 | |
US6972784B1 (en) | Recording control apparatus and recording control method | |
JP2001119071A (ja) | 自己走査型発光素子アレイの駆動回路 | |
KR100325950B1 (ko) | 발광소자어레이의구동장치및방법 | |
JP3387803B2 (ja) | Ledアレー駆動装置 | |
JP4158308B2 (ja) | 自己走査型発光装置 | |
JPH08216448A (ja) | 自己走査型集積化発光素子アレイおよびこれを用いた発光装置 | |
JPH0985987A (ja) | 自己走査型発光装置 | |
JP4196586B2 (ja) | 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法 | |
JP2001060722A (ja) | 自己走査型発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |