JPH02263668A - 発光装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、同一基体上に集積して作製でき、自己走査機
能を発揮できる発光装置の改良に間し、特にバイアス光
を減少させたり、長寿命化を実現して光プリンタ等へ応
用を可能にした発光装置に関する。

【従来の技術】

発光素子の代表的なものとしてＬ　Ｅ　Ｄ　（Ｌｉｇｈ
ｔＥｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）及びＬ　Ｄ　（Ｌａ
ｓｅｒ　Ｄｉｏｄｅ）が知られている。 ＬＥＤは化合物半導体（ＧａＡｓ、　　ＧａＰ、　　Ａ
ｌＧａＡｓ、　　Ｉ　ｎＧａＡｓＰ、　　ＩｎＧａＡｌ
Ａｓ等）のＰＮまたはＰＩＮ接合を形成し、これに順方
向電圧を加えることにより接合内部にキャリアを注入し
、その再結合の過程で生じる発光現象を利用するもので
ある。 またＬＤはこのＬＥＤ内部に導波路を設けた構造となっ
ている。あるしきい値電流以上の電流を流すと注入され
る電子−正孔対が増加し反転分布状態となり、誘導放射
による光子の増倍（利得）が発生し、へき開面などを利
用した平行な反射鏡で発生した光が再び活性層に帰還さ
れレーザ発振が起こる。そして導波路の端面からレーザ
光が出ていくものである。 これらＬＥＤ、ＬＤと同じ発光メカニズムを有する発光
素子として発光機能を持つ気性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている０発光サイリ
スタは先に述べたような化合物半導体でＰＮＰＮ構造を
作るものであり、シリコンではサイリスタとして実用化
されている。 （青木昌治編著、　「発光ダイオード」工業調査会、ｐ
ｐｔｅ７〜！６９参照） この発光サイリスタの基本構造及び電流−電圧特性を第
１９図、第２０図に示す、第２０図に示す構造はＮ形Ｇ
ａＡｓ基板上にＰＮＰＮ構造を形成したもので通常のサ
イリスタとまったく同じ構成である。第１９図はゲート
Ｄ３をオーブンにした状態でのアノード電圧とアノード
電流との間係を示したものであり、通常のサイリスタと
まったく同じＳ字形負性抵抗を表している。ゲー）Ｄａ
はＯＮ電圧を制御する働きを持ち、ＯＮ電圧はゲート電
圧に拡散電位を加えた電圧となる。従って第１９図のＯ
Ｎ電圧がゲート電圧により自由に制御することができる
。またＯＮＬ／た後、ゲート電位はカソード電極電位と
ほぼ一致するようになる。カソード電極が接地されてい
ればゲート電極は零ボルトとなる。またこの発光サイリ
スタは外部から光を入射することによりそのＯＮ電圧が
低下することが知られている。 さらにこの発光サイリスタの中に導波路を設けＬＤとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る＊　　（Ｙ、Ｔａ５ｈｉｒｏ　ｅｔ、　ａｌ、Ａｐｐ
ｌ。 Ｐｈｙｓ、　Ｌｅｔｔ、　５４（４）、　１９８９　ｐ
ｐ３２９−３３１）これらの様な発光素子、特にＬＥＤ
は化合物半導体基板上に多数個作られ、切断されて一つ
づつの発光素子としてパッケージジグされ販売されてい
る。また密着イメージセンサ用及びプリンタ用光源とし
てのＬＥＤは一つのチップ上に複数個のＬＥＤを並べた
ＬＥＤアレイとして販売されている。 一方密着形イメージセンサ、ＬＥＤプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。 しかし、これらの従来の発光素子を用いて光走査を行な
うためには、ＬＥＤアレイの−っ−っのＬＥＤをワイヤ
ボンディング等の技術により駆動ｒｃに接続し、このｉ
ｃで−っ−っのＬＥＤＩｔＩ！勤させてやる必要があっ
た。このためＬＥＤの数が多い場合、同数のワイヤボン
ディングが必要で、かつ、駆動ＩＣも数多く必要となり
コストが高くなってしまうという問題点があった。これ
は駆動ＩＣを設置するスペースを確保することが必要と
なり、コンパクト化が困難という問題点を誘発していた
。またＬＥＤを並べるピッチもワイヤボンディングの技
術で定まり、短ピツチ化が難しいという問題点があった
。 発明者らは先に発光素子アレイ自身に自己走査機能をも
たせることにより、ワイヤボンディングの数の問題、駆
動ＴＣの問題、コンパクト化、短ピツチ化の問題を解決
した。　（例えば特願昭６３−６５３９２）上記発光装
置の概略を図面を参照しながら以下簡単に記す。 第１２図は平面図であり、このＸ−Ｘ’ラインにそって
の断面図が第１３図、Ｙ−Ｙ’ラインにそっての断面図
が第１４図である。また等価回路を第１５図に示す。 第１３図において、発光素子はｎ形ＧａＡｓ基板（１）
上に積層したｎ形ＧａＡｓ層（２４ｂ）、ｎ形ＡｌＧａ
Ａｓ層（２４ａ）、　ｐ形ＧａＡｓ層（２３ａ）、　ｎ
形ＧａＡｓＮ（２２ａ）、ｐ形ＡｌＧａＡｓ層（２ｌ　
ｂ）、およびｐ形ＧａＡｓ！（２１ａ）からなっている
、これは活性層であるｐ形ＧａＡｓ層（２３ａ）、ｎ形
ＧａＡｓ層（２２ａ）へキャリアを閉じ込めるため、バ
ンド幅の大きいＡｌＧａＡｓ層（２１ｂ）、（２４ａ）
で活性層を挟んだ構造あり、これにより発光効率を向上
させることができる。ここで各発光素子Ｔに対して基板
（＋）はカソードとなり、ｎ＊　（２２）はゲート、ｐ
層（２１）はアノードとなる。各発光素子Ｔ上には、絶
縁保護被膜（３１）が被覆され、各々に分離される。 各発光素子のゲー）　（２２）は、絶縁保護被膜（３０
）に設けられたコンタクト孔ＣＩ、　　絶縁保護被膜（
３０）上に設けられた金属薄膜配線（４ｍ）、　　絶縁
保護波Ｂ　（３０）に設けられたコンタクト孔Ｃ３，ｎ
形ＧａＡＳ基板（１）上に積層されて発光素子群と分離
されたｎ形ＧａＡｓ層（２２ａ）、　　コンタクト孔Ｃ
３，金属薄膜配線（４１）、　　コンタクト孔ＣＩを介
して各々接続されている。 各発光素子のアノード電極は、絶縁保護被膜（３０）に
設けられたコンタクト孔ＣＩ、　　絶縁保護被膜（３０
）上に設けられた金属薄膜配線（４０）、　　金属薄膜
配線（４０）上の絶縁保護被膜（３１）に設けられたコ
ンタクト孔Ｃ２を介して転送りロックラインに接続され
る。転送りロックラインはφ電、φ２、φ３の３本が形
成され、各発光素子のアノード電極は、φ１、φ２、φ
３のいずれか１本に、長さ方向に向かってφ１、φ２、
φ３の順番で繰り返す様に接続される。 また、各発光素子ゲー）　（２２）は、絶縁保護被膜（
３０）に設けられたコンタクト孔ＣＩ、　　絶縁保護被
膜（３０）上に設けられた金属／１膜配線（４１）、　
　絶縁保護被膜り３０）に設けられたコンタクト孔Ｃ３
，ｎ形ＧａＡｓ基板（１）上に積層されて発光素子群と
分離されたｎ形Ｇ　ａＡ　ｓＮ　（２２ａ）、　　コン
タクト孔Ｃ３，絶縁保護波ｌ１ｌ（３０）上に設けられ
た金属薄膜配線（４２）を介もて電゛ｆｇ電圧ＶＧにに
接続されている。 上記構造の発光装置の動作を説明すると、今転送りロッ
クラインφ３がハイレベル電圧となり発光素子Ｔ（０）
がＯＮ状態になっているとする。このとき発光素子Ｔ（
０）のノードＧｌｌはほぼ零ボルトとなっている。する
と各発光素子のゲート電極を結合した抵抗ネットワーク
に電流が流れ、発光素子Ｔ（０）に近いノードが最も電
圧が引き下げられ、離れていくほど影響は少なくなる０
例えば次の転送りロックφ１にハイレベル電圧が加わる
と、３素子おきの発光素子Ｔ（１）とＴ　（−２）がＯ
Ｎ可能となるが、ノードＧ１のほうがノードＧ−ｇより
低い電圧となっているため、電源電圧を発光素子Ｔ　（
＋）が動作する電圧より高く、かつ発光素子Ｔ　（−２
）が動作する電圧より低く設定しておくと、発光素子Ｔ
（１）のみをＯＮさせることができる。この動作を繰り
返すと、３本の転送りロックラインを用いて発光、素子
の走査を行なうことができる。 上記の様に、先に発明した発光装置は、発光素子のター
ンオン電圧または電流が、別の発光素子のＯＮ状態によ
って影響を受ける様、即ち、相互作用をするよう構成し
たことにより発光の自己走査機能を実現した物である。 一般に光プリンタに用いる発光装置は、発光点の移動だ
けでなく発光強度の変調が必要となる。 上記自己走査型発光装置においては、以下の駆動方法に
より発光強度の変調も可能である。　（例えば特願昭６
３−６５３９２） この駆動方法の原理を第１８図に示す、第１８図Ｇ上に
示した回路図では特に示されてはいないが、各発光素子
のゲー）　３１子は第１５図または第１７図に示す様な
電気的手段または光学的手段で接続されている。各発光
素子のアノードには転送りロックラインφ１、φ２、φ
３のいずれか１本が長手方向にφ１、φ２、φ３の順番
で繰り返し接続されている。転送りロックラインφ１、
φ２、φ３には、各々電流Ｒ＋＋、■２、■３が制御回
路信号φｉに上り制御可能の様に接続され、発光素子Ｔ
（０）にはスタートパルスφ・が接続されている。 転送りロックラインφ１、φ２、φ３には、転送パルス
として矩形信号が時刻ｔに対して各々遅れｔ、で印可さ
れる。各転送パルスはわずかな重なり時間を持つように
設定される。 発光素子Ｔ（０）に矩形のスタートパルスφ・を印可し
、該スタートパルスにわずかな重なり時間を持つ転送り
ロックφ１１　　引続き転送りロックφ２、φ３、φ１
を繰り返し印可することにより、発光素子アレイは、自
己走査を始めるが、ここで制御回路信号φ１に転送りロ
ックφ１、φ２、φ３に同期した信号をおくり、転送り
ロックに電流源ｒ＋−１２、■３を乗せると自己走査に
より発光状態にある発光素子を他の発光素子よりも強く
発光させることができる。 第１８図においては、ここでは発光素子Ｔ（３）の輝度
を特に強くするよう、転送りロックφ３に電流［１３を
自己走査により発光素子Ｔ（３）が発光状態になる時刻
ｔに乗せている。 上記自己走査型発光装置は、このような方法によって任
意の場所の輝度を上げることができ、光プリンタ等へ画
像を書き込むことが可能となる。

【発明が解決しようとする課！】

しかしながら、上記方式を用いると第１８図の下に示す
発光強度りから明かなように、画像言き込みをする素子
Ｔ（３）以外の素子もある程度の発光（以下バイアス光
と呼ぶ）をしている、これはＯＮ吠態を転送する際、Ｏ
Ｎ状態を維持するためのｒｒｉ流で発光が生じるためで
あり、光プリンタに使用した場合、全体にある程度の光
が照射されていまうことになる。このため画像の品位が
悪化してしまうという問題点があった。 また従来の駆動方法では画像を書き込むため、Ｎ、流源
を転送りロックの数だけ作らねばならず、駆動回路部分
が複雑で高価になるという問題点があった。 また、上記自己走査型発光装置においては、発光デユー
ティが低いため平均的な発光強度が低く、強い発光を行
なおうとすると寿命が短くなるという問題点があった。 すなわち、上記自己走査型発光装置においては、ＯＮ状
態、即ち発光状態にある素子は、転送りロックが道なっ
ている場合を除いて、常に一つづつであり、例えば！０
００ビットの発光装置を構成したとすると１ビツトの発
光時開は全体の発光の１／１０００（発光デユーティが
１／１０００）であるという問題があった。このためデ
ユーティが１の場合と同じ光量を得ようとすれば１００
０倍以上の電流を各発光素子に流す必要があり、これは
単体発光素子の寿命を短くさせ、長寿命の発光装置を得
ることが難しいという問題であった。

【課題を解決するための手段】

本発明は前記従来の問題点を解決するものであって、し
きい電圧もしくはしきい′ｗｉ流が外部からルＩｉ３＋
１可能な制御電極を有するスイッチ素子多数個を配列し
たスイッチ素子アレイの各スイッチ素子の制御電極を互
いに電気的手段もしくは光学的手段にて接続すると共に
各スイッチ素子に電源ラインを電気的手段を用いて接続
し、かつ各スイッチ素子にクロックラインを接続して形
成した自己走査アレイと、 しきい電圧もしくはしきいＴｔ流が外部から多制御可能
な制御電極を有する発光素子多数個を配列した発光素子
アレイとからなり、 発光素子アレイの各制御電極を前記スイッチ素子の制Ｗ
電極と電気的手段にて接続し、各発光素子に発光のため
の電流を印加するラインを設けた発光装置である。 本発明によれば、該発光素子に設けた発光のための電流
を印加するラインを、発光を制御するクロックラインと
して使用するため、走査回路と発光素子を分離し、走査
回路より生じるバイアス光を遮蔽することが可能となる
。つまり発光素子には発光が必要の時刻のみ発光させる
ことが可能となる。 また、走査回路と発光素子の基本的な構成は同一とする
ことができるので、製造工程がさほど複雑化せず、フォ
トレジストパターンを変更することにより、従来素子の
製造工程をそのまま利用することが出来る。 また、発光装置を、複数の発光素子からなるいくつかの
ブロックに分割し、各ブロック内の発光素子の制御電極
全てを各ブロックに対して１つづつ配置された１つの前
記スイッチ素子の制御電極と各々電気的手段にて接続し
、複数の発光のための１ｒＬ流を印加するラインを１ブ
ロック内の発光素子に接続することも可能であり、この
方法によれば、発光装置の長寿命化を実現出来る。 また、しきい電圧もしくはしきい電流が外部から制御可
能な制御電極を有するスイッチ素子多数個を配列したス
イッチ素子アレイの各スイッチ素子の制御電極を互いに
電気的手段もしくは光学的手段にて接続す３と共に各ス
イッチ素子に電源ラインを電気的手段を用いて接続し、
かつ各スイッチ素子にクロックラインを接続して形成し
た自己走査アレイと、 メモリ機能を有する発光メモリ素子アレイと、該自己走
査アレイに接続した、信号を該発光メモリ素子アレイに
書き込む書き込みスイッチアレイ　と、 該発光メモリ素子アレイをリセットするリセットスイッ
チアレイと、 を設けることも可能であり、この構成によれば、発光デ
ユーティをほぼ１とする事が出来、発光電流の削減およ
び発光Ｈ置の長寿命化が実現出来る。

【作用】

本発明では上記の様に、先の自己走査性発光装置を転送
素子として使用し、はぼ同一構造の別の発光素子アレイ
に発光機能を分離したため、転送機能と発光機能を明確
に分離出来る。 そこで、バイアス光の原因となるＯＮ状聾転送を行なう
転送素子上部に光遮蔽層を設けることができ、バイアス
光の画像書き込みに対する影響を排除することが出来る
。このためバイアス光の影響は殆どなくなり、光プリン
タ等への応用を考えた際、プリンタ等の品位を向上させ
ることができる。 また画像の書き込み信号は従来の転送りロックラインに
でなく、書き込み発光素子に直接人力出来るため駆動回
路が簡略となる。 さらには発光素子アレイにブロックを形成し、ブロック
ごとに自己走査し、ブロック内素子に別々に書き込みラ
インを設ければ、書き込み時の電流を少なくでき、発光
素子の寿命を高めることができる。 また、−度発光するとリセット信号が加わるまで発光状
部を維持する発光サイリスタ等の発光メモリ素子を発光
素子として用い、次期走査信号によりリセットする構造
とすれば、デユーティをほぼｌとすることができ、長寿
命化を実現できる。

【実施例】

実施例−１ 第１実施例の概略を第１図、第２図に示す、第１図は本
実施例の発光装置の概略を示す平面図、第２図は第１図
のｘ−ｘ’ラインの断面図である。 層構成は第１２図、第１３図、第１４図に示した従来の
発光素子アレイと同じとしている。以下に製造工程およ
び構造について説明する。 まず、　ｎ形ＧａＡｓ基板（＋）上に、　ｎ形ＧａＡｓ
ｐ！！（２４ｂ）、ｎ形Ａ　Ｉ　Ｇ　ａＡ　５Ｊｔｊ　
（２４ａ）、ｐ形ＧａＡｓ層（２３ａ）、ｎ形ＧａＡｓ
層（２２ａ）、ｐ形Ａ　Ｉ　Ｇ　ａＡ　ｓＦＪ　（２１
ｂ）、およびｐ形ＧａＡｓ層（２１ａ）を順次積層する
。 積層された半導体層は、分離溝（５ｏ）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形Ｇ　ａＡ
　ｓＪＬ！　（２１ａ）およびｐ形Ａ　Ｉ　Ｇ　ａＡ　
ｓＮ　（２１ｂ）は、３つの島状にｎ形Ｇ　ａＡ　ｓＮ
　（２２ａ）上に残留する様、ゲート電極および一方向
性結合素子作製のために一部削除される。該３つの島は
、１つの大きな島と連続する２つの小さな島とされ、２
つの小さな島は、発光素子アレイの長手方向に、島、島
、谷、島、島、谷、島、島、谷と繰り返す様に配置され
る−　ここで、島、島、谷は１つの発光素子に対応し、
谷とは露出したｎ形ＧａＡｓ層、（２２ａ）部分を示す
。 次に基板上全体に絶縁被膜（３０）を被覆する。 そして、該絶縁被膜（３０）の、前記削除操作されたｎ
形ＧａＡｓ層（２２ａ）上および３１１１所のｐ形Ｇａ
ＡｓＰＭ　（２１ａ）上の位置に接続用コンタクトホー
ルＣ＋を開ける。 次に、該絶縁被膜（３０）上に、各発光素子のｎ形Ｇ　
ａＡ　ｓＮ　（２２ａ）と隣接する発光素子のｐ形Ｇａ
Ａｓ層（２１ａ）とをコンタクトホールＣ１を用いて接
続するＴ字型の電源電極およびゲート電極結合用金属薄
膜配線（４５）、発光素子の大きな島状ｐ形ＧａＡｓ層
（２１ａ）へコンタクトホールＣ１を介してクロックパ
ルスをつたえる金属薄膜配線（４４）、発光素子の残り
の島状ｐ形ＧａＡｓ層（２１ａ）へコンタクトホールＣ
１を介して駆動電圧をつたえる金属薄膜配線（４２）、
をそれぞれ設ける。 次に該金属薄膜配線（４５）上の一部に、ゲート電極−
電源電極部の抵抗ＲＬとして使用する燐をドウブした非
晶質シリコン（１１３３）を約１μｍの厚さで被覆する
。 該非晶質シリコン（１６３）は、各発光素子に対して１
つづつになるよう分離される。 次に基板上全体に絶縁被膜（３１）を被覆する。 そして、該絶縁被膜（３１）の、前記非晶質シリコン（
１６３）、金属７１ｇ膜配線（４２）、および金属薄膜
配線（４４）の上の位置に接続用コンタクトホールＣ２
を間ける。 次に、該絶縁液ＩＩＩ（３１）上に、コンタクトホール
Ｃ２を介して金属薄膜配線（４４）　（発光素子のアノ
ード電極）へクロックパルスを伝える書き込み信号ライ
ン（Ｓｉｎ）、コンタクトホールＣ２を介して金属薄膜
配線（４３）　（非晶質シリコン（＋６３）を介して走
査回路素子のゲート電極に接続される）へ電源電圧をつ
たえる電源ライン（４１）、コンタクトホールＣ２を介
して金属薄膜配線（４０）　（走査回路素子のアノード
電極）へクロックパルスを伝えるクロックラインφ１、
φ？を設けた。 ここで、クロックライン結合用金属ｒＩｉＩＪＩ配線く
４０）上に設ける片側のコンタクト孔Ｃ２の位置は、各
走査回路素子のアノード電極が、クロックラインφ１、
φ２のいずれか１本に、長さ方向に向かってφ重、φ２
の順番で繰り返しすように調整される。 上記実施例の構造では、転送素子、結合用ダイオード、
書き込み用発光素子の全てをｐ形ＧａＡｓＦＪ（２１ａ
）およびｐ形Ａ　Ｉ　Ｇ　ａＡ　ＳＰＡ　（２１ｂ）の
パターンニングのみで形成でき、製造工程は前記従来の
発光素子製造工程とさほど変化ない、つまり構造が複雑
化しているわりには、ｉａ！！工程は複雑化していない
。 上記発光Ｖ＆置の等価回路図を第３図に示す、第３図か
らも明らなか様に、上記実施例の発光装置は、転送素子
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子しく−１）
〜Ｌ（２）からなる、転送素子部分の構成は前記従来例
と全く同じであり、ここでは第９図で示したダイオード
接続を用いた例を示している。転′送素子のゲート電極
Ｇ−＋〜Ｇ１は書き込み用発光素子のゲートにも接続さ
れる。書き込み用発光素子のアノードには書き込み信号
Ｓｉｎが加えられている。 以下に上記発光ｖｉａの動作を説明する。 転送素子回路の簡略化した構成断面図を第４図に示すが
、転送素子部分は従来例と同様に動作する。いま転送素
子Ｔ（０）がＯＮ状態にあるとするとゲート電極Ｇ−の
電圧はＶｏｗ（ここでは５■と想定する）より低下し、
はぼ零■となる。従って書き込み信号Ｓｉｎの電圧がｐ
　ｎ　１１！合の拡散電位（約１■）以上であれば、発
光素子Ｌ（０）を発光状態とすることができる。これに
対しゲート電極Ｇ−＋は約５■であり、ゲート電極Ｇ１
は約ｌｖとなる。従って発光素子しく・１）の書き込み
電圧は約６ｖ、発光素子Ｌ（１）の好き込み電圧は約２
ｖとなる。これから発光素子Ｌ（０）のみに書き込める
書き込み信号Ｓｉｎの電圧は１〜２ｖの範囲となる０発
光素子しく０）がＯＮ、即ち発光状態に入ると書き込み
信号Ｓｉｎラインの電圧は約１ｖに固定されてしまうの
で、他の発光素子が選択されてしまうというエラーは防
ぐことができる０発光強度は書き込み信号Ｓｉｎに流す
電流量で決められ、任意の強度にて画像書き込みが可能
となる。また発光状態を次の素子に転送するためには書
き込み１８号Ｓｉｎラインの電圧を一度零Ｖまでおとし
、発光している素子をいったんＯＦＦにしておく必要が
ある。 尚ここでは、しきい電圧もしくはしきい電流が外部から
制御可能な制御電極の結合方式として、ダイオード結合
方式を用いているが、該接続方式は上記に限らず、第１
５図、第１６図に示す様な抵抗ネットワークによる方式
などの方法であっても良い。 また、上記例においては、抵抗（＋６３）として非晶質
シリコンを用いているが、該抵抗は同様の抵抗率の物質
であれば、任意の物が使用出来る。また、抵抗の構造も
上記構造に限らず、発光素子作成のために積層した一部
の層を抵抗層として流用する等任意の構造を使用出来る
。 実施例−２ 本発明の第２の実施例を第６図および第６図を用いて以
下に説明する。第５図は本実施例の発光装置の平面図を
示し、第６図は等価回路図である。 まず、　ｎ形ＧａＡｓ基板（１）上に、　ｎ形ＧａＡｓ
層（２４ｂ）、　ｎ形ＡｌＧａＡｓ層（２４ａ）、　ｐ
形ＧａＡｓ層（２３ａ）、ｎ形ＧａＡｓ層（２２ａ）、
　ｐ形ＡｌＧａＡｓ層（２ｌ　ｂ）、およびｐ形ＧａＡ
ｓ層（２１ａ）を順次積層する。 積層された半導体層は、分離溝（５０）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形Ｇ　ａＡ
　ｓ層（２１ａ）およびｐ形Ａ　Ｉ　Ｇ　ａＡ　ｓＪ！
　（２１ｂ）は、５つの島状にｎ形Ｇ　ａＡ　ｓＮ　（
２２ａ）上に残留する様、ゲー）Ｉｔ極および一方向性
結合素子作製のために一部削除される。該６つの島は、
２つの小さな島と連続する３つの比較的大きな島とされ
、３つの比較的大きな島は、発光素子アレイの長手方向
に、並ぶ様に配置される。２つの小さな島は、発光素子
アレイの長手方向に、島、島、谷、島、島、谷、島、島
、谷と繰り返す様に配置される。ここで、１つの比較的
大きな島は１つの発光素子に対応し、島、島、谷は３つ
の発光素子に結合された１つの走査回路素子に対応し、
谷とは露出したｎ形ＧａＡＳ層（２２ａ）のゲート電極
部分を示す。 次に基板上全体に絶縁被膜（３０）を被覆する。 そして、該絶縁液Ｉｌｌ　（３０）の、前記削除操作さ
れたｎ形ＧａＡｓ層（２２ａ）上および５箇所のｐ形Ｇ
ａＡＳ層（２１ａ）上の位置に接続用コンタクトホール
Ｃ１を間ける。 次に、該絶縁被膜（３０）上に、各走査回路素子のｎ形
ＧａＡｓ層（２２ａ　）と隣接する走査回路素子のｐ形
Ｇ　ａＡ　ｓＦＪ　（２１ａ）とをコンタクトホールｃ
Ｉを用いて接続し、かつの電［１極およびゲート電極結
合用Ｔ字型金属薄膜配線（４５）、発光素子の３つの大
きな島状ｐ形Ｇ　ａＡ　ｓＭ　（２１ａ）へコンタクト
ホールｃ１を介してクロックパルスをつたえる金属薄膜
配線（４４）、発光素子の残りの島状ｐ形ＧａＡｓ層（
２１ａ）へコンタクトホールＣＩを介して駆動電圧をつ
たえる金属薄膜配線（４２）、をそれぞれ設ける。 次に該金属薄膜配線（４５）上の一部に、ゲート電極−
電源電極間の抵抗Ｒ（として使用する燐をドゥブした非
晶質シリコン（＋６３）を約１μｍの厚さで被覆する。 該非晶質シリコン（＋６３）は、各発光素子に対して１
つづつになるよう分離される。 次に基板上全体に絶縁被膜（３りを被覆する。 そして、該絶縁被膜（３１）の、前記非晶質シリコン（
＋８３）、金属薄膜配線（４２）、および金属薄膜配線
（４４）の上の位置に接続用コンタクトホールｃ２を閏
ける。 次に、該絶縁被膜（３１）上に、コンタクトホールＣ２
を介して金属薄膜配線（４４）　（発光素子のアノード
電極）へクロックパルスをつたえる書き込みライン（Ｓ
　ｉｎ＋、　　Ｓ　１ｒＩ２．　　Ｓ　ｉｎ３＞、コン
タクトホールＣ２（非晶質シリコン（＋６３））を介し
て金属７ｉｌｌ［Ｉ配線（４３）　（走査回路素子のゲ
ート電極に接続）へ電源電圧をつたえる１４Ｒライン（
４１）、コンタクトホールＣ２を介して金属薄膜配線（
４０）　（走査回路素子のアノード電極）へクロックパ
ルスをつたえるクロックラインφ１、φ２、を設けた。 ここで、クロックづイン結合用金属Ｎ膜配線（４ｏｂ）
上に設ける片側のコンタクト孔Ｃ２の位置は、各走査回
路素子のアノード電極が、クロックライン５ｉｎｎ、５
ｉｎ２、Ｓｉｒ＋３のいずれか１本に、長さ方向に向か
って５ｉ１１＋、５Ｉｎ２．５ｉｎｓの順番で繰り返す
ように調整される。 第６図は上記実施例の等価回路図であるが、上記回路が
第１の実施例と異なるのは、発光素子を３つづつのブロ
ックとし、ｌブロック内の発光素子は１つの走査回路素
子によって制御し、かつｌブロック内の発光素子にそれ
ぞれ別々のクロックラインを接続して、発光素子の発光
を制御した点である０図中、発光素子Ｌｌ（−１）、　
　Ｌ２（−１）、　　Ｌ３（−１）、発光素子ＬＩ（の
、Ｌ２（の、Ｌ３（の、発光素子Ｌ＋（−１）、　　Ｌ
２　（−１）、　　Ｌ３　（−１）等がブロック化され
た発光素子を示している。 動作は第１の実施例と同じで、１素子づつＳｉｎによっ
て発光が書き込まれていたものが、同時に複数書き込ま
れ発光し、それがブロックごとに転送するようになった
ものである。 いま、ＬＥＤプリンタ等の一般的に知られる光プリンタ
用の光源として上記自己走査型発光装置を用いることを
考えると、Ａ４の短辺（約２１ｃｍ＋）相当のプリント
を１６ドツト／ｌｌ１１の解像度で印字するためには約
３４００ビツトの発光素子が必要になる。 上記実施例−１にて説明してきた発光装置では発光して
いるポイントは常に一つで、上記場合ではこの強度を変
化させて画像を書き込むことになる。これを用いて光プ
リンタを形成すると、通常使用されている光プリンタ用
ＬＥＤアレイ（これは画像を書き込むポイントに位置す
るＬＥＤが同時に発光するよう駆動ＩＣによって制御さ
れている）に比べ、画ｆｆｉ書き込み時に３４００倍の
輝度が必要となり、発光効率が同じならば３４００倍の
電流を流す必要がある。但し発光時閏は逆に通常のＬＥ
Ｄアレイに比べ１／３４００となる。しかし発光素子は
一般的に電流が増えると加速度的に寿命が短くなる傾向
があり、いくらデユーティが１／３４００とはいえ従来
のＬＥＤプリンタに比べ、寿命が短くなってしまうとい
う問題点を持っていた。 しかしながら本実施例によると、ビット総数が同じ条件
で比較すると、この例ではブロックに３素子入っている
ため、従来の方式に比べ１素子の発光時閏は３倍となる
。従って、ＯＮ素子に流す電流は１／３でよく、従来例
に比べ長寿命化することが可能である。 上記例では、ｌブロックに３素子含まれる場合を例示し
たが、この素子数が大きいほうが書き込み電流が小さく
て済み、さらに長寿命化をはかることができる。 実施例−３ 以下に、デユーティをさらに向上することが出来る発光
ｖｉ置の例を第７図、第８図、第９図、第１Ｏ図を用い
て説明する。第７図は本実施例の発光装置の断面図で、
第８図は該ブロック構成図、第９図は同等価回路図、第
１０図は同等価回路のＰＮイメージ図である 本実施例のブロック構成図を第８図に示す０発光素子ア
レイはシフトレジスタ（２００）、書き込みスイッチア
レイ（２０１）部分、リセットスイッチアレイ（２０２
）、発光メモリ素子アレイ（２０３）から構成される。 各々のアレイはＮヶの素子からなっており、その番号を
（１〉〜（Ｎ）とする。 シフトレジスタ（２００）は電源：ｖｌ、複数の転送パ
ルス：　φ、及びスタートパルス：　φ３により駆動さ
れ、ＯＮ状態が転送（自己走査）される。 転送方向は、ここでは左から右、即ち（］ンから（Ｎ）
としである。 書き込みスイッチアレイ（２０１）は、画像信号：Ｖ＋
ｓを発光メモリ素子アレイ（２０３）に書き込むスイッ
チであり、シフトレジスタ（２００）に同期する。つま
り、時刻ｔにＯＮ状態であるシフトレジスタ（２００）
に対応する発光メモリ素子アレイ（２０３）のビットに
、画像信号：ＶＩＮ（Ｌ）を書き込む働きを有する。 この画像信号：ＶＩＨの書き込みは、本実施例では各ビ
ットとも同じ番号内で行われる様されている。−度書き
込まれた発光情報は発光メモリ素子アレイ（２０３）に
保持される。 一方、シフトレジスタ（２００＞は同時にリセットスイ
ッチアレイ（２０２）もアドレスするよう構成されてい
る。但し番号（１）のシフトレジスタ出力は番号く２）
のリセットスイッチに、番号（２）のシフトレジスタ出
力は番号（３）のリセットスイッチに、等、　１ビツト
転送方向へ進んだ素子に接続されている。このリセット
スイ・ソチがアドレスされると発光メモリ素子はリセッ
トされる、即ち、シフトレジスタがＯＮすると、該シフ
トレジスタより１ビツト転送方向へ進んだ発光メモリ素
子は、発光状態、非発光状態に関わらず、−旦非発光状
態（ＯＦＦ状態）に戻される。 このような構成になっていれば、画像信号の時間変化が
発光メモリ素子の位置変化として書き込まれ、発光メモ
リ素子に画像情報が書き込まれて発光による画像パター
ンが構成される。そして次の画像信号を書き込む際、リ
セットスイッチにより書き込まれた画像情報は消去され
、そのすぐ後に新たな画像情報が書き込まれる。 このため、発光素子はほぼ常時点灯に近い状態となり、
デユーティはほぼｌとなる。 ここではシフトレジスタ（２００）を一つのみ設け、こ
の出力を画像信号書き込み及びリセットの両方に用いる
よう構成したが、シフトレジスタを二つ設け、それぞれ
画像信号書き込み用及びリセット用として用いても良い
。 本施例等価回路図を第９図に示す、この実施例は第８図
に示した構成の機能を果たすよう作られたものである。 シフトレジスタ（２００）は従来例にて示した先の発明
（特願昭６３−６５３９２）と同じ構成である。サイリ
スタはトランジスタＴｒＬＴｒ２で構成され、そのゲー
ト部が抵抗ＲＬ、Ｒ１を介して隣接するサイリスタ及び
電源：　■１に接続される。 このシフトレジスタの出力はゲート部から取り出され、
出力電圧Ｖ　ｏ（１）〜Ｖｏ（３）と表示されている。 （１）〜（３）は各ビットの番号である。図中、クロッ
クラインの電流をｉ／Ｉ限する抵抗は、抵抗Ｒｅで表し
ている。 書き込みスイッチとしてＰＮＰ）ランジスタＴｒ３（＋
）〜Ｔ　ｒ３（３）を用い、リセットスイッチとしてＮ
ＰＮ）ランジスタＴ　ｒ４（＋）　〜Ｔ　ｒ４（３）を
用いている。抵抗Ｒｃは発光メモリ素子に流れる電流を
制限する抵抗である。また発光メモリ素子としてトラン
ジスタＴ　ｒ５、Ｔｒ６の組合せで表示される発光サイ
リスタを用いている。この発光サイリスタの特性として
一度ＯＮＬ／てしまうと電源を落とすまでＯＮＬ、続け
るという特徴を持ち、これを発光のメモリ機能として利
用する。 この等価回路図の動作を第１１図に示すパルスタイミン
グ図を用いて説明する。第１１図に於てＴ１〜Ｔ５は時
刻を表す。転送りロックはφ１〜φ３であり、　φ１は
Ｔ１〜Ｔ２及びＴ４〜Ｔ５の間、　φ２はＴ２〜Ｔ３の
間、φ３は１３〜１４０問がハイレベルとなっている。 シフトレジスタ出力Ｖ　ｏ（＋）〜Ｖ　ｏ（３）はそれ
ぞれφ１〜φ３に同期して取り出され、出方はローレベ
ルとして２与えられる０画像信号：Ｖ＋ｓは時刻Ｔ２〜
Ｔ３にハイレベルとなり、ビット番号（２）の発光素子
に書き込む。 今時刻Ｔ１〜Ｔ２の間を考える。このときシフトレジス
タの出力として、出力Ｖ　ｏ（１）がローレベルとして
取り出される。この出力Ｖｏ（１）は書き込みスイッチ
であるトランジスタＴｒ３（＋）のベースに接続され、
トランジスタＴｒ３（１）を書き込み可能状態にする。 しかしここで画像信号：ＶＩＮはローレベルであるから
発光メモリ素子への書き込みは行われない、−刃出カＶ
ｏ（１）は同時にリセットスイッチであるトランジスタ
Ｔ　ｒ４（２）のベースにも印加される。この出力Ｖ　
ｏ（＋）は零ボルト程度まで下がるためトランジスタＴ
　ｒ４（２）のエミッタ電圧もほぼ零ボルトとなり発光
メモリ素子をＯＦＦ状態にしてしまう、従って、ビット
番号（２）の発光メモリ素子はリセ・ントされたことに
なる。 次に時刻Ｔ２〜Ｔ３の間を考える。シフトレジスタ出力
はＶ　ｏ（２）であり、これがＴ　ｒ３（２）のベース
に印加される。ここで画像信号：ＶＩＮはハイレベルで
あるからトランジスタＴ　ｒ３（２）に電流が流れ、発
光メモリに流れ込む、この電流はトランジスタＴｒ６（
２）のベース電流となりこれがビット番号（２）の発光
メモリ素子をＯＮさせる。この発光は次のリセット信号
まで維持される。この時、ビット番号（３）の発光メモ
リ素子はＶｏ（２）によりリセットされる。 発光メモリ素子に流れる電流は抵抗Ｒｅによって制限さ
れ、デユーティが大きくなったため少ない電流で良く、
高信頼度の発光装置を得ることができる。 本実施例では転送りロックパルスが３相の場合で動作を
説明したが、３相以上であってももちろん動作する。さ
らに発光素子を一列に並べた例を示したが、配列を直線
にする必要はなく、応用によって蛇行させてもよいし、
途中から二列以上に増やすことも可能である。またこの
説明では発光サイリスタに限定して説明したが同様な機
能を持つデバイスであればこれに限られず何であっても
良く、発光素子としてレーザサイリスタであってもよい
、この駆動方法は発光素子を単体部品で構成してもよく
、また次の実施例で示すようになんらかの方法により集
積化してもよい。 第７図では第９図で示した等価回路を集積化して作成す
る場合を示す、第１０図に第９図の等価回路なＰ、　　
Ｎイメージで書き直した図を示す、シフトレジスタの各
ビットはＰＮＰＮの４層構成で表され、発光メモリ素子
も同様にＰＮＰＮ構成で表される。シフトレジスタのＰ
ＮＰＮの各ビットなＴｓ（１）〜Ｔ　５（４）と表し、
発光メモリ素子の各ビットをＴＬ（１）〜Ｔ　Ｌ（４）
と表す、この構成を半導体基板上に作成した例を第７図
に示す。 第７図はビ・ント番号（２）についてその断面図を示し
たものである。半絶縁性ＧａＡｓ基板（１）上に、Ｎ形
ＧａＡｓ層く２４）、　Ｐ形ＧａＡｓ層（２３）、Ｎ形
ＧａＡｓ層（２２）、Ｐ形ＧａＡｓ層（２１）を順次積
層した構造となっている。各半導体層は絶縁膜（３０）
により分離され、それぞれ機能を有する素子に分割され
、金属電極（４３）により電気的に接続される。抵抗Ｒ
Ｌ％　　Ｒ１はＮ形ＧａＡｓ層く２２）で形成される抵
抗素子であり、その端は電［ＶＩに接続される。シフト
レジスタ：　　Ｔｓ（２）は（２１）（２２）（２３）
（２４）の４層から構成される。書き込みスイッチ：　
　Ｔ　ｒ３（２）は（２１）（２２）（２３）から構成
され、不要な（２４）を（２３）に接続し、　（２４）
の効果を殺している０発光メモリ素子：　　ＴＬ（２）
は（２１）（２２）（２３）（２４）の４Ｎから構成さ
れ、書き込みスイッチＴ　ｒ３（２）の（２３）（２４
）がシフトレジスタＴ　Ｌ（２）の（２３）と接続され
る。これが発光メモリ素子の書き込み電極となる。抵抗
Ｒｃも抵抗ＲＬ％　　Ｒ１と同じくＮ形ＧａＡｓ層（２
２）で形成される。リセットスイッチ：　　Ｔ　ｒ４（
２）は（２２）（２３）（２４）から構成され、不要な
（２１）は（２２）と接続されている。　（２３）は書
き込みスイッチＴ　ｒ３（１）のベース（２１）と接続
される。 第７図に示した構造を用いると、上述の機能を完全に果
たす事が可能となる。 なお上記実施例では半導体としてＧａＡｓを用いた例を
示したが、他の半導体であっても良い、また半導体の積
層の仕方を上部からＰＮＰＮとしたが、逆にＮＰＮＰと
しても動作電圧、クロックパルスが反転するだけで同様
に動作する。 またここではシフトレジスタ部分としてＰＮＰＮのサイ
リスタ構成を例に説明したが、この電位を検知し、しき
い電圧が低下し、これを利用して転送動作を行わせると
いう構成は、ＰＮＰＮ構成のみに限られず、その機能が
達成できる素子であれば特に限定されない０例えば、Ｐ
ＮＰＮ４層構成でなく、６層以上の構成でも同様な効果
を朋待でき、まったく同様なシフトレジスタ機能を達成
するこ仁が可能である。さらには静電誘導、（Ｓｌ）サ
イリスタまたは電界制御サイリスタ（Ｆ　ＣＴ）と呼ば
れるサイリスタを用いてもまったく同様であり、本発明
に含まれるものである。 発光メモリ素子についてもＰＮＰＮ構成に限られるもの
でなく、６層以上の構成でも同様な効果を朋待てき、さ
らには静？ｔｌＩ導（Ｓｌ）サイリスタまたは電界制御
サイリスタ（ＦＣＴ）と呼ばれるサイリスタを用いても
まったく同様な発光メモリ機能を実現することができる
。 尚、以上述べてきた本発明の一連の実施例は基板として
半導体基板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本発明はこれに限られず基板として
他の物質を用いてもよい。 もっとも近い例でいえばクロム（Ｃ「）等をドウブした
半絶縁性ＧａＡｓ基板上に実施例のｎ形ＧａＡＳ基板に
相当するｎ形ＧａＡｓ層を形成し、この上に実施例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて実施例の構造を形成してもよい。 この自己走査型発光装置は、光プリンタの書き込みヘッ
ド、デイスプレィ等への応用が考えられ、これらの機器
の低価格化、高性能化に大きな寄与をすることができる
。

【発明の効果】

以上述べてきたように、本発明ではバイアス光の原因と
なるＯＮ状態転送を行う「転送素子」と画像書き込みを
行う「書き込み用発光素子」とを分離したため、転送素
子によるバイアス光は上部に光遮蔽層を設けることによ
り画像書き込みに影響の出ないようにすることが出来る
。このためバイアス光の影響は殆どなくなり、プリンタ
等の品位を向上させることができる。 また画像の書き込み信号を、転送りロックラインにでな
く、書き込み発光素子に直接入力できるため駆動回路が
簡単となる。 さらには発光素子のブロックを形成し、ブロック内素子
を別々に書き込むことにより、書き込み時の電流を少な
くでき、発光素子の寿命を高めることができる。 また、発光メモリ素子アレイを用いることにより、デユ
ーティがほぼ１０発光装置を、簡単な製造工程にて製造
でき、ワイヤボンディングの数の問題、駆動ＩＣの問題
、コンパクト化、短ピツチ化等の種々の問題を解決する
ものである。 また本発明は光プリンタ、デイスプレィ等へ応用でき、
これらの機器の性能向上、低価格化に大きく寄与するこ
とができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す平面図、第２［！
Ｉは同断面図、第３図は同等価回路図、第４図は、第５
図は本発明の第２の実施例を示す平面図、第６図は同等
価回路図、第７図は本発明の第３の実施例を示す断面図
、第８図はブロック構成図、第９図は同等価回路図、第
１０図は同等価回路のＰＮイメージ図、第１１図は駆動
方法を示すパルスタイミング図、第１２図は先の出願の
発光素子アレイの構造を示す平面図、第１３図および第
１４１！ｌは同断面図、第１５図は同等価回路図、第１
６図および第１７図は別の発光素子アレイの等価回路図
および断面構造図、第１８図は先の発光素子アレイの駆
動方法を示すパルスタイミング図、第１９図は従来の発
光素子の電流電圧特性図、第２０図は従来の３端子型発
光素子の構造を示す概略断面図である。 Ｘ′ １１ｗｉ 第４ 図 第 図 第 図 一一一一一転送方向 第９１！ １Ｔ２ 時刻 Ｔ４　　　　Ｔｓ 第１１ 図 転送方向 第１０図 第１２図 第１３図 第１７図 第１５図 第１６図 第１８図

Claims (4)

【特許請求の範囲】
1. （１）しきい電圧もしくはしきい電流が外部から制御可
   能な制御電極を有するスイッチ素子多数個を配列したス
   イッチ素子アレイの各スイッチ素子の制御電極を互いに
   電気的手段もしくは光学的手段にて接続すると共に各ス
   イッチ素子に電源ラインを電気的手段を用いて接続し、
   かつ各スイッチ素子にクロックラインを接続して形成し
   た自己走査アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な制
   御電極を有する発光素子多数個を配列した発光素子アレ
   イとからなり、 該発光素子アレイの各制御電極を前記スイッチ素子の制
   御電極と電気的手段にて接続し、各発光素子に発光のた
   めの電流を印加するラインを設けた発光装置。
2. （２）該発光素子に設けた発光のための電流を印加する
   ラインが、該発光素子の発光を制御するクロックライン
   である請求項１記載の発光装置。
3. （３）該発光素子アレイが、複数の発光素子のブロック
   に分割され、各ブロック内の発光素子の制御電極全てが
   、各ブロックに対して１つづつ配置された１つの前記ス
   イッチ素子の制御電極と各々電気的手段にて接続され、
   複数の発光のための電流を印加するラインが１ブロック
   内の発光素子に接続されている請求項１または２記載の
   発光装置。
4. （４）しきい電圧もしくはしきい電流が外部から制御可
   能な制御電極を有するスイッチ素子多数個を配列したス
   イッチ素子アレイの各スイッチ素子の制御電極を互いに
   電気的手段もしくは光学的手段にて接続すると共に各ス
   イッチ素子に電源ラインを電気的手段を用いて接続し、
   かつ各スイッチ素子にクロックラインを接続して形成し
   た自己走査アレイと、 メモリ機能を有する発光メモリ素子アレイと、該自己走
   査アレイに接続した、信号を該発光メモリ素子アレイに
   書き込む書き込みスイッチアレイと、 該発光メモリ素子アレイをリセットするリセットスイッ
   チアレイとからなる、 自己走査機能を用いて動作を行なう発光装置。