JPH098202A - 集積回路のリードフレーム - Google Patents
集積回路のリードフレームInfo
- Publication number
- JPH098202A JPH098202A JP14922395A JP14922395A JPH098202A JP H098202 A JPH098202 A JP H098202A JP 14922395 A JP14922395 A JP 14922395A JP 14922395 A JP14922395 A JP 14922395A JP H098202 A JPH098202 A JP H098202A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead frame
- lead
- inner lead
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＴＡＢのインナリードボンディング工程におい
て、アルミ電極周辺の保護膜のクラック発生を防止し、
接合強度を強化し得る集積回路のリードフレームの提供
を目的とする。 【構成】バンプ３と接合部のインナリード１の先端に凹
凸２ａを有する集積回路のリードフレームを使用するこ
とにより、今までボンディング用ツールによる加圧時に
インナリード１の側面方向のみに分散していた圧力が、
凹凸２ａの凹側方向にも圧力が分散され、アルミ電極周
辺の保護膜でのクラック発生が防止できる。
て、アルミ電極周辺の保護膜のクラック発生を防止し、
接合強度を強化し得る集積回路のリードフレームの提供
を目的とする。 【構成】バンプ３と接合部のインナリード１の先端に凹
凸２ａを有する集積回路のリードフレームを使用するこ
とにより、今までボンディング用ツールによる加圧時に
インナリード１の側面方向のみに分散していた圧力が、
凹凸２ａの凹側方向にも圧力が分散され、アルミ電極周
辺の保護膜でのクラック発生が防止できる。
Description
【０００１】
【産業上の利用分野】本発明は集積回路のリードフレー
ムに関し、特にＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢ
ｏｎｄｉｎｇ）に用いる集積回路のリードフレームに関
する。
ムに関し、特にＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢ
ｏｎｄｉｎｇ）に用いる集積回路のリードフレームに関
する。
【０００２】
【従来の技術】従来、この主のＴＡＢに用いる集積回路
（以下、ＩＣと記す）のリードフレームは、図３（ａ）
〜（ｃ）に示すように、フィルムキャリヤテープのイン
ナリード１と半導体チップ４上のバンプ３とを接合する
インナリードボンディング（以下、ＩＬＢと記す）工程
において、金（以下、Ａｕと記す）で形成されるバンプ
３と表面にスズ（以下、Ｓｎと記す）めっき処理が施さ
れているインナリード１とがボンディングツール（図示
せず）による加圧時にそれらの一部がインナリード１の
周辺部側面に追い出され側面領域に形成されるＡｕＳｎ
共晶合金５によって接合されていた。
（以下、ＩＣと記す）のリードフレームは、図３（ａ）
〜（ｃ）に示すように、フィルムキャリヤテープのイン
ナリード１と半導体チップ４上のバンプ３とを接合する
インナリードボンディング（以下、ＩＬＢと記す）工程
において、金（以下、Ａｕと記す）で形成されるバンプ
３と表面にスズ（以下、Ｓｎと記す）めっき処理が施さ
れているインナリード１とがボンディングツール（図示
せず）による加圧時にそれらの一部がインナリード１の
周辺部側面に追い出され側面領域に形成されるＡｕＳｎ
共晶合金５によって接合されていた。
【０００３】
【発明が解決しようとする課題】上述した従来のＴＡＢ
ＩＣのリードフレームは、フィルムキャリヤテープのイ
ンナリードとバンプとをボンディングツールによって接
合するＩＬＢ工程において、バンプ高さの不均一性によ
りバンプに加わる圧力が違ってくるので、バンプ高さが
高い場合、バンプにより高い圧力が加わり、アルミ配線
上の保護膜にクラックを発生させ、それにより露出した
アルミ電極の腐食の進行を早め、信頼性上も好ましくな
いという欠点がある。
ＩＣのリードフレームは、フィルムキャリヤテープのイ
ンナリードとバンプとをボンディングツールによって接
合するＩＬＢ工程において、バンプ高さの不均一性によ
りバンプに加わる圧力が違ってくるので、バンプ高さが
高い場合、バンプにより高い圧力が加わり、アルミ配線
上の保護膜にクラックを発生させ、それにより露出した
アルミ電極の腐食の進行を早め、信頼性上も好ましくな
いという欠点がある。
【０００４】本発明の目的は、バンプに加わる圧力が均
一でアルミ配線上の保護膜にクラックの発生がなく信頼
性の高い集積回路が得られる集積回路のリードフレーム
を提供することにある。
一でアルミ配線上の保護膜にクラックの発生がなく信頼
性の高い集積回路が得られる集積回路のリードフレーム
を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
上に形成されたバンプと接合されるインナリードを有す
る集積回路のリードフレームにおいて、前記インナリー
ドの前記バンプとの接合部に厚み方向、または幅方向に
スリットにより形成された凹凸を設けたことを特徴とす
る。
上に形成されたバンプと接合されるインナリードを有す
る集積回路のリードフレームにおいて、前記インナリー
ドの前記バンプとの接合部に厚み方向、または幅方向に
スリットにより形成された凹凸を設けたことを特徴とす
る。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００７】図１（ａ），（ｂ）は本発明の第１の実施
例の要部斜視図およびそのＡ−Ａ′線断面図である。本
発明の第１の実施例は、図１（ａ），（ｂ）に示すよう
に、インナリード１の先端の半導体チップ４上のバンプ
３との接合部に厚み方向に凹凸２ａを形成した例であ
る。この凹凸２ａは、レジスト塗布−マスク露光−現像
−エッチング工程を施すことによって得られる。その
後、無電解めっき法でＳｎめっきを施す。
例の要部斜視図およびそのＡ−Ａ′線断面図である。本
発明の第１の実施例は、図１（ａ），（ｂ）に示すよう
に、インナリード１の先端の半導体チップ４上のバンプ
３との接合部に厚み方向に凹凸２ａを形成した例であ
る。この凹凸２ａは、レジスト塗布−マスク露光−現像
−エッチング工程を施すことによって得られる。その
後、無電解めっき法でＳｎめっきを施す。
【０００８】リードフレームをこのように構成すること
によって、下地金属層であるＣｒＣｕＡｕ等をスパッタ
で形成した後に写真製版技術−電気めっき法を用いて半
導体チップ４上に形成したＡｕバンプ３と位置合わせし
て全電極を加熱したボンディングツールで一括加圧して
接合したときに、インナリード１の側面および凹凸２ａ
の凹面にＡｕＳｎ共晶合金５が形成される。このとき、
凹凸２ａを設けたことにより、ボンディングツールによ
る加圧時の圧力は分散されアルミ電極周辺の保護膜のク
ラックの発生を防止できる。
によって、下地金属層であるＣｒＣｕＡｕ等をスパッタ
で形成した後に写真製版技術−電気めっき法を用いて半
導体チップ４上に形成したＡｕバンプ３と位置合わせし
て全電極を加熱したボンディングツールで一括加圧して
接合したときに、インナリード１の側面および凹凸２ａ
の凹面にＡｕＳｎ共晶合金５が形成される。このとき、
凹凸２ａを設けたことにより、ボンディングツールによ
る加圧時の圧力は分散されアルミ電極周辺の保護膜のク
ラックの発生を防止できる。
【０００９】図２（ａ），（ｂ）および（ｃ）は本発明
の第２の実施例の要部斜視図，要部平面図およびそのＢ
−Ｂ′線断面図である。本発明の第２の実施例は、図２
（ａ），（ｂ）および（ｃ）に示すように、インナリー
ド１の先端の半導体チップ４上のバンプ３との接合部の
幅方向にスリットにより凹凸２ｂを形成した例である。
この凹凸２ｂも、レジスト塗布−マスク露光−現像−エ
ッチング工程を施すことによって得られる。その後、無
電解めっき法でＳｎめっきを施す。
の第２の実施例の要部斜視図，要部平面図およびそのＢ
−Ｂ′線断面図である。本発明の第２の実施例は、図２
（ａ），（ｂ）および（ｃ）に示すように、インナリー
ド１の先端の半導体チップ４上のバンプ３との接合部の
幅方向にスリットにより凹凸２ｂを形成した例である。
この凹凸２ｂも、レジスト塗布−マスク露光−現像−エ
ッチング工程を施すことによって得られる。その後、無
電解めっき法でＳｎめっきを施す。
【００１０】リードフレームをこのように構成すること
によっても、下地金属層であるＣｒＣｕＡｕ等をスパッ
タで形成した後に写真製版技術−電気めっき法を用いて
半導体チップ４上に形成したＡｕバンプ３と位置合わせ
して全電極を加熱したボンディングツールで一括加圧し
て接合したときにインナリード１側面および凹凸２ｂの
凹面（スリットの側面）にＡｕＳｎ共晶合金５が形成さ
れる。このとき、第１の実施例と同様、凹凸２ｂを設け
たことにより、ボンディングツールによる加圧時の圧力
は分散されアルミ電極周辺の保護膜のクラックの発生を
防止できる。
によっても、下地金属層であるＣｒＣｕＡｕ等をスパッ
タで形成した後に写真製版技術−電気めっき法を用いて
半導体チップ４上に形成したＡｕバンプ３と位置合わせ
して全電極を加熱したボンディングツールで一括加圧し
て接合したときにインナリード１側面および凹凸２ｂの
凹面（スリットの側面）にＡｕＳｎ共晶合金５が形成さ
れる。このとき、第１の実施例と同様、凹凸２ｂを設け
たことにより、ボンディングツールによる加圧時の圧力
は分散されアルミ電極周辺の保護膜のクラックの発生を
防止できる。
【００１１】
【発明の効果】以上説明したように本発明は、ＩＬＢ工
程においてバンプと接触し得るインナーリードの先端に
凹凸を設けたことにより、ボンディングツールによる加
圧時に圧力の分散がなされアルミ電極周辺の保護膜のク
ラック発生が防止できる。
程においてバンプと接触し得るインナーリードの先端に
凹凸を設けたことにより、ボンディングツールによる加
圧時に圧力の分散がなされアルミ電極周辺の保護膜のク
ラック発生が防止できる。
【００１２】また、接触強度はＡｕＳｎ共晶合金領域の
面積に依存しており、前記の構造を有することによりボ
ンディング工程に形成されるＡｕＳｎ共晶合金の接合面
の増加をもたらし、接合強度が向上するという効果があ
る。
面積に依存しており、前記の構造を有することによりボ
ンディング工程に形成されるＡｕＳｎ共晶合金の接合面
の増加をもたらし、接合強度が向上するという効果があ
る。
【図１】（ａ），（ｂ）は本発明の第１の実施例の要部
斜視図およびそのＡ−Ａ′線断面図である。
斜視図およびそのＡ−Ａ′線断面図である。
【図２】（ａ），（ｂ）および（ｃ）は本発明の第２の
実施例の要部斜視図，要部平面図およびそのＢ−Ｂ′線
断面図である。
実施例の要部斜視図，要部平面図およびそのＢ−Ｂ′線
断面図である。
【図３】（ａ），（ｂ）および（ｃ）は従来の集積回路
のリードフレームの一例の要部斜視図，要部平面図およ
びそのＣ−Ｃ′線断面図である。
のリードフレームの一例の要部斜視図，要部平面図およ
びそのＣ−Ｃ′線断面図である。
１ インナリード ２ａ，２ｂ 凹凸 ３ バンプ ４ 半導体チップ ５ ＡｕＳｎ共晶合金
Claims (3)
- 【請求項１】 半導体チップ上に形成されたバンプと接
合されるインナリードを有する集積回路のリードフレー
ムにおいて、前記インナリードの前記バンプとの接合部
に凹凸を設けたことを特徴とする集積回路のリードフレ
ーム。 - 【請求項２】 前記凹凸がインナリードの厚み方向に形
成されたことを特徴とする請求項１記載の集積回路のリ
ードフレーム。 - 【請求項３】 前記凹凸がインナリードの幅方向にスリ
ットにより形成されたことを特徴とする請求項１記載の
集積回路のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14922395A JPH098202A (ja) | 1995-06-15 | 1995-06-15 | 集積回路のリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14922395A JPH098202A (ja) | 1995-06-15 | 1995-06-15 | 集積回路のリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098202A true JPH098202A (ja) | 1997-01-10 |
Family
ID=15470558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14922395A Pending JPH098202A (ja) | 1995-06-15 | 1995-06-15 | 集積回路のリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098202A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0884779A2 (en) * | 1997-06-09 | 1998-12-16 | Nec Corporation | Structure of bonding an inner lead to an electrode in a semiconductor device |
| JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
| JP2004103767A (ja) * | 2002-09-09 | 2004-04-02 | Murata Mfg Co Ltd | 磁気センサ |
| KR100791575B1 (ko) * | 2001-12-26 | 2008-01-03 | 삼성전자주식회사 | 테이프캐리어형 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140554A (ja) * | 1992-10-26 | 1994-05-20 | Rohm Co Ltd | 電子部品の引出しリードおよびその接合法 |
| JPH06151514A (ja) * | 1992-11-12 | 1994-05-31 | Nec Corp | 集積回路のリードフレーム |
-
1995
- 1995-06-15 JP JP14922395A patent/JPH098202A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140554A (ja) * | 1992-10-26 | 1994-05-20 | Rohm Co Ltd | 電子部品の引出しリードおよびその接合法 |
| JPH06151514A (ja) * | 1992-11-12 | 1994-05-31 | Nec Corp | 集積回路のリードフレーム |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0884779A2 (en) * | 1997-06-09 | 1998-12-16 | Nec Corporation | Structure of bonding an inner lead to an electrode in a semiconductor device |
| EP0884779A3 (en) * | 1997-06-09 | 2001-03-21 | Nec Corporation | Structure of bonding an inner lead to an electrode in a semiconductor device |
| KR100791575B1 (ko) * | 2001-12-26 | 2008-01-03 | 삼성전자주식회사 | 테이프캐리어형 반도체 장치 |
| JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
| JP2004103767A (ja) * | 2002-09-09 | 2004-04-02 | Murata Mfg Co Ltd | 磁気センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JPH098202A (ja) | 集積回路のリードフレーム | |
| JP3184014B2 (ja) | 半導体装置 | |
| JP2606606B2 (ja) | 半導体装置の製造方法 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JPH02237119A (ja) | バンプ電極形成方法 | |
| JP2001176966A (ja) | 半導体装置 | |
| JPH06151514A (ja) | 集積回路のリードフレーム | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH0997794A (ja) | フリップチップのバンプ | |
| JPS63239852A (ja) | 半導体装置 | |
| JPH0590353A (ja) | 半導体パツケージの製造方法 | |
| JP2509882B2 (ja) | 半導体装置の製造方法 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP3381564B2 (ja) | バンプ付チップの実装方法 | |
| JP2757644B2 (ja) | フィルムキャリアテープ | |
| JP2762875B2 (ja) | Ｔａｂインナーリードの接合方法 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPH01215047A (ja) | 半導体チップのバンプ形成方法 | |
| JPH0547848A (ja) | 半導体装置 | |
| JPH11260855A (ja) | 半導体装置 | |
| JPS63308330A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02142133A (ja) | バンプ電極 | |
| JPH0669287A (ja) | 集積回路実装用ｔａｂリード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |