KR100791575B1 - 테이프캐리어형 반도체 장치 - Google Patents

테이프캐리어형 반도체 장치 Download PDF

Info

Publication number
KR100791575B1
KR100791575B1 KR1020010085020A KR20010085020A KR100791575B1 KR 100791575 B1 KR100791575 B1 KR 100791575B1 KR 1020010085020 A KR1020010085020 A KR 1020010085020A KR 20010085020 A KR20010085020 A KR 20010085020A KR 100791575 B1 KR100791575 B1 KR 100791575B1
Authority
KR
South Korea
Prior art keywords
bump
inner lead
bonded
tape carrier
bumps
Prior art date
Application number
KR1020010085020A
Other languages
English (en)
Other versions
KR20030055469A (ko
Inventor
손대우
홍인표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010085020A priority Critical patent/KR100791575B1/ko
Publication of KR20030055469A publication Critical patent/KR20030055469A/ko
Application granted granted Critical
Publication of KR100791575B1 publication Critical patent/KR100791575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 테이프캐리어형 반도체 장치에 관한 것으로, 반도체 장치가 제조된 이후에 진행되는 ILB 공정 특성 평가시 반도체 칩의 범프와 내부 리드 사이의 접합 유무를 용이하게 확인할 수 있도록, 활성면에 다수개의 범프가 형성된 반도체 칩과; 상기 범프가 접합되는 내부 리드를 포함하는 배선 패턴이 형성된 테이프를 포함하는 테이프 캐리어; 및 상기 범프와 내부 리드가 접합된 부분을 봉합하는 비전도성 소재의 수지;를 포함하며, 상기 내부 리드와 접합되는 상기 범프의 선단부는 원뿔 형태로, 상기 원뿔 형태의 상기 범프의 선단부는 상온에서 열압착에 의해 상기 내부 리드 상부에 박혀 접합되는 것을 특징으로 하는 테이프캐리어형 반도체 장치를 제공한다.
테이프캐리어, 인너 리드 본딩, ILB, 탭(TAB), 비전도성 소재(NCP)

Description

테이프캐리어형 반도체 장치{Semiconductor device of tape carrier type}
도 1은 종래기술에 따른 테이프캐리어형 반도체 장치를 보여주는 단면도이다.
도 2는 도 1의 "A" 부분을 확대도로서, 반도체 칩의 범프와 테이프캐리어의 리드가 접합되는 상태를 보여주는 확대도이다.
도 3은 본 발명의 제 1 실시예에 따른 원뿔형의 범프가 형성된 반도체 칩이 테이프캐리어의 리드에 접합된 상태를 보여주는 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 요철이 형성된 테이프캐리어의 리드에 반도체 칩의 범프가 접합된 상태를 보여주는 도면이다.
도 5는 본 발명의 제 3 실시예에 따른 원뿔형의 범프가 형성된 반도체 칩이 요철이 형성된 테이프캐리어의 리드에 접합된 상태를 보여주는 도면이다.
* 도면의 주요 부분에 대한 설명 *
10, 60, 110, 160 : 반도체 칩
12, 62, 112, 162 : 범프
20, 70, 120, 170 : 테이프캐리어
21, 71, 121, 171 : 테이프
24, 74, 124, 174 : 내부 리드
30, 80, 130, 180 : 비전도성 소재의 수지
50 : 테이프캐리어형 반도체 장치
본 발명은 반도체 패키지에 관한 것으로, 테이프캐리어에 범프를 형성한 반도체 칩을 접합 탑재한 테이프캐리어형 반도체 장치에 관한 것이다.
최근에는 테이프형의 가요성 배선기판(이하, 테이프캐리어) 상에 반도체 칩을 접합 탑재한 COF(Chip On Film)라고 불리는 반도체 장치가 LCD와 같은 표시 장치에 널리 사용되고 있다. 테이프캐리어형 반도체 장치(50)는, 도 1 및 도 2에 도시된 바와 같이, 반도체 칩(10)이 테이프캐리어(20)에 접합 탑재된 구성을 갖는다. 반도체 칩(10)의 활성면에는 금(Au) 소재의 범프(12; bump)가 형성되어 있다. 테이프캐리어(20)는 폴리이미드(polyimide) 등의 테이프(21) 상에 구리 배선 패턴(23)이 형성되어 있다. 배선 패턴(23)은 범프(12)가 접합되는 내부 리드(24)와, 내부 리드(24)와 연결되며 반도체 칩(10)의 외곽에 형성된 외부 리드(26)를 포함한다. 내부 리드(24)와 외부 리드(26)를 제외한 배선 패턴(23) 부분은 솔더레지스트(25; solder resist)에 덮여 보호된다. 그리고, 범프(12)가 접합된 부분은 비전도성 소재(None Conductive Paste; NCP)의 수지(30)에 의해 봉합된다.
이때, 범프(12)와 내부 리드(24)의 접합을 인너 리드 본딩(Inner Lead Bonding; ILB)이라고도 하며, ILB 공정시 범프(12)와 내부 리드(24)의 양호한 접합 성을 확보하기 위해서, 내부 리드(24)의 표면에 주석 도금층을 형성할 수도 있다. 즉, 주석 도금층은 ILB 공정시, 금-주석(Au-Sn)의 공정합금을 형성하여 범프(12)와 내부 리드(24) 사이의 접합이 이루어진다.
그리고, 비전도성 소재의 수지(30)를 이용한 반도체 칩의 범프(12)와 내부 리드(24)의 접합은 비전도성 소재의 수지(30)가 경화되면서 범프(12)와 내부 리드(24)를 압축시켜 접합하게 되는데, 비전도성 소재의 수지(30)는 경화되면 불투명하게 색깔이 변하게 된다.
한편, 제조된 반도체 장치(50)를 샘플링하여 ILB 공정 특성 평가(detach)하게 되는데, 비전도성 소재의 수지(30)가 불투명하게 색깔이 변하고, 범프(12)와 내부 리드(24) 사이의 면접촉에 의해 접합하기 때문에, 범프(12)와 내부 리드(24) 간의 접합 유무를 확인하기가 용이하지 않다. 여기서, ILB 공정 특성 평가는 테이프캐리어(20)에서 반도체 칩(10)을 분리하여 반도체 칩의 범프(12)와 내부 리드(24) 사이의 접합 유무를 확인하는 공정이다.
따라서, 본 발명의 목적은 ILB 공정 특성 평가시 반도체 칩의 범프와 내부 리드 사이의 접합 유무를 용이하게 확인할 수 있는 테이프캐리어형 반도체 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 활성면에 다수개의 범프가 형성된 반도체 칩과; 상기 범프가 접합되는 내부 리드를 포함하는 배선 패턴이 형성된 테이프를 포 함하는 테이프 캐리어; 및 상기 범프와 내부 리드가 접합된 부분을 봉합하는 비전도성 소재의 수지;를 포함하며, 상기 내부 리드와 접합되는 상기 범프의 선단부는 원뿔 형태로, 상기 원뿔 형태의 상기 범프의 선단부는 상온에서 열압착에 의해 상기 내부 리드 상부에 박혀 접합되는 것을 특징으로 하는 테이프캐리어형 반도체 장치를 제공한다.
본 발명에 따른 테이프캐리어형 반도체 장치에 있어서, 범프가 접합되는 내부 리드의 상부에 요철을 형성할 수도 있다.
본 발명은 또한, 활성면에 다수개의 범프가 형성된 반도체 칩과; 상기 범프가 접합되는 내부 리드를 포함하는 배선 패턴이 형성된 테이프를 포함하는 테이프 캐리어; 및 상기 범프와 내부 리드가 접합된 부분을 봉합하는 비전도성 소재의 수지;를 포함하며, 상기 범프가 접합되는 상기 내부 리드의 상부에는 요철이 형성되어 있으며, 상기 범프가 상온에서 열압착에 의해 상기 요철이 형성된 상기 내부 리드에 박혀 접합되는 것을 특징으로 하는 테이프캐리어형 반도체 장치를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 제 1 실시예에 따른 원뿔형의 범프(62)가 형성된 반도체 칩(60)이 테이프캐리어의 리드(74)에 접합된 상태를 보여주는 도면이다. 도 3을 참조하면, 제 1 실시예에 따른 테이프캐리어형 반도체 장치는 범프(62)가 형성된 반도체 칩(60)이 테이프캐리어의 내부 리드(74)에 접합되고, 범프(62)와 내부 리드(74)가 접합된 부분이 비전도성 소재의 수지(80)에 의해 봉합된 구조를 갖는 다.
특히, 제 1 실시예에 따른 반도체 장치는 ILB 공정 특성 평가시 반도체 칩의 범프(62)와 내부 리드(74) 사이의 접합 유무를 용이하게 확인할 수 있도록, 범프의 선단부(64)는 원뿔 형태로 형성되고 내부 리드(74)는 에칭 처리된다. 즉, ILB 공정시 상온에서 금-주석의 공정합금이 없어도 선단부(64)가 원뿔 형태인 범프(62)가 열압착에 의해 내부 리드(74)에 박혀 접합된다. 따라서, ILB 공정 특성 평가시 내부 리드(74)의 상부에 범프(62)의 박힌 자국을 확인함으로써, ILB 특성 평가를 용이하게 진행할 수 있다. 더불어, 반도체 칩의 범프(62)가 내부 리드(74)에 박혀 접합되기 때문에, 범프(62)와 내부 리드(74) 사이의 안정적인 접합을 유도할 수 있다.
본 발명의 제 1 실시예에서는 범프의 선단부(64)를 원뿔 형태로 형성된 예를 개시하였지만, 도 4에 도시된 바와 같이, 제 2 실시예에서는 ILB 공정 특성 평가시 반도체 칩의 범프(112)와 내부 리드(124) 사이의 접합 유무를 용이하게 확인할 수 있도록, 범프(112)가 접합되는 내부 리드(124)의 상부에 요철(127)을 형성하였다. 즉, ILB 공정시 상온에서 금-주석의 공정합금이 없어도 반도체 칩의 범프(112)가 열압착에 의해 요철(127)이 형성된 내부 리드(124)에 박혀 접합된다. 따라서, ILB 공정 특성 평가시 내부 리드의 요철(127)에 범프(112)의 상단면에 박힌 자국을 확인함으로써, ILB 특성 평가를 용이하게 진행할 수 있다. 더불어, 반도체 칩의 범프(112)가 내부 리드(124)에 박혀 접합되기 때문에, 범프(112)와 내부 리드(124) 사이의 안정적인 접합을 유도할 수 있다.
이때, 내부 리드(124)에 대한 에칭 처리를 하지 않음으로써, 내부 리드(124)에 요철(127)을 형성할 수 있다. 요철(127)의 거칠기는 표면조도 Rz 5㎛ 이상이 바람직하다.
또한, 본 발명의 제 3 실시예에서는, 도 5에 도시된 바와 같이, 제 1 실시예에 따른 범프의 선단부(164)를 원뿔 형태로 형성한 구성과, 제 2 실시예에 따른 내부 리드(174)에 요철(177)을 형성한 구성을 채택하여 반도체 칩의 범프(162)가 내부 리드(174)에 접합된 구조를 갖는다. 한편, 이와 같은 구성을 채택한 이유는 전술된 제 1 및 제 2 실시예의 경우를 종합한 경우에 해당되고 그 효과 또한 제 1 및 제 2 실시예에서 설명하였기 때문에, 상세한 설명은 생략한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 범프의 선단부를 원뿔 형태로 형성하거나, 범프가 접합되는 내부 리드 부분에 요철을 형성하여 범프와 내부 리드 사이의 상온에서 열압착 방법으로 접합을 이룸으로써, ILB 공정 특성 평가시 범프 또는 내부 리드 부분에 기계적으로 찍힌 자국의 유무를 확인하여 범프와 내부 리드 사이의 접합 유무를 쉽게 판정할 수 있다.
그리고, 범프와 내부 리드 사이의 기계적인 접합에 의해 범프와 내부 리드 사이의 접합이 이루어지기 때문에, 범프와 내부 리드 사이의 양호한 접합 신뢰성을 확보할 수 있다.

Claims (3)

  1. 활성면에 다수개의 범프가 형성된 반도체 칩과;
    상기 범프가 접합되는 내부 리드를 포함하는 배선 패턴이 형성된 테이프를 포함하는 테이프 캐리어; 및
    상기 범프와 내부 리드가 접합된 부분을 봉합하는 비전도성 소재의 수지;를 포함하며,
    상기 내부 리드와 접합되는 상기 범프의 선단부는 원뿔 형태로, 상기 원뿔 형태의 상기 범프의 선단부는 상온에서 열압착에 의해 상기 내부 리드 상부에 박혀 접합되는 것을 특징으로 하는 테이프캐리어형 반도체 장치.
  2. 제 1항에 있어서, 상기 범프가 접합되는 상기 내부 리드의 상부에는 요철이 형성되어 있는 것을 특징으로 하는 테이프캐리어형 반도체 장치.
  3. 활성면에 다수개의 범프가 형성된 반도체 칩과;
    상기 범프가 접합되는 내부 리드를 포함하는 배선 패턴이 형성된 테이프를 포함하는 테이프 캐리어; 및
    상기 범프와 내부 리드가 접합된 부분을 봉합하는 비전도성 소재의 수지;를 포함하며,
    상기 범프가 접합되는 상기 내부 리드의 상부에는 요철이 형성되어 있으며, 상기 범프가 상온에서 열압착에 의해 상기 요철이 형성된 상기 내부 리드에 박혀 접합되는 것을 특징으로 하는 테이프캐리어형 반도체 장치.
KR1020010085020A 2001-12-26 2001-12-26 테이프캐리어형 반도체 장치 KR100791575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085020A KR100791575B1 (ko) 2001-12-26 2001-12-26 테이프캐리어형 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085020A KR100791575B1 (ko) 2001-12-26 2001-12-26 테이프캐리어형 반도체 장치

Publications (2)

Publication Number Publication Date
KR20030055469A KR20030055469A (ko) 2003-07-04
KR100791575B1 true KR100791575B1 (ko) 2008-01-03

Family

ID=32213385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085020A KR100791575B1 (ko) 2001-12-26 2001-12-26 테이프캐리어형 반도체 장치

Country Status (1)

Country Link
KR (1) KR100791575B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056424B2 (ja) * 2003-05-16 2008-03-05 シャープ株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098202A (ja) * 1995-06-15 1997-01-10 Nec Shizuoka Ltd 集積回路のリードフレーム
JPH10112479A (ja) * 1996-10-07 1998-04-28 Fuji Xerox Co Ltd 基板の接続方法
KR19980044255A (ko) * 1996-12-06 1998-09-05 황인길 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098202A (ja) * 1995-06-15 1997-01-10 Nec Shizuoka Ltd 集積回路のリードフレーム
JPH10112479A (ja) * 1996-10-07 1998-04-28 Fuji Xerox Co Ltd 基板の接続方法
KR19980044255A (ko) * 1996-12-06 1998-09-05 황인길 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조

Also Published As

Publication number Publication date
KR20030055469A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US7224073B2 (en) Substrate for solder joint
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US6734557B2 (en) Semiconductor device
JP3679199B2 (ja) 半導体パッケージ装置
US6320254B1 (en) Plug structure
KR101571075B1 (ko) 반도체 장치 및 그 제조 방법
JPH08186151A (ja) 半導体装置及びその製造方法
JPH10223688A (ja) 半導体装置
JPH09129672A (ja) 半導体パッケージのテープ自動結合構造
JP3065010B2 (ja) 半導体装置
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP2949969B2 (ja) フィルムキャリア半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JPH11176849A (ja) 半導体装置の製造方法
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH01128532A (ja) 半導体装置の製造方法
JP4010615B2 (ja) 半導体装置
KR100503277B1 (ko) 플립칩 패키지 형성 방법
KR100331386B1 (ko) 웨이퍼 레벨 패키지
JP2970085B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee