JPH09307142A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09307142A JPH09307142A JP11683696A JP11683696A JPH09307142A JP H09307142 A JPH09307142 A JP H09307142A JP 11683696 A JP11683696 A JP 11683696A JP 11683696 A JP11683696 A JP 11683696A JP H09307142 A JPH09307142 A JP H09307142A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- inp substrate
- layer
- zncdse
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 150000001875 compounds Chemical class 0.000 claims abstract description 35
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 230000007547 defect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 14
- 239000010408 film Substances 0.000 description 7
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 4
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 4
- 238000005424 photoluminescence Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 229910007709 ZnTe Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
- H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 発光デバイスとして使用可能なレベルの高品
質なTeを含むII−VI族化合物半導体層をInP基板上
に有する半導体装置を提供する。 【解決手段】 InP基板1表面の自然酸化膜除去後、
ZnCdSeバッファ層2を成長させ、その上に、Te
を含むII−VI族化合物半導体層として、ZnSeTe層
3を作製する。これにより、ZnSeTe層3は成長開
始直後から、2次元的に成長し、該層の結晶性が大幅に
改善される。
質なTeを含むII−VI族化合物半導体層をInP基板上
に有する半導体装置を提供する。 【解決手段】 InP基板1表面の自然酸化膜除去後、
ZnCdSeバッファ層2を成長させ、その上に、Te
を含むII−VI族化合物半導体層として、ZnSeTe層
3を作製する。これにより、ZnSeTe層3は成長開
始直後から、2次元的に成長し、該層の結晶性が大幅に
改善される。
Description
【0001】
【発明の属する技術分野】本発明は、InP基板と、T
eを含むII−VI族化合物半導体層とを含む半導体装置及
びその製造方法に関し、特に、Teを含むII−VI族化合
物半導体層をInP基板上に作製するプロセスに関す
る。
eを含むII−VI族化合物半導体層とを含む半導体装置及
びその製造方法に関し、特に、Teを含むII−VI族化合
物半導体層をInP基板上に作製するプロセスに関す
る。
【0002】
【従来の技術】Al、Ga、In等のIII 族元素とA
s、P、Sb等のV族元素から成るIII−V族化合物半
導体により、赤外から赤色領域までの波長の半導体レー
ザや黄緑領域までの波長の発光ダイオード等が実用化さ
れている。しかし、これより短い波長で発光させるに
は、より広い禁制帯幅が必要であり、上記III −V族化
合物半導体では実現が困難である。
s、P、Sb等のV族元素から成るIII−V族化合物半
導体により、赤外から赤色領域までの波長の半導体レー
ザや黄緑領域までの波長の発光ダイオード等が実用化さ
れている。しかし、これより短い波長で発光させるに
は、より広い禁制帯幅が必要であり、上記III −V族化
合物半導体では実現が困難である。
【0003】Zn、Cd、Mg等のII族元素とS、S
e、Te等のVI族元素から成るII−VI族化合物半導体
は、比較的大きな禁制帯幅を持ち、可視域のほぼ全ての
波長での発光が可能である。このため特に緑色域から紫
外域での発光デバイス材料として期待され、現在盛んに
研究開発が行われている。
e、Te等のVI族元素から成るII−VI族化合物半導体
は、比較的大きな禁制帯幅を持ち、可視域のほぼ全ての
波長での発光が可能である。このため特に緑色域から紫
外域での発光デバイス材料として期待され、現在盛んに
研究開発が行われている。
【0004】このII−VI族化合物半導体層の作製におい
ては、良質なII−VI族バルク基板結晶の入手が困難であ
るため、一般的には高品質で入手が容易なIII −V族バ
ルク基板結晶を基板として用いている。その中でもGa
As基板は、II−VI族化合物半導体の一つであるZnS
eと格子定数が近く、ZnSSe、MgZnSSeとい
った混晶を用いれば、格子整合条件下でダブルヘテロ構
造が作製できるため、II−VI族化合物半導体層作製用基
板としてもっとも広く用いられている。しかしながら、
これらのZnSe、ZnSSe、MgZnSSe混晶で
は、到達可能なp型キャリア濃度が実用デバイス作製上
十分なレベルとは言ず、デバイス特性改善上の大きな障
害となっている(例えば、アプライド フィジックス
レター(Appl.Phys.Lett.)64巻90
4頁1994年)。
ては、良質なII−VI族バルク基板結晶の入手が困難であ
るため、一般的には高品質で入手が容易なIII −V族バ
ルク基板結晶を基板として用いている。その中でもGa
As基板は、II−VI族化合物半導体の一つであるZnS
eと格子定数が近く、ZnSSe、MgZnSSeとい
った混晶を用いれば、格子整合条件下でダブルヘテロ構
造が作製できるため、II−VI族化合物半導体層作製用基
板としてもっとも広く用いられている。しかしながら、
これらのZnSe、ZnSSe、MgZnSSe混晶で
は、到達可能なp型キャリア濃度が実用デバイス作製上
十分なレベルとは言ず、デバイス特性改善上の大きな障
害となっている(例えば、アプライド フィジックス
レター(Appl.Phys.Lett.)64巻90
4頁1994年)。
【0005】一方、ZnTeをはじめとするTeを含む
II−VI族混晶は、比較的容易に高濃度のp型結晶が容易
に作製できる(例えば、アプライド フィジックス レ
ター(Appl.Phys.Lett.)64巻184
8頁1994年)。これは、ZnTeの価電子帯端のエ
ネルギー的位置が、ZnSe系混晶に比べて高いためで
ある。このことは、同様に価電子帯端がZnSeの場合
よりも高くなる、ZnSeTeのようなTeを含む混晶
では、ZnSeよりも高いキャリア濃度をもつp型結晶
の作製が可能であることを意味し、既に一部実証されつ
つある。(例えば、アプライド フィジックス レター
(Appl.Phys.Lett.)66巻2516頁
1995年など)。
II−VI族混晶は、比較的容易に高濃度のp型結晶が容易
に作製できる(例えば、アプライド フィジックス レ
ター(Appl.Phys.Lett.)64巻184
8頁1994年)。これは、ZnTeの価電子帯端のエ
ネルギー的位置が、ZnSe系混晶に比べて高いためで
ある。このことは、同様に価電子帯端がZnSeの場合
よりも高くなる、ZnSeTeのようなTeを含む混晶
では、ZnSeよりも高いキャリア濃度をもつp型結晶
の作製が可能であることを意味し、既に一部実証されつ
つある。(例えば、アプライド フィジックス レター
(Appl.Phys.Lett.)66巻2516頁
1995年など)。
【0006】このTeを含むII−VI族混晶のうちZnS
eTeまたはMgZnSeTeは、従来から最も一般的
に用いられて来たGaAs基板とは格子整合せず、高品
質結晶の作製は困難であるが、InP基板を用いれば格
子整合混晶の成長が可能である。またInP基板との格
子整合条件下では、橙色から紫外のハンドキャップ波長
(2.1eV〜3.5eV)を有するため短波長レーザ
ダイオード(LD)用材料としても有望で、InP基板
上にこれらの混晶をp側クラッド層とするレーザダイオ
ード構造を作製できれば、従来のGaAs基板上のII−
VI族発光デバイスの抱えるp型キャリア濃度不足の問題
を解決できる。
eTeまたはMgZnSeTeは、従来から最も一般的
に用いられて来たGaAs基板とは格子整合せず、高品
質結晶の作製は困難であるが、InP基板を用いれば格
子整合混晶の成長が可能である。またInP基板との格
子整合条件下では、橙色から紫外のハンドキャップ波長
(2.1eV〜3.5eV)を有するため短波長レーザ
ダイオード(LD)用材料としても有望で、InP基板
上にこれらの混晶をp側クラッド層とするレーザダイオ
ード構造を作製できれば、従来のGaAs基板上のII−
VI族発光デバイスの抱えるp型キャリア濃度不足の問題
を解決できる。
【0007】
【発明が解決しようとする課題】MBE(molecular bea
m epitaxy)法で従来手法により、InP基板上に作製し
た、InP基板に格子整合するZnSeTe層を有する
半導体装置を図3に示す。InP基板1上にZnSeT
e薄膜3を形成する場合、従来は始めに該基板表面の自
然酸化膜を除去し、その後、直接ZnSeTe層3の成
長を始めていた。
m epitaxy)法で従来手法により、InP基板上に作製し
た、InP基板に格子整合するZnSeTe層を有する
半導体装置を図3に示す。InP基板1上にZnSeT
e薄膜3を形成する場合、従来は始めに該基板表面の自
然酸化膜を除去し、その後、直接ZnSeTe層3の成
長を始めていた。
【0008】しかし、このような方法で作製したZnS
eTe層3では、高速電子線回折(RHEED)により
成長中の表面を観察すると、成長開始直後に1分間以上
3次元成長した後で、2次元成長モードに移行する。3
次元的な成長モードは結晶欠陥を多数発生させる原因と
なり、デバイス応用上望ましくない。また作製された層
の2結晶X線回折ロッキングカーブ(XRC)の半値幅
は150秒以上あり、フォトルミネッセンス(PL)の
発光強度も非常に弱く、発光デバイスとして使用するに
は、結晶品質的に問題があった。
eTe層3では、高速電子線回折(RHEED)により
成長中の表面を観察すると、成長開始直後に1分間以上
3次元成長した後で、2次元成長モードに移行する。3
次元的な成長モードは結晶欠陥を多数発生させる原因と
なり、デバイス応用上望ましくない。また作製された層
の2結晶X線回折ロッキングカーブ(XRC)の半値幅
は150秒以上あり、フォトルミネッセンス(PL)の
発光強度も非常に弱く、発光デバイスとして使用するに
は、結晶品質的に問題があった。
【0009】それ故、本発明の目的は、発光デバイスと
して使用可能なレベルの高品質なTeを含むII−VI族化
合物半導体層をInP基板上に有する半導体装置を提供
することにある。
して使用可能なレベルの高品質なTeを含むII−VI族化
合物半導体層をInP基板上に有する半導体装置を提供
することにある。
【0010】本発明のもう一つの目的は、発光デバイス
として使用可能なレベルの高品質なTeを含むII−VI族
化合物半導体層をInP基板上に有する半導体装置を製
造する方法を提供することにある。
として使用可能なレベルの高品質なTeを含むII−VI族
化合物半導体層をInP基板上に有する半導体装置を製
造する方法を提供することにある。
【0011】
【課題を解決するための手段】本発明によれば、InP
基板と、このInP基板上に形成されたZnCdSeバ
ッファ層と、このZnCdSeバッファ層上に形成され
た、Teを含むII−VI族化合物半導体層とを含むことを
特徴とする半導体装置が得られる。
基板と、このInP基板上に形成されたZnCdSeバ
ッファ層と、このZnCdSeバッファ層上に形成され
た、Teを含むII−VI族化合物半導体層とを含むことを
特徴とする半導体装置が得られる。
【0012】更に本発明によれば、InP基板上に形成
されたZnCdSeバッファ層と、このZnCdSeバ
ッファ層上に形成されたIII −V族化合物半導体バッフ
ァ層と、このIII −V族化合物半導体バッファ層上に形
成された、Teを含むII−VI族化合物半導体層とを含む
ことを特徴とする半導体装置が得られる。
されたZnCdSeバッファ層と、このZnCdSeバ
ッファ層上に形成されたIII −V族化合物半導体バッフ
ァ層と、このIII −V族化合物半導体バッファ層上に形
成された、Teを含むII−VI族化合物半導体層とを含む
ことを特徴とする半導体装置が得られる。
【0013】また本発明によれば、InP基板上にZn
CdSeバッファ層を形成する工程と、このZnCdS
eバッファ層上に、Teを含むII−VI族化合物半導体層
を形成する工程とを含むことを特徴とする半導体装置の
製造方法が得られる。
CdSeバッファ層を形成する工程と、このZnCdS
eバッファ層上に、Teを含むII−VI族化合物半導体層
を形成する工程とを含むことを特徴とする半導体装置の
製造方法が得られる。
【0014】更に本発明によれば、InP基板上にZn
CdSeバッファ層を形成する工程と、このZnCdS
eバッファ層上に、III −V族化合物半導体バッファ層
を形成する工程と、このIII −V族化合物半導体バッフ
ァ層上に、Teを含むII−VI族化合物半導体層を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
が得られる。
CdSeバッファ層を形成する工程と、このZnCdS
eバッファ層上に、III −V族化合物半導体バッファ層
を形成する工程と、このIII −V族化合物半導体バッフ
ァ層上に、Teを含むII−VI族化合物半導体層を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
が得られる。
【0015】
【作用】本発明は、Teを含むII−VI族半導体層をIn
P基板上に作製する際に、InP基板表面の酸化膜除去
後、まずZnCdSeバッファ層を堆積させた後、その
上にTeを含むII−VI族薄膜を成長させることを特徴と
する。
P基板上に作製する際に、InP基板表面の酸化膜除去
後、まずZnCdSeバッファ層を堆積させた後、その
上にTeを含むII−VI族薄膜を成長させることを特徴と
する。
【0016】本発明においては、InP基板表面の自然
酸化膜除去後、ZnSeTeに比べて、成長開始直後か
ら2次元成長させることが容易なZnCdSe層をバッ
ファ層として成長させることで、その上に成長させるT
eを含むII−VI族混晶の結晶性が大幅に改善される。Z
nCdSeバッファ層成長後はSeを照射しながら、T
eを含むII−VI族層の成長温度まで昇温し、基板温度が
安定してから成長を開始すると高品質なII−VI族層が容
易に得られる。また、InP上にGaInAsバッファ
層を堆積させた基板を用いると、基板表面の酸化膜除去
が容易になり、さらに効果的である。
酸化膜除去後、ZnSeTeに比べて、成長開始直後か
ら2次元成長させることが容易なZnCdSe層をバッ
ファ層として成長させることで、その上に成長させるT
eを含むII−VI族混晶の結晶性が大幅に改善される。Z
nCdSeバッファ層成長後はSeを照射しながら、T
eを含むII−VI族層の成長温度まで昇温し、基板温度が
安定してから成長を開始すると高品質なII−VI族層が容
易に得られる。また、InP上にGaInAsバッファ
層を堆積させた基板を用いると、基板表面の酸化膜除去
が容易になり、さらに効果的である。
【0017】また、上記の効果は該ZnCdSeの厚み
によらないが、その上に堆積させるTeを含むII−VI族
半導体層の品質を考えると、該ZnCdSe層の膜厚
は、格子不整合による結晶欠陥を発生する臨界厚さ以下
である事が望ましい。
によらないが、その上に堆積させるTeを含むII−VI族
半導体層の品質を考えると、該ZnCdSe層の膜厚
は、格子不整合による結晶欠陥を発生する臨界厚さ以下
である事が望ましい。
【0018】さらには該ZnCdSe層はInP基板と
格子整合していることが最も望ましい。
格子整合していることが最も望ましい。
【0019】
【発明の実施の形態】次に本発明の実施について図面を
参照して説明する。
参照して説明する。
【0020】図1を参照すると、本発明の第1の実施例
による半導体装置は、InP基板1と、このInP基板
1上に成長させたZnCdSeバッファ層2と、このZ
nCdSeバッファ層2上に、Teを含むII−VI族化合
物半導体層として、成長させたZnSeTe層3とを含
む。
による半導体装置は、InP基板1と、このInP基板
1上に成長させたZnCdSeバッファ層2と、このZ
nCdSeバッファ層2上に、Teを含むII−VI族化合
物半導体層として、成長させたZnSeTe層3とを含
む。
【0021】InP基板1の表面の自然酸化膜を除去し
た後、任意の組成のZnCdSeバッファ層2を成長さ
せ、この上にInP基板1と格子整合するZnSeTe
層3を作製する。この場合、RHEEDにより成長中の
表面を観察すると、該ZnSeTe族層3の成長開始直
後から2次元的成長が始まり、結晶欠陥の少ない良質の
ZnSeTe層3が得られる。
た後、任意の組成のZnCdSeバッファ層2を成長さ
せ、この上にInP基板1と格子整合するZnSeTe
層3を作製する。この場合、RHEEDにより成長中の
表面を観察すると、該ZnSeTe族層3の成長開始直
後から2次元的成長が始まり、結晶欠陥の少ない良質の
ZnSeTe層3が得られる。
【0022】この半導体装置においては、ZnCdSe
バッファ層2の厚さ(膜厚)が、InP基板1との間の
格子不整合による結晶欠陥が発生しない様に臨界厚さ
(臨界膜厚)以下となっている。本実施例ではInP基
板1とZnCdSeバッファ層2とで0.1%の格子不
整合があり、ZnCdSeバッファ層2の膜厚はこの場
合の臨界膜厚である0.15μm以下の0.1μm程度
としている。またZnCdSeバッファ層2の臨界膜厚
はInP基板1とZnCdSeバッファ層2との格子不
整合の大きさにより変化し、例えばMatthewsと
Blakesleeにより検討されたジャーナル オブ
クリスタル グロウス(J.Dryst.Growt
h)27巻118ページ1974年掲載の力学的平衡論
理により計算できる。このZnCdSeバッファ層2上
にInP基板1と格子整合するZnSeTe層3を作製
すると、RHEEDによる表面観察から、該ZnSeT
e層3は成長開始直後から2次元的に成長していくこと
が確認でき、結晶欠陥の少ない良質のZnSeTe層3
が得られる。
バッファ層2の厚さ(膜厚)が、InP基板1との間の
格子不整合による結晶欠陥が発生しない様に臨界厚さ
(臨界膜厚)以下となっている。本実施例ではInP基
板1とZnCdSeバッファ層2とで0.1%の格子不
整合があり、ZnCdSeバッファ層2の膜厚はこの場
合の臨界膜厚である0.15μm以下の0.1μm程度
としている。またZnCdSeバッファ層2の臨界膜厚
はInP基板1とZnCdSeバッファ層2との格子不
整合の大きさにより変化し、例えばMatthewsと
Blakesleeにより検討されたジャーナル オブ
クリスタル グロウス(J.Dryst.Growt
h)27巻118ページ1974年掲載の力学的平衡論
理により計算できる。このZnCdSeバッファ層2上
にInP基板1と格子整合するZnSeTe層3を作製
すると、RHEEDによる表面観察から、該ZnSeT
e層3は成長開始直後から2次元的に成長していくこと
が確認でき、結晶欠陥の少ない良質のZnSeTe層3
が得られる。
【0023】図2を参照すると、本発明の第2の実施例
による半導体装置は、InP基板1と、このInP基板
1上に成長させたZn0.48Cd0.52Se層バッファ層4
と、このZn0.48Cd0.52Se層バッファ層4上に、T
eを含むII−VI族化合物半導体層として、成長させたZ
nSeTe層3とを含む。
による半導体装置は、InP基板1と、このInP基板
1上に成長させたZn0.48Cd0.52Se層バッファ層4
と、このZn0.48Cd0.52Se層バッファ層4上に、T
eを含むII−VI族化合物半導体層として、成長させたZ
nSeTe層3とを含む。
【0024】InP基板1表面の酸化膜除去後、InP
基板1上にInPとほぼ格子整合する組成のZn0.48C
d0.52Seバッファ層4を堆積させ、この上にInP基
板1と格子整合するZnSeTe層3を成長する。この
場合も、RHEEDによる成長中の表面を観察すると2
次元的な成長がZnSeTe層3の成長開始直後から起
きていることがわかり、結晶欠陥の少ない良質のZnS
eTe層3が得られる。
基板1上にInPとほぼ格子整合する組成のZn0.48C
d0.52Seバッファ層4を堆積させ、この上にInP基
板1と格子整合するZnSeTe層3を成長する。この
場合も、RHEEDによる成長中の表面を観察すると2
次元的な成長がZnSeTe層3の成長開始直後から起
きていることがわかり、結晶欠陥の少ない良質のZnS
eTe層3が得られる。
【0025】このZnSeTe層3では、2結晶X線回
折ロッキングカーブの半値幅は従来の1/3以下の50
秒程度となり、フォトルミネッセンスの発光強度も従来
の手法でInP基板上に成長したZnSeTe層に比べ
て、3桁以上強くなり、発光デバイスに応用可能な、極
めて高品質のZnSeTe層が得られた。
折ロッキングカーブの半値幅は従来の1/3以下の50
秒程度となり、フォトルミネッセンスの発光強度も従来
の手法でInP基板上に成長したZnSeTe層に比べ
て、3桁以上強くなり、発光デバイスに応用可能な、極
めて高品質のZnSeTe層が得られた。
【0026】なお、上述した実施例ではInP基板1上
のZnSeTe層3の作製法について説明したが、本発
明は、ZnSeTe層3の代りに、MgZnSeTe、
MgZnSTe、MgCdSTe、ZnCdSeTe、
ZnCdSTe等のInP基板1と格子整合する他のII
−VI族化合物半導体層をInP基板1上に作製する際に
も適用可能であり、またZnCdSeバッファ層2の伝
導型や添加不純物の種類によらず効果がある。
のZnSeTe層3の作製法について説明したが、本発
明は、ZnSeTe層3の代りに、MgZnSeTe、
MgZnSTe、MgCdSTe、ZnCdSeTe、
ZnCdSTe等のInP基板1と格子整合する他のII
−VI族化合物半導体層をInP基板1上に作製する際に
も適用可能であり、またZnCdSeバッファ層2の伝
導型や添加不純物の種類によらず効果がある。
【0027】またZnCdSeバッファ層2を堆積させ
る基板として、InP基板1上にInGaAs等のIII
−V族化合物半導体バッファ層を堆積させたものを用い
てもよい。
る基板として、InP基板1上にInGaAs等のIII
−V族化合物半導体バッファ層を堆積させたものを用い
てもよい。
【0028】
【発明の効果】以上説明したように、本発明によれば、
発光デバイスとして使用可能なレベルの高品質なTeを
含むII−VI族化合物半導体層をInP基板上に有する半
導体装置を得ることができる。
発光デバイスとして使用可能なレベルの高品質なTeを
含むII−VI族化合物半導体層をInP基板上に有する半
導体装置を得ることができる。
【0029】更に本発明によれば、発光デバイスとして
使用可能なレベルの高品質なTeを含むII−VI族化合物
半導体層をInP基板上に有する半導体装置を製造する
方法を得ることができる。
使用可能なレベルの高品質なTeを含むII−VI族化合物
半導体層をInP基板上に有する半導体装置を製造する
方法を得ることができる。
【図1】本発明の第1の実施例による半導体装置の断面
図である。
図である。
【図2】本発明の第2の実施例による半導体装置の断面
図である。
図である。
【図3】従来の半導体装置の断面図である。
1 InP基板 2 ZnCdSeバッファ層 3 ZnSeTe層 4 Zn0.48Cd0.52Seバッファ層
Claims (12)
- 【請求項1】 InP基板と、このInP基板上に形成
されたZnCdSeバッファ層と、このZnCdSeバ
ッファ層上に形成された、Teを含むII−VI族化合物半
導体層とを含むことを特徴とする半導体装置。 - 【請求項2】 前記ZnCdSeバッファ層の厚さが格
子不整合による結晶欠陥を発生する臨界厚さ以下である
事を特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記ZnCdSeバッファ層が前記In
P基板に格子整合した状態で前記InP基板上に形成さ
れている事を特徴とする請求項1記載の半導体装置。 - 【請求項4】 InP基板上に形成されたZnCdSe
バッファ層と、このZnCdSeバッファ層上に形成さ
れたIII −V族化合物半導体バッファ層と、このIII −
V族化合物半導体バッファ層上に形成された、Teを含
むII−VI族化合物半導体層とを含むことを特徴とする半
導体装置。 - 【請求項5】 前記ZnCdSeバッファ層の厚さが格
子不整合による結晶欠陥を発生する臨界厚さ以下である
事を特徴とする請求項4記載の半導体装置。 - 【請求項6】 前記ZnCdSeバッファ層が前記In
P基板に格子整合した状態で前記InP基板上に形成さ
れている事を特徴とする請求項4記載の半導体装置。 - 【請求項7】 InP基板上にZnCdSeバッファ層
を形成する工程と、このZnCdSeバッファ層上に、
Teを含むII−VI族化合物半導体層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項8】 前記ZnCdSeバッファ層の厚さが格
子不整合による結晶欠陥を発生する臨界厚さ以下である
事を特徴とする請求項7記載の半導体装置の製造方法。 - 【請求項9】 前記ZnCdSeバッファ層が前記In
P基板に格子整合した状態で前記InP基板上に形成さ
れている事を特徴とする請求項7記載の半導体層の製造
方法。 - 【請求項10】 InP基板上にZnCdSeバッファ
層を形成する工程と、このZnCdSeバッファ層上
に、III −V族化合物半導体バッファ層を形成する工程
と、このIII −V族化合物半導体バッファ層上に、Te
を含むII−VI族化合物半導体層を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項11】 前記ZnCdSeバッファ層の厚さが
格子不整合による結晶欠陥を発生する臨界厚さ以下であ
る事を特徴とする請求項10記載の半導体装置の製造方
法。 - 【請求項12】 前記ZnCdSeバッファ層が前記I
nP基板に格子整合した状態で前記InP基板上に形成
されている事を特徴とする請求項10記載の半導体装置
の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11683696A JP2803722B2 (ja) | 1996-05-10 | 1996-05-10 | 半導体装置及びその製造方法 |
EP97107468A EP0807983A3 (en) | 1996-05-10 | 1997-05-06 | Semiconductor device having II-VI compound semiconductor layer containing te |
US08/852,283 US5773850A (en) | 1996-05-10 | 1997-05-07 | Semiconductor device having a ZnCdSe buffer layer with a II-VI compound semiconductor layer containing Te grown thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11683696A JP2803722B2 (ja) | 1996-05-10 | 1996-05-10 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09307142A true JPH09307142A (ja) | 1997-11-28 |
JP2803722B2 JP2803722B2 (ja) | 1998-09-24 |
Family
ID=14696834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11683696A Expired - Fee Related JP2803722B2 (ja) | 1996-05-10 | 1996-05-10 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5773850A (ja) |
EP (1) | EP0807983A3 (ja) |
JP (1) | JP2803722B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100436410B1 (ko) * | 1999-02-19 | 2004-06-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 반도체 발광 소자 및 그 제조 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6178190B1 (en) * | 1997-08-04 | 2001-01-23 | Nec Corporation | II-VI compound semiconductor light emitting device |
US6049099A (en) * | 1998-05-11 | 2000-04-11 | The United States Of America As Represented By The Secretary Of The Air Force | Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors |
JP4920221B2 (ja) | 2005-09-05 | 2012-04-18 | 学校法人上智学院 | InP基板を有する光半導体装置 |
US20110155208A1 (en) * | 2008-06-25 | 2011-06-30 | Michael Wang | Semiconductor heterojunction photovoltaic solar cell with a charge blocking layer |
EP2351094A2 (en) | 2008-07-17 | 2011-08-03 | Uriel Solar Inc. | High power efficiency, large substrate, polycrystalline cdte thin film semiconductor photovoltaic cell structures grown by molecular beam epitaxy at high deposition rate for use in solar electricity generation |
US10077991B2 (en) | 2016-09-27 | 2018-09-18 | Mitutoyo Corporation | Optical encoder configured to mitigate undesired interfering light components |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125477A (ja) * | 1988-11-04 | 1990-05-14 | Oki Electric Ind Co Ltd | 可視光発光素子 |
US5081632A (en) * | 1989-01-26 | 1992-01-14 | Hitachi, Ltd. | Semiconductor emitting device |
WO1993023882A1 (en) * | 1992-05-19 | 1993-11-25 | California Institute Of Technology | Wide band-gap semiconductor light emitters |
US5488233A (en) * | 1993-03-11 | 1996-01-30 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device with compound semiconductor layer |
JPH07254755A (ja) * | 1994-03-16 | 1995-10-03 | Hitachi Ltd | 半導体発光素子 |
-
1996
- 1996-05-10 JP JP11683696A patent/JP2803722B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-06 EP EP97107468A patent/EP0807983A3/en not_active Withdrawn
- 1997-05-07 US US08/852,283 patent/US5773850A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100436410B1 (ko) * | 1999-02-19 | 2004-06-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 반도체 발광 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2803722B2 (ja) | 1998-09-24 |
EP0807983A3 (en) | 2000-04-26 |
US5773850A (en) | 1998-06-30 |
EP0807983A2 (en) | 1997-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6072189A (en) | III-nitride optoelectronic semiconductor device containing Lattice mismatched III-nitride semiconductor materials | |
US6233265B1 (en) | AlGaInN LED and laser diode structures for pure blue or green emission | |
US5341001A (en) | Sulfide-selenide manganese-zinc mixed crystal photo semiconductor and laser diode | |
US20110147791A1 (en) | Growth of coincident site lattice matched semiconductor layers and devices on crystalline substrates | |
JP3143662B2 (ja) | 光―電子半導体素子 | |
JPH04219984A (ja) | 光子装置用の4元ii−vi族材料 | |
US20020025594A1 (en) | Method for growing ZnO based oxide semiconductor layer and method for manufacturing semiconductor light emitting device using the same | |
JP2685377B2 (ja) | 化合物半導体発光素子 | |
US5268918A (en) | Semiconductor laser | |
JP2803722B2 (ja) | 半導体装置及びその製造方法 | |
JPH06338633A (ja) | Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置 | |
JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
US6695913B1 (en) | III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials | |
JP3334598B2 (ja) | InP基板上II−VI族化合物半導体薄膜 | |
JPH02146779A (ja) | ダブルヘテロ型エピタキシャル・ウエハ | |
US6320208B1 (en) | II-VI compound semiconductor device | |
JPH0758808B2 (ja) | 発光素子 | |
JP3333346B2 (ja) | 半導体装置 | |
JP2653901B2 (ja) | 化合物半導体発光素子 | |
Xiuying et al. | Liquid phase epitaxy growth and properties of GaInAsSb/AlGaAsSb/GaSb heterostructures | |
JPS63288088A (ja) | 半導体レ−ザ | |
US5834361A (en) | Multi-layer structure for II-VI group compound semiconductor on an InP substrate and method for forming the same | |
JPH10321959A (ja) | 化合物半導体の製造方法 | |
Zhang et al. | Growth of ZnSe on GaAs (1 1 0) substrates and cleavage-induced GaAs (1 1 0) surfaces | |
JP2644992B2 (ja) | 化合物半導体結晶の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980617 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |