JP3333346B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3333346B2 JP3333346B2 JP06248795A JP6248795A JP3333346B2 JP 3333346 B2 JP3333346 B2 JP 3333346B2 JP 06248795 A JP06248795 A JP 06248795A JP 6248795 A JP6248795 A JP 6248795A JP 3333346 B2 JP3333346 B2 JP 3333346B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- crystal
- substrate
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
体装置に有効な低欠陥半導体層を有する半導体装置に関
する。
窒素をドープしたCdZnxMg1-w-x Sy Se1-y
(0≦w≦1,0≦x≦1,0≦(w+x) ≦1,0≦
y≦1)化合物を使用して、高濃度のp型半導体層が得
られている。このようp型半導体層と比較的容易に製造
できるn型材料および量子井戸構造とを使用することに
より、レーザが製造されてきた。
命を持つレーザの製造は、 II-VI族半導体材料における
残留欠陥密度が高いために得られていない。これらの欠
陥は主にデバイスの基板側クラッド層に存在する積層欠
陥(stacking faults) (これは III-V族基板と II-VI族
エピタキシャル構造との間に形成される)による。積層
欠陥は、ガイド層に転位を形成し、デバイスの活性領域
にダークライン欠陥(DLD)を形成するに至らしめ
る。DLDはデバイスの劣化の主たる原因であり、寿命
を短くする。
を使用しても、欠陥密度のさらなる減少は達成すること
ができていない。最近、ホモエピタキシャル成長したL
EDが報告されている(ZnSe基板上のZnSe) 。
しかし、それでもなお、欠陥密度の問題が残されてい
る。適切な基板製造方法がないからである。さらに、適
切なレベルでのZnSe基板へドーピングがいまだに達
成されていないという問題がある。
する半導体デバイス間のリーク電流を排除する方法とし
て研究されてきている。この目的のために、サファイア
上のSi膜の成長が積極的に研究されている。しかし、
このようなSOIにおいて、欠陥密度は依然として問題
である。アモルファスSiおよび他の技術を用いた場合
も同様である。
クス・デバイスを製造することが望まれている。これは
SiをベースにしたICとオプトエレクトロニクス・デ
バイスとの集積化が容易になるからである。いろいろの
基板配向と多様な多層構造との使用により欠陥密度の減
少は図れるが、長寿命のレーザ動作には依然として多過
ぎる。
接遷移材料を使用する場合、従来のIII-V族半導体デバ
イスにおいて、窒化物を除くと最も波長の短いデバイス
は、LEDでは約550nm以上、レーザでは600n
m以上に限定されている。もし、格子整合の限定が除去
されれば、より波長の短いデバイスは製造することがで
きるであろう。しかし、この場合にも、欠陥密度の低減
が要求される。
用することのできるアモルファス膜または多結晶上にデ
バイスを形成することが望まれている。しかし、そのよ
うな膜上に単結晶膜を成長させることは困難であるこ
と、ならびに欠陥が生じ易いことにより、デバイスの製
造はこれまで困難であった。
術では十分に欠陥が少ない半導体層の作成は困難である
という問題があった。本発明は、上記事情を考慮してな
されたもので、その目的とするところは、レーザ等の半
導体装置に有効な低欠陥の半導体層を有する半導体装置
を提供することにある。
めに、本発明に係る半導体装置(請求項1)は、半導体
レーザーを含む半導体装置であって、前記半導体レーザ
ーは、基板上に形成され、結晶構造がウルツ鉱構造、結
晶面がほぼ(0001)面のウルツ鉱構造層からなる欠
陥低減層と、この欠陥低減層上に形成され、結晶構造が
閃亜鉛鉱構造または立方晶構造、結晶面がほぼ(11
1)面のIII-V族の第1導電型半導体層と、この第1導
電型半導体層上に形成された活性層と、この活性層上に
形成されたIII-V族の第2導電型半導体層とを備えたこ
とを特徴する。
料は、望ましくは、CdS、CdSe、CdSSe、Z
nO、CdZnO、CdOSe、CdZnS、CdZn
Se、CdMgS、CdMgSe、ZnMgO、CdC
aS、CdCaSe、ZnCaO、CdSeTe、Zn
S、ZnMgS、ZnCaS、CdHgSe、CdHg
Sもしくはこれらを組み合わせた4元以上の物質、また
はInN、GaN、AlN、InGaN、InAlN、
AlNAs、GaNAs、InNAs、AlNP、Ga
NP、InNP、GaNSb、AlNSb、InNSb
もしくはこれらを組み合わせた4元以上の物質、または
SiC(2H)、SiC(4H)またはSiC(6H)
である。
e、CdZnS、InNAs、InNPである。また、
欠陥低減層の材料として、ZnCdMgSSe系を用い
たときで、Seを含む混晶の場合にはZnの比率は40
%を越えないように、また、Sを含む混晶の場合には7
0%を越えないようにする。これら両方の場合において
Mgの比率が30%を越えないようにする。これを越え
ると酸化の問題が発生する。
dMgSSeに少量のTeを加えた混晶を用いても良
い。また、欠陥低減層の材料として、GaInAlNP
AsSb系を用いたときで、PとAsを含む混晶の場合
にはNは40%を越え、また、Sbを含む混晶の場合に
はNは60%を越えることが好ましい。
造がウルツ鉱構造、結晶面がほぼ(0001)面の欠陥
低減層を介して、結晶構造が閃亜鉛鉱構造または立方晶
構造、結晶面がほぼ(111)面の半導体層を形成した
場合には、上記基板の種類に関係なく、上記半導体層の
欠陥を十分に低減できることが分かった。
欠陥低減層の場合には、基板と半導体層との格子定数が
異なっても、欠陥や転位を含むが基板と欠陥低減層との
界面に沿って平行に伝搬し、半導体層の内部にまでは侵
入しないからである。さらに、前記欠陥低減層と前記半
導体層との格子定数がほぼ等しい場合、欠陥低減層上に
前記半導体層を形成しても、格子不整合等による転位が
前記半導体層に生じないからである。
る。 (第1の実施例)図1は、本発明の第1の実施例に係る
半導体レーザの素子構造を示す断面図である。
de)構造、結晶面が(111)A面のn型GaAs基板
を示しており、このn型GaAs基板1上にはSnが添
加されたn型GaAs層2が分子千エピタキシーMBE
法により形成されている。
れた高濃度のn型ZnSe層3が形成されており、この
n型ZnSe層3上には結晶構造がウルツ鉱構造、結晶
面が(0001)面のClが添加されたn型CdZnS
層4が形成されている。
閃亜鉛鉱構造、結晶面が(111)面のClが添加され
たn型ZnSSe層5を介してClが添加されたn型Z
nMgSSeクラッド層6が形成されている。このn型
ZnMgSSeクラッド層6上にはn型ZnSSe光ガ
イド層7が形成されている。
周期のZnSSe/CdZnSeからなる多重量子井戸
構造の活性層8が形成され、この活性層8上にはNが添
加されたp型ZnSSe光ガイド層9、Nが添加された
p型ZnMgSSeクラッド層10が形成されている。
には、Nが添加されたp型ZnSe層11、Nが添加さ
れたp型ZnSe/ZnTe超格子層12、Nが添加さ
れたp型ZnTe層13が順次形成されている。これら
11〜13はコンタクト層を形成している。この積層構
造のコンタクト層およびp型ZnMgSSeクラッド層
10はストライプ状に形成されており、その側部は絶縁
膜14により覆われている。
積層膜からなるp側電極15が設けられ、一方、n型G
aAs基板1にはn側電極16が設けられている。本実
施例では、ウルツ鉱構造のn型CdZnS層4を介して
n型ZnSSe層5を形成している。n型GaAs層2
とn型ZnSe層3との界面など発生した欠陥は、n型
CdZnS層4では界面に平行に進行するために、n型
ZnSSe層5内部のまでは侵入しない。さらに、n型
ZnSSe層5とn型CdZnS層4との格子定数はほ
ぼ等しいので、格子不整合等によりn型ZnSSe層5
内に発生する転位は十分に少なくなる。したがって、n
型ZnSSe層5上には欠陥や転位がない良好な層が成
長され、信頼性の高いレーザが得られる。
り詳細に説明する。ウルツ鉱構造の安定性を調べるため
に、(111)A面のGaAsまたはInP基板のどち
らかに格子整合するZnMgCdSSe系について種々
の混晶組成について一連の実験を行なった。
存在により、実質的に混晶層の相安定性が悪くなること
が分かったので、ここでは論じない。GaAsおよびI
nPについて最も適切なウルツ鉱型合金は、それぞれ、
ZnCdSおよびCdSSeである。よって、これらを
欠陥低減層として用いられる。
BE法で成長した場合、結晶構造は閃亜鉛鉱構造にな
る。しかし、(111)面の基板上に形成した場合に
は、ZnCdS、CdSSeなどの材料は、ウルツ鉱構
造となり、欠陥低減層として用いることができる。
InP基板にほぼ格子整合しているときは結晶は高品質
であり、Xエックス回折や電子回折により調べたとこ
ろ、立方晶の相は混在しておらず、完全なウルツ鉱構造
となっていることが分かった。
らの基板を用いてもウルツ鉱構造の層では1×104 c
m-2未満である。これは主として積層欠陥が低減された
からであり、積層欠陥の形成に適した面がウルツ鉱構造
の層で欠如していることによる。
において、ウルツ鉱構造と立方晶構造のどちらかが安定
であるかという相対的な関係は(111)A面のGaA
s上に直接形成した場合とは変化するがあまり大きな変
化はしない。
亜鉛鉱構造またはウルツ鉱構造の層のどちらの場合にお
いても、これら層における欠陥密度はウルツ鉱構造の欠
陥低減層と同等あった。例えば、ウルツ鉱構造のZnC
dS欠陥低減層上にGaAsに対して格子整合するZn
SSe層を成長させた場合には、ZnSSeは閃亜鉛鉱
構造に戻るにもかかわらず、欠陥密度は1×104 cm
−2未満となることが分かった。
効果を調べるために、図1に示す構造を成長させた。こ
の構造は(111)A面のn型GaAs基板上に成長さ
せた。その上にn型GaAs:Sn層2のMBE成長し
た。このn型GaAs:Sn層2はベース欠陥密度の減
少と、 III-V族化合物半導体層と II-VI族化合物半導体
層との界面における電気的接触の改善に役立つ。
mの高濃度のn型ZnSe:Cl層3が成長される。こ
の層はSが直接GaAs基板に付着し、欠陥を発生させ
るのを防ぐために設ける。この上にはGaAsに格子整
合する厚さ2μmのn型CdZnS:Cl層4がある。
このn型CdZnS:Cl層4はウルツ構造であり、X
線回折の半分幅は20秒以下、欠陥密度は1×104 c
m-2未満であることが分かった。
5を成長し、その上にはn型ZnMgSSe:Cl層6
を形成した、これらはともには閃亜鉛鉱構造であった。
ウルツ鉱構造の欠陥低減層から閃亜鉛鉱構造への相(結
晶構造)の変化にもかかわらず、欠陥密度は1×104
cm-2未満に保たれていることが明らかになった。この
後、n型ZnSSe光ガイド層7、3周期のZnSSe
/CdZnSeからなる量子井戸構造を有する活性層8
が順次形成される。
nSSe:N層10は、それぞれ、上部の光ガイド層お
よびクラッド層である。さらに、p型ZnSe:N層1
1、p型ZnSe:N/p型ZnTe:N超格子層1
2、p型ZnTe:N層13からなるp型コンタクト層
構造を成長した。
N層10の途中まで層13,12,11,10を順次エ
ッチングしてこれらをストライプ状に加工することによ
り、ストライプコンタクトを形成した。このストライプ
幅は典型的には20μmである。劈開により500μm
の共振器を形成した。
発振が観察され、また、活性層に欠陥がほとんど存在し
ないので、1000時間を越える連続動作が達成され
た。さらに、ストライプ幅を5μmとすることにより、
キャリアの閉じ込めが改善されて、10000時間を越
える連続動作を達成することができた。 (第2の実施例)図2は、本発明の第2の実施例に係る
半導体レーザの素子構造を示す断面図である。
面のp型InP基板を示しており、このp型InP基板
17上にはZnが添加されたp型InPバッファ層18
が形成されている。
添加されたp型ZnCdSe層19が形成され、このp
型ZnCdSe層19上には結晶構造がウルツ鉱構造、
結晶面が(0001)面のNが添加されたp型CdSS
e層20が形成されている。
構造、(111)面のNが添加されたp型ZnCdSS
e層21を介してNが添加されたp型ZnMgCdSe
クラッド層22、Nが添加されたp型ZnMgCdSe
光ガイド層23が順次形成されている。
上には3周期のZnMgCdSe/ZnCdSeからな
る多重量子井戸構造の活性層24が形成されている。こ
の活性層24上にはClが添加されたp型ZnMgCd
Se光ガイド層25が形成され、このn型ZnMgCd
Se光ガイド層25上にはClが添加されたn型ZnC
dSエッチングストップ層26が設けられている。
26上にはNが添加されたp型ZnMgCdSe電流狭
窄層27を介してClが添加されたn型ZnMgCdS
e光ガイド層層28、Clが添加されたn型ZnMgC
dSeクラッド層29が順次形成されている。
上には高濃度のn型ZnCdSeコンタクト層30が形
成されており、このn型ZnCdSeコンタクト層30
にはInからなるn側電極32が設けられている。一
方、p型InP基板17にはAu/Znからなるp側電
極31が設けられている。
鉱構造のp型CdSSe層20等により欠陥がそれより
上に進まないので、欠陥密度の低減が可能となり、信頼
性の高いレーザが得られる。
り詳細に説明する。この半導体レーザは、図2に示すよ
うに、(111)A面のp型InP基板17上に作成さ
れた。本実施例では、p型InP:Znバッファ層18
の後に厚さ100nmの薄い格子整合したp型ZnCd
Se:N層19を成長した。これは基板表面がS雰囲気
により劣化するのを防ぐためである。このp型ZnCd
Se:N層19は、バンドギャップが小さく高いp不純
物濃度を有し、そして、閃亜鉛鉱構造を有する。このp
型ZnCdSe:N層19上には厚さ2μmの基板に格
子整合したp型CdSSe:N層20が形成された。こ
のp型CdSSe:N層20はSの濃度がより高いにも
かかわらず、ZnSeと同程度のp不純物濃度を有して
いる。p型CdSSe:N層20の結晶性は良好で、X
線回折の半分幅が20秒以下で、1×104 cm-2未満
の欠陥密度を有することが分かった。
の組成比が0.4で厚さが200nmのp型ZnCdS
Se:N層21がある。このp型ZnCdSSe:N層
21はウルツ鉱構造であり、p型CdSSe:Nバッフ
ァ層20と厚さ1.5μmのp型ZnMgCdSe:N
クラッド層22との間のバンド・オフセット低減層とし
て機能する。このp型ZnMgCdSe:Nクラッド層
22は、そのMgの組成比が0.2であり、そして、閃
亜鉛鉱構造である。
22上には、Mgの組成比が0.1の厚さ0.5μmの
p型ZnMgCdSe:Nガイド層23、3周期のZn
MgCdSe/ZnCdSeからなる多重量子井戸構造
の活性層24を順次形成した。井戸層のCd組成は約6
0%で、発光波長は595nmとなる。
ZnMgCdSe:Cl光ガイド層25、厚さ10nm
のウルツ鉱構造のZnCdS:Clエッチングストップ
層26が順次形成した。そして、電流狭窄層となるMg
組成比が0.25のp型ZnMgCdSe:N層27を
成長させた。
ッチングストップ層265までエッチングして、幅5μ
mのストライプ状の溝を形成した後、再度MBE反応室
に導入し、厚さ300nmのn型ZnMgCdSe:C
l光ガイド層28、厚さ2μmのn型ZnMgCdS
e:Clクラッド層29を順次成長させた。
n型ZnMgCdSe:Clクラッド層29上に厚さ3
00nmの高濃度のn型ZnCdSeコンタク層30を
成長させた。このデバイスの電極としては、p型InP
基板にはAu/Znからなるp側電極31、n型ZnC
dSeコンタク層30にはInからなるn側電極32を
形成した。
常に低く、さらに劈開面をコーティングすることにより
500μmの共振器により、室温で10,000時間を
越えて連続動作することが分かった。 (第3の実施例)図3は、本発明の第3の実施例に係る
SOI基板の構造を示す断面図である。
り、このサファイア基板33上にはウルツ鉱構造の(0
001)面のInN層34が形成されている。このIn
N層34上にはウルツ鉱構造のInNAs層35が形成
されており、このInNAs層35上には閃亜鉛鉱構造
の(111)面のGaP層とウルツ鉱構造の(000
1)面のInNAs層からなるGaP/InNAs超格
子積層膜36が設けられている。
は、Si層とInN層とからなるSi/InN超格子層
37を介して単結晶のSi層38が形成されている。本
実施例でも、先の実施例と同様にサファイア基板33か
ら発生する欠陥はウルツ構造のInN層34のところで
ストップするので、Si層38には欠陥は伝搬しない。
したがって、大面積のサファイア基板33上に大面積の
Si層38を形成することが可能となる。
詳細に説明する。本実施例では、(0001)面のサフ
ァイア基板33が使用する。まず、サファイア基板33
を洗浄し、H2 SO4 :H3 PO4 でエッチングした
後、サファイア基板33は、特に設計された2チャンバ
反応炉に導入した。ここで、サファイア基板33は、空
気に晒されることなく、InNAs成長のための有機金
属気相成長(MOVPE)反応室とSi成長のための気
相反応CVD反応室との間を搬送する。
応室内に置かれ、次いで残留汚染物を除去するために高
温で加熱される。MOVPE反応室内において使用され
たソースは、Nについてはアンモニア、AsおよびPに
ついてはアルシンおよびホスフィン、III 族の元素につ
いてはトリメチルアルキル系化合物であった。
るが、比較的高い欠陥密度を有していた。次の厚いウル
ツ鉱構造のInNAs層35においては欠陥密度は次第
に減少したが、依然として106 cm-2のオーダの欠陥
があった。このInNAs層35の混晶組成は(11
1)面のSiの表面に正確に格子整合するものとした。
鉱構造のGaP層とウルツ鉱構造のInNAs層とから
なるGaP/InNAs積層膜36を成長させた。この
2つの材料では転位欠陥が伝搬する面方位が異なるた
め、(0001)面のInNAs層と(111)面のG
aP層との界面において貫通転位が抑制され、欠陥密度
が大幅に低減される。
Si/InN積層膜37を成長させた。Si層はSiH
4 を用いて成長させた。また、InN積層膜はSi層3
7内に一定の間隔で成長させた。
・バンダリー(antiphase boundaries)の発生を抑制する
ために、窒素を用いたALEにより十分に低い温度でI
nN層を成長させた。
クに成長している。Siの(111)面を伝搬する転位
は、ウルツ鉱構造のInN層との界面を貫通することが
できず、SiとInNの界面において干渉したり、再結
合したり、すべりを生じたりして、上部層には延びてい
かない。この構造が成長された後では、極めて低い表面
欠陥密度を達成することができた。
を介して高真空システムにより二つの反応室の間を移動
させて、CVD反応室内で主たるSi層38を成長させ
た。この主たるSi層38は、欠陥低減層構造の最上層
における欠陥密度に近い値を有することが分かった。
8)を用いて作成することができる。例えば、Siエピ
層をサファイヤ基板までエッチングすることにより、容
易に電気的に相互に分離することができるからである。
InNAs層はセミメタルであり、電極が接触しないよ
うに絶縁に注意する必要がある。 (第4の実施例)図4は、本発明の第4の実施例に係る
半導体レーザの素子構造を示す断面図である。
Si基板を示しており、このSi基板39上にはGaP
薄膜層40が設けられている。このGaP薄膜層40上
には(0001)面のウルツ鉱構造のInNAs層41
が形成されている。
GaAs多層膜42が設けられ、このInNAs/Ga
As多層膜42上には高濃度のn型GaAsコンタクト
層43が設けられている。
AlGaAsクラッド層44、n型GaAs光ガイド層
45が順次形成されている。このn型GaAs光ガイド
層45上には3周期のp型InGaAs量子井戸/p型
GaAs量子障壁からなるMWQ構造の活性層46が形
成されている。
ド層47が形成されている。このp型GaAs光ガイド
層47上にはAlGaAs電流狭窄層48を介してさら
にp型GaAs光ガイド層49が形成され、その上には
p型AlGaAsクラッド層50が形成されている。こ
のp型AlGaAsクラッド層50上にはコンタクト層
としての高濃度のp型GaAs層51が形成されてい
る。
SiO2 膜52が設けられ、このSiO2 膜52を介し
てp型GaAs層51にコンタクトするp側電極54が
素子側部に設けられている。同様に、n型GaAsコン
タクト層43にコンタクトするn側電極53が素子側部
に設けられている。
り詳細に説明する。Si電子デバイスと III-V族光電子
デバイスとを集積することによりいろいろのメリットが
ある。例えば、レーザダイオードと同じ基板に制御IC
を作成することができる。しかし、Si基板上にレーザ
を成長させた場合、その素子寿命が短いという問題があ
る。それは、デバイスの活性領域に格子不整合により発
生する転位が伝搬し、動作中にDLDを形成するためで
ある。
板39上に成長される。Si基板39は、2チャンバ成
長システムで成長する前に、HF系のエッチングにより
化学的に洗浄される。上記2チャンバ成長装置は、2つ
のMOVPE装置により構成されている。一つは欠陥低
減層を成長させるためのもの、もう一つはデバイス構造
を形成するためのものである。
較的単純な構造をまず作成した。Si基板39は始めに
欠陥低減層成長用のMOVPE装置(第1のMOVPE
装置)に置かれ、Si基板39は残留酸素を除去するた
めに高温に加熱される。この後に、Si基板39は成長
温度にまで冷却され、原子層エピタキシーにより、薄い
GaP層40を成長させる。このGaP層40はアンチ
フェース境界( anti-phase boundaries)の形成を抑制す
るとともに、次工程のGaAsに格子整合するウルツ鉱
構造の厚いInNAs層41の成長における窒化問題も
防止する。このInNAs層41はC軸に配向して、転
位の大部分と他の欠陥はこの層内に閉じ込められる。
As層とGaAs層との多層膜からなるInNAs/G
aAs多層膜42が成長される。各層の界面での閃亜鉛
鉱構造とウルツ鉱構造との相(結晶構造)遷移により、
欠陥はほとんど伝搬することができず、この欠陥低減層
の表面欠陥密度は1×104 cm-2未満である。
のMOVPE装置に搬送される。最初に、厚さ2μmの
高濃度のn型GaAsコンタクト層43が成長され、続
いて、厚さ2μmのn型AlGaAsクラッド層44、
厚さ0.5μmのn型GaAs光ガイド層45が順次成
長される。次に低濃度のp型GaAs障壁と低濃度のp
型InGaAsからなる3つの量子井戸を持つMWQ構
造の活性層46が成長され、続いて、厚さ0.2μmの
p型GaAs光ガイド層47が成長される。最後に、厚
さ0.5μmのAl組成比の高いn型AlGaAs電流
狭窄層48が成長される。
AlGaAs電流狭窄層48をストライプ状にエッチン
グする。次に試料をMOVPE装置に戻し、厚さ0.3
μmのp型GaAs光ガイド層49を成長させた後、こ
の上に厚さ2μmのp型AlGaAsクラッド層50を
成長した。最後に、厚さ0.1μmの高濃度のp型Ga
Asコンタクト層51を成長した。
2段階のエッチング工程を行った。最初にSi基板上に
電気的に分離した長さ1mmのストライプ状の III-V族
デバイス構造を形成し、次にn型GaAsコンタクト層
43に電極部を形成した。Siの部分においてはイオン
打ち込みのような通常のSiプロセスを用いてデバイス
構造を形成することができる。反応性イオンビームエッ
チングによりストライプ各端から150μm除去して7
00μmの共振器を形成した後、共振器の中央部の側壁
に沿ってSiO2 膜52、n型GaAsコンタクト層4
3にn側電極53、p型GaAs層51にp側電極54
を形成した。Si上にIC回路を作成するれば、これら
電極に簡単に接続して動作制御が可能となる。このデバ
イスにおけるの欠陥密度は十分に低く、全てのサンプル
において活性領域には欠陥が観察されなかった。
ザ動作が観察された。CW加速劣化試験の結果、本実施
例のレーザの動作寿命は従来のGaAs基板上に成長し
たものと同程度であり、10,000を越えるものが得
られた。 (第5の実施例)図5は、本発明の第5の実施例に係る
半導体レーザの素子構造を示す断面図である。
のn型GaAs基板を示しており、このn型GaAs基
板55上にはn型GaAsバッファ層56を介してGa
As/InN多層バッファ層57、n型GaAsP層5
8、n型InGaP層59が順次形成されている。Ga
As/InN多層バッファ層57のInN層の結晶構造
はウルツ鉱構造、結晶面は(0001)面である。
鉱構造の(111)面のn型InAlPクラッド層6
0、n型InGaAlP光ガイド層61が順次形成され
ている。このn型InGaAlP光ガイド層61上には
量子井戸と量子障壁からなるMQW構造の活性層62が
形成されている。
aAlPを用いた多重量子障壁層63、p型InGaA
lP光ガイド層64、p型InGaPエッチングストッ
プ層65が順次形成されている。
65上にはストライプ状のp型InAlP層66が選択
的に形成されており、このp型InAlP層66上には
p型InGaP層67が設けられ、これら66,67は
n型GaAs電流狭窄層68により囲まれている。
のp型GaAsP層69が形成されており、このp型G
aAsP層69上にはスードモルフィックな高濃度のp
型GaAs層70が形成されている。このp型GaAs
層70にはp側電極71が設けられている。一方、n型
GaAs基板55にはn側電極72が設けられている。
層からなるGaAs/InN多層バッファ層57が欠陥
低減層として機能するので、その上の閃亜鉛鉱構造の
(111)面の各層の欠陥密度は十分に低くなるので、
信頼性の高いレーザが得られるようになる。
り詳細に説明する。窒素化物や窒化物混晶を除くと、従
来の III-V族LEDおよびレーザで達成可能な最も短い
波長は次のような2つの理由により限定されていた。す
なわち、一つは、AlAsおよびGaPのようなワイド
ギャップ材料における直接−間接バンドギャップ遷移で
ある。もう一つは、適切な基板、通常はGaAs基板に
対する格子整合の必要性である。しかし、ここに記載の
技術を用いれば、この制約を緩和することができる。
は(111)面のn型GaAs基板55を用いた。基板
55は特別に設計したMOVPE装置に導入された。こ
の装置は窒化物を含む III-V族半導体および窒化物を含
まない III-V族半導体の両方を成長させることができ
る。通常の熱クリーニング後、厚さ0.2μmのn型G
aAsバッファ56を成長させた。
As層とn型InN層との積層膜からなるn型GaAs
/InNバッファ層57が作成された。最初の数層のI
nN層は限界膜厚よりも厚く成長しているため、界面に
は転位を生じる。しかし、n型InN層はウルツ鉱構造
であるので、転位はほどんどど界面に閉じ込められ、上
の層には伝搬しない。次の層はスードモリフックな引っ
張り応力を受け、これによりさらに転位密度を低減する
ことができる。これらの層は次に成長するデバイスに対
して格子整合する面を作り出す効果を持っている。
0.1μmのn型InGaP層59が成長され、続い
て、格子定数5.615オングストロームの子整合する
厚さ2μmのn型InAlPクラッド層60が成長さ
れ、これに続いて厚さ0.5μmのn型InGaAlP
光ガイド層61が形成された。
晶組成を有する量子障壁によって分離された一連の4つ
のInGaAlP量子井戸から構成されている。この量
子井戸は本実施例では引っ張り歪みが少しかかってい
る。この上方にはオーバーフローを防止するための高濃
度のp型InGaAlPを用いたMQB構造63が成長
された。次いでさらに厚さ0.2μmのp型InGaA
lP光ガイド層64が成長され、続いて、厚さ50オン
グストロームのInGaPエッチングストップ層65が
成長された。このInGaPエッチングストップ層65
は引っ張り歪みがかかっており、このシステムにおいて
間接バンドギャップになる直前の最大値に近い直接バン
ドギャップを有している。この上に厚さ1.5μmの厚
いp型InAlP層66が成長され、続けて、厚さ10
0オングストロームの第2の薄いp型InGaP層67
が形成された。
InAlP層66をエッチングストップ層65まで選択
的にエッチングしてストライプ状にした後、再びMOV
PE装置に試料を導入して、厚さ1.5μmのn型Ga
As電流狭窄層68を成長させた。再び、MOVPE装
置から試料を取り出し、n型GaAs電流狭窄層68を
エッチングストップ層としてp型InGaP層67の表
面が露出するまで選択的に除去した。
濃度のp型GaAs層69が成長され、続いて、コンタ
クト層として厚さ100オングストロームのスードモル
フィックな高濃度のp型GaAs層70が成長された。
次いでp側電極71、n側電極72が形成され、共振器
を劈開形成し、その劈開面はコーティングした。
整合させるために、次に格子定数が5.615オングス
トロームのn型GaAsP層58を1μm成長した。室
温で発振波長593nmのCWレーザ動作が観察され
た。さらに、バッファ層構造の最適化による低欠陥密度
の低減により10,000時間を越える動作寿命が得ら
れた。同様の技術を用いれば、波長550nmの純緑色
のLEDが得られる。また、高温動作可能な波長630
nm帯のレーザを製造できる。 (第6の実施例)図6は、本発明の第6の実施例に係る
SOI基板の構造を示す断面図である。
り、この石英ガラス基板73上には薄いアモルファスI
nN層74、結晶性を有するInN層75、薄いアモル
ファスInN層76が順次形成されている。
ツ鉱構造で(0001)面の単結晶InN層77が形成
されており、この単結晶InN層77上には同様なウル
ツ鉱構造の単結晶InNAs層78が形成されている。
01)面のInNAsと(111)面のGaPとの多層
膜かなるInNAs/GaP多層膜79を介してSi層
80が形成されている。
InN層77、単結晶InNAs層78により上方向の
欠陥の伝搬を防止できるので、大面積の石英ガラス基板
73上に大面積の良質なSi層を形成できるようにな
る。
詳細に説明する。本実施例では、図6に示すように、ウ
ルツ鉱構造の欠陥低減層を用いて、アモルファス基板上
に単結晶Si層を成長させることができる。
ス基板73である。また、MOVPE装置により所定の
層を成長させた。まず、薄いアモルファスInN層74
を低温で石英ガラス基板73上に成長させた。次いで温
度を上げて結晶性を有するInN層75を成長させた。
C軸に配向して成長するというウルツ鉱構造の物質の特
性により、結晶性を有するInN層75は強い配向を示
した。しかし、単結晶ではなかった。
薄いアモルファスInN層76を成長させた。続いて、
ウルツ鉱構造で(0001)面を有する厚さ5μmの厚
い単結晶InN層77を成長させた。次に厚さ2μmの
Siに格子整合する単結晶InAs層78を成長させ
た。この段階における欠陥密度は極めて高く、デバイス
の作成には適していなかった。
InNAs層と閃亜鉛構造で(111)面のGaPから
なり、欠陥密度を低減するInNAs/GaP多層膜7
9を成長させた。多層膜79の格子定数はSiのそれに
等しくなるように注意深く設計した。これにより、例え
ば、フォトダイオードや太陽電池に用いるのに適した十
分に品質の高い大面積のSi層80を作成することが可
能となる。
導体基板および半導体層の結晶面を(0001)面とし
たが任意の方向に10度以内で傾いた面としても良い。
同様に、閃亜鉛鉱構造または立方晶構造の半導体基板お
よび半導体層の結晶面も(111)面から任意の方向に
10度以内で傾いた面としても良い。
陥低減層として結晶構造がウルツ鉱構造、結晶面がほぼ
(0001)面の層を用いることにより、十分に欠陥の
少ない結晶構造が閃亜鉛鉱構造または立方晶構造、結晶
面がほぼ(111)面の半導体層を任意の基板上に形成
できるようになる
子構造を示す断面図
子構造を示す断面図
を示す断面図
子構造を示す断面図
子構造を示す断面図
を示す断面図
Claims (8)
- 【請求項1】半導体レーザーを含む半導体装置であっ
て、前記半導体レーザーは、 基板上に形成され、結晶構造がウルツ鉱構造、結晶面が
ほぼ(0001)面のウルツ鉱構造層からなる欠陥低減
層と、 この欠陥低減層上に形成され、結晶構造が閃亜鉛鉱構造
または立方晶構造、結晶面がほぼ(111)面のIII-V
族の第1導電型半導体層と、 この第1導電型半導体層上に形成された活性層と、 この活性層上に形成されたIII-V族の第2導電型半導体
層と を具備してなることを特徴する半導体装置。 - 【請求項2】前記基板は、結晶構造がウルツ鉱構造、結
晶面がほぼ(0001)面の基板、または結晶構造が閃
亜鉛鉱構造もしくは立方晶構造、結晶面がほぼ(11
1)面の半導体基板であることを特徴とする請求項1に
記載の半導体装置。 - 【請求項3】前記基板は、結晶構造がウルツ鉱構造、結
晶面が(0001)面から任意の方向に10度以内の角
度で傾いた面、または結晶構造が閃亜鉛鉱構造もしくは
立方晶構造、結晶面が(111)面から任意の方向に1
0度以内の角度で傾いた面であることを特徴とする請求
項2に記載の半導体装置。 - 【請求項4】前記基板はアモルファス基板または多結晶
基板、前記半導体層は単結晶半導体層であることを特徴
とする請求項1に記載の半導体装置。 - 【請求項5】前記欠陥低減層はウルツ鉱構造の一層構造
であることを特徴とする請求項1に記載の半導体装置。 - 【請求項6】前記欠陥低減層はウルツ鉱構造の多層構造
であることを特徴とする請求項1に記載の半導体装置。 - 【請求項7】前記欠陥低減層は、結晶構造が前記ウルツ
鉱構造層、結晶構造がほぼ(0001)面の層と、結晶
構造が閃亜鉛鉱構造または立方晶構造、結晶面がほぼ
(111)面の層との多層構造の層からなることを特徴
とする請求項6に記載の半導体装置。 - 【請求項8】前記ウルツ鉱構造層の材料は、CdS、C
dSe、CdSSe、ZnO、CdZnO、CdOS
e、CdZnS、CdZnSe、CdMgS、CdMg
Se、ZnMgO、CdCaS、CdCaSe、ZnC
aO、CdSeTe、ZnS、ZnMgS、ZnCa
S、CdHgSe、CdHgSもしくはこれらを組み合
わせた4元以上の物質、またはInN、GaN、Al
N、InGaN、InAlN、AlNAs、GaNA
s、InNAs、AlNP、GaNP、InNP、Ga
NSb、AlNSb、InNSbもしくはこれらを組み
合わせた4元以上の物質、またはSiC(2H)、Si
C(4H)もしくはSiC(6H) であることを特徴と
する請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06248795A JP3333346B2 (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06248795A JP3333346B2 (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08264896A JPH08264896A (ja) | 1996-10-11 |
JP3333346B2 true JP3333346B2 (ja) | 2002-10-15 |
Family
ID=13201590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06248795A Expired - Lifetime JP3333346B2 (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3333346B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3413811B2 (ja) * | 1998-04-14 | 2003-06-09 | 日本電信電話株式会社 | 半導体素子およびiii族窒化物超格子構造の作製方法 |
JP2000114594A (ja) * | 1998-10-06 | 2000-04-21 | Toshiba Corp | 半導体発光装置 |
AU2003288989A1 (en) | 2002-11-28 | 2004-06-18 | Showa Denko K.K. | Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode |
CN113634244B (zh) * | 2021-08-24 | 2023-07-04 | 深圳特新界面科技有限公司 | 一种富含硫空位的高指数晶面GO@Cd1-xZnxS多面体材料及其制备方法 |
-
1995
- 1995-03-22 JP JP06248795A patent/JP3333346B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08264896A (ja) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6533874B1 (en) | GaN-based devices using thick (Ga, Al, In)N base layers | |
US6156581A (en) | GaN-based devices using (Ga, AL, In)N base layers | |
US7760785B2 (en) | Group-III nitride semiconductor device | |
US6555845B2 (en) | Method for manufacturing group III-V compound semiconductors | |
JP3427047B2 (ja) | 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法 | |
US20030203531A1 (en) | Defect-free semiconductor templates for epitaxial growth and method of making same | |
US20020033521A1 (en) | Sapphire substrate, semiconductor device, electronic component, and crystal growing method | |
US6426264B1 (en) | Method of manufacturing a semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device | |
EP1122841A1 (en) | Process for producing nitride semiconductor device | |
AU654726B2 (en) | Blue-green laser diode | |
US8030682B2 (en) | Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same | |
WO1997011518A1 (en) | Semiconductor material, method of producing the semiconductor material, and semiconductor device | |
JP2000164988A (ja) | 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
US20220006264A1 (en) | Semiconductor device and fabrication method | |
JP2905667B2 (ja) | Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置 | |
JP3333346B2 (ja) | 半導体装置 | |
US6399473B1 (en) | Method of producing a II-VI semiconductor component containing selenium and/or sulrfur | |
JPH11274563A (ja) | 半導体装置および半導体発光素子 | |
JP2737748B2 (ja) | 化合物半導体の接合方法 | |
JP3271225B2 (ja) | Ii−vi族化合物半導体の成長方法 | |
JP2000332293A (ja) | Iii−v族窒化物半導体発光素子及びその製造方法 | |
JP3561243B2 (ja) | 化合物半導体の成長方法及び化合物半導体発光素子 | |
JPH0851251A (ja) | 光半導体装置 | |
JPH08162481A (ja) | 結晶成長方法 | |
JP2967719B2 (ja) | 半導体結晶成長方法および半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |