JP3333346B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3333346B2 JP3333346B2 JP06248795A JP6248795A JP3333346B2 JP 3333346 B2 JP3333346 B2 JP 3333346B2 JP 06248795 A JP06248795 A JP 06248795A JP 6248795 A JP6248795 A JP 6248795A JP 3333346 B2 JP3333346 B2 JP 3333346B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- crystal
- substrate
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ等の半導
体装置に有効な低欠陥半導体層を有する半導体装置に関
する。
体装置に有効な低欠陥半導体層を有する半導体装置に関
する。
【０００２】
【従来の技術】II-VI族化合物半導体の分野において、
窒素をドープしたＣｄＺｎｘＭｇ1-w-x Ｓy Ｓｅ1-y
（０≦ｗ≦１，０≦ｘ≦１，０≦（ｗ＋ｘ) ≦１，０≦
ｙ≦１）化合物を使用して、高濃度のｐ型半導体層が得
られている。このようｐ型半導体層と比較的容易に製造
できるｎ型材料および量子井戸構造とを使用することに
より、レーザが製造されてきた。
窒素をドープしたＣｄＺｎｘＭｇ1-w-x Ｓy Ｓｅ1-y
（０≦ｗ≦１，０≦ｘ≦１，０≦（ｗ＋ｘ) ≦１，０≦
ｙ≦１）化合物を使用して、高濃度のｐ型半導体層が得
られている。このようｐ型半導体層と比較的容易に製造
できるｎ型材料および量子井戸構造とを使用することに
より、レーザが製造されてきた。
【０００３】しかし、今日に至るまで、１時間以上の寿
命を持つレーザの製造は、 II-VI族半導体材料における
残留欠陥密度が高いために得られていない。これらの欠
陥は主にデバイスの基板側クラッド層に存在する積層欠
陥(stacking faults) （これは III-V族基板と II-VI族
エピタキシャル構造との間に形成される）による。積層
欠陥は、ガイド層に転位を形成し、デバイスの活性領域
にダークライン欠陥（ＤＬＤ）を形成するに至らしめ
る。ＤＬＤはデバイスの劣化の主たる原因であり、寿命
を短くする。
命を持つレーザの製造は、 II-VI族半導体材料における
残留欠陥密度が高いために得られていない。これらの欠
陥は主にデバイスの基板側クラッド層に存在する積層欠
陥(stacking faults) （これは III-V族基板と II-VI族
エピタキシャル構造との間に形成される）による。積層
欠陥は、ガイド層に転位を形成し、デバイスの活性領域
にダークライン欠陥（ＤＬＤ）を形成するに至らしめ
る。ＤＬＤはデバイスの劣化の主たる原因であり、寿命
を短くする。
【０００４】ＧａＡｓバッファ層やＺｎＳｅバッファ層
を使用しても、欠陥密度のさらなる減少は達成すること
ができていない。最近、ホモエピタキシャル成長したＬ
ＥＤが報告されている（ＺｎＳｅ基板上のＺｎＳｅ) 。
しかし、それでもなお、欠陥密度の問題が残されてい
る。適切な基板製造方法がないからである。さらに、適
切なレベルでのＺｎＳｅ基板へドーピングがいまだに達
成されていないという問題がある。
を使用しても、欠陥密度のさらなる減少は達成すること
ができていない。最近、ホモエピタキシャル成長したＬ
ＥＤが報告されている（ＺｎＳｅ基板上のＺｎＳｅ) 。
しかし、それでもなお、欠陥密度の問題が残されてい
る。適切な基板製造方法がないからである。さらに、適
切なレベルでのＺｎＳｅ基板へドーピングがいまだに達
成されていないという問題がある。
【０００５】ＳＯＩ（Silicon On Insulator）は、隣接
する半導体デバイス間のリーク電流を排除する方法とし
て研究されてきている。この目的のために、サファイア
上のＳｉ膜の成長が積極的に研究されている。しかし、
このようなＳＯＩにおいて、欠陥密度は依然として問題
である。アモルファスＳｉおよび他の技術を用いた場合
も同様である。
する半導体デバイス間のリーク電流を排除する方法とし
て研究されてきている。この目的のために、サファイア
上のＳｉ膜の成長が積極的に研究されている。しかし、
このようなＳＯＩにおいて、欠陥密度は依然として問題
である。アモルファスＳｉおよび他の技術を用いた場合
も同様である。
【０００６】Ｓｉ基板上に III-V族オプトエレクトロニ
クス・デバイスを製造することが望まれている。これは
ＳｉをベースにしたＩＣとオプトエレクトロニクス・デ
バイスとの集積化が容易になるからである。いろいろの
基板配向と多様な多層構造との使用により欠陥密度の減
少は図れるが、長寿命のレーザ動作には依然として多過
ぎる。
クス・デバイスを製造することが望まれている。これは
ＳｉをベースにしたＩＣとオプトエレクトロニクス・デ
バイスとの集積化が容易になるからである。いろいろの
基板配向と多様な多層構造との使用により欠陥密度の減
少は図れるが、長寿命のレーザ動作には依然として多過
ぎる。
【０００７】（ＧａＡｓ）基板に格子整合性を有する直
接遷移材料を使用する場合、従来のIII-V族半導体デバ
イスにおいて、窒化物を除くと最も波長の短いデバイス
は、ＬＥＤでは約５５０ｎｍ以上、レーザでは６００ｎ
ｍ以上に限定されている。もし、格子整合の限定が除去
されれば、より波長の短いデバイスは製造することがで
きるであろう。しかし、この場合にも、欠陥密度の低減
が要求される。
接遷移材料を使用する場合、従来のIII-V族半導体デバ
イスにおいて、窒化物を除くと最も波長の短いデバイス
は、ＬＥＤでは約５５０ｎｍ以上、レーザでは６００ｎ
ｍ以上に限定されている。もし、格子整合の限定が除去
されれば、より波長の短いデバイスは製造することがで
きるであろう。しかし、この場合にも、欠陥密度の低減
が要求される。
【０００８】多くの理由のために、広い面積の基板を使
用することのできるアモルファス膜または多結晶上にデ
バイスを形成することが望まれている。しかし、そのよ
うな膜上に単結晶膜を成長させることは困難であるこ
と、ならびに欠陥が生じ易いことにより、デバイスの製
造はこれまで困難であった。
用することのできるアモルファス膜または多結晶上にデ
バイスを形成することが望まれている。しかし、そのよ
うな膜上に単結晶膜を成長させることは困難であるこ
と、ならびに欠陥が生じ易いことにより、デバイスの製
造はこれまで困難であった。
【０００９】
【発明が解決しようとする課題】上述の如く、従来の技
術では十分に欠陥が少ない半導体層の作成は困難である
という問題があった。本発明は、上記事情を考慮してな
されたもので、その目的とするところは、レーザ等の半
導体装置に有効な低欠陥の半導体層を有する半導体装置
を提供することにある。
術では十分に欠陥が少ない半導体層の作成は困難である
という問題があった。本発明は、上記事情を考慮してな
されたもので、その目的とするところは、レーザ等の半
導体装置に有効な低欠陥の半導体層を有する半導体装置
を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置（請求項１）は、半導体
レーザーを含む半導体装置であって、前記半導体レーザ
ーは、基板上に形成され、結晶構造がウルツ鉱構造、結
晶面がほぼ（０００１）面のウルツ鉱構造層からなる欠
陥低減層と、この欠陥低減層上に形成され、結晶構造が
閃亜鉛鉱構造または立方晶構造、結晶面がほぼ（１１
１）面のIII-V族の第１導電型半導体層と、この第１導
電型半導体層上に形成された活性層と、この活性層上に
形成されたIII-V族の第２導電型半導体層とを備えたこ
とを特徴する。
めに、本発明に係る半導体装置（請求項１）は、半導体
レーザーを含む半導体装置であって、前記半導体レーザ
ーは、基板上に形成され、結晶構造がウルツ鉱構造、結
晶面がほぼ（０００１）面のウルツ鉱構造層からなる欠
陥低減層と、この欠陥低減層上に形成され、結晶構造が
閃亜鉛鉱構造または立方晶構造、結晶面がほぼ（１１
１）面のIII-V族の第１導電型半導体層と、この第１導
電型半導体層上に形成された活性層と、この活性層上に
形成されたIII-V族の第２導電型半導体層とを備えたこ
とを特徴する。
【００１１】ここで、望ましくは、前記欠陥低減層の材
料は、望ましくは、ＣｄＳ、ＣｄＳｅ、ＣｄＳＳｅ、Ｚ
ｎＯ、ＣｄＺｎＯ、ＣｄＯＳｅ、ＣｄＺｎＳ、ＣｄＺｎ
Ｓｅ、ＣｄＭｇＳ、ＣｄＭｇＳｅ、ＺｎＭｇＯ、ＣｄＣ
ａＳ、ＣｄＣａＳｅ、ＺｎＣａＯ、ＣｄＳｅＴｅ、Ｚｎ
Ｓ、ＺｎＭｇＳ、ＺｎＣａＳ、ＣｄＨｇＳｅ、ＣｄＨｇ
Ｓもしくはこれらを組み合わせた４元以上の物質、また
はＩｎＮ、ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮ、
ＡｌＮＡｓ、ＧａＮＡｓ、ＩｎＮＡｓ、ＡｌＮＰ、Ｇａ
ＮＰ、ＩｎＮＰ、ＧａＮＳｂ、ＡｌＮＳｂ、ＩｎＮＳｂ
もしくはこれらを組み合わせた４元以上の物質、または
ＳｉＣ（２Ｈ）、ＳｉＣ（４Ｈ）またはＳｉＣ（６Ｈ)
である。
料は、望ましくは、ＣｄＳ、ＣｄＳｅ、ＣｄＳＳｅ、Ｚ
ｎＯ、ＣｄＺｎＯ、ＣｄＯＳｅ、ＣｄＺｎＳ、ＣｄＺｎ
Ｓｅ、ＣｄＭｇＳ、ＣｄＭｇＳｅ、ＺｎＭｇＯ、ＣｄＣ
ａＳ、ＣｄＣａＳｅ、ＺｎＣａＯ、ＣｄＳｅＴｅ、Ｚｎ
Ｓ、ＺｎＭｇＳ、ＺｎＣａＳ、ＣｄＨｇＳｅ、ＣｄＨｇ
Ｓもしくはこれらを組み合わせた４元以上の物質、また
はＩｎＮ、ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮ、
ＡｌＮＡｓ、ＧａＮＡｓ、ＩｎＮＡｓ、ＡｌＮＰ、Ｇａ
ＮＰ、ＩｎＮＰ、ＧａＮＳｂ、ＡｌＮＳｂ、ＩｎＮＳｂ
もしくはこれらを組み合わせた４元以上の物質、または
ＳｉＣ（２Ｈ）、ＳｉＣ（４Ｈ）またはＳｉＣ（６Ｈ)
である。
【００１２】これらの中で特に有効なのは、ＣｄＳＳ
ｅ、ＣｄＺｎＳ、ＩｎＮＡｓ、ＩｎＮＰである。また、
欠陥低減層の材料として、ＺｎＣｄＭｇＳＳｅ系を用い
たときで、Ｓｅを含む混晶の場合にはＺｎの比率は４０
％を越えないように、また、Ｓを含む混晶の場合には７
０％を越えないようにする。これら両方の場合において
Ｍｇの比率が３０％を越えないようにする。これを越え
ると酸化の問題が発生する。
ｅ、ＣｄＺｎＳ、ＩｎＮＡｓ、ＩｎＮＰである。また、
欠陥低減層の材料として、ＺｎＣｄＭｇＳＳｅ系を用い
たときで、Ｓｅを含む混晶の場合にはＺｎの比率は４０
％を越えないように、また、Ｓを含む混晶の場合には７
０％を越えないようにする。これら両方の場合において
Ｍｇの比率が３０％を越えないようにする。これを越え
ると酸化の問題が発生する。
【００１３】さらに、欠陥低減層の材料として、ＺｎＣ
ｄＭｇＳＳｅに少量のＴｅを加えた混晶を用いても良
い。また、欠陥低減層の材料として、ＧａＩｎＡｌＮＰ
ＡｓＳｂ系を用いたときで、ＰとＡｓを含む混晶の場合
にはＮは４０％を越え、また、Ｓｂを含む混晶の場合に
はＮは６０％を越えることが好ましい。
ｄＭｇＳＳｅに少量のＴｅを加えた混晶を用いても良
い。また、欠陥低減層の材料として、ＧａＩｎＡｌＮＰ
ＡｓＳｂ系を用いたときで、ＰとＡｓを含む混晶の場合
にはＮは４０％を越え、また、Ｓｂを含む混晶の場合に
はＮは６０％を越えることが好ましい。
【００１４】
【作用】本発明者等の研究によれば、基板上に、結晶構
造がウルツ鉱構造、結晶面がほぼ（０００１）面の欠陥
低減層を介して、結晶構造が閃亜鉛鉱構造または立方晶
構造、結晶面がほぼ（１１１）面の半導体層を形成した
場合には、上記基板の種類に関係なく、上記半導体層の
欠陥を十分に低減できることが分かった。
造がウルツ鉱構造、結晶面がほぼ（０００１）面の欠陥
低減層を介して、結晶構造が閃亜鉛鉱構造または立方晶
構造、結晶面がほぼ（１１１）面の半導体層を形成した
場合には、上記基板の種類に関係なく、上記半導体層の
欠陥を十分に低減できることが分かった。
【００１５】これは上記結晶構造および結晶面を有する
欠陥低減層の場合には、基板と半導体層との格子定数が
異なっても、欠陥や転位を含むが基板と欠陥低減層との
界面に沿って平行に伝搬し、半導体層の内部にまでは侵
入しないからである。さらに、前記欠陥低減層と前記半
導体層との格子定数がほぼ等しい場合、欠陥低減層上に
前記半導体層を形成しても、格子不整合等による転位が
前記半導体層に生じないからである。
欠陥低減層の場合には、基板と半導体層との格子定数が
異なっても、欠陥や転位を含むが基板と欠陥低減層との
界面に沿って平行に伝搬し、半導体層の内部にまでは侵
入しないからである。さらに、前記欠陥低減層と前記半
導体層との格子定数がほぼ等しい場合、欠陥低減層上に
前記半導体層を形成しても、格子不整合等による転位が
前記半導体層に生じないからである。
【００１６】
【実施例】以下、図面を参照しながら実施例を説明す
る。 （第１の実施例）図１は、本発明の第１の実施例に係る
半導体レーザの素子構造を示す断面図である。
る。 （第１の実施例）図１は、本発明の第１の実施例に係る
半導体レーザの素子構造を示す断面図である。
【００１７】図中、１は結晶構造が閃亜鉛鉱(zinc blen
de）構造、結晶面が（１１１）Ａ面のｎ型ＧａＡｓ基板
を示しており、このｎ型ＧａＡｓ基板１上にはＳｎが添
加されたｎ型ＧａＡｓ層２が分子千エピタキシーＭＢＥ
法により形成されている。
de）構造、結晶面が（１１１）Ａ面のｎ型ＧａＡｓ基板
を示しており、このｎ型ＧａＡｓ基板１上にはＳｎが添
加されたｎ型ＧａＡｓ層２が分子千エピタキシーＭＢＥ
法により形成されている。
【００１８】このｎ型ＧａＡｓ層２上にはＣｌが添加さ
れた高濃度のｎ型ＺｎＳｅ層３が形成されており、この
ｎ型ＺｎＳｅ層３上には結晶構造がウルツ鉱構造、結晶
面が（０００１）面のＣｌが添加されたｎ型ＣｄＺｎＳ
層４が形成されている。
れた高濃度のｎ型ＺｎＳｅ層３が形成されており、この
ｎ型ＺｎＳｅ層３上には結晶構造がウルツ鉱構造、結晶
面が（０００１）面のＣｌが添加されたｎ型ＣｄＺｎＳ
層４が形成されている。
【００１９】このｎ型ＣｄＺｎＳ層４上には結晶構造が
閃亜鉛鉱構造、結晶面が（１１１）面のＣｌが添加され
たｎ型ＺｎＳＳｅ層５を介してＣｌが添加されたｎ型Ｚ
ｎＭｇＳＳｅクラッド層６が形成されている。このｎ型
ＺｎＭｇＳＳｅクラッド層６上にはｎ型ＺｎＳＳｅ光ガ
イド層７が形成されている。
閃亜鉛鉱構造、結晶面が（１１１）面のＣｌが添加され
たｎ型ＺｎＳＳｅ層５を介してＣｌが添加されたｎ型Ｚ
ｎＭｇＳＳｅクラッド層６が形成されている。このｎ型
ＺｎＭｇＳＳｅクラッド層６上にはｎ型ＺｎＳＳｅ光ガ
イド層７が形成されている。
【００２０】このｎ型ＺｎＳＳｅ光ガイド層７上には３
周期のＺｎＳＳｅ／ＣｄＺｎＳｅからなる多重量子井戸
構造の活性層８が形成され、この活性層８上にはＮが添
加されたｐ型ＺｎＳＳｅ光ガイド層９、Ｎが添加された
ｐ型ＺｎＭｇＳＳｅクラッド層１０が形成されている。
周期のＺｎＳＳｅ／ＣｄＺｎＳｅからなる多重量子井戸
構造の活性層８が形成され、この活性層８上にはＮが添
加されたｐ型ＺｎＳＳｅ光ガイド層９、Ｎが添加された
ｐ型ＺｎＭｇＳＳｅクラッド層１０が形成されている。
【００２１】このｐ型ＺｎＭｇＳＳｅクラッド層１０上
には、Ｎが添加されたｐ型ＺｎＳｅ層１１、Ｎが添加さ
れたｐ型ＺｎＳｅ／ＺｎＴｅ超格子層１２、Ｎが添加さ
れたｐ型ＺｎＴｅ層１３が順次形成されている。これら
１１〜１３はコンタクト層を形成している。この積層構
造のコンタクト層およびｐ型ＺｎＭｇＳＳｅクラッド層
１０はストライプ状に形成されており、その側部は絶縁
膜１４により覆われている。
には、Ｎが添加されたｐ型ＺｎＳｅ層１１、Ｎが添加さ
れたｐ型ＺｎＳｅ／ＺｎＴｅ超格子層１２、Ｎが添加さ
れたｐ型ＺｎＴｅ層１３が順次形成されている。これら
１１〜１３はコンタクト層を形成している。この積層構
造のコンタクト層およびｐ型ＺｎＭｇＳＳｅクラッド層
１０はストライプ状に形成されており、その側部は絶縁
膜１４により覆われている。
【００２２】ｐ型ＺｎＴｅ層１３にはＡｕ／Ｐｔ／Ｐｄ
積層膜からなるｐ側電極１５が設けられ、一方、ｎ型Ｇ
ａＡｓ基板１にはｎ側電極１６が設けられている。本実
施例では、ウルツ鉱構造のｎ型ＣｄＺｎＳ層４を介して
ｎ型ＺｎＳＳｅ層５を形成している。ｎ型ＧａＡｓ層２
とｎ型ＺｎＳｅ層３との界面など発生した欠陥は、ｎ型
ＣｄＺｎＳ層４では界面に平行に進行するために、ｎ型
ＺｎＳＳｅ層５内部のまでは侵入しない。さらに、ｎ型
ＺｎＳＳｅ層５とｎ型ＣｄＺｎＳ層４との格子定数はほ
ぼ等しいので、格子不整合等によりｎ型ＺｎＳＳｅ層５
内に発生する転位は十分に少なくなる。したがって、ｎ
型ＺｎＳＳｅ層５上には欠陥や転位がない良好な層が成
長され、信頼性の高いレーザが得られる。
積層膜からなるｐ側電極１５が設けられ、一方、ｎ型Ｇ
ａＡｓ基板１にはｎ側電極１６が設けられている。本実
施例では、ウルツ鉱構造のｎ型ＣｄＺｎＳ層４を介して
ｎ型ＺｎＳＳｅ層５を形成している。ｎ型ＧａＡｓ層２
とｎ型ＺｎＳｅ層３との界面など発生した欠陥は、ｎ型
ＣｄＺｎＳ層４では界面に平行に進行するために、ｎ型
ＺｎＳＳｅ層５内部のまでは侵入しない。さらに、ｎ型
ＺｎＳＳｅ層５とｎ型ＣｄＺｎＳ層４との格子定数はほ
ぼ等しいので、格子不整合等によりｎ型ＺｎＳＳｅ層５
内に発生する転位は十分に少なくなる。したがって、ｎ
型ＺｎＳＳｅ層５上には欠陥や転位がない良好な層が成
長され、信頼性の高いレーザが得られる。
【００２３】以下、本実施例の半導体レーザについてよ
り詳細に説明する。ウルツ鉱構造の安定性を調べるため
に、（１１１）Ａ面のＧａＡｓまたはＩｎＰ基板のどち
らかに格子整合するＺｎＭｇＣｄＳＳｅ系について種々
の混晶組成について一連の実験を行なった。
り詳細に説明する。ウルツ鉱構造の安定性を調べるため
に、（１１１）Ａ面のＧａＡｓまたはＩｎＰ基板のどち
らかに格子整合するＺｎＭｇＣｄＳＳｅ系について種々
の混晶組成について一連の実験を行なった。
【００２４】非格子整合系成長は、ミスフィット転位の
存在により、実質的に混晶層の相安定性が悪くなること
が分かったので、ここでは論じない。ＧａＡｓおよびＩ
ｎＰについて最も適切なウルツ鉱型合金は、それぞれ、
ＺｎＣｄＳおよびＣｄＳＳｅである。よって、これらを
欠陥低減層として用いられる。
存在により、実質的に混晶層の相安定性が悪くなること
が分かったので、ここでは論じない。ＧａＡｓおよびＩ
ｎＰについて最も適切なウルツ鉱型合金は、それぞれ、
ＺｎＣｄＳおよびＣｄＳＳｅである。よって、これらを
欠陥低減層として用いられる。
【００２５】これら材料は、（００１）面の基板上にＭ
ＢＥ法で成長した場合、結晶構造は閃亜鉛鉱構造にな
る。しかし、（１１１）面の基板上に形成した場合に
は、ＺｎＣｄＳ、ＣｄＳＳｅなどの材料は、ウルツ鉱構
造となり、欠陥低減層として用いることができる。
ＢＥ法で成長した場合、結晶構造は閃亜鉛鉱構造にな
る。しかし、（１１１）面の基板上に形成した場合に
は、ＺｎＣｄＳ、ＣｄＳＳｅなどの材料は、ウルツ鉱構
造となり、欠陥低減層として用いることができる。
【００２６】これらウルツ鉱構造の層がＧａＡｓまたは
ＩｎＰ基板にほぼ格子整合しているときは結晶は高品質
であり、Ｘエックス回折や電子回折により調べたとこ
ろ、立方晶の相は混在しておらず、完全なウルツ鉱構造
となっていることが分かった。
ＩｎＰ基板にほぼ格子整合しているときは結晶は高品質
であり、Ｘエックス回折や電子回折により調べたとこ
ろ、立方晶の相は混在しておらず、完全なウルツ鉱構造
となっていることが分かった。
【００２７】このときの欠陥密度は、極めて低く、どち
らの基板を用いてもウルツ鉱構造の層では１×１０4 ｃ
ｍ-2未満である。これは主として積層欠陥が低減された
からであり、積層欠陥の形成に適した面がウルツ鉱構造
の層で欠如していることによる。
らの基板を用いてもウルツ鉱構造の層では１×１０4 ｃ
ｍ-2未満である。これは主として積層欠陥が低減された
からであり、積層欠陥の形成に適した面がウルツ鉱構造
の層で欠如していることによる。
【００２８】ウルツ鉱構造の欠陥低減層上に成長する層
において、ウルツ鉱構造と立方晶構造のどちらかが安定
であるかという相対的な関係は（１１１）Ａ面のＧａＡ
ｓ上に直接形成した場合とは変化するがあまり大きな変
化はしない。
において、ウルツ鉱構造と立方晶構造のどちらかが安定
であるかという相対的な関係は（１１１）Ａ面のＧａＡ
ｓ上に直接形成した場合とは変化するがあまり大きな変
化はしない。
【００２９】ウルツ鉱構造の欠陥低減層上に成長した閃
亜鉛鉱構造またはウルツ鉱構造の層のどちらの場合にお
いても、これら層における欠陥密度はウルツ鉱構造の欠
陥低減層と同等あった。例えば、ウルツ鉱構造のＺｎＣ
ｄＳ欠陥低減層上にＧａＡｓに対して格子整合するＺｎ
ＳＳｅ層を成長させた場合には、ＺｎＳＳｅは閃亜鉛鉱
構造に戻るにもかかわらず、欠陥密度は１×１０4 ｃｍ
−２未満となることが分かった。
亜鉛鉱構造またはウルツ鉱構造の層のどちらの場合にお
いても、これら層における欠陥密度はウルツ鉱構造の欠
陥低減層と同等あった。例えば、ウルツ鉱構造のＺｎＣ
ｄＳ欠陥低減層上にＧａＡｓに対して格子整合するＺｎ
ＳＳｅ層を成長させた場合には、ＺｎＳＳｅは閃亜鉛鉱
構造に戻るにもかかわらず、欠陥密度は１×１０4 ｃｍ
−２未満となることが分かった。
【００３０】半導体レーザの寿命に対する欠陥低減層の
効果を調べるために、図１に示す構造を成長させた。こ
の構造は（１１１）Ａ面のｎ型ＧａＡｓ基板上に成長さ
せた。その上にｎ型ＧａＡｓ：Ｓｎ層２のＭＢＥ成長し
た。このｎ型ＧａＡｓ：Ｓｎ層２はベース欠陥密度の減
少と、 III-V族化合物半導体層と II-VI族化合物半導体
層との界面における電気的接触の改善に役立つ。
効果を調べるために、図１に示す構造を成長させた。こ
の構造は（１１１）Ａ面のｎ型ＧａＡｓ基板上に成長さ
せた。その上にｎ型ＧａＡｓ：Ｓｎ層２のＭＢＥ成長し
た。このｎ型ＧａＡｓ：Ｓｎ層２はベース欠陥密度の減
少と、 III-V族化合物半導体層と II-VI族化合物半導体
層との界面における電気的接触の改善に役立つ。
【００３１】このｎ型ＧａＡｓ：Ｓｎ層２上に２００ｎ
ｍの高濃度のｎ型ＺｎＳｅ：Ｃｌ層３が成長される。こ
の層はＳが直接ＧａＡｓ基板に付着し、欠陥を発生させ
るのを防ぐために設ける。この上にはＧａＡｓに格子整
合する厚さ２μｍのｎ型ＣｄＺｎＳ：Ｃｌ層４がある。
このｎ型ＣｄＺｎＳ：Ｃｌ層４はウルツ構造であり、Ｘ
線回折の半分幅は２０秒以下、欠陥密度は１×１０4 ｃ
ｍ-2未満であることが分かった。
ｍの高濃度のｎ型ＺｎＳｅ：Ｃｌ層３が成長される。こ
の層はＳが直接ＧａＡｓ基板に付着し、欠陥を発生させ
るのを防ぐために設ける。この上にはＧａＡｓに格子整
合する厚さ２μｍのｎ型ＣｄＺｎＳ：Ｃｌ層４がある。
このｎ型ＣｄＺｎＳ：Ｃｌ層４はウルツ構造であり、Ｘ
線回折の半分幅は２０秒以下、欠陥密度は１×１０4 ｃ
ｍ-2未満であることが分かった。
【００３２】次に格子整合するｎ型ＺｎＳＳｅ：Ｃｌ層
５を成長し、その上にはｎ型ＺｎＭｇＳＳｅ：Ｃｌ層６
を形成した、これらはともには閃亜鉛鉱構造であった。
ウルツ鉱構造の欠陥低減層から閃亜鉛鉱構造への相（結
晶構造）の変化にもかかわらず、欠陥密度は１×１０4
ｃｍ-2未満に保たれていることが明らかになった。この
後、ｎ型ＺｎＳＳｅ光ガイド層７、３周期のＺｎＳＳｅ
／ＣｄＺｎＳｅからなる量子井戸構造を有する活性層８
が順次形成される。
５を成長し、その上にはｎ型ＺｎＭｇＳＳｅ：Ｃｌ層６
を形成した、これらはともには閃亜鉛鉱構造であった。
ウルツ鉱構造の欠陥低減層から閃亜鉛鉱構造への相（結
晶構造）の変化にもかかわらず、欠陥密度は１×１０4
ｃｍ-2未満に保たれていることが明らかになった。この
後、ｎ型ＺｎＳＳｅ光ガイド層７、３周期のＺｎＳＳｅ
／ＣｄＺｎＳｅからなる量子井戸構造を有する活性層８
が順次形成される。
【００３３】ｐ型ＺｎＳＳｅ：Ｎ層９およびｐ型ＭｇＺ
ｎＳＳｅ：Ｎ層１０は、それぞれ、上部の光ガイド層お
よびクラッド層である。さらに、ｐ型ＺｎＳｅ：Ｎ層１
１、ｐ型ＺｎＳｅ：Ｎ／ｐ型ＺｎＴｅ：Ｎ超格子層１
２、ｐ型ＺｎＴｅ：Ｎ層１３からなるｐ型コンタクト層
構造を成長した。
ｎＳＳｅ：Ｎ層１０は、それぞれ、上部の光ガイド層お
よびクラッド層である。さらに、ｐ型ＺｎＳｅ：Ｎ層１
１、ｐ型ＺｎＳｅ：Ｎ／ｐ型ＺｎＴｅ：Ｎ超格子層１
２、ｐ型ＺｎＴｅ：Ｎ層１３からなるｐ型コンタクト層
構造を成長した。
【００３４】反応室から取り出し後、ＺｎＭｇＳＳｅ：
Ｎ層１０の途中まで層１３，１２，１１，１０を順次エ
ッチングしてこれらをストライプ状に加工することによ
り、ストライプコンタクトを形成した。このストライプ
幅は典型的には２０μｍである。劈開により５００μｍ
の共振器を形成した。
Ｎ層１０の途中まで層１３，１２，１１，１０を順次エ
ッチングしてこれらをストライプ状に加工することによ
り、ストライプコンタクトを形成した。このストライプ
幅は典型的には２０μｍである。劈開により５００μｍ
の共振器を形成した。
【００３５】このような半導体レーザでは、室温でＣＷ
発振が観察され、また、活性層に欠陥がほとんど存在し
ないので、１０００時間を越える連続動作が達成され
た。さらに、ストライプ幅を５μｍとすることにより、
キャリアの閉じ込めが改善されて、１００００時間を越
える連続動作を達成することができた。 （第２の実施例）図２は、本発明の第２の実施例に係る
半導体レーザの素子構造を示す断面図である。
発振が観察され、また、活性層に欠陥がほとんど存在し
ないので、１０００時間を越える連続動作が達成され
た。さらに、ストライプ幅を５μｍとすることにより、
キャリアの閉じ込めが改善されて、１００００時間を越
える連続動作を達成することができた。 （第２の実施例）図２は、本発明の第２の実施例に係る
半導体レーザの素子構造を示す断面図である。
【００３６】図中、１７は閃亜鉛鉱構造の（１１１）Ａ
面のｐ型ＩｎＰ基板を示しており、このｐ型ＩｎＰ基板
１７上にはＺｎが添加されたｐ型ＩｎＰバッファ層１８
が形成されている。
面のｐ型ＩｎＰ基板を示しており、このｐ型ＩｎＰ基板
１７上にはＺｎが添加されたｐ型ＩｎＰバッファ層１８
が形成されている。
【００３７】このｐ型ＩｎＰバッファ層１８上にはＮが
添加されたｐ型ＺｎＣｄＳｅ層１９が形成され、このｐ
型ＺｎＣｄＳｅ層１９上には結晶構造がウルツ鉱構造、
結晶面が（０００１）面のＮが添加されたｐ型ＣｄＳＳ
ｅ層２０が形成されている。
添加されたｐ型ＺｎＣｄＳｅ層１９が形成され、このｐ
型ＺｎＣｄＳｅ層１９上には結晶構造がウルツ鉱構造、
結晶面が（０００１）面のＮが添加されたｐ型ＣｄＳＳ
ｅ層２０が形成されている。
【００３８】このｐ型ＣｄＳＳｅ層２０上には閃亜鉛鉱
構造、（１１１）面のＮが添加されたｐ型ＺｎＣｄＳＳ
ｅ層２１を介してＮが添加されたｐ型ＺｎＭｇＣｄＳｅ
クラッド層２２、Ｎが添加されたｐ型ＺｎＭｇＣｄＳｅ
光ガイド層２３が順次形成されている。
構造、（１１１）面のＮが添加されたｐ型ＺｎＣｄＳＳ
ｅ層２１を介してＮが添加されたｐ型ＺｎＭｇＣｄＳｅ
クラッド層２２、Ｎが添加されたｐ型ＺｎＭｇＣｄＳｅ
光ガイド層２３が順次形成されている。
【００３９】このｐ型ＺｎＭｇＣｄＳｅ光ガイド層２３
上には３周期のＺｎＭｇＣｄＳｅ／ＺｎＣｄＳｅからな
る多重量子井戸構造の活性層２４が形成されている。こ
の活性層２４上にはＣｌが添加されたｐ型ＺｎＭｇＣｄ
Ｓｅ光ガイド層２５が形成され、このｎ型ＺｎＭｇＣｄ
Ｓｅ光ガイド層２５上にはＣｌが添加されたｎ型ＺｎＣ
ｄＳエッチングストップ層２６が設けられている。
上には３周期のＺｎＭｇＣｄＳｅ／ＺｎＣｄＳｅからな
る多重量子井戸構造の活性層２４が形成されている。こ
の活性層２４上にはＣｌが添加されたｐ型ＺｎＭｇＣｄ
Ｓｅ光ガイド層２５が形成され、このｎ型ＺｎＭｇＣｄ
Ｓｅ光ガイド層２５上にはＣｌが添加されたｎ型ＺｎＣ
ｄＳエッチングストップ層２６が設けられている。
【００４０】このｐ型ＺｎＣｄＳエッチングストップ層
２６上にはＮが添加されたｐ型ＺｎＭｇＣｄＳｅ電流狭
窄層２７を介してＣｌが添加されたｎ型ＺｎＭｇＣｄＳ
ｅ光ガイド層層２８、Ｃｌが添加されたｎ型ＺｎＭｇＣ
ｄＳｅクラッド層２９が順次形成されている。
２６上にはＮが添加されたｐ型ＺｎＭｇＣｄＳｅ電流狭
窄層２７を介してＣｌが添加されたｎ型ＺｎＭｇＣｄＳ
ｅ光ガイド層層２８、Ｃｌが添加されたｎ型ＺｎＭｇＣ
ｄＳｅクラッド層２９が順次形成されている。
【００４１】このｎ型ＺｎＭｇＣｄＳｅクラッド層２９
上には高濃度のｎ型ＺｎＣｄＳｅコンタクト層３０が形
成されており、このｎ型ＺｎＣｄＳｅコンタクト層３０
にはＩｎからなるｎ側電極３２が設けられている。一
方、ｐ型ＩｎＰ基板１７にはＡｕ／Ｚｎからなるｐ側電
極３１が設けられている。
上には高濃度のｎ型ＺｎＣｄＳｅコンタクト層３０が形
成されており、このｎ型ＺｎＣｄＳｅコンタクト層３０
にはＩｎからなるｎ側電極３２が設けられている。一
方、ｐ型ＩｎＰ基板１７にはＡｕ／Ｚｎからなるｐ側電
極３１が設けられている。
【００４２】本実施例では、先の実施例と同様にウルツ
鉱構造のｐ型ＣｄＳＳｅ層２０等により欠陥がそれより
上に進まないので、欠陥密度の低減が可能となり、信頼
性の高いレーザが得られる。
鉱構造のｐ型ＣｄＳＳｅ層２０等により欠陥がそれより
上に進まないので、欠陥密度の低減が可能となり、信頼
性の高いレーザが得られる。
【００４３】以下、本実施例の半導体レーザについてよ
り詳細に説明する。この半導体レーザは、図２に示すよ
うに、（１１１）Ａ面のｐ型ＩｎＰ基板１７上に作成さ
れた。本実施例では、ｐ型ＩｎＰ：Ｚｎバッファ層１８
の後に厚さ１００ｎｍの薄い格子整合したｐ型ＺｎＣｄ
Ｓｅ：Ｎ層１９を成長した。これは基板表面がＳ雰囲気
により劣化するのを防ぐためである。このｐ型ＺｎＣｄ
Ｓｅ：Ｎ層１９は、バンドギャップが小さく高いｐ不純
物濃度を有し、そして、閃亜鉛鉱構造を有する。このｐ
型ＺｎＣｄＳｅ：Ｎ層１９上には厚さ２μｍの基板に格
子整合したｐ型ＣｄＳＳｅ：Ｎ層２０が形成された。こ
のｐ型ＣｄＳＳｅ：Ｎ層２０はＳの濃度がより高いにも
かかわらず、ＺｎＳｅと同程度のｐ不純物濃度を有して
いる。ｐ型ＣｄＳＳｅ：Ｎ層２０の結晶性は良好で、Ｘ
線回折の半分幅が２０秒以下で、１×１０4 ｃｍ-2未満
の欠陥密度を有することが分かった。
り詳細に説明する。この半導体レーザは、図２に示すよ
うに、（１１１）Ａ面のｐ型ＩｎＰ基板１７上に作成さ
れた。本実施例では、ｐ型ＩｎＰ：Ｚｎバッファ層１８
の後に厚さ１００ｎｍの薄い格子整合したｐ型ＺｎＣｄ
Ｓｅ：Ｎ層１９を成長した。これは基板表面がＳ雰囲気
により劣化するのを防ぐためである。このｐ型ＺｎＣｄ
Ｓｅ：Ｎ層１９は、バンドギャップが小さく高いｐ不純
物濃度を有し、そして、閃亜鉛鉱構造を有する。このｐ
型ＺｎＣｄＳｅ：Ｎ層１９上には厚さ２μｍの基板に格
子整合したｐ型ＣｄＳＳｅ：Ｎ層２０が形成された。こ
のｐ型ＣｄＳＳｅ：Ｎ層２０はＳの濃度がより高いにも
かかわらず、ＺｎＳｅと同程度のｐ不純物濃度を有して
いる。ｐ型ＣｄＳＳｅ：Ｎ層２０の結晶性は良好で、Ｘ
線回折の半分幅が２０秒以下で、１×１０4 ｃｍ-2未満
の欠陥密度を有することが分かった。
【００４４】このｐ型ＣｄＳＳｅ：Ｎ層２０上には、Ｓ
の組成比が０．４で厚さが２００ｎｍのｐ型ＺｎＣｄＳ
Ｓｅ：Ｎ層２１がある。このｐ型ＺｎＣｄＳＳｅ：Ｎ層
２１はウルツ鉱構造であり、ｐ型ＣｄＳＳｅ：Ｎバッフ
ァ層２０と厚さ１．５μｍのｐ型ＺｎＭｇＣｄＳｅ：Ｎ
クラッド層２２との間のバンド・オフセット低減層とし
て機能する。このｐ型ＺｎＭｇＣｄＳｅ：Ｎクラッド層
２２は、そのＭｇの組成比が０．２であり、そして、閃
亜鉛鉱構造である。
の組成比が０．４で厚さが２００ｎｍのｐ型ＺｎＣｄＳ
Ｓｅ：Ｎ層２１がある。このｐ型ＺｎＣｄＳＳｅ：Ｎ層
２１はウルツ鉱構造であり、ｐ型ＣｄＳＳｅ：Ｎバッフ
ァ層２０と厚さ１．５μｍのｐ型ＺｎＭｇＣｄＳｅ：Ｎ
クラッド層２２との間のバンド・オフセット低減層とし
て機能する。このｐ型ＺｎＭｇＣｄＳｅ：Ｎクラッド層
２２は、そのＭｇの組成比が０．２であり、そして、閃
亜鉛鉱構造である。
【００４５】このｐ型ＺｎＭｇＣｄＳｅ：Ｎクラッド層
２２上には、Ｍｇの組成比が０．１の厚さ０．５μｍの
ｐ型ＺｎＭｇＣｄＳｅ：Ｎガイド層２３、３周期のＺｎ
ＭｇＣｄＳｅ／ＺｎＣｄＳｅからなる多重量子井戸構造
の活性層２４を順次形成した。井戸層のＣｄ組成は約６
０％で、発光波長は５９５ｎｍとなる。
２２上には、Ｍｇの組成比が０．１の厚さ０．５μｍの
ｐ型ＺｎＭｇＣｄＳｅ：Ｎガイド層２３、３周期のＺｎ
ＭｇＣｄＳｅ／ＺｎＣｄＳｅからなる多重量子井戸構造
の活性層２４を順次形成した。井戸層のＣｄ組成は約６
０％で、発光波長は５９５ｎｍとなる。
【００４６】活性層２４上には、厚さ２００ｎｍのｐ型
ＺｎＭｇＣｄＳｅ：Ｃｌ光ガイド層２５、厚さ１０ｎｍ
のウルツ鉱構造のＺｎＣｄＳ：Ｃｌエッチングストップ
層２６が順次形成した。そして、電流狭窄層となるＭｇ
組成比が０．２５のｐ型ＺｎＭｇＣｄＳｅ：Ｎ層２７を
成長させた。
ＺｎＭｇＣｄＳｅ：Ｃｌ光ガイド層２５、厚さ１０ｎｍ
のウルツ鉱構造のＺｎＣｄＳ：Ｃｌエッチングストップ
層２６が順次形成した。そして、電流狭窄層となるＭｇ
組成比が０．２５のｐ型ＺｎＭｇＣｄＳｅ：Ｎ層２７を
成長させた。
【００４７】次にｐ型ＺｎＭｇＣｄＳｅ：Ｎ層２７をエ
ッチングストップ層２６５までエッチングして、幅５μ
ｍのストライプ状の溝を形成した後、再度ＭＢＥ反応室
に導入し、厚さ３００ｎｍのｎ型ＺｎＭｇＣｄＳｅ：Ｃ
ｌ光ガイド層２８、厚さ２μｍのｎ型ＺｎＭｇＣｄＳ
ｅ：Ｃｌクラッド層２９を順次成長させた。
ッチングストップ層２６５までエッチングして、幅５μ
ｍのストライプ状の溝を形成した後、再度ＭＢＥ反応室
に導入し、厚さ３００ｎｍのｎ型ＺｎＭｇＣｄＳｅ：Ｃ
ｌ光ガイド層２８、厚さ２μｍのｎ型ＺｎＭｇＣｄＳ
ｅ：Ｃｌクラッド層２９を順次成長させた。
【００４８】最後に、コンタクト抵抗を低くするために
ｎ型ＺｎＭｇＣｄＳｅ：Ｃｌクラッド層２９上に厚さ３
００ｎｍの高濃度のｎ型ＺｎＣｄＳｅコンタク層３０を
成長させた。このデバイスの電極としては、ｐ型ＩｎＰ
基板にはＡｕ／Ｚｎからなるｐ側電極３１、ｎ型ＺｎＣ
ｄＳｅコンタク層３０にはＩｎからなるｎ側電極３２を
形成した。
ｎ型ＺｎＭｇＣｄＳｅ：Ｃｌクラッド層２９上に厚さ３
００ｎｍの高濃度のｎ型ＺｎＣｄＳｅコンタク層３０を
成長させた。このデバイスの電極としては、ｐ型ＩｎＰ
基板にはＡｕ／Ｚｎからなるｐ側電極３１、ｎ型ＺｎＣ
ｄＳｅコンタク層３０にはＩｎからなるｎ側電極３２を
形成した。
【００４９】このような半導体レーザは、欠陥密度が非
常に低く、さらに劈開面をコーティングすることにより
５００μｍの共振器により、室温で１０，０００時間を
越えて連続動作することが分かった。 （第３の実施例）図３は、本発明の第３の実施例に係る
ＳＯＩ基板の構造を示す断面図である。
常に低く、さらに劈開面をコーティングすることにより
５００μｍの共振器により、室温で１０，０００時間を
越えて連続動作することが分かった。 （第３の実施例）図３は、本発明の第３の実施例に係る
ＳＯＩ基板の構造を示す断面図である。
【００５０】図中、３３はサファイア基板を示してお
り、このサファイア基板３３上にはウルツ鉱構造の（０
００１）面のＩｎＮ層３４が形成されている。このＩｎ
Ｎ層３４上にはウルツ鉱構造のＩｎＮＡｓ層３５が形成
されており、このＩｎＮＡｓ層３５上には閃亜鉛鉱構造
の（１１１）面のＧａＰ層とウルツ鉱構造の（０００
１）面のＩｎＮＡｓ層からなるＧａＰ／ＩｎＮＡｓ超格
子積層膜３６が設けられている。
り、このサファイア基板３３上にはウルツ鉱構造の（０
００１）面のＩｎＮ層３４が形成されている。このＩｎ
Ｎ層３４上にはウルツ鉱構造のＩｎＮＡｓ層３５が形成
されており、このＩｎＮＡｓ層３５上には閃亜鉛鉱構造
の（１１１）面のＧａＰ層とウルツ鉱構造の（０００
１）面のＩｎＮＡｓ層からなるＧａＰ／ＩｎＮＡｓ超格
子積層膜３６が設けられている。
【００５１】このＧａＰ／ＩｎＮＡｓ超格子層３６上に
は、Ｓｉ層とＩｎＮ層とからなるＳｉ／ＩｎＮ超格子層
３７を介して単結晶のＳｉ層３８が形成されている。本
実施例でも、先の実施例と同様にサファイア基板３３か
ら発生する欠陥はウルツ構造のＩｎＮ層３４のところで
ストップするので、Ｓｉ層３８には欠陥は伝搬しない。
したがって、大面積のサファイア基板３３上に大面積の
Ｓｉ層３８を形成することが可能となる。
は、Ｓｉ層とＩｎＮ層とからなるＳｉ／ＩｎＮ超格子層
３７を介して単結晶のＳｉ層３８が形成されている。本
実施例でも、先の実施例と同様にサファイア基板３３か
ら発生する欠陥はウルツ構造のＩｎＮ層３４のところで
ストップするので、Ｓｉ層３８には欠陥は伝搬しない。
したがって、大面積のサファイア基板３３上に大面積の
Ｓｉ層３８を形成することが可能となる。
【００５２】以下、本実施例のＳＯＩ基板についてより
詳細に説明する。本実施例では、（０００１）面のサフ
ァイア基板３３が使用する。まず、サファイア基板３３
を洗浄し、Ｈ2 ＳＯ4 ：Ｈ3 ＰＯ4 でエッチングした
後、サファイア基板３３は、特に設計された２チャンバ
反応炉に導入した。ここで、サファイア基板３３は、空
気に晒されることなく、ＩｎＮＡｓ成長のための有機金
属気相成長（ＭＯＶＰＥ）反応室とＳｉ成長のための気
相反応ＣＶＤ反応室との間を搬送する。
詳細に説明する。本実施例では、（０００１）面のサフ
ァイア基板３３が使用する。まず、サファイア基板３３
を洗浄し、Ｈ2 ＳＯ4 ：Ｈ3 ＰＯ4 でエッチングした
後、サファイア基板３３は、特に設計された２チャンバ
反応炉に導入した。ここで、サファイア基板３３は、空
気に晒されることなく、ＩｎＮＡｓ成長のための有機金
属気相成長（ＭＯＶＰＥ）反応室とＳｉ成長のための気
相反応ＣＶＤ反応室との間を搬送する。
【００５３】サファイア基板３３は、先ずＭＯＶＰＥ反
応室内に置かれ、次いで残留汚染物を除去するために高
温で加熱される。ＭＯＶＰＥ反応室内において使用され
たソースは、Ｎについてはアンモニア、ＡｓおよびＰに
ついてはアルシンおよびホスフィン、III 族の元素につ
いてはトリメチルアルキル系化合物であった。
応室内に置かれ、次いで残留汚染物を除去するために高
温で加熱される。ＭＯＶＰＥ反応室内において使用され
たソースは、Ｎについてはアンモニア、ＡｓおよびＰに
ついてはアルシンおよびホスフィン、III 族の元素につ
いてはトリメチルアルキル系化合物であった。
【００５４】ＩｎＮ３４層は（０００１）面を有してい
るが、比較的高い欠陥密度を有していた。次の厚いウル
ツ鉱構造のＩｎＮＡｓ層３５においては欠陥密度は次第
に減少したが、依然として１０6 ｃｍ-2のオーダの欠陥
があった。このＩｎＮＡｓ層３５の混晶組成は（１１
１）面のＳｉの表面に正確に格子整合するものとした。
るが、比較的高い欠陥密度を有していた。次の厚いウル
ツ鉱構造のＩｎＮＡｓ層３５においては欠陥密度は次第
に減少したが、依然として１０6 ｃｍ-2のオーダの欠陥
があった。このＩｎＮＡｓ層３５の混晶組成は（１１
１）面のＳｉの表面に正確に格子整合するものとした。
【００５５】欠陥密度をさらに低減するために、閃亜鉛
鉱構造のＧａＰ層とウルツ鉱構造のＩｎＮＡｓ層とから
なるＧａＰ／ＩｎＮＡｓ積層膜３６を成長させた。この
２つの材料では転位欠陥が伝搬する面方位が異なるた
め、（０００１）面のＩｎＮＡｓ層と（１１１）面のＧ
ａＰ層との界面において貫通転位が抑制され、欠陥密度
が大幅に低減される。
鉱構造のＧａＰ層とウルツ鉱構造のＩｎＮＡｓ層とから
なるＧａＰ／ＩｎＮＡｓ積層膜３６を成長させた。この
２つの材料では転位欠陥が伝搬する面方位が異なるた
め、（０００１）面のＩｎＮＡｓ層と（１１１）面のＧ
ａＰ層との界面において貫通転位が抑制され、欠陥密度
が大幅に低減される。
【００５６】次にＳｉ層とＩｎＮ層との積層膜からなる
Ｓｉ／ＩｎＮ積層膜３７を成長させた。Ｓｉ層はＳｉＨ
4 を用いて成長させた。また、ＩｎＮ積層膜はＳｉ層３
７内に一定の間隔で成長させた。
Ｓｉ／ＩｎＮ積層膜３７を成長させた。Ｓｉ層はＳｉＨ
4 を用いて成長させた。また、ＩｎＮ積層膜はＳｉ層３
７内に一定の間隔で成長させた。
【００５７】ＳｉＮ層を厚く形成せず、アンチフェース
・バンダリー(antiphase boundaries)の発生を抑制する
ために、窒素を用いたＡＬＥにより十分に低い温度でＩ
ｎＮ層を成長させた。
・バンダリー(antiphase boundaries)の発生を抑制する
ために、窒素を用いたＡＬＥにより十分に低い温度でＩ
ｎＮ層を成長させた。
【００５８】ウルツ鉱構造のＩｎＮ層はスードモリフッ
クに成長している。Ｓｉの（１１１）面を伝搬する転位
は、ウルツ鉱構造のＩｎＮ層との界面を貫通することが
できず、ＳｉとＩｎＮの界面において干渉したり、再結
合したり、すべりを生じたりして、上部層には延びてい
かない。この構造が成長された後では、極めて低い表面
欠陥密度を達成することができた。
クに成長している。Ｓｉの（１１１）面を伝搬する転位
は、ウルツ鉱構造のＩｎＮ層との界面を貫通することが
できず、ＳｉとＩｎＮの界面において干渉したり、再結
合したり、すべりを生じたりして、上部層には延びてい
かない。この構造が成長された後では、極めて低い表面
欠陥密度を達成することができた。
【００５９】相互汚染物質を防ぐために、ロードロック
を介して高真空システムにより二つの反応室の間を移動
させて、ＣＶＤ反応室内で主たるＳｉ層３８を成長させ
た。この主たるＳｉ層３８は、欠陥低減層構造の最上層
における欠陥密度に近い値を有することが分かった。
を介して高真空システムにより二つの反応室の間を移動
させて、ＣＶＤ反応室内で主たるＳｉ層３８を成長させ
た。この主たるＳｉ層３８は、欠陥低減層構造の最上層
における欠陥密度に近い値を有することが分かった。
【００６０】多用なデバイスをＳｉエピ層（Ｓｉ層３
８）を用いて作成することができる。例えば、Ｓｉエピ
層をサファイヤ基板までエッチングすることにより、容
易に電気的に相互に分離することができるからである。
ＩｎＮＡｓ層はセミメタルであり、電極が接触しないよ
うに絶縁に注意する必要がある。 （第４の実施例）図４は、本発明の第４の実施例に係る
半導体レーザの素子構造を示す断面図である。
８）を用いて作成することができる。例えば、Ｓｉエピ
層をサファイヤ基板までエッチングすることにより、容
易に電気的に相互に分離することができるからである。
ＩｎＮＡｓ層はセミメタルであり、電極が接触しないよ
うに絶縁に注意する必要がある。 （第４の実施例）図４は、本発明の第４の実施例に係る
半導体レーザの素子構造を示す断面図である。
【００６１】図中、３９は立方晶構造の（１１１）面の
Ｓｉ基板を示しており、このＳｉ基板３９上にはＧａＰ
薄膜層４０が設けられている。このＧａＰ薄膜層４０上
には（０００１）面のウルツ鉱構造のＩｎＮＡｓ層４１
が形成されている。
Ｓｉ基板を示しており、このＳｉ基板３９上にはＧａＰ
薄膜層４０が設けられている。このＧａＰ薄膜層４０上
には（０００１）面のウルツ鉱構造のＩｎＮＡｓ層４１
が形成されている。
【００６２】このＩｎＮＡｓ層４１上にはＩｎＮＡｓ／
ＧａＡｓ多層膜４２が設けられ、このＩｎＮＡｓ／Ｇａ
Ａｓ多層膜４２上には高濃度のｎ型ＧａＡｓコンタクト
層４３が設けられている。
ＧａＡｓ多層膜４２が設けられ、このＩｎＮＡｓ／Ｇａ
Ａｓ多層膜４２上には高濃度のｎ型ＧａＡｓコンタクト
層４３が設けられている。
【００６３】ｎ型ＧａＡｓコンタクト層４３上にはｎ型
ＡｌＧａＡｓクラッド層４４、ｎ型ＧａＡｓ光ガイド層
４５が順次形成されている。このｎ型ＧａＡｓ光ガイド
層４５上には３周期のｐ型ＩｎＧａＡｓ量子井戸／ｐ型
ＧａＡｓ量子障壁からなるＭＷＱ構造の活性層４６が形
成されている。
ＡｌＧａＡｓクラッド層４４、ｎ型ＧａＡｓ光ガイド層
４５が順次形成されている。このｎ型ＧａＡｓ光ガイド
層４５上には３周期のｐ型ＩｎＧａＡｓ量子井戸／ｐ型
ＧａＡｓ量子障壁からなるＭＷＱ構造の活性層４６が形
成されている。
【００６４】この活性層４６上にはｐ型ＧａＡｓ光ガイ
ド層４７が形成されている。このｐ型ＧａＡｓ光ガイド
層４７上にはＡｌＧａＡｓ電流狭窄層４８を介してさら
にｐ型ＧａＡｓ光ガイド層４９が形成され、その上には
ｐ型ＡｌＧａＡｓクラッド層５０が形成されている。こ
のｐ型ＡｌＧａＡｓクラッド層５０上にはコンタクト層
としての高濃度のｐ型ＧａＡｓ層５１が形成されてい
る。
ド層４７が形成されている。このｐ型ＧａＡｓ光ガイド
層４７上にはＡｌＧａＡｓ電流狭窄層４８を介してさら
にｐ型ＧａＡｓ光ガイド層４９が形成され、その上には
ｐ型ＡｌＧａＡｓクラッド層５０が形成されている。こ
のｐ型ＡｌＧａＡｓクラッド層５０上にはコンタクト層
としての高濃度のｐ型ＧａＡｓ層５１が形成されてい
る。
【００６５】このように形成された素子構造の側部には
ＳｉＯ2 膜５２が設けられ、このＳｉＯ2 膜５２を介し
てｐ型ＧａＡｓ層５１にコンタクトするｐ側電極５４が
素子側部に設けられている。同様に、ｎ型ＧａＡｓコン
タクト層４３にコンタクトするｎ側電極５３が素子側部
に設けられている。
ＳｉＯ2 膜５２が設けられ、このＳｉＯ2 膜５２を介し
てｐ型ＧａＡｓ層５１にコンタクトするｐ側電極５４が
素子側部に設けられている。同様に、ｎ型ＧａＡｓコン
タクト層４３にコンタクトするｎ側電極５３が素子側部
に設けられている。
【００６６】以下、本実施例の半導体レーザについてよ
り詳細に説明する。Ｓｉ電子デバイスと III-V族光電子
デバイスとを集積することによりいろいろのメリットが
ある。例えば、レーザダイオードと同じ基板に制御ＩＣ
を作成することができる。しかし、Ｓｉ基板上にレーザ
を成長させた場合、その素子寿命が短いという問題があ
る。それは、デバイスの活性領域に格子不整合により発
生する転位が伝搬し、動作中にＤＬＤを形成するためで
ある。
り詳細に説明する。Ｓｉ電子デバイスと III-V族光電子
デバイスとを集積することによりいろいろのメリットが
ある。例えば、レーザダイオードと同じ基板に制御ＩＣ
を作成することができる。しかし、Ｓｉ基板上にレーザ
を成長させた場合、その素子寿命が短いという問題があ
る。それは、デバイスの活性領域に格子不整合により発
生する転位が伝搬し、動作中にＤＬＤを形成するためで
ある。
【００６７】図４に示すレーザは（１１１）面のＳｉ基
板３９上に成長される。Ｓｉ基板３９は、２チャンバ成
長システムで成長する前に、ＨＦ系のエッチングにより
化学的に洗浄される。上記２チャンバ成長装置は、２つ
のＭＯＶＰＥ装置により構成されている。一つは欠陥低
減層を成長させるためのもの、もう一つはデバイス構造
を形成するためのものである。
板３９上に成長される。Ｓｉ基板３９は、２チャンバ成
長システムで成長する前に、ＨＦ系のエッチングにより
化学的に洗浄される。上記２チャンバ成長装置は、２つ
のＭＯＶＰＥ装置により構成されている。一つは欠陥低
減層を成長させるためのもの、もう一つはデバイス構造
を形成するためのものである。
【００６８】ＩｎＧａＡｓ−ＡｌＧａＡｓ系を用いて比
較的単純な構造をまず作成した。Ｓｉ基板３９は始めに
欠陥低減層成長用のＭＯＶＰＥ装置（第１のＭＯＶＰＥ
装置）に置かれ、Ｓｉ基板３９は残留酸素を除去するた
めに高温に加熱される。この後に、Ｓｉ基板３９は成長
温度にまで冷却され、原子層エピタキシーにより、薄い
ＧａＰ層４０を成長させる。このＧａＰ層４０はアンチ
フェース境界( anti-phase boundaries)の形成を抑制す
るとともに、次工程のＧａＡｓに格子整合するウルツ鉱
構造の厚いＩｎＮＡｓ層４１の成長における窒化問題も
防止する。このＩｎＮＡｓ層４１はＣ軸に配向して、転
位の大部分と他の欠陥はこの層内に閉じ込められる。
較的単純な構造をまず作成した。Ｓｉ基板３９は始めに
欠陥低減層成長用のＭＯＶＰＥ装置（第１のＭＯＶＰＥ
装置）に置かれ、Ｓｉ基板３９は残留酸素を除去するた
めに高温に加熱される。この後に、Ｓｉ基板３９は成長
温度にまで冷却され、原子層エピタキシーにより、薄い
ＧａＰ層４０を成長させる。このＧａＰ層４０はアンチ
フェース境界( anti-phase boundaries)の形成を抑制す
るとともに、次工程のＧａＡｓに格子整合するウルツ鉱
構造の厚いＩｎＮＡｓ層４１の成長における窒化問題も
防止する。このＩｎＮＡｓ層４１はＣ軸に配向して、転
位の大部分と他の欠陥はこの層内に閉じ込められる。
【００６９】欠陥密度をさらに低減するために、ＩｎＮ
Ａｓ層とＧａＡｓ層との多層膜からなるＩｎＮＡｓ／Ｇ
ａＡｓ多層膜４２が成長される。各層の界面での閃亜鉛
鉱構造とウルツ鉱構造との相（結晶構造）遷移により、
欠陥はほとんど伝搬することができず、この欠陥低減層
の表面欠陥密度は１×１０4 ｃｍ-2未満である。
Ａｓ層とＧａＡｓ層との多層膜からなるＩｎＮＡｓ／Ｇ
ａＡｓ多層膜４２が成長される。各層の界面での閃亜鉛
鉱構造とウルツ鉱構造との相（結晶構造）遷移により、
欠陥はほとんど伝搬することができず、この欠陥低減層
の表面欠陥密度は１×１０4 ｃｍ-2未満である。
【００７０】次に試料はレーザ構造の成長のために第２
のＭＯＶＰＥ装置に搬送される。最初に、厚さ２μｍの
高濃度のｎ型ＧａＡｓコンタクト層４３が成長され、続
いて、厚さ２μｍのｎ型ＡｌＧａＡｓクラッド層４４、
厚さ０．５μｍのｎ型ＧａＡｓ光ガイド層４５が順次成
長される。次に低濃度のｐ型ＧａＡｓ障壁と低濃度のｐ
型ＩｎＧａＡｓからなる３つの量子井戸を持つＭＷＱ構
造の活性層４６が成長され、続いて、厚さ０．２μｍの
ｐ型ＧａＡｓ光ガイド層４７が成長される。最後に、厚
さ０．５μｍのＡｌ組成比の高いｎ型ＡｌＧａＡｓ電流
狭窄層４８が成長される。
のＭＯＶＰＥ装置に搬送される。最初に、厚さ２μｍの
高濃度のｎ型ＧａＡｓコンタクト層４３が成長され、続
いて、厚さ２μｍのｎ型ＡｌＧａＡｓクラッド層４４、
厚さ０．５μｍのｎ型ＧａＡｓ光ガイド層４５が順次成
長される。次に低濃度のｐ型ＧａＡｓ障壁と低濃度のｐ
型ＩｎＧａＡｓからなる３つの量子井戸を持つＭＷＱ構
造の活性層４６が成長され、続いて、厚さ０．２μｍの
ｐ型ＧａＡｓ光ガイド層４７が成長される。最後に、厚
さ０．５μｍのＡｌ組成比の高いｎ型ＡｌＧａＡｓ電流
狭窄層４８が成長される。
【００７１】ＭＯＶＰＥ装置から試料を取り出し、ｎ型
ＡｌＧａＡｓ電流狭窄層４８をストライプ状にエッチン
グする。次に試料をＭＯＶＰＥ装置に戻し、厚さ０．３
μｍのｐ型ＧａＡｓ光ガイド層４９を成長させた後、こ
の上に厚さ２μｍのｐ型ＡｌＧａＡｓクラッド層５０を
成長した。最後に、厚さ０．１μｍの高濃度のｐ型Ｇａ
Ａｓコンタクト層５１を成長した。
ＡｌＧａＡｓ電流狭窄層４８をストライプ状にエッチン
グする。次に試料をＭＯＶＰＥ装置に戻し、厚さ０．３
μｍのｐ型ＧａＡｓ光ガイド層４９を成長させた後、こ
の上に厚さ２μｍのｐ型ＡｌＧａＡｓクラッド層５０を
成長した。最後に、厚さ０．１μｍの高濃度のｐ型Ｇａ
Ａｓコンタクト層５１を成長した。
【００７２】ＭＯＶＰＥ装置から試料を取り出した後、
２段階のエッチング工程を行った。最初にＳｉ基板上に
電気的に分離した長さ１ｍｍのストライプ状の III-V族
デバイス構造を形成し、次にｎ型ＧａＡｓコンタクト層
４３に電極部を形成した。Ｓｉの部分においてはイオン
打ち込みのような通常のＳｉプロセスを用いてデバイス
構造を形成することができる。反応性イオンビームエッ
チングによりストライプ各端から１５０μｍ除去して７
００μｍの共振器を形成した後、共振器の中央部の側壁
に沿ってＳｉＯ2 膜５２、ｎ型ＧａＡｓコンタクト層４
３にｎ側電極５３、ｐ型ＧａＡｓ層５１にｐ側電極５４
を形成した。Ｓｉ上にＩＣ回路を作成するれば、これら
電極に簡単に接続して動作制御が可能となる。このデバ
イスにおけるの欠陥密度は十分に低く、全てのサンプル
において活性領域には欠陥が観察されなかった。
２段階のエッチング工程を行った。最初にＳｉ基板上に
電気的に分離した長さ１ｍｍのストライプ状の III-V族
デバイス構造を形成し、次にｎ型ＧａＡｓコンタクト層
４３に電極部を形成した。Ｓｉの部分においてはイオン
打ち込みのような通常のＳｉプロセスを用いてデバイス
構造を形成することができる。反応性イオンビームエッ
チングによりストライプ各端から１５０μｍ除去して７
００μｍの共振器を形成した後、共振器の中央部の側壁
に沿ってＳｉＯ2 膜５２、ｎ型ＧａＡｓコンタクト層４
３にｎ側電極５３、ｐ型ＧａＡｓ層５１にｐ側電極５４
を形成した。Ｓｉ上にＩＣ回路を作成するれば、これら
電極に簡単に接続して動作制御が可能となる。このデバ
イスにおけるの欠陥密度は十分に低く、全てのサンプル
において活性領域には欠陥が観察されなかった。
【００７３】Ｓｉ層に設けた制御回路により、変調レー
ザ動作が観察された。ＣＷ加速劣化試験の結果、本実施
例のレーザの動作寿命は従来のＧａＡｓ基板上に成長し
たものと同程度であり、１０，０００を越えるものが得
られた。 （第５の実施例）図５は、本発明の第５の実施例に係る
半導体レーザの素子構造を示す断面図である。
ザ動作が観察された。ＣＷ加速劣化試験の結果、本実施
例のレーザの動作寿命は従来のＧａＡｓ基板上に成長し
たものと同程度であり、１０，０００を越えるものが得
られた。 （第５の実施例）図５は、本発明の第５の実施例に係る
半導体レーザの素子構造を示す断面図である。
【００７４】図中、５５は閃亜鉛鉱構造の（１１１）面
のｎ型ＧａＡｓ基板を示しており、このｎ型ＧａＡｓ基
板５５上にはｎ型ＧａＡｓバッファ層５６を介してＧａ
Ａｓ／ＩｎＮ多層バッファ層５７、ｎ型ＧａＡｓＰ層５
８、ｎ型ＩｎＧａＰ層５９が順次形成されている。Ｇａ
Ａｓ／ＩｎＮ多層バッファ層５７のＩｎＮ層の結晶構造
はウルツ鉱構造、結晶面は（０００１）面である。
のｎ型ＧａＡｓ基板を示しており、このｎ型ＧａＡｓ基
板５５上にはｎ型ＧａＡｓバッファ層５６を介してＧａ
Ａｓ／ＩｎＮ多層バッファ層５７、ｎ型ＧａＡｓＰ層５
８、ｎ型ＩｎＧａＰ層５９が順次形成されている。Ｇａ
Ａｓ／ＩｎＮ多層バッファ層５７のＩｎＮ層の結晶構造
はウルツ鉱構造、結晶面は（０００１）面である。
【００７５】このｎ型ＩｎＧａＰ層５９上には、閃亜鉛
鉱構造の（１１１）面のｎ型ＩｎＡｌＰクラッド層６
０、ｎ型ＩｎＧａＡｌＰ光ガイド層６１が順次形成され
ている。このｎ型ＩｎＧａＡｌＰ光ガイド層６１上には
量子井戸と量子障壁からなるＭＱＷ構造の活性層６２が
形成されている。
鉱構造の（１１１）面のｎ型ＩｎＡｌＰクラッド層６
０、ｎ型ＩｎＧａＡｌＰ光ガイド層６１が順次形成され
ている。このｎ型ＩｎＧａＡｌＰ光ガイド層６１上には
量子井戸と量子障壁からなるＭＱＷ構造の活性層６２が
形成されている。
【００７６】この活性層６２上には高濃度のｐ型ＩｎＧ
ａＡｌＰを用いた多重量子障壁層６３、ｐ型ＩｎＧａＡ
ｌＰ光ガイド層６４、ｐ型ＩｎＧａＰエッチングストッ
プ層６５が順次形成されている。
ａＡｌＰを用いた多重量子障壁層６３、ｐ型ＩｎＧａＡ
ｌＰ光ガイド層６４、ｐ型ＩｎＧａＰエッチングストッ
プ層６５が順次形成されている。
【００７７】このｐ型ＩｎＧａＰエッチングストップ層
６５上にはストライプ状のｐ型ＩｎＡｌＰ層６６が選択
的に形成されており、このｐ型ＩｎＡｌＰ層６６上には
ｐ型ＩｎＧａＰ層６７が設けられ、これら６６，６７は
ｎ型ＧａＡｓ電流狭窄層６８により囲まれている。
６５上にはストライプ状のｐ型ＩｎＡｌＰ層６６が選択
的に形成されており、このｐ型ＩｎＡｌＰ層６６上には
ｐ型ＩｎＧａＰ層６７が設けられ、これら６６，６７は
ｎ型ＧａＡｓ電流狭窄層６８により囲まれている。
【００７８】これら６６，５７，６８の全面には高濃度
のｐ型ＧａＡｓＰ層６９が形成されており、このｐ型Ｇ
ａＡｓＰ層６９上にはスードモルフィックな高濃度のｐ
型ＧａＡｓ層７０が形成されている。このｐ型ＧａＡｓ
層７０にはｐ側電極７１が設けられている。一方、ｎ型
ＧａＡｓ基板５５にはｎ側電極７２が設けられている。
のｐ型ＧａＡｓＰ層６９が形成されており、このｐ型Ｇ
ａＡｓＰ層６９上にはスードモルフィックな高濃度のｐ
型ＧａＡｓ層７０が形成されている。このｐ型ＧａＡｓ
層７０にはｐ側電極７１が設けられている。一方、ｎ型
ＧａＡｓ基板５５にはｎ側電極７２が設けられている。
【００７９】本実施例によれば、ウルツ鉱構造のＩｎＮ
層からなるＧａＡｓ／ＩｎＮ多層バッファ層５７が欠陥
低減層として機能するので、その上の閃亜鉛鉱構造の
（１１１）面の各層の欠陥密度は十分に低くなるので、
信頼性の高いレーザが得られるようになる。
層からなるＧａＡｓ／ＩｎＮ多層バッファ層５７が欠陥
低減層として機能するので、その上の閃亜鉛鉱構造の
（１１１）面の各層の欠陥密度は十分に低くなるので、
信頼性の高いレーザが得られるようになる。
【００８０】以下、本実施例の半導体レーザについてよ
り詳細に説明する。窒素化物や窒化物混晶を除くと、従
来の III-V族ＬＥＤおよびレーザで達成可能な最も短い
波長は次のような２つの理由により限定されていた。す
なわち、一つは、ＡｌＡｓおよびＧａＰのようなワイド
ギャップ材料における直接−間接バンドギャップ遷移で
ある。もう一つは、適切な基板、通常はＧａＡｓ基板に
対する格子整合の必要性である。しかし、ここに記載の
技術を用いれば、この制約を緩和することができる。
り詳細に説明する。窒素化物や窒化物混晶を除くと、従
来の III-V族ＬＥＤおよびレーザで達成可能な最も短い
波長は次のような２つの理由により限定されていた。す
なわち、一つは、ＡｌＡｓおよびＧａＰのようなワイド
ギャップ材料における直接−間接バンドギャップ遷移で
ある。もう一つは、適切な基板、通常はＧａＡｓ基板に
対する格子整合の必要性である。しかし、ここに記載の
技術を用いれば、この制約を緩和することができる。
【００８１】図５に本実施例の構造を示す。本実施例で
は（１１１）面のｎ型ＧａＡｓ基板５５を用いた。基板
５５は特別に設計したＭＯＶＰＥ装置に導入された。こ
の装置は窒化物を含む III-V族半導体および窒化物を含
まない III-V族半導体の両方を成長させることができ
る。通常の熱クリーニング後、厚さ０．２μｍのｎ型Ｇ
ａＡｓバッファ５６を成長させた。
は（１１１）面のｎ型ＧａＡｓ基板５５を用いた。基板
５５は特別に設計したＭＯＶＰＥ装置に導入された。こ
の装置は窒化物を含む III-V族半導体および窒化物を含
まない III-V族半導体の両方を成長させることができ
る。通常の熱クリーニング後、厚さ０．２μｍのｎ型Ｇ
ａＡｓバッファ５６を成長させた。
【００８２】次に適度に高濃度にドープされたｎ型Ｇａ
Ａｓ層とｎ型ＩｎＮ層との積層膜からなるｎ型ＧａＡｓ
／ＩｎＮバッファ層５７が作成された。最初の数層のＩ
ｎＮ層は限界膜厚よりも厚く成長しているため、界面に
は転位を生じる。しかし、ｎ型ＩｎＮ層はウルツ鉱構造
であるので、転位はほどんどど界面に閉じ込められ、上
の層には伝搬しない。次の層はスードモリフックな引っ
張り応力を受け、これによりさらに転位密度を低減する
ことができる。これらの層は次に成長するデバイスに対
して格子整合する面を作り出す効果を持っている。
Ａｓ層とｎ型ＩｎＮ層との積層膜からなるｎ型ＧａＡｓ
／ＩｎＮバッファ層５７が作成された。最初の数層のＩ
ｎＮ層は限界膜厚よりも厚く成長しているため、界面に
は転位を生じる。しかし、ｎ型ＩｎＮ層はウルツ鉱構造
であるので、転位はほどんどど界面に閉じ込められ、上
の層には伝搬しない。次の層はスードモリフックな引っ
張り応力を受け、これによりさらに転位密度を低減する
ことができる。これらの層は次に成長するデバイスに対
して格子整合する面を作り出す効果を持っている。
【００８３】このｎ型ＧａＡｓＰ層層５８上には厚さ
０．１μｍのｎ型ＩｎＧａＰ層５９が成長され、続い
て、格子定数５．６１５オングストロームの子整合する
厚さ２μｍのｎ型ＩｎＡｌＰクラッド層６０が成長さ
れ、これに続いて厚さ０．５μｍのｎ型ＩｎＧａＡｌＰ
光ガイド層６１が形成された。
０．１μｍのｎ型ＩｎＧａＰ層５９が成長され、続い
て、格子定数５．６１５オングストロームの子整合する
厚さ２μｍのｎ型ＩｎＡｌＰクラッド層６０が成長さ
れ、これに続いて厚さ０．５μｍのｎ型ＩｎＧａＡｌＰ
光ガイド層６１が形成された。
【００８４】活性層６２は、光ガイド層６１と同一の混
晶組成を有する量子障壁によって分離された一連の４つ
のＩｎＧａＡｌＰ量子井戸から構成されている。この量
子井戸は本実施例では引っ張り歪みが少しかかってい
る。この上方にはオーバーフローを防止するための高濃
度のｐ型ＩｎＧａＡｌＰを用いたＭＱＢ構造６３が成長
された。次いでさらに厚さ０．２μｍのｐ型ＩｎＧａＡ
ｌＰ光ガイド層６４が成長され、続いて、厚さ５０オン
グストロームのＩｎＧａＰエッチングストップ層６５が
成長された。このＩｎＧａＰエッチングストップ層６５
は引っ張り歪みがかかっており、このシステムにおいて
間接バンドギャップになる直前の最大値に近い直接バン
ドギャップを有している。この上に厚さ１．５μｍの厚
いｐ型ＩｎＡｌＰ層６６が成長され、続けて、厚さ１０
０オングストロームの第２の薄いｐ型ＩｎＧａＰ層６７
が形成された。
晶組成を有する量子障壁によって分離された一連の４つ
のＩｎＧａＡｌＰ量子井戸から構成されている。この量
子井戸は本実施例では引っ張り歪みが少しかかってい
る。この上方にはオーバーフローを防止するための高濃
度のｐ型ＩｎＧａＡｌＰを用いたＭＱＢ構造６３が成長
された。次いでさらに厚さ０．２μｍのｐ型ＩｎＧａＡ
ｌＰ光ガイド層６４が成長され、続いて、厚さ５０オン
グストロームのＩｎＧａＰエッチングストップ層６５が
成長された。このＩｎＧａＰエッチングストップ層６５
は引っ張り歪みがかかっており、このシステムにおいて
間接バンドギャップになる直前の最大値に近い直接バン
ドギャップを有している。この上に厚さ１．５μｍの厚
いｐ型ＩｎＡｌＰ層６６が成長され、続けて、厚さ１０
０オングストロームの第２の薄いｐ型ＩｎＧａＰ層６７
が形成された。
【００８５】ＭＯＶＰＥ装置から試料を取り出し、ｐ型
ＩｎＡｌＰ層６６をエッチングストップ層６５まで選択
的にエッチングしてストライプ状にした後、再びＭＯＶ
ＰＥ装置に試料を導入して、厚さ１．５μｍのｎ型Ｇａ
Ａｓ電流狭窄層６８を成長させた。再び、ＭＯＶＰＥ装
置から試料を取り出し、ｎ型ＧａＡｓ電流狭窄層６８を
エッチングストップ層としてｐ型ＩｎＧａＰ層６７の表
面が露出するまで選択的に除去した。
ＩｎＡｌＰ層６６をエッチングストップ層６５まで選択
的にエッチングしてストライプ状にした後、再びＭＯＶ
ＰＥ装置に試料を導入して、厚さ１．５μｍのｎ型Ｇａ
Ａｓ電流狭窄層６８を成長させた。再び、ＭＯＶＰＥ装
置から試料を取り出し、ｎ型ＧａＡｓ電流狭窄層６８を
エッチングストップ層としてｐ型ＩｎＧａＰ層６７の表
面が露出するまで選択的に除去した。
【００８６】再び、成長を再開して厚さ０．５μｍの高
濃度のｐ型ＧａＡｓ層６９が成長され、続いて、コンタ
クト層として厚さ１００オングストロームのスードモル
フィックな高濃度のｐ型ＧａＡｓ層７０が成長された。
次いでｐ側電極７１、ｎ側電極７２が形成され、共振器
を劈開形成し、その劈開面はコーティングした。
濃度のｐ型ＧａＡｓ層６９が成長され、続いて、コンタ
クト層として厚さ１００オングストロームのスードモル
フィックな高濃度のｐ型ＧａＡｓ層７０が成長された。
次いでｐ側電極７１、ｎ側電極７２が形成され、共振器
を劈開形成し、その劈開面はコーティングした。
【００８７】これらの層の上に成長するデバイスに格子
整合させるために、次に格子定数が５．６１５オングス
トロームのｎ型ＧａＡｓＰ層５８を１μｍ成長した。室
温で発振波長５９３ｎｍのＣＷレーザ動作が観察され
た。さらに、バッファ層構造の最適化による低欠陥密度
の低減により１０，０００時間を越える動作寿命が得ら
れた。同様の技術を用いれば、波長５５０ｎｍの純緑色
のＬＥＤが得られる。また、高温動作可能な波長６３０
ｎｍ帯のレーザを製造できる。 （第６の実施例）図６は、本発明の第６の実施例に係る
ＳＯＩ基板の構造を示す断面図である。
整合させるために、次に格子定数が５．６１５オングス
トロームのｎ型ＧａＡｓＰ層５８を１μｍ成長した。室
温で発振波長５９３ｎｍのＣＷレーザ動作が観察され
た。さらに、バッファ層構造の最適化による低欠陥密度
の低減により１０，０００時間を越える動作寿命が得ら
れた。同様の技術を用いれば、波長５５０ｎｍの純緑色
のＬＥＤが得られる。また、高温動作可能な波長６３０
ｎｍ帯のレーザを製造できる。 （第６の実施例）図６は、本発明の第６の実施例に係る
ＳＯＩ基板の構造を示す断面図である。
【００８８】図中、７３は石英ガラス基板を示してお
り、この石英ガラス基板７３上には薄いアモルファスＩ
ｎＮ層７４、結晶性を有するＩｎＮ層７５、薄いアモル
ファスＩｎＮ層７６が順次形成されている。
り、この石英ガラス基板７３上には薄いアモルファスＩ
ｎＮ層７４、結晶性を有するＩｎＮ層７５、薄いアモル
ファスＩｎＮ層７６が順次形成されている。
【００８９】このアモルファスＩｎＮ層７６上にはウル
ツ鉱構造で（０００１）面の単結晶ＩｎＮ層７７が形成
されており、この単結晶ＩｎＮ層７７上には同様なウル
ツ鉱構造の単結晶ＩｎＮＡｓ層７８が形成されている。
ツ鉱構造で（０００１）面の単結晶ＩｎＮ層７７が形成
されており、この単結晶ＩｎＮ層７７上には同様なウル
ツ鉱構造の単結晶ＩｎＮＡｓ層７８が形成されている。
【００９０】この単結晶ＩｎＮＡｓ層７８上には（００
０１）面のＩｎＮＡｓと（１１１）面のＧａＰとの多層
膜かなるＩｎＮＡｓ／ＧａＰ多層膜７９を介してＳｉ層
８０が形成されている。
０１）面のＩｎＮＡｓと（１１１）面のＧａＰとの多層
膜かなるＩｎＮＡｓ／ＧａＰ多層膜７９を介してＳｉ層
８０が形成されている。
【００９１】本実施例によれば、ウルツ鉱構造の単結晶
ＩｎＮ層７７、単結晶ＩｎＮＡｓ層７８により上方向の
欠陥の伝搬を防止できるので、大面積の石英ガラス基板
７３上に大面積の良質なＳｉ層を形成できるようにな
る。
ＩｎＮ層７７、単結晶ＩｎＮＡｓ層７８により上方向の
欠陥の伝搬を防止できるので、大面積の石英ガラス基板
７３上に大面積の良質なＳｉ層を形成できるようにな
る。
【００９２】以下、本実施例のＳＯＩ基板についてより
詳細に説明する。本実施例では、図６に示すように、ウ
ルツ鉱構造の欠陥低減層を用いて、アモルファス基板上
に単結晶Ｓｉ層を成長させることができる。
詳細に説明する。本実施例では、図６に示すように、ウ
ルツ鉱構造の欠陥低減層を用いて、アモルファス基板上
に単結晶Ｓｉ層を成長させることができる。
【００９３】本実施例において使用する基板は石英ガラ
ス基板７３である。また、ＭＯＶＰＥ装置により所定の
層を成長させた。まず、薄いアモルファスＩｎＮ層７４
を低温で石英ガラス基板７３上に成長させた。次いで温
度を上げて結晶性を有するＩｎＮ層７５を成長させた。
Ｃ軸に配向して成長するというウルツ鉱構造の物質の特
性により、結晶性を有するＩｎＮ層７５は強い配向を示
した。しかし、単結晶ではなかった。
ス基板７３である。また、ＭＯＶＰＥ装置により所定の
層を成長させた。まず、薄いアモルファスＩｎＮ層７４
を低温で石英ガラス基板７３上に成長させた。次いで温
度を上げて結晶性を有するＩｎＮ層７５を成長させた。
Ｃ軸に配向して成長するというウルツ鉱構造の物質の特
性により、結晶性を有するＩｎＮ層７５は強い配向を示
した。しかし、単結晶ではなかった。
【００９４】よって、温度を再度下げて、第２の非常に
薄いアモルファスＩｎＮ層７６を成長させた。続いて、
ウルツ鉱構造で（０００１）面を有する厚さ５μｍの厚
い単結晶ＩｎＮ層７７を成長させた。次に厚さ２μｍの
Ｓｉに格子整合する単結晶ＩｎＡｓ層７８を成長させ
た。この段階における欠陥密度は極めて高く、デバイス
の作成には適していなかった。
薄いアモルファスＩｎＮ層７６を成長させた。続いて、
ウルツ鉱構造で（０００１）面を有する厚さ５μｍの厚
い単結晶ＩｎＮ層７７を成長させた。次に厚さ２μｍの
Ｓｉに格子整合する単結晶ＩｎＡｓ層７８を成長させ
た。この段階における欠陥密度は極めて高く、デバイス
の作成には適していなかった。
【００９５】この上にウルツ鉱構造で（０００１）面の
ＩｎＮＡｓ層と閃亜鉛構造で（１１１）面のＧａＰから
なり、欠陥密度を低減するＩｎＮＡｓ／ＧａＰ多層膜７
９を成長させた。多層膜７９の格子定数はＳｉのそれに
等しくなるように注意深く設計した。これにより、例え
ば、フォトダイオードや太陽電池に用いるのに適した十
分に品質の高い大面積のＳｉ層８０を作成することが可
能となる。
ＩｎＮＡｓ層と閃亜鉛構造で（１１１）面のＧａＰから
なり、欠陥密度を低減するＩｎＮＡｓ／ＧａＰ多層膜７
９を成長させた。多層膜７９の格子定数はＳｉのそれに
等しくなるように注意深く設計した。これにより、例え
ば、フォトダイオードや太陽電池に用いるのに適した十
分に品質の高い大面積のＳｉ層８０を作成することが可
能となる。
【００９６】なお、上記実施例では、ウルツ鉱構造の半
導体基板および半導体層の結晶面を（０００１）面とし
たが任意の方向に１０度以内で傾いた面としても良い。
同様に、閃亜鉛鉱構造または立方晶構造の半導体基板お
よび半導体層の結晶面も（１１１）面から任意の方向に
１０度以内で傾いた面としても良い。
導体基板および半導体層の結晶面を（０００１）面とし
たが任意の方向に１０度以内で傾いた面としても良い。
同様に、閃亜鉛鉱構造または立方晶構造の半導体基板お
よび半導体層の結晶面も（１１１）面から任意の方向に
１０度以内で傾いた面としても良い。
【００９７】
【発明の効果】以上詳述したように本発明によれば、欠
陥低減層として結晶構造がウルツ鉱構造、結晶面がほぼ
（０００１）面の層を用いることにより、十分に欠陥の
少ない結晶構造が閃亜鉛鉱構造または立方晶構造、結晶
面がほぼ（１１１）面の半導体層を任意の基板上に形成
できるようになる
陥低減層として結晶構造がウルツ鉱構造、結晶面がほぼ
（０００１）面の層を用いることにより、十分に欠陥の
少ない結晶構造が閃亜鉛鉱構造または立方晶構造、結晶
面がほぼ（１１１）面の半導体層を任意の基板上に形成
できるようになる
【図１】本発明の第１の実施例に係る半導体レーザの素
子構造を示す断面図
子構造を示す断面図
【図２】本発明の第２の実施例に係る半導体レーザの素
子構造を示す断面図
子構造を示す断面図
【図３】本発明の第３の実施例に係るＳＯＩ基板の構造
を示す断面図
を示す断面図
【図４】本発明の第４の実施例に係る半導体レーザの素
子構造を示す断面図
子構造を示す断面図
【図５】本発明の第５の実施例に係る半導体レーザの素
子構造を示す断面図
子構造を示す断面図
【図６】本発明の第６の実施例に係るＳＯＩ基板の構造
を示す断面図
を示す断面図
１…ｎ型ＧａＡｓ基板 ２…ｎ型ＧａＡｓ層 ３…ｎ型ＺｎＳｅ層 ４…ｎ型ＣｄＺｎＳ層（欠陥低減層） ５…ｎ型ＺｎＳＳｅ層 ６…ｎ型ＺｎＭｇＳＳｅクラッド層 ７…ｎ型ＺｎＳＳｅ光ガイド層 ８…活性層 ９…ｐ型ＺｎＳＳｅ光ガイド層 １０…ｐ型ＺｎＭｇＳＳｅクラッド層 １１…ｐ型ＺｎＳｅ層 １２…ｐ型ＺｎＳｅ／ＺｎＴｅ超格子層 １３…ｐ型ＺｎＴｅ層 １４…絶縁膜 １５…ｐ側電極 １６…ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−13172（ＪＰ，Ａ) 特開 平７−240504（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 H01L 33/00 H01L 21/20 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (8)
- 【請求項１】半導体レーザーを含む半導体装置であっ
て、前記半導体レーザーは、 基板上に形成され、結晶構造がウルツ鉱構造、結晶面が
ほぼ（０００１）面のウルツ鉱構造層からなる欠陥低減
層と、 この欠陥低減層上に形成され、結晶構造が閃亜鉛鉱構造
または立方晶構造、結晶面がほぼ（１１１）面のIII-V
族の第１導電型半導体層と、 この第１導電型半導体層上に形成された活性層と、 この活性層上に形成されたIII-V族の第２導電型半導体
層と を具備してなることを特徴する半導体装置。 - 【請求項２】前記基板は、結晶構造がウルツ鉱構造、結
晶面がほぼ（０００１）面の基板、または結晶構造が閃
亜鉛鉱構造もしくは立方晶構造、結晶面がほぼ（１１
１）面の半導体基板であることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】前記基板は、結晶構造がウルツ鉱構造、結
晶面が（０００１）面から任意の方向に１０度以内の角
度で傾いた面、または結晶構造が閃亜鉛鉱構造もしくは
立方晶構造、結晶面が（１１１）面から任意の方向に１
０度以内の角度で傾いた面であることを特徴とする請求
項２に記載の半導体装置。 - 【請求項４】前記基板はアモルファス基板または多結晶
基板、前記半導体層は単結晶半導体層であることを特徴
とする請求項１に記載の半導体装置。 - 【請求項５】前記欠陥低減層はウルツ鉱構造の一層構造
であることを特徴とする請求項１に記載の半導体装置。 - 【請求項６】前記欠陥低減層はウルツ鉱構造の多層構造
であることを特徴とする請求項１に記載の半導体装置。 - 【請求項７】前記欠陥低減層は、結晶構造が前記ウルツ
鉱構造層、結晶構造がほぼ（０００１）面の層と、結晶
構造が閃亜鉛鉱構造または立方晶構造、結晶面がほぼ
（１１１）面の層との多層構造の層からなることを特徴
とする請求項６に記載の半導体装置。 - 【請求項８】前記ウルツ鉱構造層の材料は、ＣｄＳ、Ｃ
ｄＳｅ、ＣｄＳＳｅ、ＺｎＯ、ＣｄＺｎＯ、ＣｄＯＳ
ｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＭｇＳ、ＣｄＭｇ
Ｓｅ、ＺｎＭｇＯ、ＣｄＣａＳ、ＣｄＣａＳｅ、ＺｎＣ
ａＯ、ＣｄＳｅＴｅ、ＺｎＳ、ＺｎＭｇＳ、ＺｎＣａ
Ｓ、ＣｄＨｇＳｅ、ＣｄＨｇＳもしくはこれらを組み合
わせた４元以上の物質、またはＩｎＮ、ＧａＮ、Ａｌ
Ｎ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＮＡｓ、ＧａＮＡ
ｓ、ＩｎＮＡｓ、ＡｌＮＰ、ＧａＮＰ、ＩｎＮＰ、Ｇａ
ＮＳｂ、ＡｌＮＳｂ、ＩｎＮＳｂもしくはこれらを組み
合わせた４元以上の物質、またはＳｉＣ（２Ｈ）、Ｓｉ
Ｃ（４Ｈ）もしくはＳｉＣ（６Ｈ) であることを特徴と
する請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06248795A JP3333346B2 (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06248795A JP3333346B2 (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264896A JPH08264896A (ja) | 1996-10-11 |
| JP3333346B2 true JP3333346B2 (ja) | 2002-10-15 |
Family
ID=13201590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06248795A Expired - Lifetime JP3333346B2 (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3333346B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3413811B2 (ja) * | 1998-04-14 | 2003-06-09 | 日本電信電話株式会社 | 半導体素子およびｉｉｉ族窒化物超格子構造の作製方法 |
| JP2000114594A (ja) * | 1998-10-06 | 2000-04-21 | Toshiba Corp | 半導体発光装置 |
| AU2003288989A1 (en) | 2002-11-28 | 2004-06-18 | Showa Denko K.K. | Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode |
| CN113634244B (zh) * | 2021-08-24 | 2023-07-04 | 深圳特新界面科技有限公司 | 一种富含硫空位的高指数晶面GO@Cd1-xZnxS多面体材料及其制备方法 |
-
1995
- 1995-03-22 JP JP06248795A patent/JP3333346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264896A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6533874B1 (en) | GaN-based devices using thick (Ga, Al, In)N base layers | |
| US6156581A (en) | GaN-based devices using (Ga, AL, In)N base layers | |
| US7760785B2 (en) | Group-III nitride semiconductor device | |
| US6555845B2 (en) | Method for manufacturing group III-V compound semiconductors | |
| JP3427047B2 (ja) | 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法 | |
| US20030203531A1 (en) | Defect-free semiconductor templates for epitaxial growth and method of making same | |
| US20020033521A1 (en) | Sapphire substrate, semiconductor device, electronic component, and crystal growing method | |
| US6426264B1 (en) | Method of manufacturing a semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device | |
| EP1122841A1 (en) | Process for producing nitride semiconductor device | |
| AU654726B2 (en) | Blue-green laser diode | |
| US8030682B2 (en) | Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same | |
| WO1997011518A1 (en) | Semiconductor material, method of producing the semiconductor material, and semiconductor device | |
| JP2000164988A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| US20220006264A1 (en) | Semiconductor device and fabrication method | |
| JP2905667B2 (ja) | Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置 | |
| JP3333346B2 (ja) | 半導体装置 | |
| US6399473B1 (en) | Method of producing a II-VI semiconductor component containing selenium and/or sulrfur | |
| JPH11274563A (ja) | 半導体装置および半導体発光素子 | |
| JP2737748B2 (ja) | 化合物半導体の接合方法 | |
| JP3271225B2 (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JP2000332293A (ja) | Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法 | |
| JP3561243B2 (ja) | 化合物半導体の成長方法及び化合物半導体発光素子 | |
| JPH0851251A (ja) | 光半導体装置 | |
| JPH08162481A (ja) | 結晶成長方法 | |
| JP2967719B2 (ja) | 半導体結晶成長方法および半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |