JPH09266499A - デジタル復調回路、最大値検出回路及び受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 高速動作が可能で、小形化やＩＣ化に対応で
きる、実用性が高い同期検波回路を有するデジタル復調
回路を提供する。 【解決手段】 位相比較器１０は、キャリア発生器１１
からのキャリア信号により、入力変調信号の瞬時位相信
号を形成する。周波数差検出器１３には、位相メモリ回
路１２を介して、再生クロック信号が安定してからプリ
アンブルパターン期間の瞬時位相信号が与えられ、この
期間の信号に基づいて、周波数差補正信号を形成して加
算器１４に与え、周波数差の補正を行なう。位相シフト
量検出器１６は、シンボル毎の基準位相からの位相差を
得た後、ヒストグラムを作成して最頻度の位相差をシン
ボル毎の基準位相からの位相差として確定し、位相差補
正信号を形成して加算器１７に与えて位相差を除去させ
る。この除去後の信号からデータを再生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル復調回路及び最
大値検出回路に関し、例えばπ／４シフトＱＰＳＫ変調
信号やＱＰＳＫ変調信号の同期検波回路に適用し得るも
のである。また、これら同期検波回路を含む受信装置に
適用し得るものである。

【０００２】

【従来の技術】マイクロセル方式である自動車電話シス
テムや携帯電話システムがアナログ方式からデジタル方
式に移行し始めており、また、デジタル方式を前提とし
たパーソナルハンディホンシステム（以下、ＰＨＳと略
称する）の運用が既に開始された。

【０００３】本発明は、このようなデジタル移動体通信
システムにおけるデジタル復調回路を意識しており、特
に、比較的低速なフェージング環境下で用いられるデジ
タル移動体通信システムにおける検波回路を意識してい
る。例えばＰＨＳの受信装置は、比較的低速なフェージ
ング環境下にあり、このＰＨＳの検波方式としては、種
々の方式が学会に発表されているように、遅延検波方式
が一般的である。

【０００４】しかしながら、無線通信では、小さな送信
電力で少しでも伝搬距離を長くすることが常に目的とさ
れており、そのため、遅延検波方式より一般的に受信感
度特性が良好な同期検波方式を採用した同期検波回路の
研究もなされている（文献１〜４参照）。

【０００５】文献１：『1993年電子情報通信学会秋季大
会、B-300 、「オープンループ型同期検波方式」』 文献２：『1992年電子情報通信学会秋季大会、B-241 、
「π／４シフトＱＰＳＫ同期検波方式の検討」』 文献３：『1990年電子情報通信学会秋季全国大会、B-16
9 、「陸上移動体衛星通信に適した新同期復調方式」』 文献４：『信学技報、DSP94-18, RCS94-9 (1994-05) 、
「パーソナル通信用低消費電力化復調器ＬＳＩ−高性能
同期検波復調器−」』

【０００６】

【発明が解決しようとする課題】一般的に、同期検波方
式は、比較的低速なフェージング環境下においては、遅
延検波方式より受信感度が良好である（所要Ｃ／Ｎが小
さい）。しかし、同期検波回路は、遅延検波回路より複
雑になるので、ＩＣ化や低価格化が難しく、また、同期
検波回路ではキャリア再生が必要となり、一般的にはフ
ィードバックループによってキャリア信号を再生してい
るため、バースト信号に対する高速動作の課題がある。

【０００７】上記文献１及び文献２に記載の同期検波回
路は、遅延検波方式を用いてデータ成分を仮に取出して
予測処理によってキャリア信号を形成することにより、
フィードバックループによらずにキャリア信号を再生で
きるようにしたものであるが、誤り率特性が悪い遅延検
波方式を利用しているため、キャリア再生の精度が低く
なると共に、そのための保護回路が必要となっていて必
ずしも小形化を実現できない。

【０００８】上記文献３に記載の同期検波回路も、フィ
ードバックループによらずにキャリア信号を再生できる
ようにしたものであるが、２重開ループ（フィードフォ
ワードループ）によってキャリア信号を再生しているた
め、その再生構成が複雑、大型化し易い。

【０００９】上記文献４に記載の同期検波回路は、基本
的にはフィードバックループによって再生したキャリア
信号で同期検波するものであり、初期の引き込み時にお
いては遅延検波を適用しようとしたものであり、構成が
大型化し易いという課題を有する。

【００１０】そのため、高速動作が可能で、小形化やＩ
Ｃ化に対応できる、実用性が高い同期検波回路を有する
デジタル復調回路の出現が待たれている。

【００１１】

【課題を解決するための手段】第１の本発明は、入力さ
れたデジタル変調信号に同期した再生クロック信号を再
生して各部に供給するクロック再生手段と、再生クロッ
ク信号に基づいて、自己手段への入力信号における通信
初期時の所定パターン期間の信号を処理する処理手段と
を備えたデジタル復調回路において、処理手段の前段
に、再生クロック信号の位相が不安定な立上がり時に、
再生クロック信号より高速なクロック信号に基づいて処
理手段への入力信号を書込むと共に、再生クロック信号
の位相が安定した以降に、高速クロック信号に基づい
て、書込んだ入力信号中の再生クロック信号の周期ずつ
異なる信号要素を順に読出して処理手段に与えるメモリ
手段を設け、処理手段が、このメモリ手段から読み出さ
れた入力信号における通信初期時の所定パターン期間の
信号を処理することを特徴とする。

【００１２】この特徴により、処理手段は、自己への入
力信号を再生クロック信号の周期で取込むことが不要と
なり、言い換えると、再生クロック信号が不安定な状態
では処理に供する入力信号が与えられないので、所定の
処理を高精度に実行することができる。

【００１３】第２の本発明は、入力されたＰＳＫ変調信
号に非同期のキャリア信号を発生するキャリア発生手段
と、入力されたＰＳＫ変調信号とキャリア発生手段から
出力されたキャリア信号とを位相比較し、キャリア信号
を基準とした入力されたＰＳＫ変調信号の瞬時位相信号
を得る位相比較手段と、この位相比較手段からの瞬時位
相信号における、送受信機間のキャリア信号の周波数差
に応じた誤差成分を除去するキャリア周波数差除去手段
とを有するデジタル復調回路において、キャリア周波数
差除去手段が、以下の各部を有することを特徴とする。

【００１４】すなわち、キャリア周波数差除去手段が、
(1) 通信初期時におけるプリアンブルパターン期間での
瞬時位相信号に基づいて、送受信機間のキャリア信号の
周波数差に応じた誤差成分を除去するための周波数差補
正信号を形成する周波数差補正信号形成部と、(2) 形成
された周波数差補正信号と位相比較手段からの瞬時位相
信号とを合成して、この瞬時位相信号における送受信機
間のキャリア信号の周波数差に応じた誤差成分を除去す
る周波数差補正合成演算部とを有することを特徴とす
る。

【００１５】この第２の本発明におけるキャリア周波数
差除去手段は、プリアンブルパターン期間では瞬時位相
信号の位相変化がパターン化している性質を利用して周
波数差補正信号を形成するようにしたので、近接する位
相判定間の位相差が拡大し、その結果、キャリア周波数
差検出時の他の位相雑音に対する余裕が大きくなり、周
波数差補正信号の精度を高めることができる。

【００１６】第３の本発明は、入力されたＰＳＫ変調信
号に非同期のキャリア信号を発生するキャリア発生手段
と、入力されたＰＳＫ変調信号とキャリア発生手段から
出力されたキャリア信号とを位相比較し、キャリア信号
を基準とした入力されたＰＳＫ変調信号の瞬時位相信号
を得る位相比較手段と、この位相比較手段からの瞬時位
相信号における、送受信機間のキャリア信号の周波数差
に応じた誤差成分を除去するキャリア周波数差除去手段
と、位相比較手段からの瞬時位相信号における受信機の
位相基準軸からの位相差成分を除去する位相差成分除去
手段とを有するデジタル復調回路において、キャリア周
波数差除去手段が以下の各部を有することを特徴とす
る。

【００１７】すなわち、キャリア周波数差除去手段が、
(1) プリアンブルパターン期間での瞬時位相信号に基づ
いて、送受信機間のキャリア信号の周波数差に応じた誤
差成分を除去するための周波数差補正信号を形成すると
共に、プリアンブルパターン期間後では、位相差成分除
去手段が検出した位相差情報に応じて、周波数差補正信
号の単位時間毎の変化量を修正して周波数差補正信号を
形成する補正信号形成部と、(2) 形成された周波数差補
正信号と位相比較手段からの瞬時位相信号とを合成し
て、この瞬時位相信号における送受信機間のキャリア信
号の周波数差に応じた誤差成分を除去する周波数差補正
合成演算部とを有することを特徴とする。

【００１８】この第３の本発明においては、第２の本発
明と同様な理由により、プリアンブルパターン期間の瞬
時位相信号から周波数差補正信号を形成すると共に、位
相差成分除去手段が検出した位相差情報と、キャリア周
波数差とには所定の関係があることに基づき、プリアン
ブルパターン期間後では、位相差成分除去手段が検出し
た位相差情報に応じて、周波数差補正信号の単位時間毎
の変化量を修正して周波数差補正信号を形成することと
した。これにより、広い期間に渡って、周波数差補正信
号の精度を高めることができる。

【００１９】第４の本発明は、入力されたＰＳＫ変調信
号に非同期のキャリア信号を発生するキャリア発生手段
と、入力されたＰＳＫ変調信号とキャリア発生手段から
出力されたキャリア信号とを位相比較し、キャリア信号
を基準とした入力されたＰＳＫ変調信号の瞬時位相信号
を得る位相比較手段と、位相比較手段からの瞬時位相信
号における、受信機の位相基準軸からの位相差成分を除
去する位相差成分除去手段とを有するデジタル復調回路
において、位相差成分除去手段が、以下の各部を有する
ことを特徴とする。

【００２０】すなわち、位相差成分除去手段が、(1) 当
該位相差成分除去手段に入力された瞬時位相信号に対す
る所定位相角でのモジュロ演算を単位時間毎に行なって
受信機の位相基準軸からの位相差成分を単位時間毎に得
る単位時間位相差成分演算部と、(2) 得られた単位時間
毎の位相差成分のヒストグラムを形成するヒストグラム
形成部と、(3) ヒストグラム上で最頻度の位相差成分を
特定する最頻度位相差検出部と、(4) 最頻度の位相差成
分に基づいて、受信機の位相基準軸からの位相差成分を
除去させるための位相差補正信号を形成する位相差補正
信号形成部と、(5) 形成された位相差補正信号と当該位
相差成分除去手段に入力された瞬時位相信号とを合成し
て、この瞬時位相信号における受信機の位相基準軸から
の位相差成分を除去する位相差補正合成演算部とを有す
ることを特徴とする。

【００２１】第４の本発明においては、入力瞬時位相信
号の位相基準軸からの単位時間毎の位相差成分をヒスト
グラムを利用して検出するようにしたので、単位時間毎
の位相差成分の検出精度が向上し、その結果、位相差補
正信号の精度も高まって受信機の位相基準軸からの位相
差成分を適切に除去できる。

【００２２】第５の本発明は、複数の入力系列の値の最
大値を検出し、最大値の入力系列情報及び又は最大値を
出力する最大値検出回路において、複数の入力系列の値
を、トーナメント方式で２個ずつ比較して段階的に絞り
込んで最大値の入力系列情報を決定することを特徴とす
る。

【００２３】トーナメント方式によるので、検出用のク
ロック信号を不要にできると共に、検出時間を短くでき
る。

【００２４】第６の本発明は、請求項１〜請求項１２の
いずれかに記載のデジタル復調回路を有し、当該デジタ
ル復調回路によって処理された信号を出力する第１及び
第２のデジタル復調回路系と、第１及び第２のデジタル
復調回路系が処理する信号レベルの大小を比較する比較
部と、第１及び第２のデジタル復調回路系のうち比較部
によって信号レベルが大きいと判定された側の回路系か
ら出力された信号を選択的に出力する選択部とで受信装
置を構成したことを特徴とする。

【００２５】このように、所定の処理を高精度で実行す
ることができる２つのデジタル復調回路系を用意し、さ
らに受信レベルの大きい方の回路系から出力された信号
を選択することにより、より精度の高い出力を処理に使
用することができる。

【００２６】

【発明の実施の形態】

（Ａ）第１の実施形態 以下、本発明をπ／４シフトＱＰＳＫ同期検波回路に適
用した一実施形態を、図面を参照しながら詳述する。な
お、この実施形態は、例えばＲＣＲ（財団法人電波シス
テム開発センター）−ＳＴＤ２８に基づくＰＨＳに適用
することを前提としているものである。

【００２７】（Ａ−１）第１の実施形態の全体構成 図１は、この実施形態の同期検波回路の全体構成を示す
ブロック図である。

【００２８】図１において、位相比較器１０には、受信
されたπ／４シフトＱＰＳＫ変調信号（以下、入力変調
信号と呼ぶ）及びキャリア発生器１１が発生したキャリ
ア信号が与えられる。位相比較器１０は、キャリア信号
を基準とした入力変調信号の位相差（以下では、瞬時位
相と呼ぶ）を検出して出力するものである。この実施形
態では、後述する図２（ｃ）に示すように、位相比較器
１０は、瞬時位相を、２π毎にその区間では直線的に変
化する特性に従ったデジタル信号（又は直流電圧信号）
で出力するものである。位相比較器１０の詳細構成例に
ついては、図３及び図４に示している。

【００２９】キャリア発生器１１は、入力変調信号と非
同期ではあるがほぼ同じ周波数（原理的には、同一周波
数）のキャリア信号を発生する。一般的な同期検波方式
においては、キャリア発生器はＰＬＬ回路で構成され、
入力されたπ／４シフトＱＰＳＫ変調信号に位相同期し
たキャリア信号が発生されるが、この実施形態において
は、構成の簡単化及びバースト信号の高速引込みを期し
て、入力されたπ／４シフトＱＰＳＫ変調信号に非同期
にキャリア信号を発生することとしている。

【００３０】位相比較器１０からの瞬時位相信号は、加
算器１４及び位相メモリ回路１２に与えられる。

【００３１】位相メモリ回路１２は、後述する図５に示
す構成でなり、３１シンボルのプリアンブルパターンを
持つ制御チャネルや同期バースト（以下、「制御チャネ
ル等」と略す）における周波数差検出のために瞬時位相
信号を書込むと共に、その後、読出しを行なうもので
り、周波数検出誤差を最小限にするために、プリアンブ
ルパターン期間だけを書込み及び読出しの対象としてい
る。位相メモリ回路１２から読み出された瞬時位相信号
（プリアンブルパターン期間での瞬時位相信号）は、周
波数差検出器１３に与えられる。

【００３２】周波数差検出器１３は、キャリア発生器１
１が発生したキャリア信号と、送信側装置でのキャリア
信号との周波数差を検出して周波数差補正信号を形成し
て加算器１４に与えるものである。ここで、周波数差検
出器１３（後述する第２の詳細構成例の場合）は、その
精度と安定性を確保するために、３１シンボルのプリア
ンブルパターンを持つ制御チャネル等においては、位相
メモリ回路１２からの瞬時位相信号に基づいて所定時間
での周波数差を検出し、３１シンボルのプリアンブルパ
ターンを持たないスロット（以下、「通信チャネル」と
呼ぶ）においては、位相シフト量検出器１６からの位相
差情報に基づいて、所定時間での周波数差を検出する。
この周波数差検出器１３の詳細構成例を図９及び図１２
に示している。

【００３３】加算器１４は、位相比較器１０からの瞬時
位相信号と、周波数差検出器１３からの周波数差補正信
号との加算処理を通じて、位相比較器１０からの瞬時位
相信号に含まれている送受信装置間のキャリア信号の周
波数差による位相誤差を除去するものである。

【００３４】π／４逆シフト回路１５は、加算器１４か
らの周波数差成分が除去された瞬時位相信号に対し、１
シンボル単位で−π／４ずつ位相をシフトするものであ
る。

【００３５】周知のように、π／４シフトＱＰＳＫ変調
方式では、送信符号に関係なく、送信（変調）側で１シ
ンボル毎にπ／４だけ位相をシフトしており、π／４逆
シフト回路１５は、その逆演算を行なっている。すなわ
ち、π／４シフトＱＰＳＫ変調方式に従っている瞬時位
相信号を、ＱＰＳＫ変調方式に従っている瞬時位相信号
に変換する。

【００３６】位相シフト量検出器１６には、π／４逆シ
フト回路１５が出力した瞬時位相信号が与えられる。こ
の実施形態の場合、キャリア発生器１１は、入力変調信
号に非同期なキャリア信号を発生しているので、キャリ
ア信号の位相を基準位相（受信機の位相基準軸）とした
とき、π／４逆シフト回路１５が出力した瞬時位相信号
は、この基準位相に対して任意の位相を有することにな
る。位相シフト量検出器１６は、この基準位相に対して
任意位相の角度（位相差）を検出し、その位相差を除去
できる位相シフト量信号（位相差補正信号）を加算器１
７に与える。なお、位相シフト量検出器１６の詳細構成
例を図１５、図１８及び図２０に示している。

【００３７】加算器１７は、π／４逆シフト回路１５か
らの瞬時位相信号と、位相シフト量検出器１６からの位
相シフト量信号との加算処理を通じて、π／４逆シフト
回路１５からの瞬時位相信号を、基準位相（キャリア信
号の位相）に同期した、象限による符号判定に適したＱ
ＰＳＫ位相配置に変換する。

【００３８】差分演算・符号判定器１８は、加算器１７
からの出力信号から象現種別情報を抽出し、シンボル間
の象現変位の差分を得て、送信側でマッピングされてい
る信号の逆演算を行ない元の符号列に変換して出力す
る。なお、この実施形態は、位相判定点が属する象限が
符号列に対応している入力変調信号ではなく、シンボル
間の象限変位が符号列に対応した入力変調信号を前提と
している。

【００３９】遅延演算器１９は、クロック再生のため
に、位相比較器１０からの瞬時位相信号の１シンボル間
の差分を演算する。

【００４０】クロック再生器２０は、遅延演算器１９か
らの出力信号に基づいて、入力された変調信号の中から
入力に同期したクロック信号を再生する。例えば、国際
特許出願ＰＣＴ／ＪＰ／０１９０４号明細書及び図面に
記載されたクロック再生方法を適用することができる。

【００４１】（Ａ−２）主要構成要素の詳細構成及び動
作 （Ａ−２−１）位相比較器１０及びキャリア発生器１１ 位相比較器１０は、入力される２信号の位相差を、図２
（ｃ）に示すような２π毎にその区間では直線的に変化
する値に変換して出力するものであれば、いかなる内部
構成のものでも良い。以下では、デジタル化、ＩＣ化に
適した一例を説明する。

【００４２】図３は位相比較器１０及びキャリア発生器
１１の詳細構成を示すものであり、図４は位相比較器１
０内の二重移動平均フィルタ３５又は３６の詳細構成を
示すものである。

【００４３】図３に示した位相比較器１０は、国際特許
出願ＰＣＴ／ＪＰ／０１９０４号明細書及び図面に記載
されたもの（瞬時位相検出回路）に準拠しており、低域
濾波特性からの理由によって、記載されている瞬時位相
検出回路における移動平均フィルタに代えて二重移動平
均フィルタを適用している（なお、単純移動平均フィル
タを適用しても良い）。すなわち、位相比較器１０は、
２個のエクスクルーシブオア回路３２及び３３と、π／
２移相器３４と、２個の二重移動平均フィルタ３５及び
３６と、極性制御用論理回路３７とからなっている。

【００４４】なお、キャリア発生器１１は、原発振器３
０及び１／ｍ分周回路３１でなり、原発振器３０の発振
信号を１／ｍ分周回路３１が１／ｍ分周したものがキャ
リア信号として位相比較器１０に入力される。原発振器
３０の発振信号自体、位相比較器１０の各部の動作用ク
ロック信号として位相比較器１０に入力されている（な
お図３では省略している）。

【００４５】位相比較器１０において、エクスクルーシ
ブオア回路３２の一方の入力端子には入力変調信号が入
力され、他方の入力端子には、１／ｍ分周回路３１から
のキャリア信号が入力される。エクスクルーシブオア回
路３２は、これら信号の排他的論理和信号（以下、第１
の位相差反映信号と呼ぶ）を得て原発振信号で動作する
二重移動平均フィルタ３５に入力する。また、エクスク
ルーシブオア回路３３の一方の入力端子には入力変調信
号が入力され、他方の入力端子には１／ｍ分周回路３１
からのキャリア信号をπ／２移相器３４によってπ／２
だけ移相させたキャリア信号が入力される。エクスクル
ーシブオア回路３３は、これら信号の排他的論理和信号
（以下、第２の位相差反映信号と呼ぶ）を得て二重移動
平均フィルタ３６に入力する。

【００４６】第１の位相差反映信号が“１”（不一致）
又は“０”（一致）をとる割合及び周期は、入力変調信
号及びキャリア信号の位相差に応じており、第２の位相
差反映信号が“１”（不一致）又は“０”（一致）をと
る割合及び周期は、入力変調信号及びπ／２移相された
キャリア信号の位相差、従って、入力変調信号及びキャ
リア信号の位相差に応じている。

【００４７】二重移動平均フィルタ３５は、第１の位相
差反映信号の移動平均を求めるものであり、二重移動平
均フィルタ３６は、第２の位相差反映信号の移動平均を
求めるものであり、それぞれ低域濾波特性を有する。

【００４８】二重移動平均フィルタ３５からの移動平均
信号は、位相差との間に図２（ａ）に示す関係がある。
例えば、仮に、入力変調信号及びキャリア信号の位相差
が０であれば、エクスクルーシブオア回路３２からの第
１の位相差反映信号は“０”が連続し、その移動平均は
０となり、また、入力変調信号及びキャリア信号の位相
差がπであれば、第１の位相差反映信号は“１”が連続
し、その移動平均は最大値（“１”を１とするとｐ）と
なり、入力変調信号及びキャリア信号の位相差がその中
間であれば、移動平均は、その中間の位相差に応じた０
及び最大値の中間の値をとる。結局、エクスクルーシブ
オア回路３２及び二重移動平均フィルタ３５の機能によ
る入力変調信号の位相検出特性は図２（ａ）に示すよう
になる。

【００４９】一方、二重移動平均フィルタ３６からの移
動平均信号は、第２の位相差反映信号がキャリア信号を
π／２だけ移相させた信号を基準としたものであるの
で、位相差との間に図２（ｂ）に示す関係がある。

【００５０】なお、図２において、横軸は入力変調信号
及びキャリア信号の位相差（瞬時位相）を示している。
図２（ａ）及び（ｂ）の縦軸は、出力される移動平均値
（２πに対するモジュロ表記の瞬時位相）を示してい
る。

【００５１】各二重移動平均フィルタ３５、３６からの
移動平均信号は、極性制御用論理回路３７に入力され
る。論理回路３７は、一方の二重移動平均フィルタ（こ
こでは３６）の移動平均信号の極性（中心値より大で正
極性、小で負極性）に応じて、他方の二重移動平均フィ
ルタ（ここでは３５）の極性を非反転、反転するように
したものであり、この論理回路３７からの出力信号は、
図２（ｃ）に示すように、−π〜π、π〜３π、３π〜
５π、…のように、２πの範囲にわたって位相が直線で
検出できる特性を呈する。この出力信号は、入力変調信
号のキャリア信号を基準とした位相差（瞬時位相）を表
しており、当該位相比較器１０の出力信号（瞬時位相信
号）として送出される。

【００５２】二重移動平均フィルタ３５及び３６として
は、例えば図４に示すものを適用できる（特公平１−４
５０９７号公報参照）。

【００５３】エクスクルーシブオア回路３２又は３３か
ら出力された位相差反映信号は、原発振器３０からの発
振信号によってシフトレジスタ４０−１に取り込まれ、
また、その最終段の前の段から取出された位相差反映信
号は、発振信号によってシフトレジスタ４０−２に取り
込まれる。各シフトレジスタ４０−１、４０−２の段数
（ｐ＋１）は、以下のように選定されている。必要な移
動平均時間τを、原発振器３０からの発振信号の周波数
をｆ1 とすると、ｐが(1) 式を満足するように選定され
ている。言い換えると、第ｐ段目までが移動平均に供す
る値を格納し、最終段が移動平均時間を越えたばかりの
値を格納するように選定されている。

【００５４】 τ＝ｐ／ｆ1 …(1) シフトレジスタ４０−１の初段及び最終段の値は、論理
回路４１−１に入力され、発振信号のタイミングで比較
される。アップダウンカウンタ４２−１の値は、現時点
から所定期間前の時点までの所定時間τでの移動平均値
になっている。

【００５５】論理回路４１−１は、初段及び最終段の値
（最終段の値は移動平均には反映されない）が一致して
いるときには、移動平均の変化がないとしてアップダウ
ンカウンタ４２−１のカウント値を操作せず、初段の値
が“１”で最終段の値が“０”のときには移動平均値が
増大したとしてアップダウンカウンタ４２−１をアップ
カウントさせ、初段の値が“０”で最終段の値が“１”
のときには移動平均値が減少したとしてアップダウンカ
ウンタ４２−１をダウンカウントさせる。

【００５６】他の１組のシフトレジスタ４０−２、論理
回路４１−２及びアップダウンカウンタ４２−２も同様
に所定期間τの移動平均値を得るものである。但し、上
述のものより、移動平均に供する所定時間τが、その直
前期間に選定されているという差異がある。

【００５７】レジスタ４５は、最終的な移動平均値を格
納し、出力端子から移動平均信号として出力させるもの
である。加算回路４３は、レジスタ３５の最終的な移動
平均値にアップダウンカウンタ４２−１の移動平均値を
加算し、減算回路４４は、レジスタ４５の最終的な移動
平均値にアップダウンカウンタ４２−２の移動平均値を
減算する。すなわち、レジスタ４５に格納されている最
終的な移動平均値は、現時点を含めその直前所定期間τ
の移動平均値と、さらにその直前所定期間τの移動平均
値との差分ずつ修正されていくものである。以上のよう
にして移動平均が移動平均信号に二重に反映される。

【００５８】（Ａ−２−２）位相メモリ回路１２ クロック再生器２０からの再生クロック信号がベースバ
ンド信号に対して非同期状態のまま受信を開始すると、
クロック再生器２０からの再生クロック信号の同期を確
立するまで時間がかかり、その間、再生クロック信号に
よる瞬時位相信号に対する受信位相の判定点では、判定
された位相の誤差が大きくなる。このような位相誤差
は、通信開始時のプリアンブルパターンの受信時におい
て発生し、この点を考慮して、この実施形態では位相メ
モリ回路１２に設けている。

【００５９】すなわち、ＲＣＲ−ＳＴＤ２８に基づく制
御チャネルの基本物理スロット構成は、図６に示すよう
に、その先頭側に３１シンボルでなるプリアンブルパタ
ーンを含み、このプリアンブルパターンの時間内に再生
クロック信号（ベースバンドクロック信号）を再生し、
その位相を調整しなければならない。しかし、クロック
再生器２０からの再生クロック信号の位相が安定する時
点は確定できないが、プリアンブルパターンの後方にな
るほどその位相の信頼性が高いものとなり（位相が安定
した時点を図面上ではＡで示している）、この安定時点
Ａ以前の再生クロック信号によって、位相比較器１０か
らの瞬時位相信号のシンボル期間毎の位相を捕らえて
も、その判定位相の誤差は大きい可能性が高い。判定位
相の誤差が大きい場合には、プリアンブルパターン期間
での判定位相を用いて、送受信機間のキャリア信号の周
波数差を検出してもその検出精度も低くなる。

【００６０】そこで、このような再生クロック信号の位
相不安定の影響を除去すべく、位相メモリ回路１２を設
けている。

【００６１】図５は、位相メモリ回路１２の詳細構成を
示すブロック図である。この図５に示すように、位相メ
モリ回路１２は、ＲＡＭ構成の位相メモリ１２Ａと、こ
の位相メモリ１２Ａのアクセスを制御するメモリ制御回
路１２Ｂとから構成されている。

【００６２】位相メモリ１２Ａは、プリアンブルパター
ン期間における位相比較器１０からの瞬時位相信号（こ
こではデジタル信号とする）を全て格納し得る容量を有
するものである。

【００６３】メモリ制御回路１２Ｂには、再生クロック
信号と、プリアンブルパターンの開始時点から再生クロ
ック信号の位相が安定するまでの間だけ有意な論理レベ
ルをとるクロック再生タイミング信号とがクロック再生
器２０から与えられ、また、位相比較器１０からの瞬時
位相信号に同期した位相サンプリングクロック信号がキ
ャリア発生器１１から与えられる。

【００６４】なお、クロック再生タイミング信号が有意
レベルをとる期間は、可変でも固定でも良いが、その終
了時に再生クロック信号の位相安定が補償されているな
らば、固定期間の方が制御がし易くて好ましい。また、
位相サンプリングクロック信号の周波数をｆs 、再生ク
ロック信号の周波数をｆr とすると、これら周波数ｆs
及びｆr 間には、(2) 式に示すように、整数倍（ｋ倍）
の関係がある。

【００６５】 ｆs ＝ｋ×ｆr …(2) メモリ制御回路１２Ｂは、上述した各種の入力信号に基
づいて、図７のタイミングチャートに示すように、位相
メモリ１２Ａのアクセスを制御する。なお、図７（ｅ）
〜（ｉ）は、図７（ａ）〜（ｄ）における期間ｔ1 〜ｔ
2 の前側期間を拡大して示しており、図７（ｊ）〜
（ｍ）は、図７（ａ）〜（ｄ）における期間ｔ3 〜ｔ4
の前側期間を拡大して示している。

【００６６】メモリ制御回路１２Ｂは、クロック再生タ
イミング信号の有意期間を書込みタイミングとして認識
し、この書込みタイミングでは、位相サンプリングクロ
ック信号に同期してアドレス（書込みアドレス）を０か
ら１ずつ増加させ、また、アドレス変化毎に、有意なエ
ッジが生じる書込みパルス信号を発生させ、これらアド
レス及び書込みパルス信号を位相メモリ１２Ａに与え
て、位相比較器１０からの瞬時位相信号を位相メモリ１
２Ａに格納させる。

【００６７】メモリ制御回路１２Ｂは、クロック再生タ
イミング信号の有意期間が終了すると、書込み動作から
読出し動作に切り替える。この書込み終了時点でのアド
レスをｎとする。

【００６８】メモリ制御回路１２Ｂは、読出しタイミン
グになると、位相サンプリングクロック信号に同期し
て、アドレスをｎからｎ−ｋ、ｎ−２ｋ、ｎ−３ｋ、…
というようにｋずつ減算させながら、かつ、読出しパル
ス信号を読出しを指示するレベルに固定し、これらアド
レス及び読出しパルス信号を位相メモリ１２Ａに与え
て、位相メモリ１２Ａに格納させている瞬時位相信号の
内、１シンボル期間（１／ｆr ）ずつ異なるものを読出
す。なお、読出す瞬時位相信号の数（シンボル数）は、
可変でも良いが、固定個数（ｋの値にもよるが、例えば
２４）にすることが好ましい。

【００６９】このようにして読み出された１シンボル期
間ずつ異なる、しかも、時間軸が逆転された瞬時位相信
号の系列が周波数差検出器１３に与えられる。

【００７０】周波数差検出器１３においては、再生クロ
ック信号の安定した位相判定点を基準にそれより以前の
位相も判定して周波数差を検出でき、再生クロック信号
の不安定さを原因とする誤差の影響を抑えることができ
る。

【００７１】また、周波数差検出器１３の構成にもよる
が、読出し周期を再生クロック信号の周期ではなく、位
相サンプリングクロック信号の周期にしているので、位
相メモリ回路１２を設けたことによる処理遅延を吸収で
き、プリアンブルパターン期間が終了する前に、周波数
差を検出することができる。

【００７２】（Ａ−２−３−１）周波数差検出器１３の
第１例 次に、周波数差検出器１３の第１の詳細構成例を説明す
る。なお、この実施形態の場合、周波数差検出器１３の
前段には位相メモリ回路１２が設けられているが、これ
から説明する第１の詳細構成例の技術思想は、前段に位
相メモリ回路１２が設けられていない場合にも適用可能
であるので、以下では、前段に位相メモリ回路１２が設
けられていないで位相比較器１０からの瞬時位相信号が
直接与えられるとして説明し、その説明後に、前段に位
相メモリ回路１２が設けられている場合の変更点を説明
する。

【００７３】まず、従来の周波数差検出方法を簡単に述
べる。π／４シフトＱＰＳＫ変調方式の位相（変調信号
の位相）は、図８（ａ）に示すように、π／４ずつ異な
る８個の位相のいずれかを各シンボルでとる。また、あ
るシンボルでの位相から次のシンボルの位相への変化
は、図８（ｂ）に示すように、π／４、３π／４、−π
／４又は−３π／４である。従って、相前後する２シン
ボルの瞬時位相信号間の差分は、送受信機間のキャリア
信号の周波数差や、伝送路での位相雑音がなければπ／
４、３π／４、−π／４又は−３π／４となる。逆に言
えば、２シンボルの瞬時位相信号の差分と、その差分値
に最も近いπ／４、３π／４、−π／４又は−３π／４
との偏差は、送受信機間のキャリア信号の周波数差成分
と、伝送路での位相雑音成分との和となっている。ここ
で、位相雑音をランダム雑音と見なせば、２シンボルの
瞬時位相信号間の差分を複数について平均すれば位相雑
音成分がキャンセルされ、キャリア信号の周波数差成分
を取出すことができる。

【００７４】しかしながら、従来の周波数差検出方法で
は位相雑音に対する余裕が小さいという課題があった。

【００７５】すなわち、相前後する２シンボルの瞬時位
相信号間の差分は、送信側が意図している位相差（例え
ばπ／４）からさほどずれないということを前提として
いるが、２シンボルの瞬時位相信号に異なる方向の位相
雑音が加わった場合には、π／４、３π／４、−π／４
及び−３π／４のうち相前後する２シンボルの瞬時位相
信号間の差分に最も近いもの（例えば３π／４）が送信
側が意図している位相差（例えばπ／４）と異なる場合
も生じる。この場合には、キャリア信号の周波数差成分
と、伝送路での位相雑音成分との和と捕らえた値に誤差
（π／２）が含まれてしまう。このように点を考慮する
と、許容し得る位相雑音は−π／８〜π／８である。

【００７６】また、キャリア信号間の周波数差が大きく
なればなるほど、位相雑音がある程度小さくても、π／
４、３π／４、−π／４及び−３π／４のうち相前後す
る２シンボルの瞬時位相信号間の差分に最も近いもの
（例えば３π／４）が送信側が意図している位相差（例
えばπ／４）と異なることが生じる。このキャリア信号
間の周波数差の大きさまでも考慮すると、許容し得る位
相雑音は上述した−π／８〜π／８の範囲より一段と小
さくなる。

【００７７】図９に示した周波数差検出器１３の第１の
詳細構成例は、以上の点を考慮してなされたものであ
り、キャリア信号間の周波数差を正しく検出し得る位相
雑音の許容範囲を従来より拡大できるようにしたもので
ある。すなわち、この周波数差検出器１３は、「１００
１」の繰返しパターンでなるプリアンブルパターンの期
間で、周波数差を検出することにより、キャリア信号間
の周波数差を正しく検出し得る位相雑音の許容範囲を従
来より拡大できるようにしたものである。

【００７８】なお、上述したＲＣＲ−ＳＴＤ２８では、
通信を行なうためのシーケンスとして、まず、リンクチ
ャネル確立フェーズにおいて制御チャネル等の通信が行
なわれる。また、サービスチャネル確立フェーズ及び通
信フェーズに移行すると、通信チャネルの通信が行なわ
れる。従って、最初に、制御チャネル等の通信が可能と
ならなければならず、制御チャネル等の通信開始時に送
信されるプリアンブルパターンを周波数差の検出に利用
することは、検出された周波数差をそれ以降に用いるこ
とができ、好ましいことである。

【００７９】図９において、この周波数差検出器１３に
は、例えば、図８（ｃ）に示すような２πの範囲を６４
個の段階で表した（π／３２の分解能を有する）６ビッ
トの瞬時位相信号Ｘ（ｔ）（ｔは動作を開始してからの
シンボル期間の経過数）が入力され、この瞬時位相信号
Ｘ（ｔ）は加算器５０に与えられる。また、この加算器
５０には、加算器５１がシンボルクロック信号（再生ク
ロック信号）ＳＣに基づいてシンボル期間毎に「８」
（π／４に相当する値）を累積していった信号８ｔが与
えられる。加算器５０は、シンボルクロック信号（再生
クロック信号）ＳＣに基づいて入力された２種類の信号
を加算し、Ｘ´（ｔ）＝Ｘ（ｔ）＋８ｔを出力する。

【００８０】これら加算器５０及び５１は、プリアンブ
ルパターン期間の瞬時位相信号Ｘ（ｔ）を、ＢＰＳＫ変
調方式と位相変化量が等価な瞬時位相信号Ｘ´（ｔ）に
変換することを実行している。

【００８１】プリアンブルパターン（「１００１」の連
続）における位相変位をみると、図１０（ａ）に示すよ
うになる。ここで、シンボル毎に８ｔ（ｔ＝０、１、
２、…）、言い換えると、πｔ／４を加算していくと、
図１０（ｂ）に示すように、シンボル毎にπずつ変化す
る瞬時位相信号となり、ＢＰＳＫ信号として扱える。こ
のようなＢＰＳＫ信号であれば、キャリア周波数差がな
い場合、位相雑音が従来より広い−１６〜１６（−π／
２〜π／２）の範囲となり、周波数差の誤検出は生じに
くくなる。

【００８２】加算器５０からの出力信号Ｘ´（ｔ）は、
差分回路５３に直接与えられると共に、１シンボル遅延
回路５２を介して１シンボル期間だけ遅延されて差分回
路５３に与えられる。差分回路５３は、遅延されていな
い信号Ｘ´（ｔ）から遅延された信号Ｘ´（ｔ−１）の
差分信号ＤＬＹ（ｔ）＝｛Ｘ´（ｔ）−Ｘ´（ｔ−
１）｝ｍｏｄ３２を求めて極性反転回路５４に出力す
る。なお、ｍｏｄはモジュロ演算を示している。また、
差分信号ＤＬＹ（ｔ）を、５ビットの２の補数として扱
うこと、すなわち−１６〜＋１５の整数として扱うこと
としている。

【００８３】１シンボル遅延回路５２及び差分回路５３
は、いわゆる遅延検波回路を構成している。

【００８４】上述したように、加算器５０の出力信号Ｘ
´（ｔ）はシンボル毎にπずつ変化するものであり、キ
ャリア信号間の周波数差がなければ（位相雑音を無視す
る）相前後する２シンボルの信号差Ｘ´（ｔ）−Ｘ´
（ｔ−１）はπに相当する３２となる。すなわち、キャ
リア信号間の周波数差がなければ、差分信号ＤＬＹ
（ｔ）は０となる。位相雑音のことを無視すれば、差分
信号ＤＬＹ（ｔ）が０でなければ、その値はキャリア信
号間の周波数差による位相変動分を示している。

【００８５】この位相変動分をキャンセルすることが必
要であるので、極性反転回路５４が差分信号ＤＬＹ
（ｔ）の極性を反転した信号ＦＤＦ（ｔ）＝−ＤＬＹ
（ｔ）を形成して２４シンボル区間平均回路５５に与え
る。

【００８６】２４シンボル区間平均回路５５は、２４シ
ンボル区間の入力信号ＦＤＦ（ｔ）〜ＦＤＦ（ｔ−２
３）の平均を求めて、平均信号ＦＤＦａｖ（ｔ）を加算
器５６に与える。すなわち、(3) 式に示す平均演算を行
なっている。

【００８７】 ＦＤＦａｖ（ｔ）＝［｛ＦＤＦ（ｔ）＋ＦＤＦ（ｔ−１）＋ＦＤＦ（ｔ−２ ）＋…＋ＦＤＦ（ｔ−２３）｝／２４］ｍｏｄ３２ …(3) なお、上述した加算器５０〜極性反転回路５４は、プリ
アンブルパターン期間以外でも動作するものであるが、
この２４シンボル区間平均回路５５にプリアンブルタイ
ミング信号を与えて、動作をプリアンブルパターン期間
に限定しており、これにより、プリアンブルパターン期
間でのみキャリア信号間の周波数差の検出を行なってい
ることにしている。すなわち、プリアンブルパターン期
間を過ぎるとその値は、固定値となる。

【００８８】１シンボル遅延回路５２及び差分回路５３
でなる上述した遅延検波回路の機能については、位相雑
音を無視して説明したが、差分回路５３からの出力信号
ＤＬＹ（ｔ）にはキャリア信号間の周波数差に基づく成
分と、伝送路で混入された位相雑音の成分とが重畳され
ている。位相雑音の成分はランダム雑音とみなせるの
で、２４シンボル区間平均回路５５による平均処理を通
じて、位相雑音の成分を除去している。

【００８９】加算器５６には、２４シンボル区間平均回
路５５からの平均信号ＦＤＦａｖ（ｔ）が１シンボル期
間毎に与えられると共に、自己が１シンボル期間前に出
力した周波数差検出信号ＡＦＣ（ｔ−１）が入力されて
おり、加算器５６は、これら入力信号を加算して周波数
差補正信号ＡＦＣ（ｔ−１）を今回の平均信号ＦＤＦａ
ｖ（ｔ）に応じて修正して現シンボル期間での周波数差
補正信号ＡＦＣ（ｔ）＝｛ＡＦＣ（ｔ−１）＋ＦＤＦａ
ｖ（ｔ）｝ｍｏｄ３２を形成して、周波数差の除去用の
加算器１４（図１）に出力する。

【００９０】上述した２４シンボル区間平均回路５５か
らの平均信号ＦＤＦａｖは、送受信機間のキャリア信号
の周波数差による１シンボル期間での位相変化を表して
いる。従って、ｍシンボル期間ではそのｍ倍の位相変化
があるので（位相であるので２πのモジュロでとらえる
が）、加算器５６を設けて累積処理し、周波数差補正信
号ＡＦＣ（ｔ）を形成することとしている。

【００９１】上述したように、プリアンブルパターン期
間が終了したときに、２４シンボル区間平均回路５５か
らの平均信号ＦＤＦａｖの値を固定するようにしたの
は、以下の理由による。制御チャネル等のプリアンブル
パターン後の他のシンボルは、スクランブルをかけるな
どされているランダムパターンである。これらのランダ
ムパターンのシンボルタイミングでは、図１０について
説明したようなパターンが「１００１」の繰返しを前提
としているＢＰＳＫ変調信号と位相変化量が等価な瞬時
位相信号への変換を行なうことができず、周波数差を検
出することができない。そこで、プリアンブルパターン
から検出した１シンボル期間での周波数差の値をプリア
ンブルパターン終了後に固定し、それ以降の各シンボル
の周波数差補正信号ＡＦＣ（ｔ）を、この固定した値Ｆ
ＤＦａｖに基づいて形成させることとした。

【００９２】なお、プリアンブルパターン終了後に、従
来の周波数差検出方法に切り替えることも考えられる
が、従来の周波数差検出方法は、上述した問題点を有す
るので、実際的な方法ではない。

【００９３】次に、位相雑音の許容範囲について詳述す
る。ＢＰＳＫ変調信号に従う瞬時位相信号に変換された
２シンボルの信号Ｘ´（ｔ）、Ｘ´（ｔ−１）は、図１
１に示すように、正規の位相Ｘ０´（ｔ）、Ｘ０´（ｔ
−１）に位相雑音（キャリア信号間の周波数差による成
分を含む）Ｄ（ｔ）、Ｄ（ｔ−１）｝が加わったものと
して表すことができる。

【００９４】そのため、差分回路５３からの差分信号Ｄ
ＬＹ（ｔ）は、(4) 式に示すように変形することができ
る。

【００９５】 ＤＬＹ（ｔ） ＝｛Ｘ´（ｔ）−Ｘ´（ｔ−１）｝ｍｏｄ３２ ＝［｛Ｘ０´（ｔ）＋Ｄ（ｔ）｝−｛Ｘ０´（ｔ−１）＋Ｄ（ｔ−１）｝］ ｍｏｄ３２ ＝［｛Ｘ０´（ｔ）−Ｘ０´（ｔ−１）｝＋｛Ｄ（ｔ）−Ｄ（ｔ−１）｝］ ｍｏｄ３２ ＝［０＋｛Ｄ（ｔ）＋Ｄ（ｔ−１）｝］ｍｏｄ３２ ＝｛Ｄ（ｔ）−Ｄ（ｔ−１）｝ｍｏｄ３２ …(4) この差分信号ＤＬＹ（ｔ）が有効となるのは、(4) 式に
おいて、以下の(5) 式の条件を満たすときである。従っ
て、図９に示す構成によれば、同期検波方式として許容
すべき雑音による位相変動幅の条件±８（±π／４）を
満たすことができ、同期検波における周波数差検出方式
として有効であることがわかる。

【００９６】 |Ｄ（ｔ）−Ｄ（ｔ−１）|＜１６ …(5) 図９は、位相比較器１０からの瞬時位相信号が周波数差
検出器１３に与えられるとした場合（一般的な場合）の
構成を示したが、図５に示すような位相メモリ回路１２
からの瞬時位相信号が入力される周波数差検出器１３で
は、図９における構成を、位相メモリ回路１２からの信
号周期が短い点と時系列が逆転されている点を考慮し、
以下のように変更すれば良い（後述する図１２参照）。

【００９７】シンボルクロック信号として再生クロック
信号ではなく、図７（ｋ）に示す位相サンプリングクロ
ック信号（位相メモリ回路１２からの読出しクロック信
号）を用いる。また、加算器５１に与える固定値を５６
（−８；−π／４相当）とする。さらに、差分信号ＤＬ
Ｙ（ｔ）を｛Ｘ´（ｔ−１）−Ｘ´（ｔ）｝ｍｏｄ３２
によって算出する。

【００９８】（Ａ−２−３−２）周波数差検出器１３の
第２例 次に、周波数差検出器１３の第２の詳細構成例を説明す
る。なお、この実施形態の場合、周波数差検出器１３の
前段には位相メモリ回路１２が設けられているが、これ
から説明する第２の詳細構成例の技術思想は、前段に位
相メモリ回路１２が設けられていない場合にも適用可能
である。以下では、前段に位相メモリ回路１２が設けら
れている場合における周波数差検出器１３の第２の詳細
構成例を説明する。

【００９９】周波数差検出器１３の第１の詳細構成例で
は、キャリア周波数差に基づく１シンボル期間当りの位
相変動を、制御チャネル等のプリアンブルパターン期間
においてのみ検出するものを説明した。しかし、シーケ
ンスが制御チャネル等から通信チャネルに移行すると、
物理スロットの構成が異なり、ＲＣＲ−ＳＴＤ２８の規
定ではプリアンブルパターンがわずかしかないため、第
１の詳細構成例の方式をそのまま適用することができな
い。

【０１００】周波数差検出器１３の第２の詳細構成例
は、通信チャネルにおいてもキャリア信号間の周波数差
を適切に検出でき、良好な自動周波数制御（周波数差補
正）をできるようにしたものである。

【０１０１】図１２は、周波数差検出器１３の第２の詳
細構成例を示すブロック図であり、上述した図９との同
一、対応部分には同一符号を付して示している。

【０１０２】この図１２に示すように、第２の詳細構成
例は、制御チャネル等（プリアンブルパターン期間）で
の１シンボル期間での周波数差の検出構成５０〜５５に
加えて、通信チャネルでの周波数差検出構成６０〜６２
と、制御チャネル等での周波数差情報と通信チャネルで
の周波数差情報とを融合させる構成６３、６４とからな
っている。

【０１０３】そこで、以下では、通信チャネルでの周波
数差検出構成６０〜６２と、制御チャネル等での周波数
差情報と通信チャネルでの周波数差情報とを融合させる
構成６３、６４とについて詳細に説明し、制御チャネル
等（プリアンブルパターン）での周波数差の検出構成５
０〜５５に対する説明は簡単に行なう。

【０１０４】図１２に示した周波数差検出器１３の第２
の詳細構成例は、位相メモリ回路１２が前段に設けられ
ていることを前提としているものであるのに対して、図
９に示した周波数差検出器１３の第１の詳細構成例は位
相メモリ回路１２が前段に設けられていないものである
ので、第２の詳細構成例における制御チャネル等（プリ
アンブルパターン）での周波数差の検出構成５０〜５５
は、第１の詳細構成例における対応構成と以下の点が異
なっている。なお、各検出構成５０、…、５５は、制御
チャネル等での周波数差を検出という基本的機能につい
ては、第１の詳細構成例と同様に実現している。

【０１０５】各検出構成５０、…、５５を動作させるた
めのクロック信号として、図７（ｋ）に示す位相サンプ
リングクロック信号（位相メモリ回路１２からの読出ク
ロック信号ＲＣ；シンボル毎の瞬時位相信号がこのクロ
ック周期ｕで当該検出器１３に入力されているので擬似
的なシンボルクロック信号となっている）が与えられて
いる。また、加算器５１に与える固定値は、入力されて
いる瞬時位相信号Ｘ（ｕ）の時間軸が逆転されているた
め−８となっている。さらに、差分回路５３は、入力さ
れている瞬時位相信号Ｘ（ｕ）の時間軸が逆転されてい
るため、差分信号ＤＬＹ（ｕ）を｛Ｘ´（ｕ−１）−Ｘ
´（ｕ）｝ｍｏｄ３２によって算出している。さらにま
た、２４シンボル区間平均回路５５に、図７（ｊ）に示
す位相メモリ読出タイミング信号が与えられるようにな
されており、２４シンボル区間平均回路５５は、位相メ
モリ回路１２からの読出し動作期間においてのみ平均化
処理を行なう。

【０１０６】以下、周波数差検出器１３の第２の詳細構
成例における特徴を説明する。この構成例の場合、上述
した位相シフト量検出器１６及び加算器１７でなる自動
位相シフト回路（図１参照）において検出された位相シ
フト量の情報を、通信チャネルでの周波数差検出に利用
している。そこでまず、位相シフト量の情報を周波数差
検出に利用できることを説明する。

【０１０７】π／４逆シフト回路１５（図１参照）から
のＱＰＳＫ変調信号の位相配置は、キャリア信号が入力
変調信号に非同期であるため、図１３（ａ）に示すよう
に、ＱＰＳＫ変調信号が座標軸（基準位相軸）に対して
傾きθをもった状態で安定する（座標軸は、当該同期検
波回路の基準クロック信号（キャリア信号）の位相）。
自動位相シフト回路は、この基準位相からの位相差θを
検出し、−θだけ回転させることで、図１３（ｂ）に示
すように、各位相判定点が座標軸から等距離の点に安定
させる機能を実現させるものである。

【０１０８】上述の位相差θは、位相メモリ回路１２、
周波数差検出器１３及び加算器１４でなる自動周波数制
御回路が周波数差を正確に検出し、それを相殺すること
ができれば、初期段階で検出された値で固定する。しか
し、検出する周波数差には誤差があり、その誤差の極性
により位相差θが時間軸上で増減する。自動位相シフト
回路では、後述するように、例えば１６シンボル毎に位
相差θを検出しており、その位相差θは変動している。

【０１０９】すなわち、位相シフト量θは周波数差の関
数となっており、時間ｔでの位相差Δθ（ｔ）は、周波
数差をΔｆとすると、(6) 式で表すことができる。(6)
式におけるｋは係数である。この(6) 式からは、位相差
Δθ（ｔ）の変化量を検出することにより周波数差Δｆ
の変化量が検出できることが分かる。言い換えると、周
波数補正で補正し切れていない周波数差の成分を検出で
きる。

【０１１０】 Δθ（ｔ）＝ｋ・Δｆ・ｔ …(6) そこで、周波数差検出器１３の第２の詳細構成例におい
ては、位相シフト量検出器１６及び加算器１７でなる自
動位相シフト回路（図１参照）において検出された位相
差情報を、通信チャネルでの周波数差検出に利用するこ
ととした。

【０１１１】自動位相シフト回路からは、この周波数差
検出器１３に、図１４に示すように、通信チャネルのス
ロット内において例えば６４シンボル期間だけ異なって
検出された基準位相からの位相差の検出情報ＰＳＡ及び
ＰＳＢが入力されるようになされており、これら検出情
報ＰＳＡ及びＰＳＢは差分回路６０に与えられる。

【０１１２】差分回路６０は、６４シンボル期間だけ異
なる検出情報ＰＳＡ及びＰＳＢの差分ＰＳＤ（Ｔ）＝
｛ＰＳＢ（Ｔ）−ＰＳＡ（Ｔ）｝ｍｏｄ６４を求めて極
性反転回路６１に出力する。なお、上述したＴはバース
トクロック信号のＴ番目の周期を表している。すなわ
ち、位相差の変化量を周波数差の補正残り成分として求
めている。

【０１１３】極性反転回路６１は、周波数補正し切れて
いない誤差成分を相殺するために、入力信号ＰＳＤ
（Ｔ）の極性を反転し、その反転後の信号−ＰＳＤ
（Ｔ）を８バースト移動平均回路６２に与えられる。

【０１１４】８バースト移動平均回路６２は、平均処理
に供する８個のデータを保持する８個のレジスタを有す
るものであるが、これらレジスタは、制御チャネル等か
ら通信チャネルに移行した最初のバーストの先頭で０リ
セットされる。８バースト移動平均回路６２は、通信チ
ャネルに移行した後、位相差の変化分（周波数補正し切
れていない誤差成分）を相殺するために入力された−Ｐ
ＳＤ（Ｔ）を貯え、その平均値ＦＤＤ（Ｔ）を(7) 式に
従って求めて加算器６３に与える。ここで、８バースト
の移動平均を得るようにしたのは、最終的な周波数差検
出信号ＡＦＣ（ｔ）の安定化のためである。すなわち、
フェージング等の影響により変化量ＰＳＢ（Ｔ）−ＰＳ
Ａ（Ｔ）には誤差が生じていることが多いため、８バー
スト間の移動平均をとるようにしている。なお、移動平
均に供するバースト数が、この詳細構成例のように８バ
ーストに限定されないことは勿論である。

【０１１５】 ＦＤＤ（Ｔ）＝−｛ＰＳＤ（Ｔ）＋ＰＳＤ（Ｔ−１） ＋…＋ＰＳＤ（Ｔ−７）｝／８ …(7) ８バースト移動平均回路６２からの出力信号ＦＤＤ
（Ｔ）は、バースト毎に更新されるが、周波数差の補正
量が１シンボル期間当りの量となるように演算されたも
のとなっている。

【０１１６】加算器６３には、制御チャネル等（プリア
ンブルパターン期間）で検出された１シンボル期間での
周波数差検出信号ＦＤＦａｖが与えられるようになされ
ており、位相メモリ読出タイミング信号に基づき、通信
チャネルに移行する直前においてこの値が初期値ＡＦＣ
Ａ（０）としてロードされる。これ以降においては、加
算器６３は、バーストクロック信号ＢＣに基づき、自己
からの１バースト前の出力信号ＡＦＣＡ（Ｔ−１）と、
８バースト移動平均回路６２からの出力信号ＦＤＤ
（Ｔ）とを加算して、今回のバーストで検出された周波
数差の補正誤差分ＦＤＤ（Ｔ）だけ、１シンボル期間毎
の周波数差補正信号ＡＦＣＡ（Ｔ）＝ＡＦＣＡ（Ｔ−
１）＋ＦＤＤ（Ｔ）を更新させる。この１シンボル期間
毎の周波数差補正信号ＡＦＣＡ（Ｔ）は、加算器６４に
与えられる。

【０１１７】加算器６４は、シンボルクロック信号ＳＣ
に基づいて、直前シンボル期間での周波数差補正信号Ａ
ＦＣ（ｔ−１）にシンボル毎の周波数差補正信号ＡＦＣ
Ａ（Ｔ）を加算することで、現シンボル期間での周波数
差補正信号ＡＦＣ（ｔ）＝｛ＡＦＣ（ｔ−１）＋ＡＦＣ
Ａ（Ｔ）｝ｍｏｄ６４を形成して、周波数差の除去用の
加算器１４（図１）に出力し、位相比較器１０からの瞬
時位相信号に含まれているキャリア信号間の周波数差に
基づく位相誤差分を除去させる。

【０１１８】以上のように、この周波数差検出器１３の
第２の詳細構成例では、通信チャネルにおいて、キャリ
ア信号間の周波数差の補正し切れない成分が、位相シフ
ト量検出器１６から当該周波数差検出器１３にフィード
バックされ、周波数差の補正精度を高めている。

【０１１９】以上、位相メモリ回路１２が前段に設けら
れている場合の周波数差検出器１３の第２の詳細構成例
を説明したが、位相メモリ回路１２が前段に設けられて
いないる場合の周波数差検出器１３の第２の詳細構成例
も容易に類推できるので、その説明は省略する（図９参
照）。

【０１２０】（Ａ−２−４−１）位相シフト量検出器１
６の第１の詳細構成例 次に、加算器１７と共に、自動位相シフト回路を構成す
る位相シフト量検出器１６の第１の詳細構成例を図面を
参照しながら詳述する。

【０１２１】上述したように、π／４逆シフト回路１５
（図１参照）からのＱＰＳＫ変調信号の位相配置は、キ
ャリア信号が入力変調信号に非同期であるため、図１３
（ａ）に示すように、ＱＰＳＫ変調信号が受信機の基準
座標軸に対して傾きθをもった状態で安定し、自動位相
シフト回路は、この位相差θを検出し、−θだけ回転さ
せることにより、図１３（ｂ）に示すように、各位相が
軸から等距離の、差分演算・符号判定器１８が正確に符
号を判定できる位相点に安定させる機能を担うものであ
る。

【０１２２】図１５において、π／４逆シフト回路１５
からのシンボル周期のＱＰＳＫ変調信号（瞬時位相信
号）ＲＥＶＳＦＴ（ｔ）は、位相差算出部７０に与えら
れる。ここでも、ＱＰＳＫ変調信号ＲＥＶＳＦＴ（ｔ）
が、２πを６４分割した角度を最小単位とした６ビット
のデジタル信号とする。位相差算出部７０は、１６（π
／２相当）を除数としたモジュロ演算を行ない、その４
ビットデータでなる演算結果ＰＡ（ｔ）＝ＲＥＶＳＦＴ
（ｔ）ｍｏｄ１６をクロック切替器７２に与える。

【０１２３】このモジュロ演算は、時刻（シンボルクロ
ック数でカウントした時刻）ｔにおける瞬時位相信号Ｒ
ＥＶＳＦＴ（ｔ）と、その信号が属する象限の基準位相
０（０）、１６（π／２）、３２（π）又は４８（π／
２）との位相差信号（θ）ＰＡ（ｔ）を求めていること
になり、瞬時位相信号ＲＥＶＳＦＴ（ｔ）がどの象限に
属していても得られた位相差信号ＰＡ（ｔ）は０〜１５
の範囲内の値となる（１つの象現に重なり合う）。

【０１２４】１６シンボル区間制御回路７１は、後述す
るヒストグラムカウンタ群７３やヒストグラム強調回路
７４を１６シンボル区間毎に０クリアすると共に、ヒス
トグラム形成用のシンボルクロック信号（再生クロック
信号）をクロック切替器７２に与えるものである。

【０１２５】ヒストグラムカウンタ群７３は、位相差信
号ＰＡ（ｔ）が取り得る値の種類だけのカウンタ７３−
０〜７３−１５から構成されている。

【０１２６】クロック切替器７２は、モジュロ演算器７
０からの位相差信号ＰＡ（ｔ）の値ｄ（ｄは０〜１５の
いずれか）に応じたヒストグラムカウンタ７３−ｄに１
６シンボル区間制御回路７１からのクロック信号を与え
て、そのヒストグラムカウンタ７３−ｄを１インクリメ
ントさせる。以下では、ヒストグラムカウンタ７３−ｄ
の値（すなわち出現頻度）をＰＨ（ｄ）で表している。

【０１２７】以上のようにして、ヒストグラムカウンタ
群７３は、１６シンボル期間の位相差信号ＰＡ（ｔ）の
ヒストグラムを形成する。図１６（ａ）及び（ｂ）はそ
れぞれ、形成されたヒストグラムの例を示したものであ
る。

【０１２８】自動周波数制御動作を行なってキャリア信
号間の周波数差の影響を除去しても位相雑音成分の平均
化による除去は完全ではなく、図１６に示すように、位
相差信号ＰＡ（ｔ）はある位相差を中心にばらつくもの
である。位相シフト量検出器１６の第１の詳細構成例
は、最頻度の位相差を位相差（θ）とすることを前提と
している。

【０１２９】しかし、図１６（ａ）の場合では、最頻度
の位相差ｄMAX （τ）（τは１６シンボル期間を周期と
して変化する時間変数）が３であるが、図１６（ｂ）の
場合には、最頻度の位相差ｄMAX （τ）が２と４との２
個存在する。そこで、ヒストグラム強調回路７４を設
け、ヒストグラムカウンタ群７３によるヒストグラムを
強調し、最頻度の位相差ｄMAX （τ）が１個だけになる
確率が高められたヒストグラムに変換することとした。
ヒストグラム強調回路７４は、(8) 式に従った強調演算
を行なう。なお、強調演算後の位相差ｄの出現頻度をＰ
Ｗ（ｄ）で表している。

【０１３０】 ＰＷ（ｄ）＝８×ＰＨ（ｄ） ＋４×｛ＰＨ（ｄ−１）＋ＰＨ（ｄ＋１）｝ ＋２×｛ＰＨ（ｄ−２）＋ＰＨ（ｄ＋２）｝ ＋｛ＰＨ（ｄ−３）＋ＰＨ（ｄ＋３）｝ …(8) 但し、(8) 式において、ｄ−ｎ（ｎは１〜３のいずれ
か）＜０の場合には、ｄ−ｎに代えてｄ−ｎ＋１６を用
い、１５＜ｄ＋ｎの場合には、ｄ＋ｎに代えてｄ＋ｎ−
１６を用いて、演算に供する位相角が０から１５の範囲
の値にするようにしている。

【０１３１】例えば、図１６（ａ）及び（ｂ）にそれぞ
れ示すヒストグラムは、強調処理により図１７（ａ）又
は（ｂ）（イメージ図であり、頻度は正確ではない）に
示すようなヒストグラムに変換される。

【０１３２】ヒストグラム強調回路７４が求めた各位相
差０、…、１５での強調頻度情報ＰＷ（１）、…、ＰＷ
（１５）は最大値検出回路７５に与えられる。最大値検
出回路７５は、強調頻度情報ＰＷ（１）〜ＰＷ（１５）
中の最大値を検出し、その最大値に対応した位相差ｄMA
X （τ）を位相差補正信号形成部７６に与える。

【０１３３】位相差ｄMAX （τ）は、上述した図１３
（ａ）に示した位相差θを用いると、π／４＋θとなっ
ている。ここで、位相シフト量は、θを除去する量、す
なわち−θであるから、π／４−（π／４＋θ）＝−θ
と演算することにより得られる。

【０１３４】位相差補正信号形成部７６は、入力された
位相差信号ｄMAX （τ）（＝θ）に基づいて、位相差補
正信号ＡＰＳ（τ）＝（８−ｄMAX （τ））ｍｏｄ１６
を求めて、位相差除去用の加算器１７に与える。

【０１３５】加算器１７は、瞬時位相信号ＲＥＶＳＦＴ
（ｔ）とこの位相差補正信号ＡＰＳ（τ）とを加算し
て、符号判定に適した位相配置の信号ＡＰＳＯ（ｔ）＝
｛ＲＥＶＳＦＴ（ｔ）＋ＡＰＳ（τ）｝ｍｏｄ６４を求
める。

【０１３６】なお、図１では省略していたが、加算器１
７には、瞬時位相信号ＲＥＶＳＦＴ（ｔ）が、位相差算
出部７０から位相シフト量演算回路７６までの処理系で
の処理遅延を吸収する１６シンボル遅延回路７７を介し
て入力されるようになされている。

【０１３７】この第１の詳細構成例では、位相差θを最
頻度の位相差ｄMAX （τ）として捕らえているので、位
相差θの変動（ヒストグラムのばらつき）が大きい場合
でも、位相差θを精度良く決定でき、自動位相シフト回
路の精度向上を期待できる。

【０１３８】（Ａ−２−４−２）位相シフト量検出器１
６の第２の詳細構成例 続いて、加算器１７と共に、自動位相シフト回路を構成
する位相シフト量検出器１６の第２の詳細構成例を図面
を参照しながら詳述する。

【０１３９】図１８は、位相シフト量検出器１６のこの
第２の詳細構成例を示すブロック図である。なお、図１
８では、図１５との同一、対応部分に同一、対応符号を
付して示している。この図１８から明らかなように、第
２の詳細構成例は、第１の詳細構成例におけるヒストグ
ラム強調回路７４に代えて、ヒストグラム変換回路７
４’を設けたことを除いて同じ構成を有している。

【０１４０】上述した第１の詳細構成例では、ヒストグ
ラムの形状そのものを強調することにより、強調後にお
けるヒストグラムの中に最頻度の位相差ｄMAX （τ）が
１個だけになるように変換する手法であったが、この第
２の詳細構成例では、各位相差ｄのそれぞれについて、
当該位相差ｄを含む±３の範囲内の各位相差についてヒ
ットしたシンボル数の合計値を求め、これを各位相ｄに
ついての頻度情報ＰＷに用いる点が異なっている。

【０１４１】この手法を採用すれば、各位相差ｄに対応
する値として近傍位相の分布状態も頻度情報ＰＷに反映
させることができるので、近傍位相も含めてヒット数の
多い位相の中心位相ほどその値を大きくすることがで
き、ヒストグラムにおける最頻度の位相差ｄMAX （τ）
が１個になる確率をより一層高めることができる。この
ため、ヒストグラム変換回路７４’では、(9) 式に従っ
た変換演算を行う。なお、変換演算後における各位相差
ｄの出現頻度をＰＷ（ｄ）で表している。

【０１４２】 ＰＷ（ｄ）＝ＰＨ（ｄ） ＋｛ＰＨ（ｄ−１）＋ＰＨ（ｄ＋１）｝ ＋｛ＰＨ（ｄ−２）＋ＰＨ（ｄ＋２）｝ ＋｛ＰＨ（ｄ−３）＋ＰＨ（ｄ＋３）｝ …(9) 但し、(9) 式において、ｄ−ｎ（ｎは１〜３のいずれ
か）＜０の場合には、ｄ−ｎに代えてｄ−ｎ＋１６を用
い、１５＜ｄ＋ｎの場合には、ｄ＋ｎに代えてｄ＋ｎ−
１６を用いて、演算に供する位相角が０から１５の範囲
の値にするようしている。

【０１４３】例えば、図１６（ａ）及び（ｂ）にそれぞ
れ示すヒストグラムは、変換処理により図１９（ａ）及
び（ｂ）（イメージ図であり、頻度は正確ではない）に
示すようなヒストグラムに変換される。なお、この処理
によっても変換頻度情報ＰＷ（１）〜ＰＷ（１５）中の
最大値が複数現れる場合には、例えば位相差ｄが大きい
方を優先的に選択するように決めておけば、図１９
（ａ）及び（ｂ）の場合にも、位相差ｄ＝３が位相分布
の中心として推定することが可能である。

【０１４４】この第２の詳細構成例のようにしても、位
相差θの変動（ヒストグラムのばらつき）によらず、位
相差θを精度良く決定でき、自動位相シフト回路の精度
を向上させることができる。

【０１４５】（Ａ−２−４−３）位相シフト量検出器１
６の第３の詳細構成例 さらに、加算器１７と共に、自動位相シフト回路を構成
する位相シフト量検出器１６の第３の詳細構成例を図面
を参照しながら詳述する。

【０１４６】図２０は、位相シフト量検出器１６のこの
第３の詳細構成例を示すブロック図であり、上述した図
１５との同一、対応部分には同一符号を付して示してい
る。

【０１４７】この図２０から明らかなように、第３の詳
細構成例においては、第１の詳細構成例における位相差
補正信号形成部７６に代えて、位相回転方向検出器７
８、位相差変化量検出器７９及び加算器８０を設けてい
る。なお、ここでは、最大値検出回路７５の前段にヒス
トグラム強調回路７４を設けた例で説明するが、第２の
詳細構成例で説明したヒストグラム変換回路７４’を用
いる場合にも同じく適用可能である。

【０１４８】上述した第１の詳細構成例は、自動周波数
制御構成でキャリア信号間の周波数差による誤差成分を
ほぼ完全に除去できている場合に有効なものである。し
かしながら、キャリア信号間の周波数差による誤差成分
の除去が不十分である場合には、課題を有するものであ
る。

【０１４９】すなわち、周波数差成分の除去が不十分で
あって位相シフト量検出器１６への入力信号である瞬時
位相信号ＲＥＶＳＦＴ（ｔ）に、キャリア信号間の周波
数差補正の補正残差が残っていると、この瞬時位相信号
ＲＥＶＳＦＴ（ｔ）は図１３（ａ）に示す状態で固定せ
ず、１シンボル毎に、１シンボル当りの周波数差補正残
差分に相当する量（Δθ）ずつ回転することになる（例
えばθ、θ＋Δθ、θ＋２Δθ、…）。従って、最大位
相差信号ｄMAX （τ）もある値を中心として僅かに変動
するものとはならず、時間と共に１方向に変化し（モジ
ュロ演算であるので増減し）、その結果、位相差補正信
号ＡＰＳ（τ）も時間の経過と共に増減する。

【０１５０】周波数差補正残差分がある程度小さく、１
回のバースト通信内で、最大位相差信号ｄMAX （τ）が
本来属している象限（演算処理上では認識できない）が
変化しない場合等では、位相シフトを連続的に行なって
も位相差補正信号ＡＰＳ（τ）の変化は問題とならない
ことが多い。しかし、最大位相差信号ｄMAX （τ）の値
は０から１５であり、第１の詳細構成例における位相差
補正信号形成部７６が位相差補正信号ＡＰＳ（τ）を
（８−ｄMAX （τ））ｍｏｄ１６で求めているので、位
相差補正信号ＡＰＳ（τ）が単位時間τの経過前後で大
きく変化することがあり、その変化点でデータの再生に
誤りを生じる。

【０１５１】例えば、周波数差の補正誤差のために、図
１３（ａ）に示す位相が右回転し、単位時間τの経過毎
に最大位相差信号ｄMAX （τ）が１ずつ減少していく状
況を考えて見ると、あるタイミングで位相差補正信号Ａ
ＰＳ（τ）が８から−７へ急激に変化することが生じ
る。すなわち、シフトは連続的に実行しなければならな
いのに対して、左方向に８相当分だけ位相シフトさせて
いた状況から単位時間ｔ（１シンボル期間）だけ経過し
たときに右方向に７相当分だけ位相シフトさせることが
生じる。このように一度に右回転方向に１６（π／２）
の変化させた場合には、符号判定で誤りを起こしてしま
う。

【０１５２】そこで、このような位相差補正信号ＡＰＳ
（τ）の急激な変化による不都合を考慮して、第３の詳
細構成例を提案した。

【０１５３】この第３の詳細構成例においては、最大値
検出回路７５からの最大値位相差信号ｄMAX （τ）は、
位相回転方向検出器７８及び位相差変化量検出器７９に
与えられる。

【０１５４】位相回転方向検出器７８は、まず、単位時
間τだけ異なる最大位相差信号ｄMAX （τ）、ｄMAX
（τ−１）からその時間での位相差変化量ｄｄ（τ）＝
｛ｄMAX （τ）−ｄMAX （τ−１）｝ｍｏｄ３２を算出
する。その後、位相回転方向検出器７８は、この位相差
変化量ｄｄ（τ）に関する(10) 式 に示す条件式の成立
・不成立と、１時刻前の最大位相差信号ｄMAX（τ−
１）に関する(11) 式又は(12)式に示す条件とから位相
差回転方向の情報を決定する。位相回転方向検出器７８
は、(10)式及び(11)式の条件を共に満たした場合には、
位相差変化量ｄｄ（τ）からは位相θが左回転している
ように見えるが位相θは実際上は右回転していると判定
し、(10) 式及び(12)式の条件を共に満たした場合に
は、位相差変化量ｄｄ（τ）からは位相θが右回転して
いるように見えるが位相θは実際上は左回転していると
判定する。

【０１５５】 |ｄｄ（τ）|≧８ …(10) ０≦ｄMAX （τ−１）＜８（領域Ｂ） …(11) １６＞ｄMAX （τ−１）≧８（領域Ａ） …(12) この判定原理を、図２１を用いて説明する。図２１
（ａ）及び（ｂ）はそれぞれ、位相差変化量ｄｄ（τ）
から単純に回転方向を捕らえた場合、右回転と判定され
る場合である。図２１（ａ）に示す場合は、位相差変化
量ｄｄ（τ）が小さく、第１の詳細構成例について述べ
た課題が生じない場合である。一方、図２１（ｂ）に示
す場合は、最大位相差信号ｄMAX （τ）が１時刻前の最
大位相差信号ｄMAX （τ−１）とあたかも同一の象限に
位置しているように現れているが、最大位相差信号のダ
イナミックレンジを大きくした場合には（処理上の折り
返しをなくした場合には）、１時刻前の最大位相差信号
ｄMAX （τ−１）から実線矢印のように軸を越えた位置
にこの時刻での最大位相差信号ｄ´MAX （τ）が現れ
る。図２１（ａ）も、大きく折り返した場合と見ること
ができるが、この場合には符号判定を適切にできない程
度に周波数差の補正誤差があるので、この場合を無視す
る。

【０１５６】このように考えると、最大位相差信号ｄMA
X （τ）のダイナミックレンジを０〜１５に選定したた
めに折返しが生じたか否かは (10)式の条件で判定でき
る。すなわち、(10)式が成立する場合が、折返しが生じ
た可能性がかなり高い場合である。

【０１５７】ここで、最大位相差信号ｄMAX （τ）のダ
イナミックレンジ０〜１５を２分した領域Ｂ（０〜７）
及び領域Ａ（８〜１５）を考える。折返しが生じた場合
には、最大位相差信号ｄMAX （τ）が属する領域と、最
大位相差信号ｄMAX （τ−１）が属する領域とが判定
し、この領域の切替方向によって位相差θの回転方向を
決定できる。この考え方を条件式で示したものが(11)式
及び(12)式である。

【０１５８】位相回転方向検出器７８は、回転により軸
を越えたか否かの情報と、越えた場合の本来の回転方向
の情報を位相差変化量検出器７９に与える。

【０１５９】位相差変化量検出器７９は、まず、最大値
検出回路７９からの最大位相差信号ｄMAX （τ）の修正
処理を行なう。すなわち、軸を越えていない場合には、
修正後の最大位相差信号ｄ´MAX （τ）を、入力された
最大位相差信号ｄMAX （τ）そのものとし（但し、ビッ
ト数を４ビットから５ビットに変換する）、左回転で軸
を越えた場合には、修正後の最大位相差信号ｄ´MAX
（τ）をｄMAX （τ）＋１６とし、右回転で軸を越えた
場合には、修正後の最大位相差信号ｄ´MAX （τ）をｄ
MAX （τ）−１６とする。これにより、折返しを元の状
態に復帰させる。

【０１６０】位相差変化量検出器７９は、次に、単位時
間τだけ異なる修正後の最大位相差信号ｄ´MAX
（τ）、ｄ´MAX （τ−１）からその時間での位相差変
化量ｄｄ´（τ）＝｛ｄ´MAX （τ）−ｄMAX ´（τ−
１）｝ｍｏｄ６４を求め、この位相差変化量ｄｄ´
（τ）を加算器８０に与える。なお、τが１から始まる
場合、ｄ´MAX （０）には８を与える。

【０１６１】加算器８０は、区間クロック信号に応じ、
単位時刻τ（１６シンボル区間）毎に、与えられたシフ
ト変化量ｄｄ´（τ）に基づいて、出力する位相差補正
信号ＡＰＳ（τ）を｛ＡＰＳ（τ−１）＋ｄｄ´
（τ）｝ｍｏｄ６４に更新させて、位相差除去用の加算
器１７に与える。

【０１６２】この第３の詳細構成例によれば、周波数差
の補正誤差によって位相が回転することをも考慮して位
相差補正信号ＡＰＳ（τ）を作成すると共に、位相差補
正信号ＡＰＳ（τ）のダイナミックレンジを０〜６３
（０〜２π）としたので、０〜２πの範囲で連続的に変
化する基準位相からの位相差に追従することができ、符
号判定精度を一段と高めることができる。

【０１６３】見方を変えれば、第３の詳細構成例は、キ
ャリア信号間の周波数差の第２の除去構成としても機能
している。

【０１６４】さらに、制御チャネル等ではプリアンブル
パターンにより周波数差を検出した後、自動位相シフト
が行なわれることにより、固定された周波数差情報を含
む残差を修正することになり、制御チャネル等において
も良好な周波数差除去が行なわれる。

【０１６５】（Ａ−２−５）最大値検出回路７５ 次に、位相シフト量検出器１６の第１、第２及び第３の
詳細構成例における最大値検出回路７５の詳細構成例を
説明する。

【０１６６】従来、デジタル信号で表される複数の入力
系列の中から最大値を選び出し、その系列番号を出力す
る同期式の最大値検出回路としては、図２２に示すもの
があった。図２２において、検出開始時に最大値レジス
タ９２は０クリアされる。そして、所定周期で１インク
リメントしている系列選択信号によりセレクタ９０が入
力系列を順次選択して比較器９１に与え、比較器９１が
それまでの最大値と今回の入力系列の値とを比較し、今
回の入力系列の値が大きいときに系列レジスタ９３の値
を更新させる。全ての入力系列の選択が終了したとき
に、系列レジスタ９３に格納されている値が最大系列の
番号である。

【０１６７】しかし、従来回路では、順次系列を選択し
ていくために、これを駆動するクロック信号が必要とな
り、また、系列が多くなるほど最終結果を出力するまで
の時間がかかることになる。

【０１６８】このような課題を解決できるものとして、
図２３〜図２５で表す最大値検出回路を構成した。

【０１６９】なお、位相シフト量検出器１６の第１、第
２及び第３の詳細構成例における最大値検出回路７５
は、複数の入力系列（出現頻度）の中から最大値の系列
番号（最大位相差信号ｄMAX ）を検出して出力するもの
であったが、最大値の系列番号だけでなく、最大値をも
出力するものとして説明する。また、入力系列のビット
数が４ビットではなく、７ビットとして説明する。さら
に、入力系列がＰＷ０（図２０におけるＰＷ（０）に対
応）〜ＰＷＦ（図２０におけるＰＷ（１５）に対応）の
１６系列として説明する。

【０１７０】この最大値検出回路７５は、図２３に示す
トーナメント部と、図２４に示す系列番号形成部とから
構成されている。

【０１７１】図２３において、トーナメント部は、１回
戦用の８個の勝残り決定回路１１１〜１１８と、２回戦
用の４個の勝残り決定回路１２１〜１２４と、準決勝用
の２個の勝残り決定回路１３１及び１３２と、決勝用の
勝残り決定回路１４０とからなる。

【０１７２】各勝残り決定回路１１１、…、１４０はそ
れぞれ、２個の７ビットデータ（入力系列）を大小比較
する図２５（ａ）に示す７ビット比較器でなっている。
各７ビット比較器はそれぞれ、図２５（ｂ）に示すよう
に、２入力端子Ａ、Ｂに入力された２個の入力系列の大
きい方の値を選択して出力端子Ｃから出力させると共
に、入力端子Ｂからの入力系列を選択したときに「１」
で入力端子Ａからの入力系列を選択したときに「０」を
とる信号ＡＧＢＮＸＸ（ＸＸは回路により異なる）を出
力端子ＡＧＢＮから出力させる。

【０１７３】最終的な勝残り系列出力信号ＡＧＢＮＸＸ
は、図２４に示す系列番号形成部に出力される。すなわ
ち、図２４に示す系列番号形成部には、全ての勝残り決
定回路１１１、…、１４０からの勝残り系列出力信号Ａ
ＧＢＮＸＸが与えられる。

【０１７４】系列番号形成部は、これら勝残り系列出力
信号から、計１６個の入力系列ＰＷ０〜ＰＷＦの最大の
ものを規定する４ビットの系列番号ＰＭＡＸ（図２０で
はｄMAX で示している）を形成する。系列番号形成部
は、図２４に示すように、１０個の１ビット用のセレク
タ回路２００〜２１０から構成されている。

【０１７５】なお、図２４に示す系列番号形成部は、図
２６の真理値表に示すように、入力系列ＰＷ０〜ＰＷＦ
に対する系列番号を割当てているものである。この図２
６からは、入力系列ＰＷｒ（ｒは０〜Ｆ）の系列番号
は、この入力系列ＰＷｒが最大系列ＰＭＡＸになった場
合において通過した４種類の勝残り決定回路からの勝残
り系列出力信号ＡＧＢＮＸＸの値を逆に並べたものにな
っていることが分かる。

【０１７６】図２４は、このような観点から構成されて
いる。

【０１７７】決勝用の勝残り決定回路１４０の系列出力
信号ＡＧＢＮＺは、入力系列ＰＷ０〜ＰＷＦを２分した
ブロックＰＷ０〜ＰＷ７、ＰＷ８〜ＰＷＦのどちらのブ
ロックに最大系列があるかを示すものであるので、最大
系列番号ＰＭＡＸの最上位ビット（３）の値として勝残
り系列出力信号ＡＧＢＮＺをそのまま用いている。

【０１７８】セレクタ回路２００は、最大系列が勝残り
で通過した準決勝用の勝残り決定回路１３１又は１３２
からの勝残り系列出力信号ＡＧＢＮＹ０又はＡＧＢＮＹ
１を、決勝用の勝残り決定回路１４０の系列出力信号Ａ
ＧＢＮＺに基づいて、選択させるものである。上記割当
てに基づき、選択された準決勝用の勝残り決定回路１３
１又は１３２からの勝残り系列出力信号ＡＧＢＮＹ０又
はＡＧＢＮＹ１を、最大系列番号ＰＭＡＸの２番目の上
位ビット（２）の値にしている。

【０１７９】セレクタ回路２０１〜２０３は、最大系列
が勝残りで通過した２回戦用の勝残り決定回路１２１、
１２２、１２３又は１２４からの勝残り系列出力信号Ａ
ＧＢＮＸ０、ＡＧＢＮＸ１、ＡＧＢＮＸ２又はＡＧＢＮ
Ｘ３を、準決勝以上の勝残り決定回路１３１、１３２、
１４０の勝残り系列出力信号ＡＧＢＮＹ０、ＡＧＢＮＹ
１、ＡＧＢＮＺに基づいて、選択させるものである。上
記割当てに基づき、選択された２回戦用の勝残り決定回
路１２１、１２２、１２３又は１２４からの勝残り系列
出力信号ＡＧＢＮＸ０、ＡＧＢＮＸ１、ＡＧＢＮＸ２又
はＡＧＢＮＸ３を、最大系列番号ＰＭＡＸの３番目の上
位ビット（１）の値にしている。

【０１８０】同様に、セレクタ回路２０４〜２１０は、
最大系列が勝残りで通過した１回戦用の勝残り決定回路
からの勝残り系列出力信号を、２回戦以上の勝残り決定
回路の勝残り系列出力信号に基づいて、選択させるもの
である。上記割当てに基づき、選択された１回戦用の勝
残り決定回路からの勝残り系列出力信号を、最大系列番
号ＰＭＡＸの最下位ビット（０）の値にしている。

【０１８１】上述した詳細構成例の最大値検出回路７５
によれば、最大値検出のためのクロック信号を発生させ
ることは不要であり、また、入力系列数がかなり多くて
も迅速に最大値及び最大系列番号を決定することができ
る。

【０１８２】（Ａ−３）実施形態の全体動作次に、実施
形態の同期検波回路全体の動作を、図２７及び図２８の
イメージ図的なタイミングチャートをも参照しながら説
明する。なお、図２７は、制御チャネル等におけるプリ
アンブルパターン及びそれに続くランダムデータでのタ
イミングチャートであり、図２８は、通信チャネルでの
タイミングチャートである。

【０１８３】図１において、入力変調信号は、位相比較
器１０において、キャリア発生器１１が発生した、入力
変調信号に非同期のキャリア信号と位相比較され、図２
７（ａ）又は図２８（ａ）に示すような瞬時位相信号に
変換される。この瞬時位相信号には、送受信機間のキャ
リア信号の周波数差に基づく誤差成分や、入力変調信号
にキャリア信号が非同期のために生じる誤差成分（送受
信機間のキャリア信号の周波数が一致していても生じ得
る）や、伝送路で混入された雑音による誤差成分が存在
する。

【０１８４】この瞬時位相信号は、遅延演算器１９で遅
延検波された後、クロック再生器２０に与えられ、これ
により、再生クロック信号が生成されて、次段の処理回
路に与えられると共に、当該同期検波回路内の各部に与
えられる。

【０１８５】また、位相比較器１０からの瞬時位相信号
は、位相メモリ回路１２に与えられると共に、加算器１
４に与えられる。この瞬時位相信号におけるプリアンブ
ルパターン期間のデータは、位相メモリ回路１２におい
て、その周期で書込まれると共に、書込まれたデータ中
の再生クロック周期の時間ずつ隔てたデータが高速に読
み出され、このアクセスを通じて、再生クロック信号が
安定してからプリアンブルパターン期間の瞬時位相信号
が周波数差検出器１３に与える。

【０１８６】周波数差検出器１３において、制御チャネ
ル等では、位相メモリ回路１２から与えられたプリアン
ブルパターン期間の瞬時位相信号をＢＰＳＫ変調信号で
の瞬時位相信号に変換した後、１シンボル期間での周波
数差情報を求め、プリアンブルパターン期間の終了後
に、この１シンボル期間での周波数差情報を固定し、こ
の周波数差情報をシンボル毎に累積（モジュロ演算は行
なう）して図２７（ｂ）に示すような周波数差補正信号
を形成して加算器１４に与える。

【０１８７】一方、通信チャネルにおいては、通信チャ
ネルに遷移する直前の制御チャネル等から得た１シンボ
ルでの周波数差情報を初期値とし、位相シフト量検出器
１６が出力した位相シフト量を用いて、複数シンボル期
間毎に１シンボルでの周波数差情報を更新し、この１シ
ンボルでの周波数差情報をシンボル毎に累積（モジュロ
演算は行なう）して図２８（ｂ）に示すような周波数差
補正信号を形成して加算器１４に与える。なお、周波数
差検出器１３として、第１の詳細構成例のものを適用し
ている場合には、通信チャネルにおいても、制御チャネ
ル等で求めた１シンボル期間での周波数差情報に基づい
て、周波数差補正信号を形成して加算器１４に与える。

【０１８８】加算器１４においては、再生クロック信号
に基づいて、位相比較器１０からの瞬時位相信号に、周
波数差検出器１３からの周波数差補正信号を加算するこ
とを通じて、位相比較器１０からの瞬時位相信号に含ま
れている周波数差成分を除去する。かかる除去を完全に
行なうことは難しく、加算器１４からの出力瞬時位相信
号に、図２７（ｃ）及び図２８（ｃ）に示すように、周
波数差成分が僅かに残っていることも生じる。

【０１８９】加算器１４からのπ／４シフトＱＰＳＫ変
調方式に従う瞬時位相信号は、π／４逆シフト回路１５
に与えられ、このπ／４逆シフト回路１５において、送
信側でのπ／４シフトとは逆方向にπ／４シフトされ、
図２７（ｃ）及び図２８（ｃ）に示す８個の位相判定点
を含む入力瞬時位相信号が、図２７（ｄ）及び図２８
（ｄ）に示す４個の位相判定点を含むＱＰＳＫ変調方式
に示す瞬時位相信号に変換されて位相シフト量検出器１
６及び加算器１７に与えられる。

【０１９０】位相シフト量検出器１６においては、入力
瞬時位相信号の位相配置と基準位相軸との位相差（θ）
をシンボル期間毎に求めて所定シンボル区間毎にヒスト
グラムを作成し、そのヒストグラムで最頻度の位相差情
報に基づいて、その位相差を打消す図２７（ｅ）及び図
２８（ｅ）に示す位相差補正信号が作成されて加算器１
７に与えられると共に、検出された位相差情報が通信チ
ャネルでは周波数差検出器１３に与えられる。

【０１９１】加算器１７においては、再生クロック信号
に基づいて、π／４逆シフト回路１５からの瞬時位相信
号に、位相シフト量検出器１６からの位相差補正信号を
加算することを通じて、キャリア信号として入力変調信
号に非同期なものを適用したことによる位相差成分が除
去され、すなわち、キャリア信号として同期したものを
適用したと同じようにされ、このようにして所定位相に
位相判定点が位置する図２７（ｆ）及び図２８（ｆ）に
示す瞬時位相信号を形成して差分演算・符号判定器１８
に与える。

【０１９２】差分演算・符号判定器１８においては、入
力瞬時位相信号から象限情報を取出した後、シンボル間
の象限変位を得、この象限変位から元の符号列を再生し
て再生データを出力する。

【０１９３】（Ａ−４）実施形態の効果 上記実施形態によれば、π／４シフトＱＰＳＫ変調信号
の検波回路として、同期検波方式を採用しているため、
遅延検波方式に比較して、送信電力や受信機雑音指数が
同じであっても、受信感度を数ｄＢ程度改善することが
できて伝搬距離を長くすることができる。

【０１９４】また、上記実施形態によれば、キャリア発
生器としてフィードバックループがないものを適用して
いるので、構成を簡単にできると共に、バースト信号が
入力された場合にも追従性の問題が生じない。キャリア
発生器としてフィードバックループがないものを適用し
ていても、送受信機間のキャリア周波数の差を補償する
構成、及び、入力変調信号に位相同期させる構成を設け
ているので、検波精度を低下させることはない。

【０１９５】さらに、上記実施形態によれば、上記説明
から明らかなように、全ての構成要素がデジタル化可能
なものであるので、ＩＣ化し易く、小形化に寄与でき
る。移動端末に搭載する検波回路の場合には、かかる効
果の意義は大きい。

【０１９６】さらにまた、上記実施形態によれば、位相
メモリ回路を設けて、再生クロック信号が安定してか
ら、プリアンブルパターン期間の瞬時位相信号を周波数
差検出器に与えるようにしたので、再生クロック信号が
不安定な状態で周波数差検出を行なうことがなく、送受
信機間のキャリア信号の周波数差の検出精度を高くする
ことができる。また、制御チャネル等においては、プリ
アンブルパターンによる位相変化の特殊性を考慮し、Ｂ
ＰＳＫ変調方式と位相変化量が等価な瞬時位相信号に変
換して周波数差を検出するようにしたので、伝送路で混
入される位相雑音に対する周波数差検出での位相余裕を
大きくでき、この点からも、周波数差の検出精度を高く
することができる。さらに、周波数差検出器として、第
３の詳細構成例のものを適用した場合には、基準位相か
らの位相差情報に基づいて、通信チャネルにおいて検出
した周波数差を見直すことができ（周波数差の補正誤差
をフィールドバックしており）、この点からも、周波数
差の検出精度を高くすることができる。

【０１９７】また、上記実施形態によれば、位相シフト
量検出器として、シンボル毎の位相差を求め、そのヒス
トグラムを作成し、その最頻度の位相差に基づいて、キ
ャリア信号が入力変調信号に非同期なことによる位相差
を打消す位相差補正信号を形成するものを適用したの
で、位相差補正信号を高精度に作成することができる。
因に、従来、シンボル毎の位相差を求めてその平均的な
位相差に基づいて、位相差補正信号を形成するものがあ
ったが、この場合、シンボル毎の位相差の中に、大きく
異なるものがあると、位相差補正信号の精度は低下する
が、実施形態のように、最頻度位相差を利用した場合に
は、シンボル毎の位相差の中に大きく異なるものがあっ
ても位相差補正信号の精度が低下することはない。

【０１９８】ここで、位相シフト量検出器として、第３
の詳細構成例のものを適用した場合には、位相差の回転
方向をも考慮して位相差補正信号を作成するようにした
ので、送受信機間のキャリア信号の周波数差の補正処理
において補正誤差が残っていたとしても、適切な位相差
補正信号を作成することができる。

【０１９９】また、上記実施形態によれば、ヒストグラ
ムの各位相差の頻度から最頻度の位相差を検出する最大
値検出回路として、各頻度をトーナメント方式に従って
競い合わせて最頻度を検出して、最頻度の位相差情報を
得るものを適用したので、最大値検出用のクロック信号
を不要とでき、比較対象の位相差数が多くても短時間で
検出することができる。

【０２００】（Ｂ）第２の実施形態 続いて、第１の実施形態で説明したπ／４シフトＱＰＳ
Ｋ同期検波回路を２系統用いて構成したデジタル無線通
信装置の一実施形態を、図面を参照しながら詳述する。

【０２０１】一般に、デジタル移動体無線通信等のデイ
ジタル無線通信においては、各種要因により発生する数
十ｄＢに及ぶフェージングのために、無線伝送路の回線
品質が変動し、再生データにビット誤りが生じてしま
う。そこで、従来から各種ダイバーシティを適用してこ
の誤りを極力少なくする工夫がなされている。ところ
が、従来方式の場合には各系の受信感度の検出にアナロ
グ回路を用いているため、製造後の調整が必要とされた
り、調整しない場合には何らかの補正が必要とされてい
た。また、検出された回線品質（受信レベル）に製品毎
の固体誤差が含まれるのを避け得ないという不都合もあ
った。

【０２０２】そこで、第１の実施形態にて説明した同期
検波回路を応用し、これら調整や補正の不要化と、ＬＳ
Ｉ化による小型化とを図ったのが本実施形態に係るデジ
タル無線通信装置である。

【０２０３】なお、図２９は、かかるデジタル無線通信
装置のうち受信系の回路部分を抽出したものである。ま
た、図２９では、一定距離以上離して設置された２本の
アンテナによって受信されたπ／４シフトＱＰＳＫ変調
信号から送受信装置間のキャリア信号の周波数差を除去
する回路部分についての記載を省略している。なお、こ
の種の回路としては、第１の実施形態において説明し
た、図１の位相比較器１０、キャリア発生器１１、位相
メモリ回路１２、周波数差検出器１３及び加算機１４を
適用することができる。

【０２０４】また、図２９では、１つの機能ブロックと
して位相シフト回路３００及び３０１を表しているが、
その内部構成は、第１の実施形態において説明したπ／
４逆シフト回路１５、位相シフト両検出器１６及び加算
器１７に対応し、符号判定回路３０２及び３０３は、差
分演算・符号判定器１８に対応している。すなわち、０
系の位相シフト回路３００と符号判定回路３０２との部
分及び１系の位相シフト回路３０１と符号判定回路３０
３との部分が図１に示した同期検波回路に相当する。

【０２０５】これら２つの同期検波回路のいずれか一方
を適応的に選択するために設けたのが比較器３０３と、
選択器３０５との２つである。ここで比較器３０４が比
較するのは、図１５、図１８及び図２０において説明し
た位相シフト量検出器１６の最大値検出回路７５が位相
分布の中心とみなした位相ｄ0MAX（τ）及びｄ1MAX
（τ）に対応する頻度情報ＰＷ０（ｄ0MAX）及びＰＷ１
（ｄ1MAX）である。

【０２０６】これら頻度情報ＰＷ０（ｄ0MAX）及びＰＷ
１（ｄ1MAX）は、位相分布の分散が小さいほど大きくな
り、また分散が大きいほど小さくなる傾向をもつ。もっ
とも、これらの値とＣ／Ｎ比との関係を単純に数式化す
ることはできないが、位相分布との相関関係により回線
品質のパラメータとすることは可能である。従って、比
較器３０４では、頻度情報ＰＷ０（ｄ0MAX）とＰＷ１
（ｄ1MAX）との大小関係を比較し、値が大きい方の系を
回線品質がより良好であると判定する。そして、この判
定結果に基づいて、選択器３０５を切り替えている。

【０２０７】さて、ここで、０系及び１系の位相シフト
回路３００及び３０１は、任意のシンボル区間ごとに頻
度情報ＰＷ（ｄMAX） を出力するので、区間毎に再生デ
ータを切り替えることができ、高速な切替ダイバーシテ
ィを実現することができる。

【０２０８】また、本実施形態のデジタル無線通信装置
によれば、無線回線及び受信機のベースバンド復調部直
前までを回線品質として検出しているため、ダイバーシ
ティを構成する各系の受信機のアンテナ端からベースバ
ンド復調部までのアナログ回路においてＮＦやレベルダ
イヤのアンバランスがあってもこれを無視することがで
き、調整や補正を必要としない良好な切替ダイバーシテ
ィを実現することができる。 （Ｃ）他の実施形態 なお、上記実施形態においては、周波数差の除去、π／
４逆シフト及び基準位相からの位相差の除去をこの順序
で行なうものを示したが、この順序を変更するようにし
ても良い。例えば、基準位相からの位相差を除去した後
にπ／４逆シフトを行なうようにしても良く、この場合
には、位相シフト量検出器におけるモジュロ演算での除
数等を変更すれば良い。

【０２０９】また、上記実施形態においては、変調方式
がπ／４シフトＰＳＫ変調方式であるものを示したが、
本発明はこれに限定されず、ＢＰＳＫ変調方式、ＱＰＳ
Ｋ変調方式、８相ＰＳＫ変調方式、オフセットＱＰＳＫ
変調方式等の各種のＰＳＫ変調方式のデジタル復調回路
（同期検波回路）に適用することができる。

【０２１０】例えば、ＱＰＳＫ変調方式に対する同期検
波回路であれば、図１におけるπ／逆シフト回路７を省
略するようにすれば良い。また、各種のＰＳＫ変調方式
の同期検波回路に適用した場合には、各部でのモジュロ
演算での除数や加算器等に与える一定値等を適宜変更す
れば良い。

【０２１１】さらに、本発明のデジタル復調回路（同期
検波回路）の適用装置は、移動端末に限定されるもので
はなく、各種の受信装置であっても良く、そのため、伝
送路も無線に限定されるものではない。

【０２１２】また、位相メモリ回路を導入した技術思想
は、プリアンブルパターン期間のデータの取込みだけで
なく、再生クロック信号が安定するまでに取込みを必要
とする他のデータについても適用できる。すなわち、そ
のようなデータを処理対象とする処理回路の前段に位相
メモリ回路を設けても、上記実施形態と同様な効果を得
ることができる。すなわち、位相メモリ回路を導入した
技術思想は、ＰＳＫ変調方式のデジタル復調回路だけで
なく、他のデジタル変調方式のデジタル復調回路にも適
用することができる。

【０２１３】さらに、周波数差検出器として、プリアン
ブルパターン期間では、まず、入力瞬時位相信号の位相
判定点の数を減少させる処理を行なうものを示したが、
ＰＳＫ変調方式及びプリアンブルパターンによっては、
入力瞬時位相信号がそのデジタル変調方式で定まる位相
判定点数より既に位相判定点数が少なくなっていること
もあり、この場合には、入力瞬時位相信号の位相判定点
の数を減少させる構成（５０、５１）を省略することが
できる。

【０２１４】さらにまた、上記実施形態では、制御チャ
ネル等と通信チャネルとが明確に分かれている通信シス
テム用の周波数差検出器を示したが、このように分かれ
ていなくても、本発明の技術思想を適用することができ
る。制御チャネル等と通信チャネルとが明確に分かれて
いない場合、例えば、通信チャネルのみの場合などは、
何等かの方法により周波数差検出信号ＡＦＣ（ｔ）に初
期値を与えることにより、また、キャリア周波数差が位
相シフト量検出器の検出可能な範囲内であれば、位相シ
フト量検出器から周波数差検出器にフィードバックさせ
ることのみにより、周波数自動制御を実現させることが
できる。

【０２１５】上記実施形態で示した位相シフト量検出器
は、ヒストグラム強調回路を備えたものであったが、ヒ
ストグラムの作成に供するサンプル数（シンボル数）が
多い場合には、このヒストグラム強調回路を省略するこ
とができる。

【０２１６】上記実施形態で説明した最大値検出回路
は、デジタル変調回路以外の回路に適用できることは勿
論である。

【０２１７】上記実施形態で説明した最大値検出回路に
おいては、最大値の系列情報を、最大値が通過した複数
の勝残り決定回路からの勝残り系列出力信号に基づいて
決定するものを示したが、以下のようにして最大値の系
列情報を得るようにしても良い。

【０２１８】トーナメント部の各勝残り決定回路への入
力として、比較対象の値に、系列種類を規定する系列情
報（全ての系列を区別できるだけの情報量（ビット数）
が必要）を付加したものを用い、各勝残り決定回路か
ら、大きい方の比較対象の値とそれに付随する系列情報
とを出力させる。このようにした場合には、決勝戦用の
勝残り決定回路から、その付随されている系列情報を分
離することにより、最大系列の系列情報を得ることがで
きる。

【０２１９】

【発明の効果】第１の本発明のデジタル復調回路によれ
ば、再生クロック信号に基づいて、自己手段への入力信
号における通信初期時の所定パターン期間の信号を処理
する処理手段の前段に、再生クロック信号の位相が不安
定な立上がり時に、再生クロック信号より高速なクロッ
ク信号に基づいて処理手段への入力信号を書込むと共
に、再生クロック信号の位相が安定した以降に、高速ク
ロック信号に基づいて、書込んだ入力信号中の再生クロ
ック信号の周期ずつ異なる信号要素を順に読出して処理
手段に与えるメモリ手段を設けたので、処理手段は、自
己への入力信号を再生クロック信号の周期で取込むこと
が不要となり、言い換えると、再生クロック信号が不安
定な状態では処理に供する入力信号が与えられないの
で、所定の処理を高精度に実行することができる。

【０２２０】第２の本発明のデジタル復調回路によれ
ば、キャリア周波数差除去手段が、プリアンブルパター
ン期間では瞬時位相信号の位相変化がパターン化してい
る性質を利用して周波数差補正信号を形成するようにし
たので、近接する位相判定間の位相差を拡大でき、その
結果、キャリア周波数差検出時の他の位相雑音に対する
余裕を大きくでき、周波数差補正信号の精度を高めるこ
とができる。

【０２２１】第３の本発明のデジタル復調回路によれ
ば、第２の本発明と同様な理由により、プリアンブルパ
ターン期間の瞬時位相信号から周波数差補正信号を形成
すると共に、位相差成分除去手段が検出した位相差情報
と、キャリア周波数差とには所定の関係があることに基
づき、プリアンブルパターン期間後では、位相差成分除
去手段が検出した位相差情報に応じて、周波数差補正信
号の単位時間毎の変化量を修正して周波数差補正信号を
形成することとしたので、広い期間に渡って、周波数差
補正信号の精度を高めることができる。

【０２２２】第４の本発明のデジタル復調回路によれ
ば、その位相差成分除去手段において、検出した単位時
間毎の位相差成分のヒストグラムを形成し、その最頻度
の位相差成分に基づいて、受信機の位相基準軸からの位
相差成分を除去させるための位相差補正信号を形成する
ようにしたので、位相差補正信号の精度も高まって受信
機の位相基準軸からの位相差成分を適切に除去できる。

【０２２３】第５の本発明の最大値検出回路によれば、
複数の入力系列の値の最大値を検出し、最大値の入力系
列情報及び又は最大値を出力する最大値検出回路におい
て、複数の入力系列の値を、トーナメント方式で２個ず
つ比較して段階的に絞り込んで最大値の入力系列情報を
決定することとしたので、最大値検出用のクロック信号
を不要にできると共に、検出時間を短くできる。

【０２２４】第６の本発明の受信装置によれば、請求項
１〜請求項１２のいずれかに記載のデジタル復調回路を
有し、当該デジタル復調回路によって処理された信号を
出力するデジタル復調回路系を２系統用意し、これら２
系統のうち信号レベルの大きい方の回路系から出力され
た信号を選択的に出力することとしたので、一層精度の
高い処理が可能となる。

【図面の簡単な説明】

【図１】第１の実施形態の全体構成を示すブロック図で
ある。

【図２】位相比較器１０の動作説明用のタイミングチャ
ートである。

【図３】位相比較器１０の詳細構成例を示すブロック図
である。

【図４】その内部の二重移動平均フィルタの構成を示す
ブロック図である。

【図５】位相メモリ回路１２の詳細構成例を示すブロッ
ク図である。

【図６】制御チャネルのデータ構成を示す説明図であ
る。

【図７】位相メモリ回路１２のタイミングチャートであ
る。

【図８】π／４シフトＱＰＳＫ変調方式での位相配置の
説明図である。

【図９】周波数差検出器１３の第１の詳細構成例を示す
ブロック図である。

【図１０】周波数差検出器１３の第１の詳細構成例での
プリアンブルパターン期間での位相配置の変更の様子を
示す説明図である。

【図１１】周波数差検出器１３の第２の詳細構成例の必
要性の説明図である。

【図１２】周波数差検出器１３の第２の詳細構成例を示
すブロック図である。

【図１３】周波数差検出器１３の第２の詳細構成例の原
理の説明図である。

【図１４】周波数差検出器１３の第２の詳細構成例が使
用する位相差情報の取出しタイミングの説明図である。

【図１５】位相シフト量検出器１６の第１の詳細構成例
を示すブロック図である。

【図１６】そのヒストグラムカウンタ群の出力を示す説
明図である。

【図１７】そのヒストグラム強調回路の出力を示す説明
図である。

【図１８】位相シフト量検出器１６の第２の詳細構成例
を示すブロック図である。

【図１９】そのヒストグラム変換回路の出力を示す説明
図である。

【図２０】位相シフト量検出器１６の第３の詳細構成例
を示すブロック図である。

【図２１】位相シフト量検出器１６の第３の詳細構成例
の必要性の説明図である。

【図２２】従来の最大値検出回路を示すブロック図であ
る。

【図２３】実施形態の最大値検出回路のトーナメント部
を示すブロック図である。

【図２４】実施形態の最大値検出回路の系列番号形成部
を示すブロック図である。

【図２５】トーナメント部内の勝残り決定回路の適用回
路を示す説明図である。

【図２６】系列番号形成部の動作説明用の真理値表を示
す説明図である。

【図２７】実施形態の全体の動作を示すタイミングチャ
ート（その１）である。

【図２８】実施形態の全体の動作を示すタイミングチャ
ート（その２）である。

【図２９】第２の実施形態の全体構成を示すブロック図
である。

【符号の説明】

１０…位相比較器、１１…キャリア発生器、１２…位相
メモリ回路、１３…周波数差検出器、１４、１７…加算
器、１５…π／４逆シフト回路、１６…位相シフト量検
出器、１８…差分演算・符号判定器。

Claims (16)

【特許請求の範囲】
1. 【請求項１】 入力されたデジタル変調信号に同期した
   再生クロック信号を再生して各部に供給するクロック再
   生手段と、再生クロック信号に基づいて、自己手段への
   入力信号における通信初期時の所定パターン期間の信号
   を処理する処理手段とを備えたデジタル復調回路におい
   て、 上記処理手段の前段に、上記再生クロック信号の位相が
   不安定な立上がり時に、上記再生クロック信号より高速
   なクロック信号に基づいて上記処理手段への入力信号を
   書込むと共に、上記再生クロック信号の位相が安定した
   以降に、上記高速クロック信号に基づいて、書込んだ入
   力信号中の上記再生クロック信号の周期ずつ異なる信号
   要素を順に読出して上記処理手段に与えるメモリ手段を
   設け、 上記処理手段が、このメモリ手段から読み出された入力
   信号における通信初期時の所定パターン期間の信号を処
   理することを特徴とするデジタル復調回路。
2. 【請求項２】 入力されたＰＳＫ変調信号に非同期のキ
   ャリア信号を発生するキャリア発生手段と、入力された
   ＰＳＫ変調信号と上記キャリア発生手段から出力された
   キャリア信号とを位相比較し、キャリア信号を基準とし
   た入力されたＰＳＫ変調信号の瞬時位相信号を得る位相
   比較手段と、この位相比較手段からの瞬時位相信号にお
   ける、送受信機間のキャリア信号の周波数差に応じた誤
   差成分を除去するキャリア周波数差除去手段とを有する
   デジタル復調回路において、 上記キャリア周波数差除去手段が、 通信初期時におけるプリアンブルパターン期間での瞬時
   位相信号に基づいて、送受信機間のキャリア信号の周波
   数差に応じた誤差成分を除去するための周波数差補正信
   号を形成する周波数差補正信号形成部と、 形成された周波数差補正信号と上記位相比較手段からの
   瞬時位相信号とを合成して、この瞬時位相信号における
   送受信機間のキャリア信号の周波数差に応じた誤差成分
   を除去する周波数差補正合成演算部とでなることを特徴
   とするデジタル復調回路。
3. 【請求項３】 上記周波数差補正信号形成部が、プリア
   ンブルパターン期間での瞬時位相信号を、入力されたＰ
   ＳＫ変調信号より位相判定点数が少ないＰＳＫ変調信号
   に係る瞬時位相信号に変換し、変換された瞬時位相信号
   に基づいて、送受信機間のキャリア信号の周波数差に応
   じた誤差成分を除去するための周波数差補正信号を形成
   することを特徴とする請求項２に記載のデジタル復調回
   路。
4. 【請求項４】 入力されたＰＳＫ変調信号に非同期のキ
   ャリア信号を発生するキャリア発生手段と、入力された
   ＰＳＫ変調信号と上記キャリア発生手段から出力された
   キャリア信号とを位相比較し、キャリア信号を基準とし
   た入力されたＰＳＫ変調信号の瞬時位相信号を得る位相
   比較手段と、この位相比較手段からの瞬時位相信号にお
   ける、送受信機間のキャリア信号の周波数差に応じた誤
   差成分を除去するキャリア周波数差除去手段と、上記位
   相比較手段からの瞬時位相信号における、受信機の位相
   基準軸からの位相差成分を除去する位相差成分除去手段
   とを有するもデジタル復調回路において、 上記キャリア周波数差除去手段が、 プリアンブルパターン期間での瞬時位相信号に基づい
   て、送受信機間のキャリア信号の周波数差に応じた誤差
   成分を除去するための周波数差補正信号を形成すると共
   に、プリアンブルパターン期間後では、上記位相差成分
   除去手段が検出した位相差情報に応じて、上記周波数差
   補正信号の単位時間毎の変化量を修正して上記周波数差
   補正信号を形成する周波数差補正信号形成部と、 形成された周波数差補正信号と上記位相比較手段からの
   瞬時位相信号とを合成して、この瞬時位相信号における
   送受信機間のキャリア信号の周波数差に応じた誤差成分
   を除去する周波数差補正合成演算部とでなることを特徴
   とするデジタル復調回路。
5. 【請求項５】 上記周波数差補正信号形成部が、プリア
   ンブルパターン期間での瞬時位相信号を、上記入力され
   たＰＳＫ変調信号より位相判定点数が少ないＰＳＫ変調
   信号に係る瞬時位相信号に変換し、変換された瞬時位相
   信号に基づいて、送受信機間のキャリア信号の周波数差
   に応じた誤差成分を除去するための周波数差補正信号を
   形成すると共に、プリアンブルパターン期間後では、上
   記位相差成分除去手段が検出した位相差情報に応じて、
   上記周波数差補正信号の単位時間毎の変化量を修正して
   上記周波数差補正信号を形成することを特徴とする請求
   項４に記載のデジタル復調回路。
6. 【請求項６】 入力されたＰＳＫ変調信号に同期した再
   生クロック信号を再生して各部に供給するクロック再生
   手段と、 上記再生クロック信号の位相が不安定な立上がり時に、
   上記再生クロック信号より高速なクロック信号に基づい
   て上記位相比較手段からの瞬時位相信号を書込むと共
   に、上記再生クロック信号の位相が安定した以降に、上
   記高速クロック信号に基づいて、書込んだ瞬時位相信号
   中の上記再生クロック信号の周期ずつ異なる信号要素を
   順に読出して上記キャリア周波数差除去手段に与えるメ
   モリ手段とをさらに備えることを特徴とする請求項２〜
   請求項５のいずれかに記載のデジタル復調回路。
7. 【請求項７】 入力されたＰＳＫ変調信号に非同期のキ
   ャリア信号を発生するキャリア発生手段と、入力された
   ＰＳＫ変調信号と上記キャリア発生手段から出力された
   キャリア信号とを位相比較し、キャリア信号を基準とし
   た入力されたＰＳＫ変調信号の瞬時位相信号を得る位相
   比較手段と、上記位相比較手段からの瞬時位相信号にお
   ける、受信機の位相基準軸からの位相差成分を除去する
   位相差成分除去手段とを有するデジタル復調回路におい
   て、 上記位相差成分除去手段が、 当該位相差成分除去手段に入力された瞬時位相信号に対
   する所定位相角でのモジュロ演算を単位時間毎に行なっ
   て受信機の位相基準軸からの位相差成分を単位時間毎に
   得る単位時間位相差成分演算部と、 得られた単位時間毎の位相差成分のヒストグラムを形成
   するヒストグラム形成部と、 ヒストグラム上で最頻度の位相差成分を特定する最頻度
   位相差検出部と、 最頻度の位相差成分に基づいて、受信機の位相基準軸か
   らの位相差成分を除去させるための位相差補正信号を形
   成する位相差補正信号形成部と、 形成された位相差補正信号と当該位相差成分除去手段に
   入力された瞬時位相信号とを合成して、この瞬時位相信
   号における受信機の位相基準軸からの位相差成分を除去
   する位相差補正合成演算部とでなることを特徴とするデ
   ジタル復調回路。
8. 【請求項８】 上記ヒストグラム形成部と上記最頻度位
   相差検出部との間に、上記ヒストグラム形成部が形成し
   たヒストグラムの分布形状を強調するヒストグラム強調
   部を有することを特徴とする請求項７に記載のデジタル
   復調回路。
9. 【請求項９】 上記ヒストグラム形成部と上記最頻度位
   相差検出部との間に、上記ヒストグラム形成部が形成し
   たヒストグラムの各区間の頻度分布を、それぞれ各区間
   とその周辺区間の頻度分布の累積値に置き換えるヒスト
   グラム変換部を有することを特徴とする請求項７に記載
   のデジタル復調回路。
10. 【請求項１０】 上記最頻度位相差検出部が、複数の位
    相差の頻度を、トーナメント方式で２個ずつ比較して段
    階的に絞り込んで最頻度の位相差成分を決定することを
    特徴とする請求項７〜請求項９のいずれかに記載のデジ
    タル復調回路。
11. 【請求項１１】 上記最頻度位相差検出部が、 複数の位相差の頻度を、トーナメント方式で２個ずつ比
    較して段階的に絞り込んで最頻度を決定するトーナメン
    ト部分と、 決定された最頻度の値が、トーナメント上で通過した経
    路に基づいて、最頻度の位相差成分を特定する最頻度位
    相差決定部分とでなることを特徴とする請求項１０に記
    載のデジタル復調回路。
12. 【請求項１２】 上記位相差補正信号形成部が、 最頻度の位相差成分の検出周期だけ異なる２個の最頻度
    の位相差成分が、位相基準軸で４分割された４象限の異
    なるものに属するようになったか否かと、その位相差の
    回転方向とを検出する位相差回転検出部分と、 この位相差回転検出部分からの検出情報と、最頻度の位
    相差成分の検出周期だけ異なる２個の最頻度の位相差成
    分の情報とに基づいて、その期間での位相差成分の変動
    量を検出する位相差変動量検出部分と、 検出された位相差成分の変動量に基づいて、受信機の位
    相基準軸からの位相差成分を除去させるための位相差補
    正信号を形成する上記位相差補正信号形成部分とでなる
    ことを特徴とする請求項７〜請求項１１のいずれかに記
    載のデジタル復調回路。
13. 【請求項１３】 複数の入力系列の値の最大値を検出
    し、最大値の入力系列情報及び又は最大値を出力する最
    大値検出回路において、 複数の入力系列の値を、トーナメント方式で２個ずつ比
    較して段階的に絞り込んで最大値を得て出力情報を決定
    することを特徴とする最大値検出回路。
14. 【請求項１４】 複数の入力系列の値を、トーナメント
    方式で２個ずつ比較して段階的に絞り込んで最大値を決
    定するトーナメント部と、 決定された最大値が、トーナメント上で通過した経路に
    基づいて、最大値の入力系列を決定する最大値入力系列
    決定部とでなることを特徴とする請求項１３に記載の最
    大値検出回路。
15. 【請求項１５】 各入力系列の値にその入力系列種類情
    報が付加された複数の入力信号が入力される請求項１２
    に記載の最大値検出回路であって、 入力系列の値をトーナメント方式で２個ずつ比較して各
    入力信号を段階的に絞り込んで値が最大値の入力信号を
    決定するトーナメント部と、 決定された最大値の入力信号から、入力系列種類情報を
    取出して、最大値の入力系列を特定する最大値入力系列
    決定部とでなることを特徴とする最大値検出回路。
16. 【請求項１６】 上記請求項１〜請求項１２のいずれか
    に記載のデジタル復調回路を有し、当該デジタル復調回
    路によって処理された信号を出力する第１及び第２のデ
    ジタル復調回路系と、 上記第１及び第２のデジタル復調回路系が処理する信号
    レベルの大小を比較する比較部と、 上記第１及び第２のデジタル復調回路系のうち上記比較
    部によって信号レベルが大きいと判定された側の回路系
    から出力された信号を選択的に出力する選択部とを備え
    ることを特徴とする受信装置。