JP2001053730A - ビットタイミング同期装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】 遅延分散の大きな伝送路において精度の良い
ビットタイミングを得られるようにすることを課題とす
る。 【解決手段】 相関器３および電力算出回路４において
各時刻の相関電力を求め、最大値検出回路５で一旦相関
電力の最大値を求め、その最大値をとる時刻を仮ビット
タイミングとして時間順序逆転回路６により時間を逆行
させ、スレッショルド検出回路７により、このビットタ
イミングに時間方向で先行して最大値の定数倍、たとえ
ば数分の１の相関電力を検出して、改めてその検出され
た相関電力をもつタイミングをビットタイミングとして
出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、自動車電話等の
無線通信システムに適用されるビットタイミング同期装
置およびその方法に関するものであり、詳細には、デジ
タルデータ伝送において遅延分散の大きな伝送路でビッ
トタイミングを得るためのビットタイミング同期装置お
よびその方法に関するものである。

【０００２】

【従来の技術】図１６は、従来のビットタイミング同期
装置を示すブロック図である。従来のビットタイミング
同期装置は、図１６に示したように、相関器３、電力算
出回路４、最大値検出回路５、および、平均化回路８を
備えている。

【０００３】相関器３は、受信信号入力端子１に接続さ
れ、受信信号と既知系列との相関値を求める。電力算出
回路４は、相関器３の出力に接続され、相関値の電力を
求める。平均化回路８は、電力算出回路４の出力に接続
され、相関値の電力に基づいて移動平均を求める。最大
値検出回路５は、平均化回路８の出力およびビットタイ
ミング出力端子２に接続され、移動平均から相関値の電
力の最大点を求める。

【０００４】つぎに動作について説明する。図１７は、
従来におけるビットタイミング同期装置の一動作を説明
するための図である。図１７において、横軸は、一例と
してｔ０〜ｔ９までの時刻を示し、縦軸は、相関電力を
示す。図１６に示したビットタイミング同期装置では、
相関器３により受信信号と既知系列との相関値が計算さ
れ、その後、電力算出回路４にて相関値の電力が算出さ
れる。

【０００５】図１７の例では、マルチパスによる遅延分
散が１ビットとなり、最適ビットタイミングが時刻ｔ３
である。たとえば、１ビットまでの遅延を処理できる適
応等化器である最尤系列推定（ＭＬＳＥ）を適用してみ
る（ＭＬＳＥに関しては、G.D. Forney, Jr. : "Maximu
m-likelihood sequence estimation of digital sequen
ces in the presence of intersymbol interference",
IEEE Trans. Inform.Theory, vol. IT-18, 3, pp. 363-
378, May 1972 を参照）。このとき、相関電力の最大値
をビットタイミングとした場合、従来のビットタイミン
グ同期装置では、電力レベルの大きい遅延波をビットタ
イミングとしてしまう、という問題がある。なお、ここ
でいうビットタイミングとはシンボルをサンプルするた
めのタイミングを示すものである。

【０００６】この問題を解決するために、平均化回路８
にて２ビット幅の移動平均をとってみる。図１８には、
平均化回路８による移動平均後の出力が示されており、
たとえば、図１８のｔ２の値は図１７のｔ２＋ｔ３の値
に対応し、図１８のｔ３の値は図１７のｔ３＋ｔ４の値
に対応し、図１８のｔ４の値は図１７のｔ４＋ｔ５の値
に対応する。ここでは、図１８における最大値が時刻ｔ
３のときとなる。なお、移動平均においては、直接波
（図１７の時刻ｔ３）と遅延波（図１７の時刻ｔ４）の
大小関係が変化してもその特性（最大値が時刻ｔ３とな
る）は変わらない。

【０００７】一方、遅延波の遅延時間が大きくなった場
合、ＭＬＳＥは、その回路規模が現実的でなくなるた
め、ＭＬＳＥの簡単化手法である判定帰還系列推定（Ｄ
ＦＳＥ）などが用いられる（ＤＦＳＥに関しては、A. D
uel-Hallen and C. Heegard :"Delayed decision-feedb
ack sequence estimation", IEEE Trans. Commun., vo
l. COM-37, 5, pp. 428-436, May 1989 を参照 ）。し
かしながら、ＤＦＳＥを用いた場合は、ＭＬＳＥとは異
なり、ビットタイミング近傍の信号しか利用できない、
という問題がある。

【０００８】具体的にいうと、たとえば、３ビット遅延
まで処理可能なＤＦＳＥを利用した場合、移動平均の量
を４ビットとしてみる。図１９には、移動平均の量が４
ビットの場合における具体例が示されている。ここで
は、図１９に示すとおり、所定のタイミングで移動平均
が出力され、ビットタイミングとしては、時刻ｔ１、ｔ
２およびｔ３の可能性がある。このとき、たとえば、ビ
ットタイミングとして時刻ｔ３を選択した場合、ＤＦＳ
Ｅはビットタイミング近傍の信号を利用できるので、す
なわち、図１７のｔ３近傍の信号を利用できるので、良
好な特性を得ることができる。一方、ビットタイミング
として時刻ｔ２およびｔ１を選択した場合、ＤＦＳＥは
ｔ３近傍の信号を利用できないので、特性が劣化するこ
とになる。

【０００９】このように、従来のビットタイミング同期
装置では、移動平均の幅を大きくとりすぎた場合に、特
性劣化が発生する。

【００１０】また、図２０のように、５ビットの遅延波
が存在する場合に、たとえば、移動平均の幅を４ビット
としてみる。図２１は、この場合における移動平均の出
力を示す図である。図２１に示すとおり、移動平均が最
大となるタイミングが時刻ｔ５、ｔ６、ｔ７およびｔ８
であり、ここでは、最適なビットタイミングであるはず
の時刻ｔ３は選択されないことになる。

【００１１】

【発明が解決しようとする課題】上記のように従来のビ
ットタイミング同期装置では、適応等化器がＭＬＳＥの
場合においては良好なビットタイミングを供給すること
ができる。しかしながら、準最適なＤＦＳＥを用いた場
合には、以下の問題点がある。 （１）移動平均により推定するビットタイミングに不確
定性（図１９）が生じ、本来望ましいタイミングを選択
することができない場合がある。 （２）移動平均の幅を短くすると、遅延波の信号電力が
大きい場合に、遅延波のタイミングに同期してしまう場
合がある。 以上の理由により、従来のビットタイミング同期装置で
は良好なビットタイミングを供給することができない、
という問題点があった。

【００１２】この発明は、上記に鑑みてなされたもので
あって、遅延分散の大きな伝送路において、精度のよい
ビットタイミングを実現することが可能なビットタイミ
ング同期装置およびその方法を得ることを目的とする。

【００１３】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかるビットタイミン
グ同期装置にあっては、符号間干渉が存在する伝送路に
適用され、さらに、あらかじめ決められた時間範囲内で
求めた相関電力（後述する実施の形態の相関器３、電力
算出回路４に相当）から最大値を検出する最大値検出手
段（最大値検出回路５に相当）と、前記最大値検出手段
で最大値を検出したタイミングを仮ビットタイミングと
し、前記あらかじめ決められた時間範囲内、かつ、前記
仮ビットタイミング以前で、任意に与えられる電力値以
上の相関電力値のビットタイミングを復調器が動作する
ためのビットタイミングとして推定するビットタイミン
グ推定手段（時間順序逆転回路６、スレッショルド検出
回路７に相当）と、を備えたことを特徴とする。

【００１４】この発明によれば、あらかじめ決められた
時間範囲内で求めた相関電力から最大値を検出し、その
最大値を検出したタイミングを仮ビットタイミングと
し、あらかじめ決められた時間範囲内、かつ、仮ビット
タイミング以前で、任意に与えられる電力値以上の相関
電力値のビットタイミングを復調器が動作するためのビ
ットタイミングとして推定する。これにより、直接波電
力が遅延波電力より小さい場合でも、先行波タイミング
から復調器が動作するためのビットタイミングを推定す
ることができ、遅延分散の大きな伝送路においても精度
のよいビットタイミングを実現することが可能となる。

【００１５】つぎの発明にかかるビットタイミング同期
装置にあっては、前記最大値検出手段の前段で前記相関
電力の雑音を除去する雑音除去手段（後述する実施の形
態の平均化回路８に相当）をさらに有したことを特徴と
する。

【００１６】この発明によれば、最大値検出の前段で相
関電力の雑音を除去する。これにより、雑音による影響
を抑圧することが可能となる。

【００１７】つぎの発明にかかるビットタイミング同期
装置において、前記ビットタイミング推定手段は、前記
あらかじめ決められた時間範囲内で前記仮ビットタイミ
ングを基点として時間方向を遡って前記任意に与えられ
る電力値以上の相関電力値のビットタイミングを検出す
ることを特徴とする。

【００１８】この発明によれば、あらかじめ決められた
時間範囲内で仮ビットタイミングを基点として時間方向
を遡って任意に与えられる電力値以上の相関電力値のビ
ットタイミングを検出する。これにより、直接波、遅延
波の順に得られる相関電力において遅延波が直接波より
も大きな電力値をとる場合に対処でき、遅延波に対する
誤同期を防止して、直接波に対する同期を的確に確立す
ることが可能となる。

【００１９】つぎの発明にかかるビットタイミング同期
装置において、前記任意に与えられる電力値は、前記最
大値検出手段で検出した最大値以下の値であることを特
徴とする。

【００２０】この発明によれば、任意に与えられる電力
値を、最大値の定数倍、たとえば１／Ｎを超える値とす
る。これにより、雑音レベルの信号を排除することが可
能となる。

【００２１】つぎの発明にかかるビットタイミング同期
装置にあっては、前記最大値検出手段の前段で、各時刻
毎に出力される前記相関電力とある特定のしきい値とを
比較し、そのしきい値以上となるタイミングを検出する
ことにより、受信信号に含まれるフレームの同期をとる
フレームタイミング検出手段（後述する実施の形態のス
レッショルド検出回路９に相当）をさらに有したことを
特徴とする。

【００２２】この発明によれば、最大値検出の前段に、
タイミング検出を行なう時間範囲を限定せず、適切なし
きい値を設定したフレームタイミング検出手段を設け、
連続して送信される受信信号からそのフレームタイミン
グを検出する。これにより、ビットタイミングと同時に
フレームタイミングが取得可能となる。

【００２３】つぎの発明にかかるビットタイミング同期
装置にあっては、前記フレームタイミング検出手段の前
段で、前記相関電力の雑音を除去する雑音除去手段（後
述する実施の形態の平均化回路８に相当）をさらに有し
たことを特徴とする。

【００２４】この発明によれば、フレームタイミング検
出の前段で相関電力の雑音を除去する。これにより、雑
音による影響をより精度よく抑圧可能となる。

【００２５】つぎの発明にかかるビットタイミング同期
装置において、前記ビットタイミング推定手段は、前記
あらかじめ決められた時間範囲内で、前記仮ビットタイ
ミングを基点として時間方向を遡って、前記任意に与え
られる電力値以上の相関電力値のビットタイミングを検
出することを特徴とする。

【００２６】この発明によれば、あらかじめ決められた
時間範囲内で仮ビットタイミングを基点として時間方向
を遡って、任意に与えられる電力値以上の相関電力値の
ビットタイミングを検出する。これにより、直接波、遅
延波の順に得られる相関電力において遅延波が直接波よ
りも大きな電力値をとる場合に対処でき、遅延波に対す
る誤同期を防止して、直接波に対する同期をより的確に
確立することが可能となる。

【００２７】つぎの発明にかかるビットタイミング同期
装置において、前記ビットタイミング推定手段には、前
記仮ビットタイミングを基点として時間方向を遡る区間
が比較的少ないことを考慮し、前記相関電力の雑音を除
去する前の相関電力を入力することを特徴とする。

【００２８】この発明によれば、ビットタイミング推定
手段の入力には、平均化を行っていない相関電力を用い
ている。これにより、タイミングの不確定性を含まない
高精度なビットタイミングが得られる。

【００２９】つぎの発明にかかるビットタイミング同期
装置において、前記任意に与えられる電力値は、前記最
大値検出手段で検出した最大値以下の値であることを特
徴とする。

【００３０】この発明によれば、任意に与えられる電力
値を、最大値の定数倍、たとえば１／Ｎを超える値とす
る。これにより、雑音レベルの信号をより精度よく排除
することが可能となる。

【００３１】つぎの発明にかかるビットタイミング同期
装置にあっては、前記ビットタイミング推定手段の後段
に、あらかじめ決めておいた時間範囲内で、前記推定さ
れたビットタイミングを基点として時間方向に、前記任
意に与えられる電力値以上の相関電力値のタイミングが
あるかどうかを検出し、前記範囲内で最も遅い遅延波の
タイミングを推定する遅延波タイミング推定手段（後述
する実施の形態の時間順序正転回路１０、スレッショル
ド検出回路１１に相当）をさらに有したことを特徴とす
る。

【００３２】この発明によれば、最大値検出手段にて仮
ビットタイミングを選択し、その後、ビットタイミング
推定手段にて正式なビットタイミングを出力する。そし
て、遅延波タイミング推定手段では、時間方向の相関電
力としきい値とを順次比較し、しきい値を超えた最も遅
いタイミングを、遅延波タイミングとして出力する。こ
れにより、ビット（先行波）タイミングと同時に、遅延
波のタイミングも得られることから、先行波と遅延波の
時間差が容易に推定可能となる。

【００３３】つぎの発明にかかるビットタイミング同期
装置にあっては、少なくとも前記最大値検出手段および
ビットタイミング推定手段を備える前記ビットタイミン
グ同期装置を複数用い、さらに、各ビットタイミング同
期装置の前段に個別に配置され、予め与えられるある特
定の位相を回転させて出力する複数の位相回転手段を用
いて、周波数誤差に対する許容範囲を拡大することを特
徴とする。

【００３４】この発明によれば、受信信号に許容範囲外
の周波数偏差が含まれる場合においても、周波数誤差に
対する許容範囲を拡大することが可能となるため、それ
に伴って、正しいビットタイミングの検出が可能とな
る。

【００３５】つぎの発明にかかるビットタイミング同期
装置にあっては、受信信号との相互相関を求めるために
予め設定される既知系列が基本パターンを繰り返す系列
の場合、その基本パターンを既知系列とし、前記受信信
号と前記基本パターンとから相関電力を求め、前記最大
値検出手段は、前記相関電力から最大値を検出すること
を特徴とする。

【００３６】この発明によれば、それぞれの時刻におけ
る基本パターンに対する相関値を取得し、その相関値
を、例えば、シフトレジスタに入力する。そして、現在
の相関値と前記シフトレジスタの出力値との和を計算す
ることにより、相関値を求める。これにより、同一の相
関を繰り返し計算する必要がなくなり、相関に関する演
算量を大幅に削減できる。

【００３７】つぎの発明にかかるビットタイミング同期
装置にあっては、さらに、前記基本パターンに応じて、
相関の同相合成を行う区間を縮小することにより、位相
変動に耐性を持たせることを特徴とする。

【００３８】この発明によれば、基本パターンを用いて
受信信号との相関を求めることにより、基本パターン分
の相関値を取得する。そして、これらの相関値を、例え
ば、それぞれ２乗することにより、基本パターン毎の相
関電力を算出し、最後にその和を計算する。これによ
り、出力される相関電力が位相情報の消失した電力の合
成値となり、位相変動が許容される。すなわち、周波数
偏差の許容範囲を拡大することが可能となる。

【００３９】つぎの発明にかかるビットタイミング同期
装置にあっては、前記ビットタイミング推定手段にて推
定される複数フレームのビットタイミングを、時間的に
平均化するビットタイミング平均化手段（後述する実施
の形態のビットタイミング平均化装置３１に相当）をさ
らに有したことを特徴とする。

【００４０】この発明によれば、ビットタイミング平均
化手段にて、フレーム毎のビットタイミング出力を順次
加算し、そして、この加算結果があるしきい値をこえた
タイミングをビットタイミングとして出力する。これに
より、ビットタイミング出力の平均化が実現可能とな
り、最適なビットタイミングを得ることができる。

【００４１】つぎの発明にかかるビットタイミング同期
装置にあっては、符号間干渉が存在する伝送路に適用さ
れ、さらに、受信信号と既知系列との相互相関を求める
相関器と、前記相関器で求めた相互相関の電力を求める
電力算出回路と、あらかじめ決められた時間範囲に渡っ
て前記電力算出回路で求めた電力の最大値とそのときの
タイミングとを検出する最大値検出回路と、前記あらか
じめ決められた時間範囲内で、前記最大値検出回路が検
出したタイミングから時間方向を逆行して相関電力を順
次出力する時間順序逆転回路と、前記最大値検出回路で
検出した最大値からしきい値を求め、そのしきい値と前
記時間順序逆転回路から順次出力される相関電力とを比
較し、当該相関電力がしきい値を超え、かつ、前記あら
かじめ決められた時間範囲内で最も古いタイミングを復
調器が動作するためのビットタイミングとして検出する
スレッショルド検出回路と、を備えることを特徴とす
る。

【００４２】この発明によれば、まず、最大値検出回路
にてあらかじめ決められた時間範囲に渡って相関器およ
び電力算出回路で求めた電力の最大値とそのときのタイ
ミングとを検出する。つぎに、時間順序逆転回路にて、
あらかじめ決められた時間範囲内で、最大値検出回路が
検出したタイミングから時間方向を逆行して相関電力を
順次出力する。そして、スレッショルド検出回路にて、
最大値検出回路で検出した最大値からしきい値を求め、
そのしきい値と時間順序逆転回路から順次出力される相
関電力とを比較し、当該相関電力がしきい値を超え、か
つ、あらかじめ決められた時間範囲内で最も古いタイミ
ングを、復調器が動作するためのビットタイミングとし
て検出する。これにより、直接波電力が遅延波電力より
小さい場合でも、先行波タイミングから復調器が動作す
るためのビットタイミングを推定することができ、遅延
分散の大きな伝送路においても精度のよいビットタイミ
ングを実現することが可能となる。

【００４３】つぎの発明にかかるビットタイミング同期
装置にあっては、前記電力算出回路出力と前記最大値検
出回路入力および前記時間順序逆転回路入力との間に接
続され、前記電力算出回路で求めた電力の移動平均を求
める平均化回路をさらに有したことを特徴とする。

【００４４】この発明によれば、平均化回路を追加し
て、電力算出回路で求めた電力の移動平均を求める。こ
れにより、最大値検出の前段で相関電力の雑音が除去さ
れ、雑音による影響を抑圧することが可能となる。

【００４５】つぎの発明にかかるビットタイミング同期
方法にあっては、符号間干渉が存在する伝送路に適用さ
れ、さらに、あらかじめ決められた時間範囲内で求めた
相関電力から最大値を検出する第１工程と、前記第１工
程で最大値を検出したタイミングを仮ビットタイミング
とし、前記あらかじめ決められた時間範囲内、かつ、前
記仮ビットタイミング以前で、任意に与えられる電力値
以上の相関電力値のビットタイミングを復調器が動作す
るためのビットタイミングとして推定する第２工程と、
を含んだことを特徴とする。

【００４６】この発明によれば、あらかじめ決められた
時間範囲内で求めた相関電力から最大値を検出し、その
最大値を検出したタイミングを仮ビットタイミングと
し、あらかじめ決められた時間範囲内、かつ、仮ビット
タイミング以前で、任意に与えられる電力値以上の相関
電力値のビットタイミングを、復調器が動作するための
ビットタイミングとして推定する。これにより、直接波
電力が遅延波電力より小さい場合でも、先行波タイミン
グから復調器が動作するためのビットタイミングを推定
することができ、遅延分散の大きな伝送路においても精
度のよいビットタイミングを実現することが可能とな
る。

【００４７】つぎの発明にかかるビットタイミング同期
方法にあっては、前記第１工程の前段で前記相関電力の
雑音を除去する第３工程をさらに含んだことを特徴とす
る。

【００４８】この発明によれば、最大値検出の前段で相
関電力の雑音を除去する。これにより、雑音による影響
を抑圧することが可能となる。

【００４９】つぎの発明にかかるビットタイミング同期
方法にあっては、前記第１工程の前段で、各時刻毎に出
力される前記相関電力とある特定のしきい値とを比較
し、そのしきい値以上となるタイミングを検出すること
により、受信信号に含まれるフレームの同期をとる第４
工程をさらに含んだことを特徴とする。

【００５０】この発明によれば、最大値検出の前段で、
第４工程を実施することにより、連続して送信される受
信信号からそのフレームタイミングを検出する。これに
より、ビットタイミングと同時にフレームタイミングが
取得可能となる。

【００５１】つぎの発明にかかるビットタイミング同期
方法にあっては、前記第１工程の前段で前記相関電力の
雑音を除去する第３工程をさらに含んだことを特徴とす
る。

【００５２】この発明によれば、第３工程、すなわち、
フレームタイミング検出の前段で、相関電力の雑音を除
去する。これにより、雑音による影響をさらに精度よく
抑圧可能となる。

【００５３】つぎの発明にかかるビットタイミング同期
方法にあっては、前記第２工程の後段に、あらかじめ決
めておいた時間範囲内で、前記推定されたビットタイミ
ングを基点として時間方向に、前記任意に与えられる電
力値以上の相関電力値のタイミングがあるかどうかを検
出し、前記範囲内で最も遅い遅延波のタイミングを推定
する第５工程をさらに含んだことを特徴とする。

【００５４】この発明によれば、第１工程にて仮ビット
タイミングを選択し、その後、第２工程にて正式なビッ
トタイミングを出力する。そして、第５工程では、時間
方向の相関電力としきい値とを順次比較し、しきい値を
超えた最も遅いタイミングを、遅延波タイミングとして
出力する。これにより、ビット（先行波）タイミングと
同時に、遅延波のタイミングも得られることから、先行
波と遅延波の時間差が容易に推定可能となる。

【００５５】

【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる好適なビットタイミング同期装置およびそ
の方法の実施の形態を詳細に説明する。

【００５６】実施の形態１．まず、構成について説明す
る。図１は、本発明の実施の形態１によるビットタイミ
ング同期装置の一構成例を示すブロック図である。本実
施の形態１のビットタイミング同期装置は、たとえば図
１に示したように、相関器３、電力算出回路４、最大値
検出回路５、時間順序逆転回路６、および、スレッショ
ルド検出回路７を備えている。なお、相関器３、電力算
出回路４および最大値検出回路５の個々の構成内容につ
いては、前述した従来構成と同様のため、同一の符号を
付して説明を省略する。また、相関器３、電力算出回路
４および最大値検出回路５の処理も、前述した従来例と
同様である。

【００５７】時間順序逆転回路６は、ある時刻を基点に
時間方向を遡って所定のタイミングにおける相関電力を
出力する。スレッショルド検出回路７は、入力される相
関電力と所定のしきい値とを比較することによりビット
タイミングを検出し、そのビットタイミングに対応する
信号をビットタイミング出力端子２より出力する。な
お、ここで使用するしきい値は最大相関電力値の１／Ｎ
（Ｎは自然数）に設定され、固定値か、または伝送路の
状態により任意に変更可能とする。

【００５８】つぎに、図２０の相関電力パターンと同一
のパターンをもつ図２のパターンを例にとって全体の動
作を説明する。図２の例では、マルチパスによる遅延分
散が５ビットとなり、最適ビットタイミングが時刻３で
ある。まず、相関器３により受信信号と既知系列との相
関値が計算され、電力算出回路４では、その相関値の電
力が算出される。なお、等化器としては、５ビットまで
処理できるＤＦＳＥを用いるものとする。

【００５９】つづいて、最大値検出回路５により、仮ビ
ットタイミングとして時刻ｔ８が選択される。このと
き、時間順序逆転回路６では、時刻ｔ８から時刻ｔ０ま
で時間を遡って相関電力を出力する。この時間順序逆転
回路６の後段に接続されるスレッショルド検出回路７で
は、時間を逆転して入力される相関電力と前記所定のし
きい値とを比較する。

【００６０】そして、その相関電力があらかじめ用意さ
れたしきい値より大きい場合、仮ビットタイミングが比
較対象の時刻に更新される。すなわち、適応等化器に影
響を与える信号がないかの探索が行われ、時刻ｔ８より
も前の時刻で先行波があれば、その時刻が仮ビットタイ
ミングとなる。

【００６１】このようにして、比較処理が繰り返され、
最後の時刻ｔ０の時点で、仮ビットタイミングと考えら
れているものが、復調器におけるビットタイミングとし
て出力される。なお、図２において、しきい値を、たと
えば、最大相関電力値の１／４とした場合には、時刻ｔ
３が最終的に求められたビットタイミングとして出力さ
れることになる。また、ここでは、しきい値を最大相関
電力値の１／４としたが、これに限らず、雑音などを考
慮して他の値としてもよい。

【００６２】従って、図２の例では、時刻ｔ０〜ｔ９の
時間範囲内で、厳密には時刻ｔ０〜ｔ８の時間範囲内
で、時間的に最も古いタイミング、すなわち、時刻ｔ３
を、復調器におけるビットタイミングとして決定するこ
とになる。そのため、本実施の形態では、直接波電力
（時刻ｔ３）が遅延波電力（時刻ｔ８）より小さい場合
においても、先行波のタイミングを、復調器におけるビ
ットタイミングとして精度良く推定できる。

【００６３】以上説明したように、本実施の形態１によ
れば、あらかじめ決められた時間範囲内で求めた相関電
力から最大値を検出し、その最大値を検出したタイミン
グを仮ビットタイミングとし、あらかじめ決められた時
間範囲内、かつ、仮ビットタイミング以前で、任意に与
えられる電力値（しきい値）以上の相関電力値のビット
タイミングを、復調器が動作するためのビットタイミン
グとして推定する。これにより、直接波電力が遅延波電
力より小さい場合でも、先行波のタイミングから復調器
が動作するためのビットタイミングを精度よく推定する
ことができるので、遅延分散の大きな伝送路において
も、精度のよいビットタイミングを実現することが可能
となる。

【００６４】また、あらかじめ決められた時間範囲内
で、仮ビットタイミングを基点として時間方向を遡っ
て、任意に与えられる電力値以上の相関電力値のビット
タイミングを検出するようにしたので、直接波、遅延波
の順に得られる相関電力において、遅延波が直接波より
も大きな値をとる場合に対処できる。これにより、遅延
波に対する誤同期を防止して、的確に直接波（先行波）
に対する同期を実現することが可能となる。

【００６５】また、任意に与えられる電力値を、最大値
の１／Ｎを超える値としたので、雑音レベルの信号を排
除することができる。

【００６６】実施の形態２．さて、前述した実施の形態
１では、平均化を用いずにビットタイミングを推定する
構成であったが、本発明はこれに限定されず、以下に説
明する実施の形態２のように、平均化を含めてビットタ
イミングを推定するようにしてもよい。

【００６７】まず、構成について説明する。図３は、本
発明の実施の形態２によるビットタイミング同期装置の
一構成例を示すブロック図である。本実施の形態２のビ
ットタイミング同期装置は、たとえば、図１に示したよ
うに、相関器３、電力算出回路４、最大値検出回路５、
時間順序逆転回路６、スレッショルド検出回路７、およ
び、平均化回路８を備えている。

【００６８】なお、相関器３、電力算出回路４、最大値
検出回路５および平均化回路８の個々の構成内容につい
ては、前述した従来構成と同様のため、同一の符号を付
して説明を省略する。また、相関器３、電力算出回路
４、最大値検出回路５および平均化回路８の処理も、前
述した従来例と同様である。また、本実施の形態におけ
る全体構成としては、平均化回路８を追加した点で、前
述した実施の形態１の構成と相違する。

【００６９】つぎに、動作について説明する。基本的な
動作、すなわち、平均化回路８を除く個々の動作は、前
述した実施の形態１と同一である。ここでは、電力算出
回路４と最大値検出回路５との間に平均化回路８を設け
たことで、相関電力の最大値をビットタイミングとした
場合においても、電力レベルが大きい遅延波をビットタ
イミングとしてしまうことはなく、これは直接波と遅延
波の大小関係が変化しても変わらない。

【００７０】以上説明したように、本実施の形態２によ
れば、平均化回路８が追加されたことにより、たとえ
ば、平均化回路８での移動平均の幅を２ビットとすれ
ば、ビットタイミングの不確定性が１ビット生じるが、
この平均化により、雑音による影響を抑圧すること可能
となる。

【００７１】実施の形態３．本発明は、前述のビットタ
イミング同期装置において、ビットタイミング同期と同
時にフレームタイミング同期を得るためのものである。
なお、本実施の形態におけるビットタイミングとは、実
施の形態１および２と同様に、受信信号のシンボルをサ
ンプルするためのタイミングを示すものであり、一方、
フレームタイミングとは、受信信号に含まれるフレーム
の大まかな同期をとるためのタイミングを示すものであ
る。

【００７２】実施の形態１および２におけるビットタイ
ミング同期装置においては、フレームタイミングが既知
であることを前提とし、その既知のフレームタイミング
を基準にビットタイミングの検出を行っていた。しかし
ながら、本来は、連続して送信される受信信号から、ま
ず、そのフレームタイミングを検出し、その後、ビット
タイミングを検出する。なお、フレームタイミング検出
は、ビットタイミング同期装置における最大値検出回路
の前段に、スレッショルド検出回路を設けることにより
実現する。

【００７３】図４は、本発明の実施の形態３によるビッ
トタイミング同期装置の一構成例を示すブロック図であ
る。本発明にかかるビットタイミング同期装置は、前述
した実施の形態１における最大値検出回路５の前段に、
タイミング検出を行う時間範囲を限定しないスレッショ
ルド検出回路９を設ける。なお、その他の構成について
は、実施の形態１と同様であるため、同一の符号を付し
て説明を省略する。

【００７４】つぎに、動作について説明する。本実施の
形態においては、フレームタイミングが得られていない
ため、相関を取得する受信信号は、入力されるすべての
受信信号となる。このとき、ビットタイミング同期装置
では、各時刻毎に相関器３にて相関値を取得し、さら
に、電力算出回路４にて相関電力を算出する。

【００７５】その後、スレッショルド検出回路９におい
て、各時刻毎に出力される相関電力を任意に与えられる
しきい値と比較し、しきい値を超えたタイミングを検出
する。次段の最大値検出回路５においては、このタイミ
ングを基準として、あらかじめ決められた時間範囲の最
大値を検出して出力する。以降、時間順序逆転回路６、
およびスレッショルド検出回路７の動作については、前
述した実施の形態１と同様であるため説明を省略する。

【００７６】なお、既知系列と、その既知系列を含む受
信信号と、の相関電力は、既知系列を含まない受信信号
における相関電力より大きいことが想定される。そこ
で、スレッショルド検出回路９で用いられるしきい値
を、既知系列と、既知系列を含まない受信信号と、の相
関電力より、大きく設定する。すなわち、既知系列を含
まない受信信号との相関電力を求めている時点において
は、その相関電力がしきい値を超えることはなく、つぎ
の時刻における相関値を取得することになる。逆に、既
知系列を含む受信信号のタイミングで相関を求めたとき
には、相関電力がしきい値を超えることになり、フレー
ムタイミングが検出される。そして、次段のビットタイ
ミング検出へ処理を移行する。

【００７７】これにより、スレッショルド検出回路９の
出力タイミングとして、既知系列を含む受信信号の位置
を検出することが可能となる。ただし、ここでは、スレ
ッショルド検出回路９のしきい値が受信電力により相対
的に変化するため、たとえば、受信電力の定数倍という
値をしきい値とする。

【００７８】以上、説明したように、本実施の形態によ
れば、最大値検出の前段にタイミング検出を行なう時間
範囲を限定せず、適切なしきい値を設定したスレッショ
ルド検出回路を設けることにより、ビットタイミングと
同時にフレームタイミングを取得できる。

【００７９】実施の形態４．本発明は、実施の形態３の
ビットタイミング同期装置に、平均化回路を追加し、こ
の構成でフレームタイミング、およびビットタイミング
の検出を行うことにより、タイミング検出の特性を向上
させるためのものである。特に、フレームタイミング検
出については、すべての受信信号に対してしきい値の比
較処理を行うため、雑音を抑圧可能な平均化回路を用い
ることによる効果は大きい。

【００８０】図５は、本発明の実施の形態４によるビッ
トタイミング同期装置の一構成例を示すブロック図であ
る。本発明にかかるビットタイミング同期装置は、電力
算出回路４とスレッショルド検出回路９の間に、平均化
回路８を設けることが特徴となる。なお、この平均化回
路８は、実施の形態２において説明した平均化回路８と
同一のものであるため、具体的な構成および動作につい
ては説明を省略する。

【００８１】本実施の形態においては、電力算出回路４
によって得られた相関電力を、平均化回路８により平均
化する。この平均化回路８の処理により、雑音が抑圧さ
れる。また、平均化された相関電力を用いて、スレッシ
ョルド検出回路９がフレームタイミング検出を行うこと
により、誤ったフレームタイミングを検出する確率が抑
えられることになる。

【００８２】なお、ここでいうフレームタイミングを検
出する確率とは、相関電力と前述したしきい値とを一度
比較する場合の確率であるため、たとえば、フレームタ
イミング検出のように、タイミングが検出されるまです
べての受信信号に対して何度もしきい値の比較を行う場
合においては、誤ってフレームを検出する確率が大きく
なる傾向がある。したがって、平均化による雑音の抑圧
効果は、フレームタイミング検出において特に有効とな
る。

【００８３】また、本実施の形態においては、スレッシ
ョルド検出回路９によりフレームタイミングを検出後、
最大値検出回路５が、フレームタイミングの検出以後の
あらかじめ決められた時間範囲における相関電力の最大
値のタイミングを、仮ビットタイミングとして求める。
この最大値検出回路５の入力においても、フレームタイ
ミングの検出時と同様に、平均化された相関電力を用い
ることにより、雑音を抑圧できる。

【００８４】その後、時間順序逆転回路６では、あらか
じめ決められた時間範囲を遡ることにより、最大値検出
回路５により検出された仮ビットタイミング以前の相関
電力を出力する。そして、スレッショルド検出回路７で
は、出力された相関電力をあらかじめ与えられたしきい
値と比較し、しきい値を超えた最も早いタイミングを、
最終的なビットタイミングとして出力する。

【００８５】なお、時間順序逆転回路６の入力として、
平均化回路８の出力である平均相関電力を用いる場合
は、実施の形態２と同様、雑音抑圧効果は得られるが、
同時にタイミングの不確定性が生じることになる。ま
た、この不確定性は、最終的なビットタイミングに含ま
れることになり、それに伴ってビットタイミングの精度
が劣化することになる。そこで、本実施の形態において
は、特に時間順序逆転回路６における遡り区間が比較的
少ないことを考慮し、時間順序逆転回路６の入力には、
電力算出回路４の出力である平均化を行っていない相関
電力を用いる。これにより、本実施の形態では、タイミ
ングの不確定性を含まない高精度なビットタイミングが
得られることになる。

【００８６】以上、説明したように、本実施の形態によ
れば、平均化回路８の平均相関電力をスレッショルド検
出回路９の入力にのみ用い、電力算出回路４による平均
化を行わない相関電力を時間順序逆転回路６の入力とす
ることにより、フレームタイミング検出において雑音の
抑圧効果が得られる。これにより、誤ったタイミングを
検出する確率を抑えることができ、最終的なビットタイ
ミング検出において、タイミングの不確定性を含まない
高精度なビットタイミングを得ることができる。なお、
本実施の形態では、フレームタイミング検出を含めた例
を用いたが、スレッショルド検出回路９がない構成にお
いても有効であり、これらをこの発明の範囲から排除す
るものではない。

【００８７】実施の形態５．本発明は、ビットタイミン
グ同期装置において、ビットタイミング同期と同時に、
さらに遅延波のタイミングを得るためのものである。こ
れにより、先行波と遅延波とのタイミングを推定できる
ことから、先行波と遅延波の時間差が推定可能となる。
そして、この推定した先行波と遅延波との時間差を用い
ることにより、たとえば、適応等化器を効率的に構成す
ることが可能となる。

【００８８】たとえば、実施の形態１における前記ビッ
トタイミング同期装置では、最大値検出回路５にて仮ビ
ットタイミングを検出した後、時間順序逆転回路６にて
時間を遡ることにより、スレッショルド検出回路７にお
いてビットタイミングを得ている。従って、このビット
タイミングは、最初に到来した波（先行波）のタイミン
グとなる。そこで、本実施の形態においては、先行波タ
イミングを検出後、再び正方向にあらかじめ決められた
時間範囲の探索を行うことにより、最も新しい、すなわ
ち、最も遅い遅延波のタイミングを検出する。

【００８９】図６は、本発明の実施の形態５によるビッ
トタイミング同期装置の一構成例を示すブロック図であ
る。本発明にかかるビットタイミング同期装置は、実施
の形態１のビットタイミング同期装置に、時間順序正転
回路１０、およびスレッショルド検出回路１１を追加し
た構成となる。なお、以下の説明における方向は、時間
の経過に対してしたがう方向、すなわち、現在からさら
に未来の受信信号に対する方向を正方向とし、時間の経
過に対して遡る方向、すなわち、過去の受信信号に対す
る方向を逆方向とする。

【００９０】時間順序正転回路１０は、スレッショルド
検出回路７にて検出されたビットタイミングから、正方
向にあらかじめ決められた時間範囲内の相関電力を順次
出力する。その後、スレッショルド検出回路１１は、あ
らかじめ決められたしきい値と時間順序正転回路１０か
ら出力される相関電力とを比較し、相関電力がそのしき
い値を超え、かつ、あらかじめ決められた時間範囲内で
最も遅いビットタイミングを、遅延波のビットタイミン
グとして出力する。

【００９１】つぎに、図７の相関電力パターンを例にと
って全体の動作を説明する。なお、等化器としては、従
来の技術において用いた５ビットまで処理可能なＤＦＳ
Ｅを用いることとする。従って、時間順序逆転回路６、
および時間順序正転回路１０における時間範囲を６とす
る。また、図７の例においては、マルチパスによる遅延
の広がりが５ビットであり、最適なビットタイミング、
および先行波タイミングが時刻ｔ３であり、遅延波タイ
ミングが時刻ｔ８であることを前提とする。

【００９２】本実施の形態では、まず、最大値検出回路
５が、仮ビットタイミングとして時刻６を選択し、その
後、時間順序逆転回路６が、時刻ｔ６から時刻ｔ０まで
の相関電力を出力する。そして、たとえば、しきい値を
最大相関電力値の１／４としたスレッショルド検出回路
７では、この相関電力を受けて、時刻ｔ３をビットタイ
ミングとして出力する。

【００９３】その後、時間順序正転回路１０では、時刻
ｔ３から時刻ｔ９までの相関電力を出力し、その出力を
受けたスレッショルド検出回路１１では、その相関電力
としきい値とを比較し、しきい値を超えた最も遅いタイ
ミングを、遅延波タイミングとして出力する。たとえ
ば、しきい値をスレッショルド検出回路７と同様に、最
大相関電力値の１／４とするとき、遅延波タイミングは
ｔ８となる。

【００９４】以上、説明したように、本実施の形態によ
れば、ビット（先行波）タイミングと同時に、遅延波タ
イミングが得られる。これにより、先行波と遅延波の時
間差が容易に推定可能となる。なお、本実施の形態にお
いては、実施の形態１の構成に時間順序正転回路１０お
よびスレッショルド検出回路１１を追加する構成とした
が、たとえば、実施の形態２〜５の構成に追加した場合
でも同様の効果が得られる。

【００９５】実施の形態６．たとえば、受信信号にビッ
トタイミング同期装置における許容範囲を超えた周波数
偏差が存在する場合、検出性能が大幅に劣化することに
なる。そこで、本発明は、ビットタイミング同期装置に
おいて、受信信号に許容範囲以上の周波数偏差が含まれ
る場合に、正しいビットタイミングを得るためのもので
ある。

【００９６】具体的にいうと、たとえば、前述した実施
の形態１〜５によるビットタイミング同期装置におい
て、受信信号が周波数偏差などにより時間的に位相回転
する場合、所望のタイミングが得られる確率は、大幅に
低下する。これは、相関器３により合成される区間にお
いて信号が変動し、それに伴って出力される相関値が低
下することにより、Ｓ／Ｎ比が劣化し、所定のタイミン
グにおいて相関値がしきい値を超えないことに起因す
る。

【００９７】そこで、本実施の形態では、あらかじめ定
められた周波数に対する周波数偏差補償を行った受信信
号を出力とする固定周波数偏差補償装置と、この周波数
偏差補償を行った受信信号を入力とし、ビットタイミン
グを出力するビットタイミング同期装置と、を１ユニッ
トとし、さらに、それぞれ周波数偏差補償値を異なった
値に設定した複数のユニットを並列に動作させることに
より、各ユニットからのビットタイミングを合成し、所
定のタイミングを得るものである。

【００９８】図８は、本発明の実施の形態６によるビッ
トタイミング同期装置の一構成例を示すブロック図であ
る。なお、本発明にかかるビットタイミング同期装置に
おいて、図中のビットタイミング同期装置２５は、たと
えば、前述した実施の形態１〜５のビットタイミング同
期装置に相当する。本実施の形態においては、３個のビ
ットタイミング同期装置２５を並列に備え、それぞれの
入力としては、固定周波数偏差補償装置２３、２４から
の出力、または受信信号２１が入力される。すなわち、
受信信号２１に対して周波数偏差補償値−ｆ、０（無回
転）、またはｆを回転させた信号を、各ビットタイミン
グ同期装置２５に入力する。そして、各ビットタイミン
グ同期装置２５の出力は、タイミング合成装置２６に入
力され、タイミング合成装置２６では、各ビットタイミ
ング同期装置２５の出力ビットタイミングを合成し、合
成後のビットタイミングを出力する。

【００９９】なお、固定周波数偏差補償装置２３、およ
び２４の固定周波数偏差補償値は、任意であるが、たと
えば、ビットタイミング同期装置２５により正しいタイ
ミングを得るための周波数偏差の許容範囲を設定する。
また、タイミング合成装置２６における合成法も任意で
あるが、たとえば、各ビットタイミング同期装置２５の
出力をそれぞれ加算し、あらかじめ決められたしきい値
を超えたタイミングを、出力ビットタイミングとする。

【０１００】また、タイミング合成装置２６としては、
以下の装置が想定される。たとえば、ビットタイミング
同期装置２５が出力の正誤を検出する手段を備える場
合、タイミング合成装置２６は、その正誤情報を受け取
ることにより、正しいタイミングを選択する。また、本
実施の形態では、ビットタイミング同期装置２５を複数
備え、並列動作を行う構成であるが、たとえば、固定周
波数偏差補償装置２３と一つのビットタイミング同期装
置２５を用いてビットタイミングの検出を行い、正しい
ビットタイミングが検出されない場合に、他の固定周波
数偏差補償装置２４とビットタイミング同期装置２５を
用いて、再びビットタイミングの検出を行う、という直
列動作を行う構成としてもよい。

【０１０１】つぎに、動作を説明する。たとえば、受信
信号に周波数偏差Δｆ１が含まれるとする。このとき、
固定周波数偏差補償装置２３や２４を配置していない場
合は、ビットタイミング同期装置２５の入力は、周波数
偏差Δｆ１を含む受信信号となってしまう。これに対
し、固定周波数Δｆの固定周波数偏差補償装置を配置し
ているビットタイミング同期装置２５においては、周波
数偏差Δｆ＋Δｆ１の受信信号が入力されることにな
り、たとえば、Δｆ１、もしくは、Δｆ＋Δｆ１がビッ
トタイミング同期装置の許容範囲に入っている場合、ビ
ットタイミングが正しく推定されることになる。すなわ
ち、ビットタイミング同期装置２５の周波数偏差許容範
囲を±ΔＦとするとき、図８に示す本実施の形態の構成
では、−Δｆ±ΔＦ、±ΔＦ、Δｆ±ΔＦの周波数偏差
に対応可能となる。

【０１０２】以上、説明したように、本実施の形態によ
れば、受信信号２１に、ビットタイミング同期装置２５
における許容範囲外の周波数偏差が含まれる場合におい
ても、図８の構成を用いることにより、正しいビットタ
イミングの検出が可能となる。

【０１０３】実施の形態７．実施の形態１〜６における
相関器３は、本発明にかかるビットタイミング同期装置
の演算量の大部分を占めており、ここでは、前述したと
おり、既知系列と受信信号との相関をとっている。本発
明は、この相関を求めるための既知系列として、たとえ
ば、ある基本パターンを複数回繰り返す系列を用いる場
合の、相関器の演算量を、大幅に削減するためのもので
ある。すなわち、本実施の形態においては、基本パター
ンをｎ回（ｎは整数）繰り返す既知系列を用いる場合の
相関器３にかかる演算量を、ほぼ１／ｎに削減すること
が可能になる。なお、条件となる既知系列の基本パター
ンとしては、たとえば、単独で既知系列として用られる
自己相関特性の鋭い系列が考えられ、具体的には、最大
長周期符号系列（以降、Ｍ系列と呼ぶ）があげられる。

【０１０４】図９は、従来の相関器の構成を示す。ここ
では、たとえば、基本パターンの系列長をＬビットと
し、２パターンを繰り返す全系列長２Ｌの既知系列に対
する相関器を用いる。たとえば、この相関器では、乗算
器５１にて、時刻ｉから時刻ｉ−２Ｌまでの２Ｌビット
の受信信号と、系列長２Ｌの既知系列と、の積を求め、
その後、合成器５２にて、その総和すなわち相関値を得
る。なお、この処理は相関を得る各時刻毎に行う必要が
ある。

【０１０５】また、図１０は、図９と等価の相関器の構
成を示す。これは、系列長Ｌビットの基本パターンを持
つ相関器を二つ用いた構成であり、乗算器５１、合成器
５２ａおよび５２ｂにて、時刻ｉにおけるＬビットの相
関処理と、時刻ｉ−ＬにおけるＬビットの相関処理とを
行い、最後に加算器５３にてその相関値の和を求めるこ
とにより、図９に示す相関器と等しい出力を得る。

【０１０６】しかしながら、各時刻において相関値を求
めることを想定する場合、図１０の出力は、図１１に示
す時刻ｉ−ＬにおけるＬビット相関値と時刻ｉにおける
Ｌビット相関値との和に等しい。すなわち、Ｌビット過
去における相関値を一度保存することにより、各時刻に
おける相関処理はＬビットで十分となる。

【０１０７】図１２は、本発明の相関器の構成を示す図
である。本実施の形態では、乗算器５１および合成器５
２ａにて、それぞれの時刻におけるＬビット基本パター
ンに対する相関値を取得し、その出力をＬビットシフト
レジスタ５４に入力する。そして、加算器５３にて、現
在の相関値と、Ｌビットシフトレジスタ５４の出力値
（Ｌビット過去の相関値）との和を計算し、その計算結
果を相関値として出力する。このように、本実施の形態
においては、Ｌビットの乗算器５１、Ｌビットの合成器
５２ａ、Ｌビットシフトレジスタ５４、および一つの加
算器５３を備えることにより、演算量を削減可能な相関
器を構成する。なお、既知系列として２以上のｎ個の基
本パターンを用いる場合においても、相関値を保存する
シフトレジスタと、その保存値を加算する加算器を備え
ることにより、ｎＬビットの相関器が構成可能となる。

【０１０８】実施の形態８．実施の形態６にて示したよ
うに、相関器３により合成される区間の信号が変動し、
それに伴って出力される相関値が低下することにより、
Ｓ／Ｎ比が劣化し、正しいビットタイミングが得られる
確率は低下する。これは、相関により合成するすべての
区間において、位相変動が生じていないと仮定し、同相
合成を行うためである。この同相合成を行う区間を、以
降、同相合成幅と呼ぶ。

【０１０９】そこで、本発明では、相関を求めるための
既知系列として、基本パターンを複数回繰り返す系列を
用いる場合に、相関器における同相合成幅を縮小する。
同相合成幅を縮小するということは、変動に対して耐性
を持つビットタイミング同期装置を実現するということ
であり、これは、ビットタイミング同期装置の周波数偏
差の許容範囲を拡大することになる。なお、想定する既
知系列については、前述した実施の形態７と同様のた
め、説明を省略する。

【０１１０】図１３は、本発明の電力算出回路と図９に
示す相関器の構成を示す図である。この構成は、基本パ
ターンの系列長をＬビットとし、全系列長２Ｌの既知系
列に対する相関をとる相関器、および電力算出回路を示
している。ここでは、電力算出回路５５にて、２Ｌビッ
トの長さにわたって同相に合成された複素相関値を２乗
することにより、相関電力を求めている。この場合、変
動が生じないことが求められる同相合成幅は、２Ｌビッ
トとなる。

【０１１１】しかしながら、基本パターンとして、たと
えば、Ｍ系列を用いる場合のように、基本パターン自身
における自己相関特性が完結している場合、本実施の形
態においては、それぞれの基本パターン長Ｌにおける相
関値に対して相関電力を算出し、その相関電力を合成す
ることが可能となる。そして、この相関電力は、位相情
報が消失しており、合成する相関電力間における位相変
動が許容されることになる。これにより、それぞれの基
本パターンの自己相関特性が保持され、かつ、位相変動
が生じないことを求められる同相合成幅が基本パターン
長となる。

【０１１２】この構成を図１４に示す。この例では、時
刻ｉ、およびｉ−Ｌにおいて、Ｌビットの基本パターン
の相関器により、基本パターン分の相関値を取得する。
この相関値を、電力算出回路５５ａおよび５５ｂにてそ
れぞれ２乗することにより、基本パターン毎の相関電力
を算出する。そして、最後に加算器５３にて、時刻ｉ、
ｉ−Ｌの相関電力の和を計算する。これにより、加算器
５３の出力は、位相情報の消失した電力における合成と
なり、時刻ｉおよびｉ−Ｌにおいて、位相変動が許容さ
れる。すなわち、位相変動が生じないことが求められる
同相合成幅は、ここではＬビットとなる。

【０１１３】なお、本実施の形態の構成を実施の形態７
におけるＬビットシフトレジスタを用いた相関器に適用
する場合は、シフトレジスタに保存する値を複素相関値
でなく、相関電力とすることにより、シフトレジスタの
規模を半分に抑えることができる。

【０１１４】実施の形態９．たとえば、受信信号が時間
的に変動する場合や、受信信号に大きな雑音が含まれる
場合、１回のビットタイミング推定では、フェージング
および雑音の影響により、正しいビットタイミングが得
られないことがある。そこで、本発明においては、ビッ
トタイミング同期装置を複数フレームに用い、時間的に
平均化させることにより、特性の向上を図る。

【０１１５】図１５は、本発明の実施の形態９によるビ
ットタイミング同期装置の一構成例を示すブロック図で
ある。なお、ビットタイミング同期装置２７は、実施の
形態１〜８におけるいずれの構成を用いることとしても
よい。まず、ビットタイミング同期装置２７の入力１に
は、連続する複数フレームからなる受信信号が入力さ
れ、ビットタイミング同期装置２７の出力には、検出さ
れたビットタイミングが出力される。このビットタイミ
ングは、ビットタイミング平均化装置３１に入力され、
ビットタイミング平均化装置３１では、そのビットタイ
ミングを、既知系列が繰り返される間隔を用いて平均化
する。そして、この平均化結果をあらかじめ与えられる
しきい値と比較して、最終的なビットタイミングを出力
３２から出力する。

【０１１６】具体的にいうと、ビットタイミング平均化
装置３１では、既知系列が繰り返される間隔により、ビ
ットタイミング同期装置２７の出力を分割し、その分割
された出力を順次加算している。そして、この加算結果
があるしきい値をこえたタイミングを、最適なビットタ
イミングとして出力する。これにより、ビットタイミン
グ同期装置２７の出力の平均化が実現可能となり、最適
なビットタイミングが得られる。

【０１１７】また、ビットタイミング平均化装置３１
は、ビットタイミング同期装置２７の出力として、ビッ
トタイミングが検出された場合、さらに、そのタイミン
グに対して既知系列が繰り返される間隔だけ後の出力
を、確認することとしてもよい。このとき、後の出力に
おいても、ビットタイミングが検出された場合には、そ
のタイミングをビットタイミングとして出力する。すな
わち、このビットタイミング平均化装置３１を備えるビ
ットタイミング同期装置では、たとえば、ｎ回連続して
ビットタイミングが検出された場合に、その検出値を最
適なビットタイミングとして出力する。

【０１１８】なお、本実施の形態においては、ビットタ
イミングを平均化することとしたが、これに限らず、た
とえば、フレームタイミング、先行波タイミング、遅延
波タイミングについても同様に平均化可能である。

【０１１９】以上、この発明を、実施の形態１〜９によ
り説明したが、この発明の主旨の範囲内で種々の変形が
可能であり、これらをこの発明の範囲から排除するもの
ではない。

【０１２０】

【発明の効果】以上説明したように、本発明によれば、
あらかじめ決められた時間範囲内で求めた相関電力から
最大値を検出し、その最大値を検出したタイミングを仮
ビットタイミングとし、あらかじめ決められた時間範囲
内、かつ、仮ビットタイミング以前で、任意に与えられ
る電力値以上の相関電力値のビットタイミングを復調器
が動作するためのビットタイミングとして推定する。こ
れにより、直接波電力が遅延波電力より小さい場合で
も、先行波タイミングから復調器が動作するためのビッ
トタイミングを推定することができ、遅延分散の大きな
伝送路においても、精度のよいビットタイミングを実現
することが可能なビットタイミング同期装置が得られ
る、という効果を奏する。

【０１２１】つぎの発明によれば、最大値検出の前段で
相関電力の雑音を除去する。これにより、雑音による影
響を抑圧することが可能なビットタイミング同期装置が
得られる、という効果を奏する。

【０１２２】つぎの発明によれば、あらかじめ決められ
た時間範囲内で仮ビットタイミングを基点として時間方
向を遡って任意に与えられる電力値以上の相関電力値の
ビットタイミングを検出する。これにより、直接波、遅
延波の順に得られる相関電力において、遅延波が直接波
よりも大きな値をとる場合に対処でき、遅延波に対する
誤同期を防止して、的確に直接波に対する同期を実現す
ることが可能なビットタイミング同期装置が得られる、
という効果を奏する。

【０１２３】つぎの発明によれば、任意に与えられる電
力値を、最大値の定数倍、たとえば１／Ｎを超える値と
する。これにより、雑音レベルの信号を排除することが
可能なビットタイミング同期装置が得られる、という効
果を奏する。

【０１２４】つぎの発明によれば、最大値検出の前段
に、タイミング検出を行なう時間範囲を限定せず、適切
なしきい値を設定したフレームタイミング検出手段を設
け、連続して送信される受信信号からそのフレームタイ
ミングを検出する。これにより、ビットタイミングと同
時にフレームタイミングが取得可能なビットタイミング
同期装置が得られる、という効果を奏する。

【０１２５】つぎの発明によれば、フレームタイミング
検出の前段で相関電力の雑音を除去する。これにより、
雑音による影響をより精度よく抑圧可能なビットタイミ
ング同期装置が得られる、という効果を奏する。

【０１２６】つぎの発明によれば、あらかじめ決められ
た時間範囲内で仮ビットタイミングを基点として時間方
向を遡って、任意に与えられる電力値以上の相関電力値
のビットタイミングを検出する。これにより、直接波、
遅延波の順に得られる相関電力において遅延波が直接波
よりも大きな電力値をとる場合に対処でき、遅延波に対
する誤同期を防止して、直接波に対する同期をより的確
に確立可能なビットタイミング同期装置が得られる、と
いう効果を奏する。

【０１２７】つぎの発明によれば、ビットタイミング推
定手段の入力には、平均化を行っていない相関電力を用
いている。これにより、タイミングの不確定性を含まな
い高精度なビットタイミングを取得可能なビットタイミ
ング同期装置が得られる、という効果を奏する。

【０１２８】つぎの発明によれば、任意に与えられる電
力値を、最大値の定数倍、たとえば１／Ｎを超える値と
する。これにより、雑音レベルの信号をより精度よく排
除可能なビットタイミング同期装置が得られる、という
効果を奏する。

【０１２９】つぎの発明によれば、最大値検出手段にて
仮ビットタイミングを選択し、その後、ビットタイミン
グ推定手段にて正式なビットタイミングを出力する。そ
して、遅延波タイミング推定手段では、時間方向の相関
電力としきい値とを順次比較し、しきい値を超えた最も
遅いタイミングを、遅延波タイミングとして出力する。
これにより、ビット（先行波）タイミングと同時に、遅
延波のタイミングも得られることから、先行波と遅延波
の時間差が容易に推定可能なビットタイミング同期装置
が得られる、という効果を奏する。

【０１３０】つぎの発明によれば、受信信号に許容範囲
外の周波数偏差が含まれる場合においても、周波数誤差
に対する許容範囲を拡大することが可能となるため、そ
れに伴って、正しいビットタイミングを検出可能なビッ
トタイミング同期装置が得られる、という効果を奏す
る。

【０１３１】つぎの発明によれば、それぞれの時刻にお
ける基本パターンに対する相関値を取得し、その相関値
を、例えば、シフトレジスタに入力する。そして、現在
の相関値と前記シフトレジスタの出力値との和を計算す
ることにより、相関値を求める。これにより、同一の相
関を繰り返し計算する必要がなくなり、相関に関する演
算量を大幅に削減可能なビットタイミング同期装置が得
られる、という効果を奏する。

【０１３２】つぎの発明によれば、基本パターンを用い
て受信信号との相関を求めることにより、基本パターン
分の相関値を取得する。そして、これらの相関値を、例
えば、それぞれ２乗することにより、基本パターン毎の
相関電力を算出し、最後にその和を計算する。これによ
り、出力される相関電力が位相情報の消失した電力の合
成値となり、位相変動が許容される。すなわち、周波数
偏差の許容範囲を拡大可能なビットタイミング同期装置
が得られる、という効果を奏する。

【０１３３】つぎの発明によれば、ビットタイミング平
均化手段にて、フレーム毎のビットタイミング出力を順
次加算し、そして、この加算結果があるしきい値をこえ
たタイミングをビットタイミングとして出力する。これ
により、ビットタイミング出力の平均化が実現可能とな
り、最適なビットタイミングを取得可能なビットタイミ
ング同期装置が得られる、という効果を奏する。

【０１３４】つぎの発明によれば、最大値検出回路に
て、あらかじめ決められた時間範囲に渡って相関器およ
び電力算出回路で求めた電力の最大値とそのときのタイ
ミングとを検出し、時間順序逆転回路にて、あらかじめ
決められた時間範囲内で、最大値検出回路が検出したタ
イミングから時間方向を逆行して相関電力を順次出力
し、スレッショルド検出回路にて、最大値検出回路で検
出した最大値と時間順序逆転回路から順次出力される相
関電力とを比較し、当該相関電力があるしきい値を超
え、かつ、あらかじめ決められた時間範囲内で最も古い
ビットタイミングを復調器が動作するためのビットタイ
ミングとして検出する。これにより、直接波電力が遅延
波電力より小さい場合でも、先行波タイミングから復調
器が動作するためのビットタイミングを推定することが
でき、遅延分散の大きな伝送路においても、精度のよい
ビットタイミングを実現することが可能なビットタイミ
ング同期装置が得られる、という効果を奏する。

【０１３５】つぎの発明によれば、平均化回路を追加し
て電力算出回路で求めた電力の移動平均を求める。これ
により、最大値検出の前段で相関電力の雑音が除去さ
れ、雑音による影響を抑圧することが可能なビットタイ
ミング同期装置が得られる、という効果を奏する。

【０１３６】つぎの発明によれば、あらかじめ決められ
た時間範囲内で求めた相関電力から最大値を検出し、そ
の最大値を検出したタイミングを仮ビットタイミングと
し、あらかじめ決められた時間範囲内、かつ、仮ビット
タイミング以前で、任意に与えられる電力値以上の相関
電力値のビットタイミングを復調器が動作するためのビ
ットタイミングとして推定する。これにより、直接波電
力が遅延波電力より小さい場合でも、先行波タイミング
から復調器が動作するためのビットタイミングを推定す
ることができ、遅延分散の大きな伝送路においても、精
度のよいビットタイミングを実現することが可能なビッ
トタイミング同期方法が得られる、という効果を奏す
る。

【０１３７】つぎの発明によれば、最大値検出の前段で
相関電力の雑音を除去する。これにより、雑音による影
響を抑圧することが可能なビットタイミング同期方法が
得られる、という効果を奏する。

【０１３８】つぎの発明によれば、最大値検出の前段
で、第３工程を実施することにより、連続して送信され
る受信信号からそのフレームタイミングを検出する。こ
れにより、ビットタイミングと同時にフレームタイミン
グが取得可能なビットタイミング同期方法が得られる、
という効果を奏する。

【０１３９】つぎの発明によれば、第４工程、すなわ
ち、フレームタイミング検出の前段で、相関電力の雑音
を除去する。これにより、雑音による影響をさらに精度
よく抑圧可能なビットタイミング同期方法が得られる、
という効果を奏する。

【０１４０】つぎの発明によれば、第１工程にて仮ビッ
トタイミングを選択し、その後、第２工程にて正式なビ
ットタイミングを出力する。そして、第４工程では、時
間方向の相関電力としきい値とを順次比較し、しきい値
を超えた最も遅いタイミングを、遅延波タイミングとし
て出力する。これにより、ビット（先行波）タイミング
と同時に、遅延波のタイミングも得られることから、先
行波と遅延波の時間差が容易に推定可能なビットタイミ
ング同期方法が得られる、という効果を奏する。

【図面の簡単な説明】

【図１】 本発明の実施の形態１によるビットタイミン
グ同期装置の一構成例を示すブロック図である。

【図２】 実施の形態１によるビットタイミング同期装
置の一動作例を説明する図である。

【図３】 本発明の実施の形態２によるビットタイミン
グ同期装置の一構成例を示すブロック図である。

【図４】 本発明の実施の形態３によるビットタイミン
グ同期装置の一構成例を示すブロック図である。

【図５】 本発明の実施の形態４によるビットタイミン
グ同期装置の一構成例を示すブロック図である。

【図６】 本発明の実施の形態５によるビットタイミン
グ同期装置の一構成例を示すブロック図である。

【図７】 相関電力パターンを示す図である。

【図８】 本発明の実施の形態６によるビットタイミン
グ同期装置の一構成例を示すブロック図である。

【図９】 従来における相関器の構成を示す図である。

【図１０】 図９と等価の相関器の構成を示す図であ
る。

【図１１】 図１０と等価の相関器の構成を示す図であ
る。

【図１２】 本発明にかかる相関器の構成を示す図であ
る。

【図１３】 本発明の電力算出回路と図９に示す相関器
の構成を示す図である。

【図１４】 本発明にかかる電力算出回路と相関器の構
成の応用例を示す図である。

【図１５】 本発明の実施の形態９によるビットタイミ
ング同期装置の一構成例を示すブロック図である。

【図１６】 従来におけるビットタイミング同期装置の
一構成例を示すブロック図である。

【図１７】 従来におけるビットタイミング同期装置の
一動作を説明する図である。

【図１８】 従来におけるビットタイミング同期装置の
他の動作を説明する図である。

【図１９】 従来におけるビットタイミング同期装置の
さらに他の動作を説明する図である。

【図２０】 従来におけるビットタイミング同期装置の
さらに他の動作を説明する図である。

【図２１】 従来におけるビットタイミング同期装置の
さらに他の動作を説明する図である。

【符号の説明】

１，２１ 受信信号入力端子、２，２２ ビットタイミ
ング出力端子、３ 相関器、４ 電力算出回路、５ 最
大値検出回路、６ 時間順序逆転回路、７，９，１１
スレッショルド検出回路、８ 平均化回路、１０ 時間
順序正転回路、２３，２４ 固定周波数偏差補償装置、
２５，２７ ビットタイミング同期装置、２６ タイミ
ング合成装置、３１ ビットタイミング平均化装置、５
１ 乗算器、５２，５２ａ，５２ｂ 合成器、５３ 加
算器、５４ Ｌビットシフトレジスタ、５５，５５ａ，
５５ｂ 電力算出回路。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K047 AA03 AA13 GG11 GG26 GG45 HH01 HH15 MM11 MM27 MM59 5K067 AA02 AA33 BB03 GG11 HH00 HH21

Claims (21)

【特許請求の範囲】
1. 【請求項１】 符号間干渉が存在する伝送路に適用さ
   れ、相関電力に基づいて復調器が動作するためのビット
   タイミングを推定するビットタイミング同期装置におい
   て、 あらかじめ決められた時間範囲内で求めた相関電力から
   最大値を検出する最大値検出手段と、 前記最大値検出手段で最大値を検出したタイミングを仮
   ビットタイミングとし、前記あらかじめ決められた時間
   範囲内、かつ、前記仮ビットタイミング以前で、任意に
   与えられる電力値以上の相関電力値のビットタイミング
   を、復調器が動作するためのビットタイミングとして推
   定するビットタイミング推定手段と、 を備えたことを特徴とするビットタイミング同期装置。
2. 【請求項２】 前記最大値検出手段の前段で前記相関電
   力の雑音を除去する雑音除去手段をさらに有したことを
   特徴とする請求項１に記載のビットタイミング同期装
   置。
3. 【請求項３】 前記ビットタイミング推定手段は、前記
   あらかじめ決められた時間範囲内で、前記仮ビットタイ
   ミングを基点として時間方向を遡って、前記任意に与え
   られる電力値以上の相関電力値のビットタイミングを検
   出することを特徴とする請求項１または２に記載のビッ
   トタイミング同期装置。
4. 【請求項４】 前記任意に与えられる電力値は、前記最
   大値検出手段で検出した最大値以下の値であることを特
   徴とする請求項１、２または３に記載のビットタイミン
   グ同期装置。
5. 【請求項５】 前記最大値検出手段の前段で、各時刻毎
   に出力される前記相関電力とある特定のしきい値とを比
   較し、そのしきい値以上となるタイミングを検出するこ
   とにより、受信信号に含まれるフレームの同期をとるフ
   レームタイミング検出手段をさらに有したことを特徴と
   する請求項１に記載のビットタイミング同期装置。
6. 【請求項６】 前記フレームタイミング検出手段の前段
   で、前記相関電力の雑音を除去する雑音除去手段をさら
   に有したことを特徴とする請求項５に記載のビットタイ
   ミング同期装置。
7. 【請求項７】 前記ビットタイミング推定手段は、前記
   あらかじめ決められた時間範囲内で、前記仮ビットタイ
   ミングを基点として時間方向を遡って、前記任意に与え
   られる電力値以上の相関電力値のビットタイミングを検
   出することを特徴とする請求項５または６に記載のビッ
   トタイミング同期装置。
8. 【請求項８】 前記ビットタイミング推定手段には、前
   記仮ビットタイミングを基点として時間方向を遡る区間
   が比較的少ないことを考慮し、前記相関電力の雑音を除
   去する前の相関電力を入力することを特徴とする請求項
   ６または７に記載のビットタイミング同期装置。
9. 【請求項９】 前記任意に与えられる電力値は、前記最
   大値検出手段で検出した最大値以下の値であることを特
   徴とする請求項５〜８のいずれか一つに記載のビットタ
   イミング同期装置。
10. 【請求項１０】 前記ビットタイミング推定手段の後段
    に、あらかじめ決めておいた時間範囲内で、前記推定さ
    れたビットタイミングを基点として時間方向に、前記任
    意に与えられる電力値以上の相関電力値のタイミングが
    あるかどうかを検出し、前記範囲内で最も遅い遅延波の
    タイミングを推定する遅延波タイミング推定手段をさら
    に有したことを特徴とする請求項１〜９のいずれか一つ
    に記載のビットタイミング同期装置。
11. 【請求項１１】 少なくとも前記最大値検出手段および
    ビットタイミング推定手段を備える前記ビットタイミン
    グ同期装置を複数用い、 さらに、各ビットタイミング同期装置の前段に個別に配
    置され、予め与えられるある特定の位相を回転させて出
    力する複数の位相回転手段を用いて、 周波数誤差に対する許容範囲を拡大することを特徴とす
    る請求項１〜１０のいずれか一つに記載のビットタイミ
    ング同期装置。
12. 【請求項１２】 受信信号との相互相関を求めるために
    予め設定される既知系列が基本パターンを繰り返す系列
    の場合、その基本パターンを既知系列とし、前記受信信
    号と前記基本パターンとから相関電力を求め、 前記最大値検出手段は、前記相関電力から最大値を検出
    することを特徴とする請求項１〜１１のいずれか一つに
    記載のビットタイミング同期装置。
13. 【請求項１３】 さらに、前記基本パターンに応じて、
    相関の同相合成を行う区間を縮小することにより、位相
    変動に耐性を持たせることを特徴とする請求項１２に記
    載のビットタイミング同期装置。
14. 【請求項１４】 前記ビットタイミング推定手段にて推
    定される複数フレームのビットタイミングを、時間的に
    平均化するビットタイミング平均化手段をさらに有した
    ことを特徴とする請求項１〜１３のいずれか一つに記載
    のビットタイミング同期装置。
15. 【請求項１５】 符号間干渉が存在する伝送路に適用さ
    れ、相関電力に基づいて復調器が動作するためのビット
    タイミングを推定するビットタイミング同期装置におい
    て、 受信信号と既知系列との相互相関を求める相関器と、 前記相関器で求めた相互相関の電力を求める電力算出回
    路と、 あらかじめ決められた時間範囲に渡って前記電力算出回
    路で求めた電力の最大値とそのときのタイミングとを検
    出する最大値検出回路と、 前記あらかじめ決められた時間範囲内で、前記最大値検
    出回路が検出したタイミングから時間方向を逆行して相
    関電力を順次出力する時間順序逆転回路と、 前記最大値検出回路で検出した最大値からしきい値を求
    め、そのしきい値と前記時間順序逆転回路から順次出力
    される相関電力とを比較し、当該相関電力がしきい値を
    超え、かつ、前記あらかじめ決められた時間範囲内で最
    も古いタイミングを、復調器が動作するためのビットタ
    イミングとして検出するスレッショルド検出回路と、 を備えることを特徴とするビットタイミング同期装置。
16. 【請求項１６】 前記電力算出回路出力と前記最大値検
    出回路入力および前記時間順序逆転回路入力との間に接
    続され、前記電力算出回路で求めた電力の移動平均を求
    める平均化回路をさらに有したことを特徴とする請求項
    １５に記載のビットタイミング同期装置。
17. 【請求項１７】 符号間干渉が存在する伝送路に適用さ
    れ、相関電力に基づいて復調器が動作するためのビット
    タイミングを推定するビットタイミング同期方法におい
    て、 あらかじめ決められた時間範囲内で求めた相関電力から
    最大値を検出する第１工程と、 前記第１工程で最大値を検出したタイミングを仮ビット
    タイミングとし、前記あらかじめ決められた時間範囲
    内、かつ、前記仮ビットタイミング以前で、任意に与え
    られる電力値以上の相関電力値のビットタイミングを、
    復調器が動作するためのビットタイミングとして推定す
    る第２工程と、 を含んだことを特徴とするビットタイミング同期方法。
18. 【請求項１８】 前記第１工程の前段で前記相関電力の
    雑音を除去する第３工程をさらに含んだことを特徴とす
    る請求項１７に記載のビットタイミング同期方法。
19. 【請求項１９】 前記第１工程の前段で、各時刻毎に出
    力される前記相関電力とある特定のしきい値とを比較
    し、そのしきい値以上となるタイミングを検出すること
    により、受信信号に含まれるフレームの同期をとる第４
    工程をさらに含んだことを特徴とする請求項１７に記載
    のビットタイミング同期方法。
20. 【請求項２０】 前記第１工程の前段で前記相関電力の
    雑音を除去する第３工程をさらに含んだことを特徴とす
    る請求項１９に記載のビットタイミング同期方法。
21. 【請求項２１】 前記第２工程の後段に、あらかじめ決
    めておいた時間範囲内で、前記推定されたビットタイミ
    ングを基点として時間方向に、前記任意に与えられる電
    力値以上の相関電力値のタイミングがあるかどうかを検
    出し、前記範囲内で最も遅い遅延波のタイミングを推定
    する第５工程をさらに含んだことを特徴とする請求項１
    ７または１８に記載のビットタイミング同期方法。