JPH09260470A - サセプタおよび熱処理装置および熱処理方法 - Google Patents

サセプタおよび熱処理装置および熱処理方法

Info

Publication number
JPH09260470A
JPH09260470A JP7218496A JP7218496A JPH09260470A JP H09260470 A JPH09260470 A JP H09260470A JP 7218496 A JP7218496 A JP 7218496A JP 7218496 A JP7218496 A JP 7218496A JP H09260470 A JPH09260470 A JP H09260470A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
susceptor
film
heat treatment
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7218496A
Other languages
English (en)
Other versions
JP3586031B2 (ja
Inventor
Yuichi Mikata
裕一 見方
Akito Yamamoto
明人 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7218496A priority Critical patent/JP3586031B2/ja
Priority to DE19712556A priority patent/DE19712556B4/de
Priority to KR1019970010536A priority patent/KR100241207B1/ko
Priority to US08/829,700 priority patent/US5893760A/en
Priority to TW086105732A priority patent/TW328631B/zh
Publication of JPH09260470A publication Critical patent/JPH09260470A/ja
Priority to US09/240,669 priority patent/US6188838B1/en
Application granted granted Critical
Publication of JP3586031B2 publication Critical patent/JP3586031B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/14—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】半導体基板を高温熱処理する時に、半導体基板
中の結晶欠陥の発生を抑制することができるサセプタお
よび熱処理装置および熱処理方法を提供する。 【解決手段】半導体基板１を熱処理する時に半導体基板
１を水平に保持するサセプタ８は、その上に半導体基板
１が搭載された状態で少なくとも熱処理温度において半
導体基板１が平面となるように構成されている。特に、
サセプタは、弾性体であり、重力に対して上方向に凸状
の膜状体により構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板等を水
平方向に保持して熱処理する時に使用されるサセプタお
よび熱処理装置および熱処理方法に関する。
【０００２】
【従来の技術】従来より、例えば半導体基板上に例えば
酸化膜等の薄膜を形成したり、半導体基板中に不純物を
拡散するために、半導体基板を加熱する熱処理が行われ
ている。この時、例えば図６に示すような熱処理装置が
用いられる。
【０００３】この図６の（ａ）に示す熱処理装置は、バ
ッチ式のホットウォール型の拡散炉と呼ばれ、複数枚の
半導体基板１を保持するボート２と、ボート２に保持さ
れた半導体基板１を処理する処理室を構成する筐体３
と、半導体基板１を加熱するためのヒータ４とにより構
成される。また、筐体３には、反応室内へ例えば反応ガ
スを導入するための導入口５と、反応室から反応ガスを
排出するための排出口６とが設けられている。
【０００４】ここで、半導体基板１は、その端縁部をボ
ート２に設けられている突起部分に載せて水平になるよ
うに保持されている。半導体基板１は、例えば図６の
（ｂ）に示すように、その端縁部の例えば４か所の保持
点７において保持されている。これは、半導体基板１と
ボート２との間の接触面積を最小限にすることにより、
ボート２により吸収される熱輻射の量を低減し、半導体
基板１を均一に加熱するためである。また、半導体基板
１をボート２上に搭載したりボート２から取り出す時
に、半導体基板１を容易に扱えるように、このような構
成となっている。このように半導体基板１を水平に保持
する部材を一般にサセプタという。
【０００５】しかし、半導体基板１の自重により、半導
体基板１の内部および半導体基板１中の保持点７に、応
力が発生する。特に、保持点７は点状であるため、この
点に応力が集中する。
【０００６】半導体基板１の内部に発生する応力σは、
次式に基づいて算出することができる。 σ＝（３×（３＋ν）×ｑ×ａ2 ）／（８×ｈ2 ） …（１） ここで、νはポアソン比、ｑは単位面積あたりの荷重、
ａは半導体基板の半径、ｈは半導体基板の厚さを示して
いる。
【０００７】図７に、式（１）により算出された、半導
体基板の内部に発生する応力と、半導体基板の直径との
関係を示す。パラメータとして、半導体基板の厚さを変
化させている。半導体基板の直径が大きくなるにしたが
って、半導体基板の自重が増加するために、応力が増大
する。また、半導体基板の厚さが厚くなると、半導体基
板の剛性が低下するために、応力が増加する。
【０００８】このような応力が半導体基板の内部に存在
した状態で、高温の熱処理を行った場合、半導体基板の
内部にいわゆるスリップといわれる結晶欠陥が発生す
る。例えば半導体基板の直径が２００ｍｍの場合には、
半導体基板の内部の応力が約５×１０6 程度となるが、
このような応力が半導体基板の内部に存在した状態で約
１２００℃の熱処理を行うと、自重によるスリップが発
生することが知られている。
【０００９】さらに、半導体基板の直径が大きくなるに
従って、図７に示すように、半導体基板内部に発生する
応力が大きくなる。一般に、応力が大きいほど、より低
い温度でスリップが発生する。
【００１０】図８は、スリップの発生する温度領域と、
半導体基板の直径の関係を示したものである。図中、境
界領域として示されている領域は、スリップの発生が応
力のみでなく他の要因にも影響されるため、スリップの
発生する温度領域がばらつくことを示している。この図
に示すように、半導体基板の直径が大きくなると、自重
により発生する応力が増大するため、スリップの発生す
る臨界温度が低下する。すなわち、自重による応力に起
因した結晶欠陥の発生は、半導体基板の大口径化に伴
い、ますます顕著な問題となる。
【００１１】
【発明が解決しようとする課題】このように、従来の熱
処理装置および熱処理方法では、半導体基板の自重によ
り半導体基板の内部に応力が発生し、このような応力が
存在した状態で熱処理を行うことにより、結晶欠陥が発
生するという問題があった。また、半導体基板の大口径
化に伴い、半導体基板の自重が増大するため、より低温
の熱処理により結晶欠陥が発生してしまうという問題が
あった。
【００１２】本発明の目的は、半導体基板を水平に保持
して熱処理する時に、半導体基板中に結晶欠陥が発生す
ることを抑制することができるサセプタおよび熱処理装
置および熱処理方法を提供することである。
【００１３】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明によるサセプタは、半導体基板
を熱処理する時に前記半導体基板を水平に保持し、この
サセプタは、その上に前記半導体基板が搭載された状態
で少なくとも熱処理温度において前記半導体基板が平面
となるように構成されていることを特徴とする。
【００１４】また、本発明によるサセプタは、半導体基
板を熱処理する時に前記半導体基板を水平に保持し、こ
のサセプタは、その上に前記半導体基板が搭載された状
態で少なくとも熱処理温度において前記半導体基板が平
面となるように前記半導体基板の自重による変形を防止
する手段を有することを特徴とする。
【００１５】さらに、本発明によるサセプタは、半導体
基板を熱処理する時に前記半導体基板を水平に保持し、
このサセプタは、その上に前記半導体基板が搭載された
状態で少なくとも熱処理温度において前記半導体基板の
内部に応力が発生することを防止する手段を有すること
を特徴とする。
【００１６】また、本発明によるサセプタは、半導体基
板を熱処理する時に前記半導体基板を水平に保持し、こ
のサセプタは、その上に前記半導体基板が搭載された状
態で少なくとも熱処理温度において前記半導体基板が平
面となるように半導体基板の中心部分を含む複数箇所に
おいて半導体基板を支持する手段により構成されている
ことを特徴とする。
【００１７】また、本発明によるサセプタは、半導体基
板を熱処理する時に前記半導体基板を水平に保持し、こ
のサセプタは、弾性体であり、重力に対して上方向に凸
状の膜状体により構成されていることを特徴とする。
【００１８】また、上記のサセプタにおいて、前記サセ
プタは、前記サセプタの剛性と厚さと直径とにより設定
される前記サセプタの周辺部と中心との高さの差を有す
ることが可能である。
【００１９】また、前述のサセプタにおいて、前記サセ
プタは、前記半導体基板と同様の材料により形成されて
おり、前記半導体基板より厚い厚さを有することが可能
である。
【００２０】さらに、前述のサセプタにおいて、前記サ
セプタは、前記半導体基板より剛性の強い材料により形
成されていることが可能である。また、前述のサセプタ
において、前記サセプタは、その厚さが前記サセプタ面
内において不均一であることが可能である。
【００２１】また、前述のサセプタにおいて、前記サセ
プタは、空孔部を有することが可能である。また、前述
のサセプタにおいて、前記サセプタは、複数のサセプタ
部分により構成されることが可能である。
【００２２】また、前述のサセプタにおいて、前記サセ
プタは、前記サセプタの外周部分を構成する第１のサセ
プタ部分と、この第１のサセプタ部分の内側に設けられ
前記第１のサセプタ部分に比べて熱膨脹率の大きい材料
により構成される第２のサセプタ部分とにより構成され
ることが可能である。
【００２３】さらに、本発明による熱処理装置は、半導
体基板を保持する保持手段と、この保持手段に搭載され
た半導体基板を加熱するためのヒータとを具備し、前記
保持手段は前記半導体基板を水平に保持するサセプタを
具備し、このサセプタは、その上に前記半導体基板が搭
載された状態で少なくとも熱処理温度において前記半導
体基板が平面となるように構成されていることを特徴と
する。
【００２４】また、本発明による熱処理装置は、半導体
基板を保持する保持手段と、この保持手段に搭載された
半導体基板を加熱するためのヒータとを具備する熱処理
装置において、前記保持手段は前記半導体基板を水平に
保持するサセプタを具備し、前記サセプタは、弾性体で
あり、重力に対して上方向に凸状の膜状体により構成さ
れていることを特徴とする。
【００２５】また、本発明の熱処理方法は、半導体基板
の一表面上にこの半導体基板とに間に引っ張り応力を発
生させる膜状体を形成する工程と、この膜状体が形成さ
れている前記半導体基板の表面を重力に対して下方に向
けて前記半導体基板が水平となるように前記半導体基板
を保持して熱処理を行う工程とを具備することを特徴と
する。
【００２６】さらに、本発明の熱処理方法は、半導体基
板の一表面上にこの半導体基板とに間に圧縮応力を発生
させる膜状体を形成する工程と、この膜状体が形成され
ている前記半導体基板の表面を重力に対して上方に向け
て前記半導体基板が水平となるように前記半導体基板を
保持して熱処理を行う工程とを具備することを特徴とす
る。
【００２７】また、前述の熱処理方法において、前記膜
状体の形成により前記半導体基板中に発生する応力と前
記半導体基板の自重により発生する応力とが等しくなる
ように前記膜状体の膜厚を設定することも可能である。
【００２８】このように、本発明によるサセプタは、そ
の上に半導体基板が搭載された状態で少なくとも熱処理
温度において半導体基板が平面となるように構成されて
いるため、半導体基板を平面状に保持することができ
る。このため、半導体基板が自重により下方向に変形し
て半導体基板の内部に応力が発生することを抑制するこ
とができる。このため、このように応力が低減された状
態で熱処理を行うことにより、半導体基板の内部に結晶
欠陥が発生することを防止することができる。
【００２９】また、本発明によるサセプタは、その上に
半導体基板が搭載された状態で少なくとも熱処理温度に
おいて半導体基板が平面となるように半導体基板の自重
による変形を防止する手段を有するため、半導体基板が
自重により下方向に変形して半導体基板の内部に応力が
発生することを抑制することができる。このため、この
ように応力が低減された状態で熱処理を行うことによ
り、半導体基板の内部に結晶欠陥が発生することを防止
することができる。
【００３０】さらに、本発明によるサセプタは、その上
に半導体基板が搭載された状態で少なくとも熱処理温度
において半導体基板の内部に応力が発生することを防止
する手段を有するため、応力が存在する状態で熱処理を
行うことにより、半導体基板の内部に結晶欠陥が発生す
ることを防止することができる。
【００３１】また、本発明によるサセプタは、その上に
半導体基板が搭載された状態で少なくとも熱処理温度に
おいて半導体基板が平面となるように半導体基板の中心
部分を含む複数箇所において半導体基板を支持する手段
により構成されているため、この支持手段を用いて半導
体基板が平面になるように半導体基板を支持することが
できる。このため、半導体基板の内部に応力が発生する
ことを防止することができ、このように応力が低減され
た状態で熱処理を行うことにより、半導体基板中に結晶
欠陥が発生することを防止することができる。
【００３２】また、本発明によるサセプタは、弾性体で
あり、重力に対して上方向に凸状の膜状体により構成さ
れているため、このサセプタ上に半導体基板を載せた時
に、半導体基板の自重によりサセプタが下方向に変形さ
れ、上方向に凸状の形状が平面状にされることにより、
半導体基板を平面状に保持することができる。このた
め、半導体基板の内部に応力が発生することを防止する
ことができ、このように応力が低減された状態で熱処理
を行うことにより、半導体基板中に結晶欠陥が発生する
ことを防止することができる。
【００３３】また、上記のサセプタにおいて、サセプタ
上に半導体基板を載せた時のサセプタの変形量は、サセ
プタの剛性と厚さと直径とに影響されるため、本発明に
よるサセプタでは、その周辺部と中心との高さの差をサ
セプタの剛性と厚さと直径とにより設定することによ
り、このサセプタ上に半導体基板を載せた時に、半導体
基板を平面状に保持するようにすることができる。
【００３４】また、前述のサセプタにおいて、半導体基
板と同様の材料により形成され、半導体基板より厚い本
発明によるサセプタは、サセプタ上に半導体基板を載せ
た時のサセプタの変形量を低減することができるため、
半導体基板を載せた時にサセプタの内部に発生する応力
を低減することができる。これにより、サセプタの信頼
性を向上することができる。
【００３５】さらに、前述のサセプタにおいて、前記半
導体基板より剛性の強い材料により形成されている本発
明によるサセプタは、サセプタ上に半導体基板を載せた
時にサセプタが変形しにくいため、サセプタの膜厚を薄
くする必要がある。これにより、サセプタの熱容量を低
減することができ、半導体基板を熱処理する時に、サセ
プタに接触していることに起因して半導体基板が加熱さ
れにくくなる等の悪影響を低減することができる。
【００３６】また、前述のサセプタにおいて、その厚さ
が前記サセプタ面内において不均一である本発明による
サセプタは、サセプタの熱容量をサセプタの厚さの差に
より変化させることができるため、熱処理において生じ
る可能性のある半導体基板の面内における温度分布を補
正し、半導体基板を均一に加熱することが可能となる。
【００３７】また、前述のサセプタにおいて、空孔部を
有する本発明によるサセプタは、半導体基板をサセプタ
上に搭載したりサセプタ上から取り外すことを容易にす
ることができる。
【００３８】また、前述のサセプタにおいて、複数のサ
セプタ部分により構成される本発明によるサセプタは、
各サセプタ部分の形状により、その剛性を変化させるこ
とができるため、サセプタの面内において剛性が不均一
な分布を有するようにサセプタを構成することができ
る。このため、サセプタ上に半導体基板を搭載した時に
半導体基板が平面となるように、より微妙な調整を行う
ことが可能となる。また、各サセプタ部分を個別に製造
することができるため、凸形状を容易に形成することが
できる。さらに、各サセプタ部分ごとに厚さを変化させ
ることができるため、サセプタの厚さを面内において変
化させる場合に、このようなサセプタを容易に形成する
ことができる。
【００３９】さらに、前述のサセプタにおいて、サセプ
タの外周部分を構成する第１のサセプタ部分と、この第
１のサセプタ部分の内側に設けられ第１のサセプタ部分
に比べて熱膨脹率の大きい材料により構成される第２の
サセプタ部分とにより構成される本発明のサセプタは、
熱処理により温度が上昇した時に第２のサセプタ部分が
第１のサセプタ部分に比べてより膨脹するため、第２の
サセプタ部分が凸形状になる。このような熱膨脹による
変形が半導体基板の自重による変形を相殺することによ
り、熱処理の時に半導体基板を平面状に保持することが
可能となる。
【００４０】さらに、本発明による熱処理装置は、半導
体基板を保持する保持手段が半導体基板を水平に保持す
るサセプタを具備し、このサセプタは、その上に前記半
導体基板が搭載されている時に少なくとも熱処理温度に
おいて前記サセプタと前記半導体基板との界面が平面と
なるように構成されているため、半導体基板の内部に応
力が発生していない状態で熱処理を行うことができる。
これにより、半導体基板の内部に結晶欠陥が発生するこ
とを防止することができる。
【００４１】また、本発明による熱処理装置は、半導体
基板を保持する保持手段が半導体基板を水平に保持する
サセプタを具備し、このサセプタは、弾性体であり、重
力に対して上方向に凸状の膜状体により構成されている
ため、このサセプタ上に半導体基板を載せた時に、半導
体基板の自重によりサセプタが下方向に変形して、半導
体基板を平面状に保持することができる。このため、半
導体基板の内部に応力が発生することを防止することが
でき、このように応力が低減された状態で熱処理を行う
ことにより、半導体基板中に結晶欠陥が発生することを
防止することができる。
【００４２】また、本発明による熱処理方法は、半導体
基板の一表面上にこの半導体基板とに間に引っ張り応力
を発生させる膜状体を形成するため、この膜状体が形成
されている表面が凹状になるように半導体基板が変形す
る。このため、この膜状体が形成されている表面を重力
に対して下方に向けることにより、この膜状体による変
形が半導体基板の自重による変形を相殺して、半導体基
板が平面状となる。これにより、半導体基板中に応力が
発生することを防止され、このような状態で半導体基板
を保持して熱処理を行うことにより、半導体基板中に結
晶欠陥が発生することを防止することができる。
【００４３】また、本発明による熱処理方法は、半導体
基板の一表面上にこの半導体基板とに間に圧縮応力を発
生させる膜状体を形成するため、この膜状体が形成され
ている表面が凸状になるように半導体基板が変形する。
このため、この膜状体が形成されている表面を重力に対
して上方に向けることにより、この膜状体による変形が
半導体基板の自重による変形を相殺して、半導体基板が
平面状となる。これにより、半導体基板中に応力が発生
することを防止され、このような状態で半導体基板を保
持して熱処理を行うことにより、半導体基板中に結晶欠
陥が発生することを防止することができる。
【００４４】さらに、本発明による熱処理方法では、前
述の熱処理方法において、膜状体の形成により半導体基
板中に発生する応力と半導体基板の自重により発生する
応力とが等しくなるように膜状体の膜厚を設定するた
め、膜状体の形成による応力が自重による応力を完全に
相殺することができる。このため、半導体基板中に応力
が全く存在しない状態とすることができ、このような状
態で熱処理を行うことにより、結晶欠陥の発生を防止す
ることができる。
【００４５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態による熱処理装置の、半導体基板１を保持する
部分のみを示したものである。例えば筐体またはヒータ
等の熱処理装置を構成する他の部分は、例えば図６の
（ａ）に示すような構造のものを用いることができる。
図１の（ａ）は半導体基板１を載せる前の状態、図１の
（ｂ）は半導体基板１を載せた状態を示している。
【００４６】図１の（ａ）に示すように、本実施の形態
による熱処理装置は、ボート２に搭載されたサセプタと
して膜状体８を具備し、この膜状体８が上方に凸状に反
っていることが特徴である。また、図１の（ｂ）に示す
ように、この膜状体８上に半導体基板１が載せられた時
には、その上に載せられた半導体基板１の重さにより圧
されて膜状体８は平面となる。膜状体８の反り量ａは、
半導体基板１が水平になるように、以下のようにして調
整される。
【００４７】半導体基板１の自重による反りＷは、半導
体基板１の直径と厚さに依存するが、次式を用いて算出
することができる。 Ｗ＝（３×（５＋ν）×ｑ×ａ4 ）／（１６×（Ｅ／（１−ν））×ｈ3 ） …（２） ここで、νはポアソン比、ｑは単位面積あたりの荷重、
ａは半導体基板の半径、ｈは半導体基板の厚さ、Ｅはヤ
ング率を示している。
【００４８】図２に、この式を用いて算出された半導体
基板の反りと半導体基板の直径との関係を示す。パラメ
ータとして、半導体基板の厚さを変化させている。この
図に示すように、例えば、半導体基板の直径が２００ｍ
ｍで半導体基板の厚さが７２５ｍｍの場合に、反りＷは
約２５μｍとなる。また、半導体基板の直径が３００ｍ
ｍで半導体基板の厚さが７２５ｍｍの場合には、反りＷ
が約１２０μｍとなる。
【００４９】これより、膜状体８を例えばＳｉにより形
成し、直径を例えば３００ｍｍとし、厚さを例えば７２
５μｍとした場合、図１の（ａ）に示すように、膜状体
８のみをボート２上に載せた状態で、膜状体８が反り量
ａとして１２０μｍだけ上方に凸状に反るように、膜状
体８を形成する。
【００５０】これは、例えば３００ｍｍの直径と例えば
２４０μｍの反りを有する型上に、例えばＣＶＤ（化学
気相成長）法により厚さ７２５μｍのＳｉ膜を形成する
ことにより構成することができる。このＳｉ製の膜状体
８を上方に凸状となるようにボート２上に載せると、膜
状体８の自重により膜状体８の反りは１２０μｍに減少
する。
【００５１】この膜状体８上に、図１の（ｂ）に示すよ
うに、直径が例えば３００ｍｍで、厚さが例えば７２５
μｍのＳｉ基板１を載せた時には、Ｓｉ基板１が自重に
より膜状体８を１２０μｍだけ下方に押し下げるため、
このＳｉ基板１の自重による反りと膜状体８の反り量ａ
とが相殺されて、Ｓｉ基板１が平面となる。
【００５２】このような状態では、膜状体８の内部に大
きい応力が発生するが、膜状体８上の半導体基板１は反
りのない状態でほぼ水平に保持されるため、半導体基板
１の内部には応力はほとんど発生しない。このため、こ
のような状態で高温の熱処理を行った場合、スリップ等
の結晶欠陥は発生しない。
【００５３】上記の実施例では、半導体基板１と同様の
材料により、半導体基板１と同様の厚さを有する膜状体
８を構成したが、半導体基板１と異なる厚さを有する膜
状体８を構成することが可能である。例えば１４５０μ
ｍ、すなわち半導体基板１の２倍の厚さを有する膜状体
８を用いた場合には、膜状体８をボート２上に載せた時
の膜状体８の反り量ａを、前述の実施例の半分、すなわ
ち６０μｍとすることにより、膜状体８上に半導体基板
１を載せた時に、半導体基板１が平面となるようにする
ことができる。この場合には、半導体基板１を載せた時
の膜状体８の変形量が前述の実施例に比べて半分となる
ため、膜状体８に発生する応力も半減される。このた
め、膜状体８の内部に結晶欠陥が発生する可能性を低減
し、膜状体８の信頼性を向上することができる。
【００５４】さらに、膜状体８を構成する材料は、例え
ばＳｉ等の半導体基板１と同様の材料を必ずしも用いる
必要はなく、熱処理温度において剛性を有し半導体基板
を汚染しない物質であれば他の物質を用いることも可能
である。例えば、ＳｉＣは高温で剛性を有し、さらに、
Ｓｉに比べて剛性が大きいため、膜状体８の厚さを薄く
することができる。例えば、ＳｉＣを用いて直径３００
ｍｍの膜状体を構成する場合、Ｓｉ基板１の自重による
１２０μｍの反りを相殺するためには、３６２μｍの膜
厚を必要とするが、これは、Ｓｉにより膜状体８を構成
する前述の第１の実施例に比べて約半分にすることがで
きる。
【００５５】このように、膜状体８の膜厚を薄くできる
場合には、膜状体８の熱容量を小さくすることができる
ため、熱処理される半導体基板１の温度を高速に昇温ま
たは降温することができる。
【００５６】このように、膜状体８を構成する材料の例
えば弾性率等の特性に従って、膜状体８の厚さと反り量
ａとを適宜設定することにより、膜状体８上に半導体基
板１を載せた時に半導体基板１が平面となるようにする
ことができる。
【００５７】また、膜状体８の厚さは膜状体８の面内に
おいて均一である必要はなく、膜状体８は面内において
厚い部分と薄い部分とを有することも可能である。一般
に、膜状体８の膜厚の厚い部分は、熱容量が大きく、熱
輻射をより多く吸収する。このため、膜状体８の面内に
おいて膜厚を変化させることにより、熱処理が行われる
半導体基板１の面内において生じる温度分布を補正し
て、半導体基板１を面内において均一に加熱することが
可能となる。
【００５８】例えば、図６に示すように、半導体基板１
の周辺にヒータ４が設置されている熱処理装置では、一
般に半導体基板１の周辺部分が加熱されやすい。このた
め、膜状体８の周辺部分の膜厚を厚くすることにより、
この部分の熱容量を増大させて、半導体基板１の周辺部
分の温度が急速に上昇しないようにすることができる。
一方、半導体基板１の上下面に対向するようにヒータが
設置される熱処理装置では、熱が半導体基板の周辺部分
から放出されるため、周辺部分は加熱されにくい。この
ため、膜状体８の周辺部分の膜厚を薄くすることによ
り、この部分の熱容量を減少させて、半導体基板１の周
辺部分の温度が上昇しやすいようにすることができる。
【００５９】さらに、膜状体８は半導体基板１の下面を
全面覆うように構成される必要はない。図３は、本発明
の第２の実施の形態による熱処理装置の膜状体８の上面
図を示している。この図３に示すように、膜状体８は、
空孔部を有するように、放射状（ａ）または同心状
（ｂ）に膜状体部分を組み合わせて構成したり、螺旋状
に膜状体部分を構成することができる。この場合、すべ
ての膜状体部分を一体成形することも可能であるが、複
数の膜状体部分をそれぞれ形成した後に、これらの膜状
体部分を接着して、膜状体８を形成することも可能であ
る。
【００６０】ここで、各膜状体部分の例えば幅等の形状
を変化させることにより、面内において弾性率を変化さ
せることができる。このようにして、半導体基板１を載
せた状態において、半導体基板１がより平面となるよう
に、膜状体８の面内において弾性率を適宜調整すること
が可能となる。
【００６１】このような面内における弾性率の調整は、
面内において膜厚を変化させることによっても行うこと
ができるが、一体成形により膜状体８を形成する場合に
は、面内において膜厚を変化させることは困難である。
これに対して、本実施の形態では、膜状体部分の形状を
変化させることにより、膜状体８の面内における膜厚を
均一にした状態で、弾性率を変化させることができる。
このように、各膜状体部分をそれぞれ一様の膜厚により
形成することができるため、半導体基板１が平面となる
ように微妙な調整を行うことができる膜状体８を簡単に
形成することができる。
【００６２】また、複数の膜状体部分に分割して膜状体
８を形成する場合には、各部品ごとに膜厚を設定でき
る。このため、前述のように面内において膜厚を変化さ
せる場合にも、簡単に膜状体８を形成することができ
る。このようにして、半導体基板１がより平面状に保持
されるように、面内において弾性率を最適化することが
できる。さらに、膜状体８の膜厚を面内において簡単に
変化させることができるため、前述のように、膜厚を変
化させることにより、熱処理中に半導体基板１の面内に
おける温度分布がより均一となるようにすることができ
る。
【００６３】また、半導体基板１の下面を全面覆う場合
に比べて、熱処理時に膜状体８により吸収される熱輻射
の量を低減することができるため、輻射エネルギーを効
率的に使用し、また、半導体基板１の温度を速やかに上
昇させることができる。
【００６４】また、複数の膜状体部分を組み合わせて膜
状体８を構成することにより、膜状体８の反り量または
形状等を容易に調整することが可能となる。さらに、膜
状体８上に半導体基板１を載せる時、および膜状体８か
ら半導体基板１を取り外す時に、本実施の形態では、膜
状体８に開口部が存在するため、例えば突き上げピン等
を用いて半導体基板１を簡単に着脱することができる。
【００６５】また、上記の実施の形態のように、膜状体
８を複数の膜状体部分から構成する場合に、すべての膜
状体部分が同一の材料で構成される必要はない。第３の
実施の形態として、異なる物質から形成された膜状体部
分を組み合わせて膜状体８を構成する場合について、図
４を用いて説明する。図４の（ａ）および（ｂ）は、膜
状体８の上面図、図４の（ｃ）および（ｄ）は、膜状体
８の側面図を示しており、同図（ｃ）は膜状体８のみが
ボート２に載せられている場合、同図（ｄ）は膜状体８
上に半導体基板１が載せられている場合を示している。
【００６６】本実施の形態による膜状体８は、例えば石
英等の熱膨脹率の小さい物質により形成されている環状
部８ａと、例えばＳｉＣ等の熱膨脹率が環状部８ａに使
用されている物質よりも大きい物質により形成されてい
る中央部８ｂとにより構成されている。ここで、環状部
８ａは熱膨脹率が小さいため、熱処理温度においても膨
脹しない。しかし中央部８ｂは環状部８ａに比べて熱膨
脹率が大きいため、例えば熱処理温度において膨脹す
る。しかし、中央部８ｂの外周が環状部８ａにより規定
されているため、膨脹した中央部８ｂは、図４の（ｃ）
に示すように凸状に反った形状となる。
【００６７】さらに、例えば膜状体８の上面側を下面側
に比べて熱膨脹率の大きい材料により形成する等、上面
側が下面側より膨脹するように膜状体８を構成すること
により、膜状体８が上方に凸状に反るようにすることが
できる。
【００６８】この熱処理温度における反り量ａ´と半導
体基板１の自重による反りとが相殺されるように、中央
部８ｂを構成する膜状体部分の材料、膜厚、形状等を適
宜設定することにより、図４の（ｄ）に示すように、半
導体基板１を膜状体８上に載せた時に、半導体基板１が
水平となるようにすることができる。
【００６９】このように、本実施の形態では、熱膨脹率
の異なる材料により形成された例えば２つの部分から膜
状体８を構成することにより、膜状体８が、熱処理温度
において所望の反り量ａを有するようにすることが特徴
である。このようにすることにより、常温において凸状
に反った膜状体８を形成する必要がなくなる。常温にお
いては、例えば平坦な形状を有する膜状体８を使用する
ことができるため、常温において反り形状を有する膜状
体８を形成する場合に比べて、膜状体８を容易に形成す
ることができる。また、膜状体８の保管等の扱いが容易
になる。
【００７０】以上、膜状体８が熱処理装置に設けられて
いる場合について説明したが、次に、第４の実施の形態
として、半導体基板１上に膜状体８を形成することによ
り、半導体基板の内部の応力を低減する方法について、
図５を用いて説明する。
【００７１】図５は、半導体基板１上に膜状体９として
例えば窒化膜等が設けられている状態を示す断面図であ
る。この図に示すように、半導体基板１の一方の表面上
に、例えばＣＶＤ法を用いて、例えばＳｉ窒化膜９が形
成されている。この時、半導体基板１上にＳｉ窒化膜９
が形成されることにより、図５の（ａ）に示すように、
半導体基板１はＳｉ窒化膜９の形成されている面が凹状
となるように反った形状となる。このため、この窒化膜
９が形成されている面を下方に向けて半導体基板１をボ
ート２上に載せることにより、窒化膜９による引っ張り
応力と半導体基板１の自重による応力とを相殺し、図５
の（ｂ）に示すように、半導体基板１を水平状態とする
ことができる。
【００７２】一般に、窒化膜９の膜厚が厚い程、引っ張
り応力は大きくなる。これを利用して、半導体基板１の
自重により半導体基板１の内部に発生する応力を相殺す
るような応力が発生されるように、窒化膜９の膜厚を適
宜設定することもできる。例えば、半導体基板１の直径
が３００ｍｍで厚さが７２５μｍの場合には、半導体基
板１の自重により半導体基板１の内部に発生する応力
は、約９×１０7 dyn/cm2 程度となり、この応力を相殺
するためには、Ｓｉ窒化膜の厚さを約０．７２５μｍと
する必要がある。
【００７３】また、半導体基板１の自重による応力と窒
化膜９による応力とが相殺される時、半導体基板１とＳ
ｉ窒化膜９との界面には大きい応力が局在するが、半導
体基板１の内部には応力がほとんど存在しない。このた
め、このような状態で熱処理を行うことにより、結晶欠
陥の発生を抑制することができる。
【００７４】なお、図５の（ａ）に示すように、例えば
窒化膜９が形成されて半導体基板１が反っている状態で
は、半導体基板１の内部に引っ張り応力が発生している
が、高温状態ではないため、半導体基板１の内部に結晶
欠陥が発生することはない。
【００７５】さらに、本実施の形態の他の例として、Ｓ
ｉ窒化膜９の膜厚を面内において変化させることも可能
である。このように窒化膜９の膜厚を変化させることに
より、半導体基板１の面内において、応力の分布または
温度分布を調整することが可能となる。例えば、低圧Ｃ
ＶＤ装置を用いて、温度を８５０℃とし、圧力を０．５
Torrとし、ソースガスとしてＳｉＨ2 Ｃｌ2 を１００sc
cmとＮＨ3 を１０００sccm導入し、直径２００ｍｍの半
導体基板１を３ｍｍの間隔で並べて、Ｓｉ窒化膜９を形
成した場合には、半導体基板１の周辺部分におけるＳｉ
窒化膜の膜厚が、半導体基板１の中心部分の膜厚に比べ
て、約３０％程度厚くなる。これにより、半導体基板１
の中心部分に比べて周辺部分における応力の補正をより
大きくすることができる。また、半導体基板１の自重に
より発生する応力の面内分布に応じて、窒化膜９の膜厚
を面内において適宜変化させることにより、半導体基板
１の内部の応力をより低減し、熱処理による結晶欠陥の
発生をより抑制することができる。
【００７６】さらに、上記実施の形態では、Ｓｉ窒化膜
９を半導体基板１上に形成したが、半導体基板１上に形
成される膜状体９はこれに限らず、引っ張り応力または
圧縮応力を発生する物質であれば、他の物質により膜状
体９を構成することが可能である。ここで、圧縮応力が
発生する場合には、半導体基板１はこの膜状体９が形成
された面が凸状に反った形状をなるため、この面を上方
に向けてボート上に載せることにより、前述の引っ張り
応力の場合と同様の効果を得ることができる。このよう
な圧縮応力を発生する物質として、例えばＳｉＯ2 、多
結晶シリコン、ＳｉＣ等を用いることが可能である。た
だし、ＳｉＯ2 は、その形成方法により特性が変化す
る。また、ＳｉＣは、高温まで安定した特性を有するた
め、特に、高温の熱処理を行う場合には、ＳｉＣを用い
ることが望ましい。
【００７７】このように、本実施の形態では、半導体基
板１の一方の表面に膜状体９を形成し、この膜状体９に
起因して発生する応力により半導体基板１の自重による
応力を相殺することが特徴である。このようにして、半
導体基板１の内部の応力を低減し、熱処理による結晶欠
陥の発生を抑制することができる。
【００７８】
【発明の効果】以上のように、本発明による熱処理装置
および熱処理方法によれば、半導体基板の自重による応
力の発生を抑制することができるため、半導体基板を熱
処理する時に、半導体基板中に結晶欠陥が発生すること
を抑制することができる。
【図面の簡単な説明】
【図１】本発明の熱処理装置の第１の実施の形態による
膜状体の構造を示す側面図。
【図２】半導体基板の自重による半導体基板の反りと半
導体基板の直径との関係を示す図。
【図３】本発明の熱処理装置の第２の実施の形態による
膜状体の構造を示す上面図。
【図４】本発明の熱処理装置の第３の実施の形態による
膜状体の構造を示す上面図および側面図。
【図５】本発明の第４の実施の形態による膜状体の構造
を示す側面図。
【図６】従来の熱処理装置に構造を示す断面図および半
導体基板の上面図。
【図７】半導体基板の自重により半導体基板の内部に発
生する応力と半導体基板の直径との関係を示す図。
【図８】半導体基板の内部にスリップが発生する温度領
域と半導体基板の直径との関係を示す図。
【符号の説明】
１…半導体基板、 ２…ボート、 ３…筐体、 ４…ヒータ、 ５…ガス導入口、 ６…ガス排出口、 ７…保持点、 ８、９…膜状体

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板を熱処理する時に前記半導体
    基板を水平方向に保持する構造を有するサセプタにおい
    て、このサセプタは、その上に前記半導体基板が搭載さ
    れた状態で少なくとも熱処理温度において前記半導体基
    板が平面となるように構成されていることを特徴とする
    サセプタ。
  2. 【請求項２】 半導体基板を熱処理する時に前記半導体
    基板を水平方向に保持する構造を有するサセプタにおい
    て、このサセプタは、その上に前記半導体基板が搭載さ
    れた状態で少なくとも熱処理温度において前記半導体基
    板が平面となるように前記半導体基板の自重による変形
    を防止する手段を有することを特徴とするサセプタ。
  3. 【請求項３】 半導体基板を熱処理する時に前記半導体
    基板を水平方向に保持する構造を有するサセプタにおい
    て、このサセプタは、その上に前記半導体基板が搭載さ
    れた状態で少なくとも熱処理温度において前記半導体基
    板の内部に応力が発生することを防止する手段を有する
    ことを特徴とするサセプタ。
  4. 【請求項４】 半導体基板を熱処理する時に前記半導体
    基板を水平方向に保持する構造を有するサセプタにおい
    て、このサセプタは、その上に前記半導体基板が搭載さ
    れた状態で少なくとも熱処理温度において前記半導体基
    板が平面となるように半導体基板の中心部分を含む複数
    箇所において半導体基板を支持する手段により構成され
    ていることを特徴とするサセプタ。
  5. 【請求項５】 半導体基板を熱処理する時に前記半導体
    基板を水平方向に保持する構造を有するサセプタにおい
    て、このサセプタは、弾性体であり、重力に対して上方
    向に凸状の膜状体により構成されていることを特徴とす
    るサセプタ。
  6. 【請求項６】 前記サセプタは、前記サセプタの剛性と
    厚さと直径とにより設定される前記サセプタの周辺部と
    中心との高さの差を有する請求項５に記載のサセプタ。
  7. 【請求項７】 前記サセプタは、前記半導体基板と同様
    の材料により形成されており、前記半導体基板より厚い
    厚さを有する請求項５または６に記載のサセプタ。
  8. 【請求項８】 前記サセプタは、前記半導体基板より剛
    性の強い材料により形成されている請求項５または６に
    記載のサセプタ。
  9. 【請求項９】 前記サセプタは、その厚さが前記サセプ
    タ面内において不均一である請求項５乃至８のいずれか
    一項に記載のサセプタ。
  10. 【請求項１０】 前記サセプタは、空孔部を有する請求
    項５乃至９のいずれか一項に記載のサセプタ。
  11. 【請求項１１】 前記サセプタは、複数のサセプタ部分
    により構成される請求項５乃至１０のいずれか一項に記
    載のサセプタ。
  12. 【請求項１２】 前記サセプタは、前記サセプタの外周
    部分を構成する第１のサセプタ部分と、この第１のサセ
    プタ部分の内側に設けられ前記第１のサセプタ部分に比
    べて熱膨脹率の大きい材料により構成される第２のサセ
    プタ部分とにより構成される請求項１１に記載のサセプ
    タ。
  13. 【請求項１３】 半導体基板を保持する保持手段と、こ
    の保持手段に搭載された半導体基板を加熱するためのヒ
    ータとを具備する熱処理装置において、前記保持手段は
    前記半導体基板を水平方向に保持する構造を有する請求
    項１乃至１２のいずれかに一項に記載のサセプタを具備
    することを特徴とする熱処理装置。
  14. 【請求項１４】 半導体基板の一表面上にこの半導体基
    板とに間に引っ張り応力を発生させる膜状体を形成する
    工程と、この膜状体が形成されている前記半導体基板の
    表面を重力に対して下方に向けて前記半導体基板が水平
    方向となるように前記半導体基板を保持して熱処理を行
    う工程とを具備することを特徴とする熱処理方法。
  15. 【請求項１５】 半導体基板の一表面上にこの半導体基
    板とに間に圧縮応力を発生させる膜状体を形成する工程
    と、この膜状体が形成されている前記半導体基板の表面
    を重力に対して上方に向けて前記半導体基板が水平方向
    となるように前記半導体基板を保持して熱処理を行う工
    程とを具備することを特徴とする熱処理方法。
  16. 【請求項１６】 前記膜状体の形成により前記半導体基
    板中に発生する応力と前記半導体基板の自重により発生
    する応力とが等しくなるように前記膜状体の膜厚を設定
    する請求項１４または１５に記載の熱処理方法。
JP7218496A 1996-03-27 1996-03-27 サセプタおよび熱処理装置および熱処理方法 Expired - Fee Related JP3586031B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7218496A JP3586031B2 (ja) 1996-03-27 1996-03-27 サセプタおよび熱処理装置および熱処理方法
DE19712556A DE19712556B4 (de) 1996-03-27 1997-03-25 Verfahren und Vorrichtung zur Wärmebehandlung eines Halbleiterwafers
KR1019970010536A KR100241207B1 (ko) 1996-03-27 1997-03-26 서셉터와 열처리장치 및 열처리방법
US08/829,700 US5893760A (en) 1996-03-27 1997-03-26 Method of heat treating a semiconductor wafer to reduce stress
TW086105732A TW328631B (en) 1996-03-27 1997-04-30 Susceptor, apparatus of heat-treating semiconductor wafer, and method of heat-treating the same
US09/240,669 US6188838B1 (en) 1996-03-27 1999-02-02 Apparatus for heat treating a semiconductor wafer to reduce stress

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7218496A JP3586031B2 (ja) 1996-03-27 1996-03-27 サセプタおよび熱処理装置および熱処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004006801A Division JP4105640B2 (ja) 2004-01-14 2004-01-14 熱処理方法

Publications (2)

Publication Number Publication Date
JPH09260470A true JPH09260470A (ja) 1997-10-03
JP3586031B2 JP3586031B2 (ja) 2004-11-10

Family

ID=13481886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7218496A Expired - Fee Related JP3586031B2 (ja) 1996-03-27 1996-03-27 サセプタおよび熱処理装置および熱処理方法

Country Status (5)

Country Link
US (2) US5893760A (ja)
JP (1) JP3586031B2 (ja)
KR (1) KR100241207B1 (ja)
DE (1) DE19712556B4 (ja)
TW (1) TW328631B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771084A1 (fr) * 1997-11-20 1999-05-21 Lg Electronics Inc Une cassette de chargement pour substrat en verre
WO2004030073A1 (ja) * 2002-09-27 2004-04-08 Hitachi Kokusai Electric Inc. 熱処理装置、半導体装置の製造方法及び基板の製造方法
KR100496133B1 (ko) * 2002-11-30 2005-06-17 주식회사 테라세미콘 반도체 제조장치
JP2006237625A (ja) * 2002-09-27 2006-09-07 Hitachi Kokusai Electric Inc 熱処理装置、半導体装置の製造方法及び基板の製造方法
JP2007067334A (ja) * 2005-09-02 2007-03-15 Denso Corp 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置
WO2011074436A1 (ja) * 2009-12-17 2011-06-23 東京エレクトロン株式会社 基板及びその製造方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6557419B1 (en) * 1996-12-31 2003-05-06 Honeywell International Inc. Zero TCF thin film resonator
US6156623A (en) * 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
US6608689B1 (en) * 1998-08-31 2003-08-19 Therma-Wave, Inc. Combination thin-film stress and thickness measurement device
EP1089328A1 (en) * 1999-09-29 2001-04-04 Infineon Technologies AG Method for manufacturing of a semiconductor device
JP2001127041A (ja) * 1999-10-26 2001-05-11 Matsushita Electric Ind Co Ltd 基板のプラズマ処理装置およびプラズマ処理方法
US6271100B1 (en) 2000-02-24 2001-08-07 International Business Machines Corporation Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield
US6860793B2 (en) 2000-03-15 2005-03-01 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Window portion with an adjusted rate of wear
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US6303905B1 (en) * 2000-08-25 2001-10-16 Bask Technologies Llc Heating element construction for floor warming systems
DE60037188T2 (de) * 2000-08-29 2008-10-02 Qimonda Dresden Gmbh & Co. Ohg Verfahren zum Betreiben eines Suszeptors für Halbleiterscheiben
US6623563B2 (en) * 2001-01-02 2003-09-23 Applied Materials, Inc. Susceptor with bi-metal effect
US6554907B2 (en) 2001-01-02 2003-04-29 Applied Materials, Inc. Susceptor with internal support
US6429152B1 (en) * 2001-06-21 2002-08-06 United Microelectronics Corp. Method of forming a thin film on a semiconductor wafer
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
WO2004057650A1 (en) 2002-12-20 2004-07-08 Mattson Technology Canada, Inc. Methods and systems for supporting a workpiece and for heat-treating the workpiece
US6884718B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Semiconductor manufacturing process and apparatus for modifying in-film stress of thin films, and product formed thereby
US7283734B2 (en) 2004-08-24 2007-10-16 Fujitsu Limited Rapid thermal processing apparatus and method of manufacture of semiconductor device
US7410888B2 (en) * 2004-12-30 2008-08-12 Texas Instruments Incorporated Method for manufacturing strained silicon
US7184657B1 (en) * 2005-09-17 2007-02-27 Mattson Technology, Inc. Enhanced rapid thermal processing apparatus and method
WO2008058397A1 (en) * 2006-11-15 2008-05-22 Mattson Technology Canada, Inc. Systems and methods for supporting a workpiece during heat-treating
KR101610269B1 (ko) 2008-05-16 2016-04-07 맷슨 테크놀로지, 인크. 워크피스 파손 방지 방법 및 장치
JP5881956B2 (ja) * 2011-02-28 2016-03-09 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびウェーハホルダ
US10316412B2 (en) 2012-04-18 2019-06-11 Veeco Instruments Inc. Wafter carrier for chemical vapor deposition systems
US10167571B2 (en) 2013-03-15 2019-01-01 Veeco Instruments Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems
WO2015081289A1 (en) * 2013-11-27 2015-06-04 The Regents Of The University Of Michigan Devices combining thin film inorganic leds with organic leds and fabrication thereof
KR102446726B1 (ko) * 2015-09-11 2022-09-26 삼성전자주식회사 투명 플레이트 및 그를 포함하는 기판 처리 장치
DE102016111236A1 (de) * 2016-06-20 2017-12-21 Heraeus Noblelight Gmbh Substrat-Trägerelement für eine Trägerhorde, sowie Trägerhorde und Vorrichtung mit dem Substrat-Trägerelement
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
EP3422396B1 (de) * 2017-06-28 2021-08-04 Meyer Burger (Germany) GmbH Vorrichtung zum transport eines substrats, behandlungsvorrichtung mit einer an einen substratträger einer solchen vorrichtung angepassten aufnahmeplatte und verfahren zum prozessieren eines substrates unter nutzung einer solchen vorrichtung zum transport eines substrats sowie behandlungsanlage
CN110828365A (zh) * 2019-11-19 2020-02-21 全球能源互联网研究院有限公司 退火组件及退火方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3861969A (en) * 1970-03-31 1975-01-21 Hitachi Ltd Method for making III{14 V compound semiconductor devices
US4537244A (en) * 1982-05-25 1985-08-27 Varian Associates, Inc. Method for optimum conductive heat transfer with a thin flexible workpiece
US4692836A (en) * 1983-10-31 1987-09-08 Toshiba Kikai Kabushiki Kaisha Electrostatic chucks
JPH084109B2 (ja) * 1987-08-18 1996-01-17 富士通株式会社 半導体装置およびその製造方法
JPH02257618A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3073067B2 (ja) * 1991-10-04 2000-08-07 キヤノン株式会社 Ｘ線露光用マスク及びその製造方法
DE4140387C2 (de) * 1991-12-07 1998-10-15 Inst Halbleiterphysik Gmbh Vorrichtung und Verfahren zur verformungsfreien Bearbeitung von Halbleitermaterialscheiben in schnellen thermischen Prozessen
JP3165938B2 (ja) * 1993-06-24 2001-05-14 東京エレクトロン株式会社 ガス処理装置
EP0669640A1 (en) * 1994-02-25 1995-08-30 Applied Materials, Inc. Susceptor for deposition apparatus
DE69508679T2 (de) * 1994-06-09 1999-08-12 Sumitomo Electric Industries Wafer und Verfahren zur Herstellung eines Wafers
IT1269247B (it) 1994-08-05 1997-03-26 Manfredini E Schianchi Srl Metodo per l'agglomerazione in granuli di impasti atomizzati per impiego ceramico, in particolare per gres porcellanato, e prodotto relativo
US5443649A (en) * 1994-11-22 1995-08-22 Sibley; Thomas Silicon carbide carrier for wafer processing in vertical furnaces
US5605574A (en) * 1995-09-20 1997-02-25 Kabushiki Kaisha Toshiba Semiconductor wafer support apparatus and method
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771084A1 (fr) * 1997-11-20 1999-05-21 Lg Electronics Inc Une cassette de chargement pour substrat en verre
US7667301B2 (en) 2002-09-27 2010-02-23 Hitachi Kokusai Electric Inc. Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
JP4611229B2 (ja) * 2002-09-27 2011-01-12 株式会社日立国際電気 基板支持体、基板処理装置、基板処理方法、基板の製造方法、及び半導体装置の製造方法
JP2006237625A (ja) * 2002-09-27 2006-09-07 Hitachi Kokusai Electric Inc 熱処理装置、半導体装置の製造方法及び基板の製造方法
JP2009200503A (ja) * 2002-09-27 2009-09-03 Hitachi Kokusai Electric Inc 熱処理方法、基板の製造方法及びｓｉｍｏｘ基板の製造方法。
WO2004030073A1 (ja) * 2002-09-27 2004-04-08 Hitachi Kokusai Electric Inc. 熱処理装置、半導体装置の製造方法及び基板の製造方法
KR100496133B1 (ko) * 2002-11-30 2005-06-17 주식회사 테라세미콘 반도체 제조장치
JP4652177B2 (ja) * 2005-09-02 2011-03-16 株式会社デンソー 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置
JP2007067334A (ja) * 2005-09-02 2007-03-15 Denso Corp 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置
WO2011074436A1 (ja) * 2009-12-17 2011-06-23 東京エレクトロン株式会社 基板及びその製造方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法
KR20170094327A (ko) * 2014-12-10 2017-08-17 가부시키가이샤 니콘 기판 겹침 장치 및 기판 겹침 방법
JPWO2016093284A1 (ja) * 2014-12-10 2017-09-21 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法
US10483212B2 (en) 2014-12-10 2019-11-19 Nikon Corporation Apparatus for stacking substrates and method for the same
US11211338B2 (en) 2014-12-10 2021-12-28 Nikon Corporation Apparatus for stacking substrates and method for the same

Also Published As

Publication number Publication date
JP3586031B2 (ja) 2004-11-10
DE19712556A1 (de) 1997-11-06
KR100241207B1 (ko) 2000-02-01
DE19712556B4 (de) 2004-07-08
TW328631B (en) 1998-03-21
US5893760A (en) 1999-04-13
US6188838B1 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
JP3586031B2 (ja) サセプタおよび熱処理装置および熱処理方法
JP4759073B2 (ja) 基板支持体、基板処理装置、基板処理方法および半導体装置の製造方法
US20050092439A1 (en) Low/high temperature substrate holder to reduce edge rolloff and backside damage
JP3197220B2 (ja) 半導体ウエハ支持装置、半導体ウエハ支持方法およびそれに用いられるウエハ弾性支持体の製造方法
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
US20060032848A1 (en) Process and system for heating semiconductor substrates in a processing chamber containing a susceptor
JPH11176822A (ja) 半導体処理装置
TWI458033B (zh) 基板處理裝置，半導體裝置之製造方法及頂板斷熱體
US7022192B2 (en) Semiconductor wafer susceptor
WO2002097872A1 (fr) Procede de production d'une tranche de semi-conducteur et suscepteur utilise a cet effet
JP4003906B2 (ja) シリコン単結晶半導体ウエハ加熱処理用治具及びこれを用いたシリコン単結晶半導体ウエハ加熱処理用装置
US20040157183A1 (en) Heating system, method for heating a deposition or oxidation reactor, and reactor including the heating system
JP4105640B2 (ja) 熱処理方法
JPH0758029A (ja) サセプタ
JP2004104014A (ja) 半導体装置の製造方法
JP4404666B2 (ja) 基板支持体、基板処理装置および半導体装置の製造方法
US6091889A (en) Rapid thermal processor for heating a substrate
US20220316090A1 (en) Method for growing epitaxial layer on wafer
JP3488804B2 (ja) Ｃｖｄ装置及びｃｖｄ装置用のサセプタ
WO1998005061A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
JPH06275481A (ja) シリコンウエハ
JP2004079845A (ja) 基板処理装置
JP3297267B2 (ja) 熱処理用ウェハボート及びこれを用いた熱処理装置
JPH1041235A (ja) 半導体装置の製造装置
JPS58212125A (ja) 熱処理用治具

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees