JPH09223779A - 強誘電体キャパシタ、配線、半導体装置及びこれらの製造方法 - Google Patents
強誘電体キャパシタ、配線、半導体装置及びこれらの製造方法Info
- Publication number
- JPH09223779A JPH09223779A JP8054140A JP5414096A JPH09223779A JP H09223779 A JPH09223779 A JP H09223779A JP 8054140 A JP8054140 A JP 8054140A JP 5414096 A JP5414096 A JP 5414096A JP H09223779 A JPH09223779 A JP H09223779A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- thin film
- insulating layer
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
好にすると共に、キャパシタ下部電極12の抵抗増加が実
質的に生じない強誘電体キャパシタを提供すること。 【解決手段】 SiO2 絶縁層5上に、下層のTi薄膜
10と上層のPt薄膜11とからなる下部電極12、PZT膜
13及びPtの上部電極14が順次積層されて形成されたキ
ャパシタCAPを有するメモリセルM−CELにおい
て、Ti薄膜10の厚さは 0.5nm、Pt薄膜11の厚さは 1
00nmとしている。
Description
タ(特に、チタン酸ジルコン酸鉛(一般にPZTと呼ば
れている。)を強誘電体膜として有する半導体メモリセ
ルのキャパシタ)、配線及び半導体装置、並びにこれら
の製造方法に関するものである。
ルのキャパシタを構成する誘電体膜としては、SiO2
とSi3 N4 とSiO2 とが順次積層された構造のON
O膜が使われることがある。
は約5程度と小さいため、 256Mb以降の大容量メモリ
に適用した場合、面積的な制約下でキャパシタ誘電体膜
の膜厚を薄くしたり、面積を拡張するために複雑な形状
が要求される等、プロセス的に大きな困難を伴う。
の強誘電体材料は、比誘電率が数百から数千と極めて大
きいことから、将来のダイナミックRAM用のキャパシ
タの絶縁膜材料として注目されている。
3 で示されるPZT膜を形成するためには、薄膜形成法
としてゾル−ゲル法、CVD(化学的気相成長法)、ス
パッタリング法等が採用可能であるが、その中でもゾル
−ゲル法による形成が好適である。
された原料溶液(ゾル−ゲル溶液)の良し悪し、成膜工
程とその条件、及び基板の選択が最終的に得られる薄膜
の電気的特性を決定することになる。
残留分極特性を応用した不揮発性メモリのうち、16Kビ
ットFRAM(Ferroelectric Random Access Memory)
のメモリセルの構造を示す要部の断面図である。
PはワードラインWL上にSiO2絶縁膜5を介して形
成されている。PZT薄膜13は、Ti薄膜10AとPt薄
膜11とが順次積層されたTi/Pt電極12上に形成され
ており、そして、このTi/Pt電極12がドライブライ
ン配線を構成している。
である。このメモリセルでは、P-型シリコン基板1の
一主面に、フィールド酸化膜2で区画された素子領域が
形成され、ここに、MOSトランジスタからなるトラン
スファゲートTRとキャパシタCAPとからなるメモリ
セルM−CELが隣接して一対設けられている。
ばN+ 型ソース領域3とN+ 型ドレイン領域4が不純物
拡散でそれぞれ形成され、これら両領域間には絶縁層5
に埋設されたワードラインWLが設けられ、ドレイン領
域4にはSiO2 等の絶縁層5、6、7のスルーホール
9を介してビットラインBLが接続されている。
ものであって、ワードラインWLの上方に積層され、ソ
ース領域3はコンタクトホール15、16を介してAl配線
8により上部電極14に接続される。そして、Ti10A/
Pt11からなる下部電極12上にPZT強誘電体膜13及び
上部電極14が順次積層されてキャパシタCAPを構成し
ている。
は、原料溶液を用いてゾル−ゲル法で形成したPZT、
即ちPb(Zr,Ti)O3 膜からなっている。また、
下部電極12は、Ti層10Aの上にPt層11を付着したも
のからなっている。また、強誘電体膜13と接する上部電
極14はPt、Au又はアルミニウム等からなっている。
24〜図32によって説明する。
1上に選択酸化法によってフィールド酸化膜2を形成し
た後、熱酸化法によるゲート酸化膜5a及び化学的気相
成長法によるポリシリコンワードラインWLをそれぞれ
形成する。更に、フィールド酸化膜2及びワードライン
WLをマスクにしてAs等のN型不純物のドーピング
(例えばイオン注入)でN+ 型ソース領域3及びドレイ
ン領域4をそれぞれ形成する。
長法でSiO2 絶縁層5を形成する。前記のゲート酸化
膜5aは上記SiO2 絶縁層5と一体になる。
のTi薄膜10Aと厚さ数100nm のPt薄膜11とをこの順
にスパッタ法により成膜する。
に亘り、約200nm 厚のPZT膜13をゾル−ゲル法により
積層し、このPZT膜13の結晶化のために、酸素雰囲気
中でペロブスカイト結晶が生成する温度である 600℃以
上の温度で加熱処理して焼結(酸化焼結)させる。
に亘ってPt薄膜をスパッタ法により積層した後、この
Pt薄膜をパターニングして上部電極14を形成する。
SiO2 絶縁層5上に積層された各膜10A、11、13をパ
ターニングし、上部電極14、PZT膜13及び下部電極12
(Pt薄膜11とTi薄膜10A)からなるキャパシタCA
Pを完成させる。
縁層6を化学的気相成長法により全面に堆積させる。
絶縁層6に対し、ソース領域3上にコンタクトホール15
を、上部電極14上に接続孔16をそれぞれエッチングによ
り形成する。
においてソース領域3に接続するように、更に接続孔16
において上部電極14に接続するように、Alをスパッタ
で形成し、これをパターニングしてAl配線8を形成す
る。そして、このAl配線8の形成後に、化学的気相成
長法でSiO2 絶縁層7を全面に形成する。
ッチングによりコンタクトホール9を形成する。
の表面上にAlを被着してビットラインBLを形成し、
図23に示したメモリセルを作製する。
作製される強誘電体キャパシタCAPには、その作製工
程について検討した結果、Ti/Pt膜に望ましくない
現象が起こる場合があることを見出した。
PZT13を焼結する工程において、Ti薄膜10A中のT
iがPt薄膜11中に拡散、またPt薄膜11中の結晶粒界
を介してTiとPtとが激しく相互拡散する。この場
合、Pt薄膜11の結晶粒界は酸素原子の拡散を抑制する
作用が全くないため、Pt薄膜11の結晶粒界中に激しく
拡散したTi原子は酸化され、図33に示すように、Pt
層11の表面及び結晶粒界内にTi酸化物TiOX からな
る析出物17(Ti酸化物は一般に多様な化合物状態をと
るため、その酸素比率は特定できない)を形成する。
X 析出物17は絶縁性物質であるため、Ti薄膜10AとP
t薄膜11とにより構成される下部電極12又はドライブラ
イン配線の電気抵抗が高くなり、これによって時定数が
大となり、回路動作速度の低下を招く。そして、ドライ
ブライン配線が微細化し、この配線の幅がPt薄膜の結
晶粒の大きさと同じになった場合には、上記したTiO
X の析出によって断線が生じる危険性がある。
を用いないことが望ましいが、これは次に述べる理由か
ら不可能である。
絶縁層5とは密着性が極めて弱いが、Ti薄膜10AはS
iO2 層との密着性が良好であるため、Pt層11の密着
不良を補う効果がある。こうしたTi薄膜による密着性
の向上は、他の物質によっても可能ではあるが、次の第
2の理由からみてTiが最も好ましい。
成工程において、Pt薄膜11の表面に上記したようにし
て析出形成されるTiOX はPZT13の結晶化の際の結
晶核として作用するので有利であるが、Pt11単層の膜
(Ti薄膜なし)上にPZT膜13を形成した場合には、
強誘電特性を示すペロブスカイト構造のPZT薄膜結晶
は得られ難いことが判明している。
に鑑みてなされたものであって、必須不可欠なTi等を
キャパシタの下部電極に用いて、下地絶縁層との密着性
及び強誘電体膜の特性をそれぞれ向上させると同時に、
Ti等の欠点である配線抵抗の増大及び断線の問題を解
消した強誘電体キャパシタ、配線、及びこれらの少なく
とも一方を有する半導体装置、並びにこれらの製造方法
を提供することを目的としている。
素分圧比が極めて低い超真空状態下で単原子層厚程度又
はこれと同等のTi薄膜をSiO2 層上に堆積させるこ
とにより、SiO2 層の表面が化学的に極めて活性なT
i原子によって還元され、Ptとの密着性に優れた表面
状態に改質され、かつ、Pt薄膜中にTiOX が実質的
に生成しないことを見出し、本発明に到達したのであ
る。
極上の強誘電体膜と、上部電極とを具備し、絶縁層上に
設けられた強誘電体キャパシタであって、前記下部電極
が前記強誘電体膜側の上層と前記絶縁層側の下層とを有
し、この下層の構成材料が前記絶縁層を還元する材料を
含みかつ 0.5〜1.0nm の厚みを有している強誘電体キャ
パシタに係るものである。
層側の下層と上層とを有する配線であって、前記下層が
前記絶縁層を還元する材料を含みかつ 0.5〜1.0nm の厚
みを有している配線をも提供するものである。
タ及び/又は配線を有している半導体装置をも提供する
ものである。
Torr以下の超真空状態下で絶縁層上に形成する、上記し
た強誘電体キャパシタ、配線又は半導体装置の製造方法
をも提供するものである。
タにおいて、前記下部電極の下層が、前記絶縁層に対す
る還元作用の強い金属からなることが望ましい。
ルミニウムからなり、その上層が白金、イリジウム、ル
テニウム、パラジウム、銀及び金からなる群より選ばれ
た少なくとも1種からなるのが望ましい。
において、前記下部電極の下層の構成材料が実質的に酸
化されていない状態で絶縁層上に被着されていることが
望ましい。
において、強誘電体膜がチタン酸ジルコン酸鉛系である
ことが望ましい。
チタン又はアルミニウムからなり、上層が白金、イリジ
ウム、ルテニウム、パラジウム、銀及び金からなる群よ
り選ばれた少なくとも1種からなり、前記下層が前記絶
縁層に対して還元作用のあることが望ましい。
モリとして構成することができる。
前記下層を形成した後、大気に曝すことなしに前記上層
を形成するのが望ましい。
前記上層及び/又は前記下層を真空蒸着又はスパッタリ
ングによって形成するのが望ましい。
ある図2について、第1の実施例によるPZT薄膜を有
する強誘電体キャパシタCAPと、これを組み込んだ半
導体デバイス、例えば不揮発性記憶素子であるダイナミ
ックRAMを概略的に説明する。
図22の従来例と基本的構造は同じであり、シリコン基板
1上に例えばN+ 型ソース領域3とN+ 型ドレイン領域
4が不純物拡散でそれぞれ形成され、これら両領域間に
は絶縁層5に埋設されたワードラインWLが設けられ、
ドレイン領域4にはコンタクトホール9を通ってビット
ラインBLが接続されている。
ものであって、絶縁層5のワードラインWL上の部分
に、下層のTi薄膜10と上層のPt薄膜11とからなる下
部電極12(ドライブライン配線)、PZT膜13及び上部
電極14が順次積層されている。
0nm 厚のPt薄膜11に対し、Ti薄膜10の厚さを 0.5nm
〜1.0nm (例えば 0.5nm程度)と極めて薄くしているこ
とである。Tiの結晶の格子定数は0.47nm(c軸)であ
るから、この例によるTi薄膜10の厚さはTiの単結晶
格子又はこれと同等の大きさにほぼ等しい厚さである。
覆われており、上部電極14はAl配線8によりコンタク
トホール15、16を通ってソース領域3に接続され、この
配線を含むキャパシタCAP上はSiO2 の絶縁層7に
より被覆されている。
しており、2個のMOSトランジスタTRと2個のPZ
T薄膜キャパシタCAPとで構成されている。上記した
図1はこの一方のMOSトランジスタTRとPZT薄膜
キャパシタCAPの構造を示すものである。
造(一方のビットラインは省略)を示し、その要部を示
した図4の平面図における III−III 線断面図である。
成の手順を説明する。
的気相成長法(CVD)等により、基板(図示省略)上
に形成されたSiO2 絶縁層5の上に、Ti薄膜10を厚
さ 0.5nm程度に真空蒸着法(スパッタリング法でもよ
い。)により成膜する。このとき、例えば蒸着装置の真
空度は、ハース(蒸発源収容部)より蒸発したTi原子
が装置内の残留酸素によって酸化されないように、1×
10-9Torr以下に設定することが重要である。
した基板は、大気に曝すことなく、同じ装置により連続
して図7のように厚さ 100nmのPt薄膜11を積層する。
i薄膜10の存在により絶縁層5に対する密着性に優れ、
以後の工程における熱処理やパターニング工程において
も安定した性質を示す。また、王水等のPt用エッチン
グ液以外の薬品に対しても安定している。特に、Ti薄
膜10は 0.5nmと極薄であるため、次の(1)、(2)に
示す顕著な作用効果を奏する。
ので、Ti薄膜10は、SiO2 絶縁層5との界面におい
てSiO2 を還元するため、Pt−SiO2 間は金属同
士の接合に近くなってその密着性が良好になる。
X となるが、Ti薄膜10は厚さが 0.5nmと極めて小さ
く、Tiの量が僅かであるため、PZT焼結等の熱処理
時にPt薄膜10中にTiが拡散する量は実質的になく、
TiOX の析出はPt中に生じない。この結果、Pt薄
膜11(従って下部電極12)の電気抵抗の増大や微細化時
の断線が起こることはない。
スパッタすれば、これを核にしてそのPt上に形成され
るPZT薄膜はペロブスカイト結晶構造を示し、その電
気的誘電特性も、従来のTi/Pt膜上に形成したPZ
T膜と比べても遜色がない。
を用いたRFスパッタリング法により膜厚0.01〜10nm
(例えば2nm)のTiOX を 0.5〜500nm のクラスタ径
で堆積させることにより、酸化チタン(TiOX )を核
付けしたPt電極11とし、この上にゾル−ゲル法によっ
てPZT膜13を形成すると、Pt膜上のTiOX はPZ
T結晶化の結晶核として作用するため、このPZT膜は
強誘電特性を示すペロブスカイト構造となる。このTi
OX 核付けについては、本出願人が特願平7−4786
3号として既に提案した。
−CELの製造方法を図8〜図16により説明するが、既
述したように本実施例は従来例と基本的な構造及び構成
は同じであり、その製造工程もほぼ同様である。従っ
て、本実施例と従来例と特に異なる点を中心に説明す
る。
VDにより絶縁層5を形成するまでは前述した従来法と
異なるところはない。しかし、本実施例においては、こ
の絶縁層5上に1×10-9Torr以下の超真空状態の真空蒸
着装置により厚さ 0.5nm程度のTi薄膜10を蒸着し、引
続き、大気に曝すことなしに同じ装置内でTi薄膜10の
上に数100nm 厚のPt薄膜11を形成する。
超真空状態下で堆積させることにより、SiO2 絶縁層
5の表面がTi原子によって還元され、下部電極12のS
iO 2 絶縁層5に対する密着性が高められる。
ゲル法により積層する。
法又はディップコート法によって、ゾル−ゲル原料溶液
を塗布した後、所定の温度(100〜300 ℃、例えば 170
℃)で例えば3分間加熱し、塗布した溶液の乾燥を行
い、乾燥ゲル膜を形成する。
理して非晶質化した。そして、大気中でペロブスカイト
結晶が生成する温度(600℃以上、例えば 600℃)で例え
ば10分間焼結(酸化焼結)し、強誘電体膜(PZT)13
を全面に形成する。
00Å)に形成するには、必要に応じて上記の塗布工程と
乾燥工程と焼結工程とを繰り返し、一度に目的とする塗
布厚にするのではなく、乾燥膜を積層して最終膜厚を得
ることができる。
程でTi薄膜10が超真空状態下で単原子層厚程度の 0.5
nm厚に設けられていることにより、PZT膜13の焼結工
程においても、前記したようにPt薄膜11内にTiOX
析出物は生成しない。即ち、PZT膜13の焼結の際に、
Ti薄膜は極めて薄くてそのTi原子数は少ないために
Pt薄膜11の結晶粒界を通ってTi原子が拡散すること
ができず、Pt薄膜11内に既述した如き酸化析出物が実
質的に生成しない。そして、Ti薄膜11によって、下部
電極12はSiO2 絶縁層5に対し十分な接着力を示すよ
うになる。
よりPZT膜13上にPtによる上部電極14を形成する。
リソグラフィ技術によりPZT膜13、下部電極12をエッ
チングしてキャパシタCAPを形成する。
よりSiO2 絶縁層6を全面に堆積させる。
より、ソース領域3上にコンタクトホール15を、上部電
極14上にコンタクトホール16をそれぞれ形成する。
より、ソース領域3及び上部電極14に接合するAl配線
8を形成後にSiO2 絶縁層7を全面に形成する。
よりドレイン領域4上にスルーホール9を形成する。
えばポリシリコンを充填してビットラインBLのコンタ
クト部分BL’を形成し、このBL’にビットラインの
主配線BLを接続し、図3に示したダイナミックRAM
を作製する。
SiO2 絶縁層5に密着するTi薄膜10を従来とは全く
異なって 0.5〜1.0nm と極薄としているにも拘らず、S
iO2 絶縁層5との密着性に優れ、かつ下部電極の抵抗
増加が実質的に生じない。このことは、上述したよう
に、従来の下部電極において問題となったPt薄膜11中
のTiOX の析出が、本実施例によれば起こらないこと
によるものである。この事実は次の測定結果から確認さ
れている。
SiO2 層上に厚さの異なるTi薄膜(厚さ 0.5nm、
1.0nm、 2.0nm、 5.0nm)を形成した後、厚さ 100nmの
Pt薄膜を形成し、酸素雰囲気中で 500℃の温度で1時
間の加熱処理を施した後、Pt薄膜の表面をオージェ電
子分光法で観測し、Ti原子の有無を検出した。
の格子定数は0.47nm)の場合でも、Pt薄膜表面でTi
原子の表面析出が観測された。つまり、Ti薄膜の膜厚
は、Pt薄膜とSiO2 層との密着強度が得られるTi
薄膜の最小限の厚さは、 0.5nmであると言える。そし
て、図17に示す表面オージェ分析結果に見られる20nmの
SiO2 上に 0.5nmのTi薄膜、更にその上に 100nmの
Pt膜で構成される本実施例の電極構造は、Pt薄膜内
にTiOX の析出物が生成せず、しかもPt薄膜の絶縁
層への密着性を高める効果を奏している。
(即ちc軸の格子定数に近い 0.5nm)程度が、上述した
TiOX のPt膜中の析出を防止する上で好ましいので
あるが、この厚さは 1.0nmまで許容される。
て接着性の悪いPt薄膜の接着性を高めるために下部電
極の下地層として必要なTi薄膜は、従来のように数10
nmの膜厚では厚すぎて、Pt薄膜内にTiの酸化物が析
出し、これが電気抵抗上昇の要因となる。これに対し、
本実施例によれば、SiO2 層上に単原子厚程度(0.5n
m)又はこれと同等のTi薄膜を酸素分圧比が極めて低
い超真空状態下で堆積させ、更にこれを大気に曝すこと
なくこの上にPt薄膜を形成させることにより、Pt薄
膜内にTi酸化物が析出せず、しかもSiO2 層に対す
るPt薄膜の密着性を確保する効果は顕著である。
に核としてTiOX をスパッタ法等で堆積させておく
と、このTiOX で核付けしたPt上に形成したPZT
薄膜の漏れ電流値は印加電圧に依存せず、ほぼ一定であ
ることが分かる。また、得られたPZT膜について、残
留分極密度及び抗電界値は十分であった。
常 0.5〜500nm であり、5〜200nmが望ましいが、Ti
OX の粒径があまり小さくても大きくても、核付けの効
果に乏しくなる。また、TiOX の膜厚は通常0.01〜10
nmであり、 0.5〜5nmがよく、 1.5〜2.5nm が更によい
が、あまり膜厚が薄すぎると核付けの効果に乏しく、厚
すぎるとTiが膜中で凝集(偏析)して不均一な膜とな
り易い。
ャパシタCAPの下部電極12の下部電極の構造は、図22
に示した従来の半導体基板上の配線、例えばビットライ
ンBLにも適用することができる。図18〜図20は、この
配線をビットラインBL(具体的には、コンタクト部B
La以外の配線部分BLb)に適用した第2の実施例を
示すものである。
1の実施例における下部電極12の薄膜形成におけると同
じ要領で、図18に示すように、SiO2 絶縁層7上に超
真空状態下で厚さ 0.5nm〜1.0nm 、例えば 0.5nm程度の
Ti薄膜18を形成する。
nm厚若しくはそれ以上のPt薄膜19を積層してから、両
薄膜18、19をパターニングしてビットラインを形成す
る。この配線によりビットラインにおいても、前記第1
の実施例の下部電極12/PZT層13におけると同様の良
好な導電性が得られる。
i薄膜18を用いたので、ビットラインBLにおいて十分
な導電性、即ち動作速度が得られる。
たものであるが、配線の形成時に或いはその後の工程に
おいて加熱を伴うことがあるため、下層のTi膜が本発
明に基づいて 0.5〜1.0nm と極薄にしていることによっ
て、絶縁層に対する接着力が十分になる上に、上層での
TiOX の析出がなく、その導電性を十分に保持するこ
とができる。
ナミックRAMの要部の断面図であって、キャパシタC
AP及びビットラインに上記した本発明に基づく構造を
適用した場合の例である。
第1の実施例によるメモリセルにおいて、コンタクトホ
ール9の領域にはポリシリコンを用いてビットラインB
Lをコンタクト部分BLaを設け、更に、ビットライン
主部BLbには 0.5nm厚のTi薄膜18と、この上に 100
nm厚又はそれ以上のPt薄膜19とを積層してビットライ
ンBLを形成している。
下部電極だけでなく、ビットライン主部BLaにおいて
も薄膜18によるSiO2 絶縁層7表面の還元作用と共
に、以後の熱処理やパターニング工程における加熱によ
っても、Pt薄膜19内でのTi酸化物の析出現象が起こ
らず、下部電極12におけると同様の導電性が確保される
(これは、上記の第2の実施例でも同様)。
例及び第2の実施例と同様の効果が得られ、下部電極12
における良好な導電性に加えて、ビットラインBLにお
いても良好な導電性が得られるという二つのメリットが
実現される。
が、本発明の技術思想に基づいて種々の変形を上記実施
例に加えることができる。
てTiに代えて、SiO2 絶縁層とPt層との間に同じ
く還元作用が極めて強いアルミニウム(Al)(格子定
数0.405nm)を用いても同等の効果が期待できる。この効
果はSiO2 以外の絶縁層に対しても有効である。
Ru、Pd、Ag、Au等はSiO2 層との密着性が極
めて悪く、これらを材料とする電極や配線を形成する場
合にも、その下層としてTi及びAlが適用可能であ
る。
ャパシタに本発明を適用したものであるが、本発明は、
トレンチ型の強誘電体キャパシタにも同様に適用でき
る。
ドラインWL上にキャパシタが配置されているので、集
積度の向上に有利ではあるが、これに限らず、N+ 型領
域3上にキャパシタが配置されているタイプにも適用で
きる。
も様々に変えてよい。例えば、強誘電体薄膜は、PZT
以外の例えばナイトライドを材料として使用することも
できる。
以外の種々のデバイスの配線にも同様に適用可能であ
る。
に設けられた導電層が上層と前記絶縁層側の下層とを有
し、この下層の構成材料が前記絶縁層を還元する作用を
有し、かつ0.5nm〜1.0nm の厚みに形成されているの
で、この下層を構成する材料が絶縁層を還元して絶縁層
との接着性を高めると共に、前記下層を構成する材料の
酸化物が前記上層内に生成することが防止され、この酸
化物による前記上層の電気抵抗の増大や微細化時の断線
が実質的に起こらず、良好な導電性を確保することがで
きる。
タを組み込んだダイナミックRAMのメモリセルの要部
を示す拡大断面図である。
RAMの要部を示す拡大断面図(図4の III−III 線断
面図)である。
る。
る第1工程を示す要部の拡大断面図である。
の拡大断面図である。
クRAMのメモリセルの製造方法の一工程段階を示す拡
大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
を示す拡大断面図である。
2(200nm)/Ti(0.5nm)Pt(100nm)の構造)の表面分
析オージェ信号分析グラフである。
工程を示す要部の拡大断面図である。
図である。
ミックRAMのメモリセルの要部を示す拡大断面図であ
る。
タ及び配線を組み込んだダイナミックRAMのメモリセ
ルの要部を示す拡大断面図である。
を示す拡大断面図である。
クRAMのメモリセルの製造方法の一工程段階を示す拡
大断面図である。
大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
す拡大断面図である。
を示す拡大断面図である。
におけるTi酸化物の析出現象を説明する概略拡大断面
図である。
Claims (12)
- 【請求項1】 下部電極と、この下部電極上の強誘電体
膜と、上部電極とを具備し、絶縁層上に設けられた強誘
電体キャパシタであって、前記下部電極が前記強誘電体
膜側の上層と前記絶縁層側の下層とを有し、この下層が
前記絶縁層を還元する材料を含みかつ 0.5〜1.0nm の厚
みを有している強誘電体キャパシタ。 - 【請求項2】 下部電極の下層が、絶縁層に対する還元
作用の強い金属からなる、請求項1に記載した強誘電体
キャパシタ。 - 【請求項3】 下部電極の下層がチタン又はアルミニウ
ムからなり、前記下部電極の上層が、白金、イリジウ
ム、ルテニウム、パラジウム、銀及び金からなる群より
選ばれた少なくとも1種からなる、請求項1又は2に記
載した強誘電体キャパシタ。 - 【請求項4】 下部電極の下層の構成材料が実質的に酸
化されていない状態で絶縁層上に被着されている、請求
項3に記載した強誘電体キャパシタ。 - 【請求項5】 強誘電体膜がチタン酸ジルコン酸鉛系で
ある、請求項1〜4のいずれか1項に記載した強誘電体
キャパシタ。 - 【請求項6】 絶縁層上に設けられ、この絶縁層側の下
層と上層とを有する配線であって、前記下層が前記絶縁
層を還元する材料を含みかつ 0.5〜1.0nm の厚みを有し
ている配線。 - 【請求項7】 請求項2〜5のいずれか1項に記載した
下部電極の下層及び/又は上層を有する、請求項6に記
載した配線。 - 【請求項8】 請求項1〜7のいずれか1項に記載した
強誘電体キャパシタ及び/又は配線を有している半導体
装置。 - 【請求項9】 不揮発性メモリである、請求項8に記載
した半導体装置。 - 【請求項10】 絶縁層側の下層を1×10-9Torr以下の超
真空状態下で前記絶縁層上に形成する、請求項1〜9の
いずれか1項に記載した強誘電体キャパシタ、配線又は
半導体装置の製造方法。 - 【請求項11】 下部電極の下層を形成した後、大気に曝
すことなしに上層を形成する、請求項10に記載した製造
方法。 - 【請求項12】 下部電極の上層及び/又は下層を真空蒸
着又はスパッタリングによって形成する、請求項10又は
11に記載した製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05414096A JP3837712B2 (ja) | 1996-02-16 | 1996-02-16 | 強誘電体キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05414096A JP3837712B2 (ja) | 1996-02-16 | 1996-02-16 | 強誘電体キャパシタ及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005106825A Division JP4267589B2 (ja) | 2005-04-01 | 2005-04-01 | 配線及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09223779A true JPH09223779A (ja) | 1997-08-26 |
JP3837712B2 JP3837712B2 (ja) | 2006-10-25 |
Family
ID=12962268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05414096A Expired - Fee Related JP3837712B2 (ja) | 1996-02-16 | 1996-02-16 | 強誘電体キャパシタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3837712B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036028A (ja) * | 1999-06-28 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリデバイス及びその製造方法 |
JP2002141480A (ja) * | 2000-09-18 | 2002-05-17 | Samsung Electronics Co Ltd | 強誘電体キャパシタを有する半導体装置及びその製造方法 |
US7033001B2 (en) | 2001-12-18 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus |
JP2006287255A (ja) * | 1995-09-19 | 2006-10-19 | Seiko Epson Corp | 圧電体薄膜素子及びインクジェット式記録ヘッド |
KR100706001B1 (ko) * | 2003-10-31 | 2007-04-11 | 각코호진 와세다다이가쿠 | 박막 콘덴서, 박막 콘덴서 내장형 고밀도 실장 기판, 및박막 콘덴서의 제조 방법 |
WO2010082342A1 (ja) * | 2009-01-16 | 2010-07-22 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
JP2014169466A (ja) * | 2013-03-01 | 2014-09-18 | Yuutekku:Kk | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
JP2017106125A (ja) * | 2017-02-27 | 2017-06-15 | 株式会社ユーテック | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
JP2017128816A (ja) * | 2017-03-14 | 2017-07-27 | 株式会社ユーテック | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
-
1996
- 1996-02-16 JP JP05414096A patent/JP3837712B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4572346B2 (ja) * | 1995-09-19 | 2010-11-04 | セイコーエプソン株式会社 | 圧電体薄膜素子及びインクジェット式記録ヘッド |
JP2006287255A (ja) * | 1995-09-19 | 2006-10-19 | Seiko Epson Corp | 圧電体薄膜素子及びインクジェット式記録ヘッド |
JP2006324681A (ja) * | 1995-09-19 | 2006-11-30 | Seiko Epson Corp | 圧電体薄膜素子及びインクジェット式記録ヘッド |
JP2001036028A (ja) * | 1999-06-28 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリデバイス及びその製造方法 |
JP2002141480A (ja) * | 2000-09-18 | 2002-05-17 | Samsung Electronics Co Ltd | 強誘電体キャパシタを有する半導体装置及びその製造方法 |
US7478558B2 (en) | 2001-12-18 | 2009-01-20 | Panasonic Corporation | Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus |
US7033001B2 (en) | 2001-12-18 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus |
KR100706001B1 (ko) * | 2003-10-31 | 2007-04-11 | 각코호진 와세다다이가쿠 | 박막 콘덴서, 박막 콘덴서 내장형 고밀도 실장 기판, 및박막 콘덴서의 제조 방법 |
WO2010082342A1 (ja) * | 2009-01-16 | 2010-07-22 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
US8410427B2 (en) | 2009-01-16 | 2013-04-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device, method for manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and method for evaluating semiconductor device |
JP5343979B2 (ja) * | 2009-01-16 | 2013-11-13 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
JP2014169466A (ja) * | 2013-03-01 | 2014-09-18 | Yuutekku:Kk | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
JP2017106125A (ja) * | 2017-02-27 | 2017-06-15 | 株式会社ユーテック | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
JP2017128816A (ja) * | 2017-03-14 | 2017-07-27 | 株式会社ユーテック | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3837712B2 (ja) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3373525B2 (ja) | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 | |
JP3319994B2 (ja) | 半導体記憶素子 | |
US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
KR100417743B1 (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
WO2007116442A1 (ja) | 半導体装置及びその製造方法 | |
JP2001504282A (ja) | 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル | |
JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
JPH1050960A (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法 | |
JP2000040800A (ja) | 強誘電体記憶素子及びその製造方法 | |
US6144052A (en) | Semiconductor device and its manufacture | |
JP3837712B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
JPH1012832A (ja) | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 | |
US6472229B1 (en) | Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor | |
JPH10173140A (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
JP4421814B2 (ja) | 容量素子の製造方法 | |
JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
JP2000040799A (ja) | 半導体装置及びその製造方法 | |
JP3353833B2 (ja) | 半導体装置およびその製造方法 | |
JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
JP3212194B2 (ja) | 半導体装置の製造方法 | |
WO1992002955A1 (en) | Semiconductor device | |
JPH0982915A (ja) | 半導体装置の製造方法 | |
JP4267589B2 (ja) | 配線及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |