JPH09201043A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH09201043A JPH09201043A JP8020691A JP2069196A JPH09201043A JP H09201043 A JPH09201043 A JP H09201043A JP 8020691 A JP8020691 A JP 8020691A JP 2069196 A JP2069196 A JP 2069196A JP H09201043 A JPH09201043 A JP H09201043A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- input
- transistor
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4291—Arrangements for improving power factor of AC input by using a Buck converter to switch the input current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 電源入力回路の複雑化による効率の低下、電
源入力回路の大型化、ノイズの増大及びコストの大幅ア
ップを招く。 【解決手段】 商用入力電圧のピーク値前後の位相の期
間のみトランジスタQ1のスイッチグのオン幅を縮め、ト
ランジスタQ1に流れる電流値を一定値にする定電流制御
を行い、その他の位相の期間では、整流後電圧を一定値
に定電圧制御する。
源入力回路の大型化、ノイズの増大及びコストの大幅ア
ップを招く。 【解決手段】 商用入力電圧のピーク値前後の位相の期
間のみトランジスタQ1のスイッチグのオン幅を縮め、ト
ランジスタQ1に流れる電流値を一定値にする定電流制御
を行い、その他の位相の期間では、整流後電圧を一定値
に定電圧制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、複写機やプリンタ
等の電子機器に用いられる電源装置に関する。
等の電子機器に用いられる電源装置に関する。
【０００２】
【従来の技術】近年、商用電源ラインの歪波形（電源高
調波歪）による各種電子機器の誤動作等の問題が深刻化
している。このような高調波歪の発生を抑制するため
に、電子機器の入力電流の高調波成分を規制する法律が
整備されつつある。
調波歪）による各種電子機器の誤動作等の問題が深刻化
している。このような高調波歪の発生を抑制するため
に、電子機器の入力電流の高調波成分を規制する法律が
整備されつつある。
【０００３】一般に、電子機器の電源入力回路（スイッ
チング電源）には、図6に示すようにコンデンサC4をダ
イオードブリッジDB2の出力側に設けたコンデンサイン
プット型整流回路が用いられている。従って、各商用電
源の電圧ピーク付近の位相のときのみに、電流が商用電
源ＶIN（AC）からダイオードブリッジDB2を通してコン
デンサC4に流れ込み、それが原因で商用電源ＶIN（AC）
より電子機器に流れ込む入力電流はピーク電流波形とな
り、多くの高調波成分を含んでしまう。
チング電源）には、図6に示すようにコンデンサC4をダ
イオードブリッジDB2の出力側に設けたコンデンサイン
プット型整流回路が用いられている。従って、各商用電
源の電圧ピーク付近の位相のときのみに、電流が商用電
源ＶIN（AC）からダイオードブリッジDB2を通してコン
デンサC4に流れ込み、それが原因で商用電源ＶIN（AC）
より電子機器に流れ込む入力電流はピーク電流波形とな
り、多くの高調波成分を含んでしまう。
【０００４】従来、このような高調波成分を十分に低減
するために、 （A）図7に示すように商用電源ＶIN（AC）とコンデンサ
インプット型整流回路のダイオードブリッジDB2との間
に１個のチョークコイルL3を介装して、入力電流の導通
角を大きくする。 （B）図8に示すように、電源入力回路に昇圧型アクティ
ブフィルタ回路を用いて、入力電圧波形と相似する入力
電流波形を得る。という手法が提案されている。
するために、 （A）図7に示すように商用電源ＶIN（AC）とコンデンサ
インプット型整流回路のダイオードブリッジDB2との間
に１個のチョークコイルL3を介装して、入力電流の導通
角を大きくする。 （B）図8に示すように、電源入力回路に昇圧型アクティ
ブフィルタ回路を用いて、入力電圧波形と相似する入力
電流波形を得る。という手法が提案されている。
【０００５】なお、図8において、DB2はダイオードブリ
ッジ、D2はフライホイールダイオード（以下、単にダイ
オードという）、L4,L5はチョークコイル、C4,C5,C6は
コンデンサ、Q3はトランジスタ、R1,R2,R3,R4は抵抗、8
01は第1電圧検出回路、802はPWM(パルス幅変調）制御回
路、803 は第1電圧検出回路、804 は第2電圧検出回路、
805 は乗算器、806は誤差増幅回路である。
ッジ、D2はフライホイールダイオード（以下、単にダイ
オードという）、L4,L5はチョークコイル、C4,C5,C6は
コンデンサ、Q3はトランジスタ、R1,R2,R3,R4は抵抗、8
01は第1電圧検出回路、802はPWM(パルス幅変調）制御回
路、803 は第1電圧検出回路、804 は第2電圧検出回路、
805 は乗算器、806は誤差増幅回路である。
【０００６】しかしながら、上記図7に示す（A）の手法
によれば、チョークコイルL3のインダクタンスとして、
10mH程度が必要であり、これを実現するためにはチョー
クコイルL3が大型化し、回路の小型化及び軽量化が困難
になるという問題点があった。
によれば、チョークコイルL3のインダクタンスとして、
10mH程度が必要であり、これを実現するためにはチョー
クコイルL3が大型化し、回路の小型化及び軽量化が困難
になるという問題点があった。
【０００７】図12は、図6〜図8に示した電源入力回路の
入力電圧ＶINに対する出力電圧（W)（整流後電圧）ＶO
(DC)の関係を示す図、図13は電源入力回路にかかる負荷
電力Poに対する出力電圧ＶOの関係を示す図である。
入力電圧ＶINに対する出力電圧（W)（整流後電圧）ＶO
(DC)の関係を示す図、図13は電源入力回路にかかる負荷
電力Poに対する出力電圧ＶOの関係を示す図である。
【０００８】両図において、は図6に示したコンデン
サインプット型整流回路を用いた場合の特性を示し、
は図7に示したコンデンサインプット型整流回路に1個の
チョークコイルL3を追加した場合の特性を示し、は図
8に示した昇圧型アクティブ回路を用いた場合の特性を
示す。
サインプット型整流回路を用いた場合の特性を示し、
は図7に示したコンデンサインプット型整流回路に1個の
チョークコイルL3を追加した場合の特性を示し、は図
8に示した昇圧型アクティブ回路を用いた場合の特性を
示す。
【０００９】図12及び図13から明らかなように、チョー
クコイルL3を迫加した回路において、負荷電力Poが増加
した場合または入力電圧ＶINの低下により入力電流ＩIN
が増加した場合は、チョークコイルL3のインピーダンス
により出力電圧ＶOが著しく低下する。そのため、後段
に接続されるDC／DCコンバータ等の素子の動作範囲を低
入力電圧まで広げたり、瞬時停電対策のためにコンデン
サC4の容量を増加させる必要が生じ、コストアップを招
くと共に、電源入力回路及び後段のDC／DCコンバータ等
の大型化を招くという問題点があった。
クコイルL3を迫加した回路において、負荷電力Poが増加
した場合または入力電圧ＶINの低下により入力電流ＩIN
が増加した場合は、チョークコイルL3のインピーダンス
により出力電圧ＶOが著しく低下する。そのため、後段
に接続されるDC／DCコンバータ等の素子の動作範囲を低
入力電圧まで広げたり、瞬時停電対策のためにコンデン
サC4の容量を増加させる必要が生じ、コストアップを招
くと共に、電源入力回路及び後段のDC／DCコンバータ等
の大型化を招くという問題点があった。
【００１０】また、上記図8に示す（B）の手法によれ
ば、トランジスタQ3がオン状態であるときにチョークコ
イルL5を流れる電流△Iは、トランジスタQ3がオン状態
にある期間をTon、チョークコイルL5のインダクタンス
をL5とすると、下記（1)式で表わされる。
ば、トランジスタQ3がオン状態であるときにチョークコ
イルL5を流れる電流△Iは、トランジスタQ3がオン状態
にある期間をTon、チョークコイルL5のインダクタンス
をL5とすると、下記（1)式で表わされる。
【００１１】△I＝（ＶIN／L5）＊Ton…（1) この（1)式から明らかなように、トランジスタQ3の負担
を小さくするためには、チョークコイルL5のインダクタ
ンスを大きくする必要がある（一般には、 mH程度のチ
ョークコイルが用いられている）。そのため、チョーク
コイルL5のサイズまたはトランジスタQ3の電流容量を大
きくしなければならない。またトランジスタQ3がオン状
態であるときのみチョークコイルL5にエネルギーが蓄え
られるので、トランジスタQ3を流れる電流のピーク値を
大きくしなければならない。更には、昇圧型アクティブ
回路を実現するためには、図8に示したように複雑な制
御回路が必要である。
を小さくするためには、チョークコイルL5のインダクタ
ンスを大きくする必要がある（一般には、 mH程度のチ
ョークコイルが用いられている）。そのため、チョーク
コイルL5のサイズまたはトランジスタQ3の電流容量を大
きくしなければならない。またトランジスタQ3がオン状
態であるときのみチョークコイルL5にエネルギーが蓄え
られるので、トランジスタQ3を流れる電流のピーク値を
大きくしなければならない。更には、昇圧型アクティブ
回路を実現するためには、図8に示したように複雑な制
御回路が必要である。
【００１２】従って、上記（B）の手法を用いたとして
も、電源入力回路の複雑化による効率の低下、電源入力
回路の大型化、ノイズの増大及びコストの大幅アップを
招くという問題点があった。
も、電源入力回路の複雑化による効率の低下、電源入力
回路の大型化、ノイズの増大及びコストの大幅アップを
招くという問題点があった。
【００１３】これらの間題を解決すべく、図9に示すよ
うな降圧型アクティブフィルタ回路が提案されている。
うな降圧型アクティブフィルタ回路が提案されている。
【００１４】図9において、降圧型のアクティブフィル
タ回路は、ダイオードブリッジDBを有し、該ダイオード
プリッジDBは商用電源ＶINに接続されている。ダイオー
ドブリッジDBの出力端子は、コンデンサCl、C2及びチョ
ークコイルL1から構成されるローパスフィルタ1101及び
FET等のスイッチング素子であるトランジスタQl、フラ
イホイールダイオード（以下、単にダイオードという）
Dl、チョークコイルL2及び平滑用コンデンサC3から構成
される降圧チョッパ回路1102を介して、後段のDC／DCコ
ンバータ等の回路（図示省略）に接続される。降圧型ア
クティブフィルタ回路においては、チョークコイルL2の
インダクタンス値は、最大負荷時にも当該チョークコイ
ルL2が電流不連続モードで動作可能となるように設定さ
れる。
タ回路は、ダイオードブリッジDBを有し、該ダイオード
プリッジDBは商用電源ＶINに接続されている。ダイオー
ドブリッジDBの出力端子は、コンデンサCl、C2及びチョ
ークコイルL1から構成されるローパスフィルタ1101及び
FET等のスイッチング素子であるトランジスタQl、フラ
イホイールダイオード（以下、単にダイオードという）
Dl、チョークコイルL2及び平滑用コンデンサC3から構成
される降圧チョッパ回路1102を介して、後段のDC／DCコ
ンバータ等の回路（図示省略）に接続される。降圧型ア
クティブフィルタ回路においては、チョークコイルL2の
インダクタンス値は、最大負荷時にも当該チョークコイ
ルL2が電流不連続モードで動作可能となるように設定さ
れる。
【００１５】また、降圧チョッパ回路1102の出力端子は
差動増幅回路1103の入力端子に接続され、該差動増幅回
路1103の出力端子は、誤差増幅回路1104の一方の入力端
子に接続される。誤差増幅回路1104の他方の入力端子は
基準電圧ＶREF1に接続されており、出力端子はPWM（パ
ルス幅変調）制御回路1105に接続されている。降圧チョ
ッパ回路1102の出力電圧ＶOは、差動増幅回路1103を介
して誤差増幅回路1104に入力され、基準電圧ＶREF1と比
較される。そして、出力電圧ＶOと基準電圧ＶREF1との
差に応じた信号が、誤差増幅回路1104からPWM制御回路1
105に入力される。PWM制御回路1105は、誤差増幅回路11
04の出力信号に応じたオン／オフ比の矩形波信号を降圧
チョッパ回路1102のトランジスタQ1に入力する。これに
より、出力電圧ＶOは、基準電圧ＶREFに応じた一定の値
をとるようにフィードバック制御される。
差動増幅回路1103の入力端子に接続され、該差動増幅回
路1103の出力端子は、誤差増幅回路1104の一方の入力端
子に接続される。誤差増幅回路1104の他方の入力端子は
基準電圧ＶREF1に接続されており、出力端子はPWM（パ
ルス幅変調）制御回路1105に接続されている。降圧チョ
ッパ回路1102の出力電圧ＶOは、差動増幅回路1103を介
して誤差増幅回路1104に入力され、基準電圧ＶREF1と比
較される。そして、出力電圧ＶOと基準電圧ＶREF1との
差に応じた信号が、誤差増幅回路1104からPWM制御回路1
105に入力される。PWM制御回路1105は、誤差増幅回路11
04の出力信号に応じたオン／オフ比の矩形波信号を降圧
チョッパ回路1102のトランジスタQ1に入力する。これに
より、出力電圧ＶOは、基準電圧ＶREFに応じた一定の値
をとるようにフィードバック制御される。
【００１６】上記構成において、商用電源ＶINをダイオ
ードブリッジDBで整流した後の電圧（以下、整流後電圧
という）ＶSはローパスフィルタ1101に入力され、この
ローパスフィルタ1101の出力は、降圧チョッパ回路1102
に入力きれる。降圧チョッパ回路1102の出力電圧ＶOが
所定の値をとるように、入力される商用電源ＶINの周波
数より十分に高い所定の周波数で且つ所定のオンデュー
ティでトランジスタQlは制御される。このような動作に
より、図10（a）に示すように、ダイオードブリッジDB
による整流後電圧ＶSが徐々に上昇し、整流後電圧ＶSが
出力電圧ＶOより大きい期間、即ち図10の時点t1から時
点t2の間及び時点t3から時点t4の間に、図10（b）に示
す電流ＩSが流れる。つまり、入力電流の導通角はＶS＞
ＶOである期間に対応するので、出力電圧ＶOを適当な値
（例えば、入力電圧230Ｖ系に対してＶO≦250Ｖ）に設
定することにより、高調波電流を抑制することが可能と
なる。
ードブリッジDBで整流した後の電圧（以下、整流後電圧
という）ＶSはローパスフィルタ1101に入力され、この
ローパスフィルタ1101の出力は、降圧チョッパ回路1102
に入力きれる。降圧チョッパ回路1102の出力電圧ＶOが
所定の値をとるように、入力される商用電源ＶINの周波
数より十分に高い所定の周波数で且つ所定のオンデュー
ティでトランジスタQlは制御される。このような動作に
より、図10（a）に示すように、ダイオードブリッジDB
による整流後電圧ＶSが徐々に上昇し、整流後電圧ＶSが
出力電圧ＶOより大きい期間、即ち図10の時点t1から時
点t2の間及び時点t3から時点t4の間に、図10（b）に示
す電流ＩSが流れる。つまり、入力電流の導通角はＶS＞
ＶOである期間に対応するので、出力電圧ＶOを適当な値
（例えば、入力電圧230Ｖ系に対してＶO≦250Ｖ）に設
定することにより、高調波電流を抑制することが可能と
なる。
【００１７】図9は負荷電力Poが200Wの場合に得られる
入力電圧ＶINと出力電圧ＶOとの関係を示し、図11は、
入力電圧ＶINが23OＶである場合に得られる負荷電力Po
と出力電圧ＶOとの関係を示す（図中、直線）。両図
から明らかなように、出力電圧ＶOは負荷電力ＰOが変化
しても一定の値をとるように制御されると共に、入力電
圧ＶINが所定値（図示例では、l90Ｖ）より大きいとき
にも一定の値をとるように制御される。また、入力電圧
ＶINが所定値以下のときは、トランジスタQlは常時オン
状態に制御されるので、従来のコンデンサインプット型
整流回路と同様の特性を示す。
入力電圧ＶINと出力電圧ＶOとの関係を示し、図11は、
入力電圧ＶINが23OＶである場合に得られる負荷電力Po
と出力電圧ＶOとの関係を示す（図中、直線）。両図
から明らかなように、出力電圧ＶOは負荷電力ＰOが変化
しても一定の値をとるように制御されると共に、入力電
圧ＶINが所定値（図示例では、l90Ｖ）より大きいとき
にも一定の値をとるように制御される。また、入力電圧
ＶINが所定値以下のときは、トランジスタQlは常時オン
状態に制御されるので、従来のコンデンサインプット型
整流回路と同様の特性を示す。
【００１８】以下、図9に示した電源入力回路の動作に
ついて、図11を参照して説明する。図11はダイオードブ
リッジDBの出力電流ＩS及びチョークコイルL2に流れる
電流I（L2）の変化を示す図である。
ついて、図11を参照して説明する。図11はダイオードブ
リッジDBの出力電流ＩS及びチョークコイルL2に流れる
電流I（L2）の変化を示す図である。
【００１９】図11のtlにおいてＶS＞ＶOとなると、チョ
ークコイルL2に電流Iが流れ始める。例えば、t2からt3
までの期間TonにトランジスタQlがオン状態にされる
と、チョークコイルL2に流れる電流I（L2）は増加す
る。また、t3でトランジスタQ1をオフ状態にすると、チ
ョークコイルL2を流れる電流I（L2）の値は徐々に減少
し、t3からToff’経過したt4で0になる。またt3におい
てトランジスタQlをオフ状態にしてから期間Toff（Toff
＞Toff’）経過したt5においてトランジスタQ1は再びオ
ン状態にされ、t2以降と同様の動作が繰り返される。こ
のように変化するチョークコイルL2に流れる電流I（L
2）は以下のように求められる。 （a）ＶS≦ＶOの期間 トランジスタQlがオン状態にあるとき、チョークコイル
L2及びトランジスタQ1に流れる電流I（L2）は、 I（L2）＝0…（2） トランジスタQ1がオフ状態にあるとき、チョークコイル
L2及びトランジスタQ1に流れる電流I（L2）は、 I（L2）＝0…（2） （b）ＶS＞ＶOの期間トランジスタQ1がオン状態にある
とき、チョークコイルL2及びトランジスタQ1に流れる電
流I（L2）は、 I（L2）＝｛（ＶS−ＶO）／L2｝＊T…（3) で表され、時間と共に増加する。そのピーク値は、 Ip＝｛（ＶS−ＶO）／L2｝＊Ton…（4）である。
ークコイルL2に電流Iが流れ始める。例えば、t2からt3
までの期間TonにトランジスタQlがオン状態にされる
と、チョークコイルL2に流れる電流I（L2）は増加す
る。また、t3でトランジスタQ1をオフ状態にすると、チ
ョークコイルL2を流れる電流I（L2）の値は徐々に減少
し、t3からToff’経過したt4で0になる。またt3におい
てトランジスタQlをオフ状態にしてから期間Toff（Toff
＞Toff’）経過したt5においてトランジスタQ1は再びオ
ン状態にされ、t2以降と同様の動作が繰り返される。こ
のように変化するチョークコイルL2に流れる電流I（L
2）は以下のように求められる。 （a）ＶS≦ＶOの期間 トランジスタQlがオン状態にあるとき、チョークコイル
L2及びトランジスタQ1に流れる電流I（L2）は、 I（L2）＝0…（2） トランジスタQ1がオフ状態にあるとき、チョークコイル
L2及びトランジスタQ1に流れる電流I（L2）は、 I（L2）＝0…（2） （b）ＶS＞ＶOの期間トランジスタQ1がオン状態にある
とき、チョークコイルL2及びトランジスタQ1に流れる電
流I（L2）は、 I（L2）＝｛（ＶS−ＶO）／L2｝＊T…（3) で表され、時間と共に増加する。そのピーク値は、 Ip＝｛（ＶS−ＶO）／L2｝＊Ton…（4）である。
【００２０】一方、トランジスタQ1がオフ状態にあると
き、チョ一クコイルL2及びダイオードD1に流れる電流I
（L2）は、 I（L2）＝Ip−｛ＶO／L2＊T｝…（5） で表わされ、時間の経過と共に減少する。従って、電流
I（L2）の値が0になるまでの時間Toff’は、 Toff＝｛（ＶS−ＶO）／ＶO｝＊Ton…（6） 降圧型のアクティブフィルタ回路においては、図11に示
したように、最大負荷時でもToff’＜Toff（Toffは、ト
ランジスタQ1がoff状態にされる時間）となるように、
即ち最大負荷時でもチョークコイルL2が電流不連続モー
ドで動作可能となるように、チョークコイルL2のインダ
クタンス値を決定する。これにより、チョークコイルL2
に蓄えられたエネルギーは各周期毎に全て放出される。
き、チョ一クコイルL2及びダイオードD1に流れる電流I
（L2）は、 I（L2）＝Ip−｛ＶO／L2＊T｝…（5） で表わされ、時間の経過と共に減少する。従って、電流
I（L2）の値が0になるまでの時間Toff’は、 Toff＝｛（ＶS−ＶO）／ＶO｝＊Ton…（6） 降圧型のアクティブフィルタ回路においては、図11に示
したように、最大負荷時でもToff’＜Toff（Toffは、ト
ランジスタQ1がoff状態にされる時間）となるように、
即ち最大負荷時でもチョークコイルL2が電流不連続モー
ドで動作可能となるように、チョークコイルL2のインダ
クタンス値を決定する。これにより、チョークコイルL2
に蓄えられたエネルギーは各周期毎に全て放出される。
【００２１】入力電流ＩSの値は、トランジスタQ1に流
れる電流をローパスフィルタ1101でフィルタリングした
値になるので、 Is＝｛（1／2）＊Ton＊Ip｝／T ＝Ton＾2／（2＊T＊L2）＊（ＶS−ＶO）…（7） 入力流波形は、入力電圧（整流後電圧）ＶSと出力電圧
ＶOとの差（ＶS−ＶO）に比例する。例えば、整流後電
圧ＶSが正弦波であるときは、ＶOとして適切な値を設定
することにより、（Isは、正弦波の一部分を切り取った
波形になり）、入力電流の導通角は任意の値に設定でき
る。
れる電流をローパスフィルタ1101でフィルタリングした
値になるので、 Is＝｛（1／2）＊Ton＊Ip｝／T ＝Ton＾2／（2＊T＊L2）＊（ＶS−ＶO）…（7） 入力流波形は、入力電圧（整流後電圧）ＶSと出力電圧
ＶOとの差（ＶS−ＶO）に比例する。例えば、整流後電
圧ＶSが正弦波であるときは、ＶOとして適切な値を設定
することにより、（Isは、正弦波の一部分を切り取った
波形になり）、入力電流の導通角は任意の値に設定でき
る。
【００２２】なお、トランジスタQ1がオン状態となるデ
ューティは、上述したようにチョークコイルL2に蓄えら
れたエネルギーを全て放出可能な程度に、十分に小さく
設定されることが好ましく、また上記デューティは、当
該整流回路が適用される電源入力回路にかかる負荷電力
に応じてまたは整流回路への入力電流に応じて設定され
ることが好ましい。
ューティは、上述したようにチョークコイルL2に蓄えら
れたエネルギーを全て放出可能な程度に、十分に小さく
設定されることが好ましく、また上記デューティは、当
該整流回路が適用される電源入力回路にかかる負荷電力
に応じてまたは整流回路への入力電流に応じて設定され
ることが好ましい。
【００２３】以上説明したように、降圧型のアクティブ
フィルタ回路によれば、基準電圧ＶREF1を適当な値に設
定するだけで（整流後電圧ＶOを適当な値に設定するだ
けで）入力電流の導通角を設定することができるので、
図6〜図8に示すものより簡単な構成で高調波を抑制する
ことができる。
フィルタ回路によれば、基準電圧ＶREF1を適当な値に設
定するだけで（整流後電圧ＶOを適当な値に設定するだ
けで）入力電流の導通角を設定することができるので、
図6〜図8に示すものより簡単な構成で高調波を抑制する
ことができる。
【００２４】また図12に示したように低入力電圧時には
コンデンサインプット型整流回路と同様の特性を示すの
で、単にチョークコイルを入力回路に迫加しただけの図
7に示すものような負荷出力の増加に伴う出力電圧の低
下を防止することができる。そのため、後段に接続され
る素子の入力電圧範囲を低電圧側に広げる必要がなくな
り、また、瞬時停電対策として平滑用コンデンサの容量
を大きくする必要もなくなる。また、出力電圧ＶOを入
力電圧のピーク値より低くなるように制御するので、コ
ンデンサインプット型整流回路に比較して、出力電圧Ｖ
Oの上限値を低く設定することができ、後段に接続され
る素子の入力電圧範囲を狭くすることができる。従っ
て、後段に接続される素子として低耐電圧の素子を用い
ることができ、該素子の小型化、低ノイズ化及びコスト
ダウンが可能となる。
コンデンサインプット型整流回路と同様の特性を示すの
で、単にチョークコイルを入力回路に迫加しただけの図
7に示すものような負荷出力の増加に伴う出力電圧の低
下を防止することができる。そのため、後段に接続され
る素子の入力電圧範囲を低電圧側に広げる必要がなくな
り、また、瞬時停電対策として平滑用コンデンサの容量
を大きくする必要もなくなる。また、出力電圧ＶOを入
力電圧のピーク値より低くなるように制御するので、コ
ンデンサインプット型整流回路に比較して、出力電圧Ｖ
Oの上限値を低く設定することができ、後段に接続され
る素子の入力電圧範囲を狭くすることができる。従っ
て、後段に接続される素子として低耐電圧の素子を用い
ることができ、該素子の小型化、低ノイズ化及びコスト
ダウンが可能となる。
【００２５】また、図8に示した昇圧型アクティブフィ
ルタ回路を用いる場合に、チョークコイルL5にかかる電
圧はＶSであるが、降圧型アクティブフィルタによれ
ば、チョークコイルL2にかかる電圧を（ＶS−ＶO）まで
下げることができる。従って、チョークコイルL2のイン
ダクタンス値を小さくすることができるので、回路の小
型化及び低コス卜化を図ることができる。更に、昇圧型
アクティブフィルタと比較して、制御回路を単純化する
ことが可能となる。また、トランジスタQ1が整流回路の
直列要素になっているために、整流回路をトランジスタ
Q1を用いた突入電流制限回路として使用することができ
る。従って、従来のコンデンサインプット型電回路や昇
圧型アクティブフィルタ回路を用いた電源入力回路に必
要とされた突入電流制限回路としてトライアック、サイ
リスタ等のパワーデバイスを省くことができる。更に、
電流回路の構成が簡単になるので、ノイズを低減するこ
とができる等の優れた特長をもっている。
ルタ回路を用いる場合に、チョークコイルL5にかかる電
圧はＶSであるが、降圧型アクティブフィルタによれ
ば、チョークコイルL2にかかる電圧を（ＶS−ＶO）まで
下げることができる。従って、チョークコイルL2のイン
ダクタンス値を小さくすることができるので、回路の小
型化及び低コス卜化を図ることができる。更に、昇圧型
アクティブフィルタと比較して、制御回路を単純化する
ことが可能となる。また、トランジスタQ1が整流回路の
直列要素になっているために、整流回路をトランジスタ
Q1を用いた突入電流制限回路として使用することができ
る。従って、従来のコンデンサインプット型電回路や昇
圧型アクティブフィルタ回路を用いた電源入力回路に必
要とされた突入電流制限回路としてトライアック、サイ
リスタ等のパワーデバイスを省くことができる。更に、
電流回路の構成が簡単になるので、ノイズを低減するこ
とができる等の優れた特長をもっている。
【００２６】
【発明が解決しようとする課題】出力電力300W程度以下
の場合には、上記従来の降圧型のアクティブフィルタ回
路は大変有効である。しかし、それ以上になると入力電
圧のピーク電圧となる位相付近において、トランジスタ
Q1等に流れる電流のピーク値が大きくなり過ぎ、素子の
選定等の点で不利になり、コストアップしてしまうし、
小型化が難しくなる。
の場合には、上記従来の降圧型のアクティブフィルタ回
路は大変有効である。しかし、それ以上になると入力電
圧のピーク電圧となる位相付近において、トランジスタ
Q1等に流れる電流のピーク値が大きくなり過ぎ、素子の
選定等の点で不利になり、コストアップしてしまうし、
小型化が難しくなる。
【００２７】その原因は、商用電源の周期（50／60Hz）
に亘り、一定のオン／オフ比率にてトランジスタQ1を制
御しているために（但し、チョークコイルL2に畜えられ
たエネルギーは、トランジスタQ1がオフ状態である期間
に全て放出されているとする）、入力電流波形Isは、入
力電圧（整流後電圧）ＶSと出力電圧ＶOとの差（Ｖs−
ＶO）に比例する。つまり、整流後電圧ＶSが正弦波であ
るときは、入力電流波形Isは、正弦波の一部分を切り取
った波形になる。出力電力を増大させると、導通角一定
のまま、入力電流波形Isの値は出力電力に比例して増加
する。要するに、降圧型のアクティブフィルタ回路で
は、（ＶS−ＶO）に比例した電流が流れるために、ＶS
最大となる位相において大きな電流が流れ、（ＶS＝Ｖ
O）となる位相においては、電流値はゼロになる。素子
の選定においては、ＶS最大時の電流値に合わせて行う
必要がある。また、トランジスタQ1として、FET（電解
効果型トランジスタ）を用いる場合には、オン抵抗によ
る損矢は、オン抵抗をR，トランジスタQ1に流れる電流
をIとすると、I＾2＊Rであり（Iの時間平均値が一定な
らば）、Iの最大値と最小値の差が大きい降圧型のアク
ティブフィルタ回路は、電力損矢が大きくなり不利とな
る。チョークコイルL2の選定においても、ＶS最大とな
る位相において流れる大きな電流に対して磁気飽和しな
いようにする必要があり、I（L2）の最大値と最小値と
の差が大きい降圧型のアクティブフィルタ回路は、サイ
ズ及びコスト等の点で不利になってしまう。
に亘り、一定のオン／オフ比率にてトランジスタQ1を制
御しているために（但し、チョークコイルL2に畜えられ
たエネルギーは、トランジスタQ1がオフ状態である期間
に全て放出されているとする）、入力電流波形Isは、入
力電圧（整流後電圧）ＶSと出力電圧ＶOとの差（Ｖs−
ＶO）に比例する。つまり、整流後電圧ＶSが正弦波であ
るときは、入力電流波形Isは、正弦波の一部分を切り取
った波形になる。出力電力を増大させると、導通角一定
のまま、入力電流波形Isの値は出力電力に比例して増加
する。要するに、降圧型のアクティブフィルタ回路で
は、（ＶS−ＶO）に比例した電流が流れるために、ＶS
最大となる位相において大きな電流が流れ、（ＶS＝Ｖ
O）となる位相においては、電流値はゼロになる。素子
の選定においては、ＶS最大時の電流値に合わせて行う
必要がある。また、トランジスタQ1として、FET（電解
効果型トランジスタ）を用いる場合には、オン抵抗によ
る損矢は、オン抵抗をR，トランジスタQ1に流れる電流
をIとすると、I＾2＊Rであり（Iの時間平均値が一定な
らば）、Iの最大値と最小値の差が大きい降圧型のアク
ティブフィルタ回路は、電力損矢が大きくなり不利とな
る。チョークコイルL2の選定においても、ＶS最大とな
る位相において流れる大きな電流に対して磁気飽和しな
いようにする必要があり、I（L2）の最大値と最小値と
の差が大きい降圧型のアクティブフィルタ回路は、サイ
ズ及びコスト等の点で不利になってしまう。
【００２８】本発明は上述した従来技術の有する問題点
を解消するためになされたもので、その目的とするとこ
ろは、容易に大電力化できる降圧型アクティブフィルタ
回路を有する電源装置を提供することである。
を解消するためになされたもので、その目的とするとこ
ろは、容易に大電力化できる降圧型アクティブフィルタ
回路を有する電源装置を提供することである。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１の電源装置は、電子機器に入力さ
れる入力電圧を整流する整流手段と、チョークコイル及
びスイッチ素子を有し且つ前記整流手段により整流され
た入力電圧を降圧する電圧降圧手段と、入力商用電源の
周波数より十分に高い周波数で且つ前記チョークコイル
が電流不連続モードで動作可能な程度に小さいオンデュ
ーティで前記スイッチ素子を制御するスイッチ素子制御
手段と、前記電圧降圧手段の出力電圧を前記入力電圧の
ピーク値よりも低い所定値に制御する出力電圧制御手段
と、前記チョークコイルまたはスイッチ素子に流れる電
流を検出する電流検出手段と、前記スイッチ素子のオン
デューティを制限するオンデューティ制限手段とを具備
したことを特徴とするものである。
に、本発明の請求項１の電源装置は、電子機器に入力さ
れる入力電圧を整流する整流手段と、チョークコイル及
びスイッチ素子を有し且つ前記整流手段により整流され
た入力電圧を降圧する電圧降圧手段と、入力商用電源の
周波数より十分に高い周波数で且つ前記チョークコイル
が電流不連続モードで動作可能な程度に小さいオンデュ
ーティで前記スイッチ素子を制御するスイッチ素子制御
手段と、前記電圧降圧手段の出力電圧を前記入力電圧の
ピーク値よりも低い所定値に制御する出力電圧制御手段
と、前記チョークコイルまたはスイッチ素子に流れる電
流を検出する電流検出手段と、前記スイッチ素子のオン
デューティを制限するオンデューティ制限手段とを具備
したことを特徴とするものである。
【００３０】また、上記目的を達成するために、本発明
の請求項２の電源装置は、請求項１の電源装置におい
て、前記オンデューティ制限手段は、前記チョークコイ
ルまたはスイッチ素子に流れる電流のピーク値を所望の
位相期間中、一定になるように制御することを特徴とす
るものである。
の請求項２の電源装置は、請求項１の電源装置におい
て、前記オンデューティ制限手段は、前記チョークコイ
ルまたはスイッチ素子に流れる電流のピーク値を所望の
位相期間中、一定になるように制御することを特徴とす
るものである。
【００３１】また、上記目的を達成するために、本発明
の請求項３の電源装置は、請求項１の電源装置におい
て、前記オンデューティ制限手段は、入力商用電源の所
望の位相期間中、一定のオンデューティになるように制
御することを特徴とするものである。
の請求項３の電源装置は、請求項１の電源装置におい
て、前記オンデューティ制限手段は、入力商用電源の所
望の位相期間中、一定のオンデューティになるように制
御することを特徴とするものである。
【００３２】また、上記目的を達成するために、本発明
の請求項４の電源装置は、請求項１の電源装置におい
て、前記オンデューティ制限手段は、入力商用電源の位
相に応じて、オンデューティの最大値を制限することを
特徴とするものである。
の請求項４の電源装置は、請求項１の電源装置におい
て、前記オンデューティ制限手段は、入力商用電源の位
相に応じて、オンデューティの最大値を制限することを
特徴とするものである。
【００３３】更に、上記目的を達成するために、本発明
の請求項５の電源装置は、請求項1〜3または4の電源装
置において、複数の電源を有することを特徴とするもの
である。
の請求項５の電源装置は、請求項1〜3または4の電源装
置において、複数の電源を有することを特徴とするもの
である。
【００３４】
【発明の実施の形態】以下、本発明の各実施の形態を図
１〜図５に基づき説明する。
１〜図５に基づき説明する。
【００３５】（第１の実施の形態）まず、本発明の第１
の実施の形態を図１〜図３に基づき説明する。図１は、
本発明の第１の実施の形態に係る電源装置の構成を示す
ブロック図であり、同図において、上述した従来の図９
と同一部分には同一符号が付してある。図１において図
９と異なる点は、図９の構成に、電流検出回路１０１、
誤差増幅回路１０２、三角波発振回路１０３及び基準電
圧源ＶREF2を迫加して、トランジスタQ1に流れる電流値
を検出して、ある所望の値以上のとき、PWM制御回路１
１０５に帰還をかけて、トランジスタQ1のオン時間を制
限することで、ＶS最大となる位相において流れるピー
ク電流値を制限するようにしたものである。
の実施の形態を図１〜図３に基づき説明する。図１は、
本発明の第１の実施の形態に係る電源装置の構成を示す
ブロック図であり、同図において、上述した従来の図９
と同一部分には同一符号が付してある。図１において図
９と異なる点は、図９の構成に、電流検出回路１０１、
誤差増幅回路１０２、三角波発振回路１０３及び基準電
圧源ＶREF2を迫加して、トランジスタQ1に流れる電流値
を検出して、ある所望の値以上のとき、PWM制御回路１
１０５に帰還をかけて、トランジスタQ1のオン時間を制
限することで、ＶS最大となる位相において流れるピー
ク電流値を制限するようにしたものである。
【００３６】図2は、本実施の形態に係る電源装置にお
ける電圧波形及び電流波形を示す図であり、図2(a)は、
電圧ＶSの電圧波形を、図2(b)は、入力電流Is’の電流
波形と図９に示す従来の電源装置における人力電流Isの
電流波形との関係を示している。この様子を、図3を用
いて詳しく説明する。
ける電圧波形及び電流波形を示す図であり、図2(a)は、
電圧ＶSの電圧波形を、図2(b)は、入力電流Is’の電流
波形と図９に示す従来の電源装置における人力電流Isの
電流波形との関係を示している。この様子を、図3を用
いて詳しく説明する。
【００３７】図3は、本実施の形態に係る電源装置にお
いて、ダイオードブリッジDBの出力電流Is’及びチョー
クコイルL2に流れる電流I（L2）の変化を示す図であ
る。（参考として、従来の図９に示す電源装置の人力電
流Is及びチョークコイルL2に流れる電流I（L2）を点線
で示す）。
いて、ダイオードブリッジDBの出力電流Is’及びチョー
クコイルL2に流れる電流I（L2）の変化を示す図であ
る。（参考として、従来の図９に示す電源装置の人力電
流Is及びチョークコイルL2に流れる電流I（L2）を点線
で示す）。
【００３８】図3のt1においてＶS＞ＶOとなると、チョ
ークコイルL2に電流I（L2）’が流れ始める。例えば、t
2からt3までの期間TonにトランジスタQ1がオン状態にさ
れると、チョークコイルL2に流れる電流I（L2）’は増
加する。また、t3でトランジスタQ1をオフ状態にする
と、チョークコイルL2を流れる電流I（L2）’の値は徐
々に減少し、t3からToff経過したt4で0になる。また、t
3においてトランジスタQ1をオフ状態にしてから期間Tof
f経過したt5においてトランジスタQ1は再びオン状態に
され、t2以降と同様の動作が繰り返される。
ークコイルL2に電流I（L2）’が流れ始める。例えば、t
2からt3までの期間TonにトランジスタQ1がオン状態にさ
れると、チョークコイルL2に流れる電流I（L2）’は増
加する。また、t3でトランジスタQ1をオフ状態にする
と、チョークコイルL2を流れる電流I（L2）’の値は徐
々に減少し、t3からToff経過したt4で0になる。また、t
3においてトランジスタQ1をオフ状態にしてから期間Tof
f経過したt5においてトランジスタQ1は再びオン状態に
され、t2以降と同様の動作が繰り返される。
【００３９】ここで、t5においてトランジスタQ1がオン
状態にされた後、電流I（L2）’が増加していき、t7に
おいて、電流検出回路1101とＶREF2によって決められる
電流制限値Id LIMに達すると、トランジスタQ1はPWM制
御回路1105によりオフされる。そして、t7にて、トラン
ジスタQ1をオフ状態にすると、チョークコイルL2を流れ
る電流I（L2）’の値は徐々に減少し、t7からToff”経
過したt8で0になる。また、t7においてトランジスタQ1
をオフ状態にしてから期間Toff”経過したt9においてト
ランジスタQ1は再びオン状態にされ、以降同様の動作が
繰り返される。
状態にされた後、電流I（L2）’が増加していき、t7に
おいて、電流検出回路1101とＶREF2によって決められる
電流制限値Id LIMに達すると、トランジスタQ1はPWM制
御回路1105によりオフされる。そして、t7にて、トラン
ジスタQ1をオフ状態にすると、チョークコイルL2を流れ
る電流I（L2）’の値は徐々に減少し、t7からToff”経
過したt8で0になる。また、t7においてトランジスタQ1
をオフ状態にしてから期間Toff”経過したt9においてト
ランジスタQ1は再びオン状態にされ、以降同様の動作が
繰り返される。
【００４０】このようにして、入力電流Is’は、従来の
図9に示す電源装置における入力電流Isと比較して、ＶS
最大となる位相において流れるピーク電流値を制限する
ことができて、容易に大電力化を図ることができる。
図9に示す電源装置における入力電流Isと比較して、ＶS
最大となる位相において流れるピーク電流値を制限する
ことができて、容易に大電力化を図ることができる。
【００４１】なお、本実施の形態に係る電源装置のその
他の構成及び動作は、上述した図9に示す従来例と同様
であるから、その説明は省略する。
他の構成及び動作は、上述した図9に示す従来例と同様
であるから、その説明は省略する。
【００４２】以上のように本実施の形態に係る電源装置
によれば、商用入力電圧のピーク値前後の位相の期間の
みトランジスタQ1のスイッチグのオン幅を縮め、トラン
ジスタQ1に流れる電流値を一定値にする定電流制御を行
い、その他の位相の期間では、整流後電圧を一定値に定
電圧制御することで、トータル制御電力を減らすことな
くピーク電流値を減らすことができる。これにより、ト
ランジスタQ1、フライホイール整流素子D1、チョークコ
イルL1の低損失化及び小型化が図れる。また、ノイズを
低減できるので、フィルタ回路構成の小型化が可能とな
る。更に、上記理由により、複写機、プリンタ等の消費
電力の増大に対応して、降圧型アクティブフィルタ回路
の大電力化を、小型で経済的に実現できる。
によれば、商用入力電圧のピーク値前後の位相の期間の
みトランジスタQ1のスイッチグのオン幅を縮め、トラン
ジスタQ1に流れる電流値を一定値にする定電流制御を行
い、その他の位相の期間では、整流後電圧を一定値に定
電圧制御することで、トータル制御電力を減らすことな
くピーク電流値を減らすことができる。これにより、ト
ランジスタQ1、フライホイール整流素子D1、チョークコ
イルL1の低損失化及び小型化が図れる。また、ノイズを
低減できるので、フィルタ回路構成の小型化が可能とな
る。更に、上記理由により、複写機、プリンタ等の消費
電力の増大に対応して、降圧型アクティブフィルタ回路
の大電力化を、小型で経済的に実現できる。
【００４３】（第２の実施の形態）次に、本発明の第２
の実施の形態を図4及び図5に基づき説明する。図4は、
本実施の形態に係る電源装置の構成を示すブロック図で
あり、同図において上述した従来の図9と同一部分には
同一符号が付してある。図4において図9と異なる点は、
図9の構成に、入力電圧検出回路401、最大パルス幅制限
回路（デットタイムコントロール回路、以下、DTCとい
う）402、三角波発振回路403及び基準電圧源ＶREF3を迫
加し、入力電圧検出回路401により入力電圧を検出し、
その電圧がある所望の値ＶREF3より大きい位相のとき
に、DTC1を作動させてトランジスタQ1のオン幅をある所
定値Tdtcに制限するものである。該Tdtcの値を徐々に小
さくしていくと、図5に示すような、Is’型の入力電流
波形から、Is”型の入力電流波形に移行していく。つま
り、Tdtcの値を適切に選択することで、Is’型及びIs”
型のように入力電流波形を選択できる。
の実施の形態を図4及び図5に基づき説明する。図4は、
本実施の形態に係る電源装置の構成を示すブロック図で
あり、同図において上述した従来の図9と同一部分には
同一符号が付してある。図4において図9と異なる点は、
図9の構成に、入力電圧検出回路401、最大パルス幅制限
回路（デットタイムコントロール回路、以下、DTCとい
う）402、三角波発振回路403及び基準電圧源ＶREF3を迫
加し、入力電圧検出回路401により入力電圧を検出し、
その電圧がある所望の値ＶREF3より大きい位相のとき
に、DTC1を作動させてトランジスタQ1のオン幅をある所
定値Tdtcに制限するものである。該Tdtcの値を徐々に小
さくしていくと、図5に示すような、Is’型の入力電流
波形から、Is”型の入力電流波形に移行していく。つま
り、Tdtcの値を適切に選択することで、Is’型及びIs”
型のように入力電流波形を選択できる。
【００４４】また、単一電源よりなる電源装置において
は、Is’型のような入力電流波形を選択することが好ま
しい。
は、Is’型のような入力電流波形を選択することが好ま
しい。
【００４５】（第３の実施の形態）上述した第２の実施
の形態において、複数の電源を用いる電源装置では、あ
る電源の入力電流波形をIs”型とし、他の電源の入力回
路としてコンデンサインプット型や、チョークコイルを
迫加した型で構成し、Is”型’の電流波形の窪み部分を
コンデンサインプット型等の入力電流で埋めることで、
トータルとしての入力電流の高調波を減らす方法も考え
られる。
の形態において、複数の電源を用いる電源装置では、あ
る電源の入力電流波形をIs”型とし、他の電源の入力回
路としてコンデンサインプット型や、チョークコイルを
迫加した型で構成し、Is”型’の電流波形の窪み部分を
コンデンサインプット型等の入力電流で埋めることで、
トータルとしての入力電流の高調波を減らす方法も考え
られる。
【００４６】
【発明の効果】以上説明したように、本発明の電源装置
によれば、商用入力電圧のピーク値前後の位相の期間の
みスイッチ素子のスイッチングのオン幅を縮め、スイッ
チ素子に流れる電流値を一定値にする定電流制御を行
い、その他の位相の期間では、整流後電圧を一定値に定
電圧制御することで、トータル制御電力を減らすことな
くピーク電流値を減らすことができる。これにより、ス
イッチ素子その他の構成部品の低損失化及び小型化が図
れる。また、ノイズを低減できるので、フィルタ回路構
成の小型化が可能となる。更に、上記理由により、複写
機、プリンタ等の消費電力の増大に対応して、降圧型ア
クティブフィルタ回路の大電力化を、小型で経済的に実
現できる。
によれば、商用入力電圧のピーク値前後の位相の期間の
みスイッチ素子のスイッチングのオン幅を縮め、スイッ
チ素子に流れる電流値を一定値にする定電流制御を行
い、その他の位相の期間では、整流後電圧を一定値に定
電圧制御することで、トータル制御電力を減らすことな
くピーク電流値を減らすことができる。これにより、ス
イッチ素子その他の構成部品の低損失化及び小型化が図
れる。また、ノイズを低減できるので、フィルタ回路構
成の小型化が可能となる。更に、上記理由により、複写
機、プリンタ等の消費電力の増大に対応して、降圧型ア
クティブフィルタ回路の大電力化を、小型で経済的に実
現できる。
【図１】本発明の第１の実施の形態に係る電源装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】同電源装置の各部の波形を示す図である。
【図３】同電源装置の各部の波形を示す図である。
【図４】本発明の第2の実施の形態に係る電源装置の構
成を示すブロック図である。
成を示すブロック図である。
【図５】同電源装置の各部の波形を示す図である。
【図６】従来の電源装置の構成を示すブロック図であ
る。
る。
【図７】図６とは異なる従来の電源装置の構成を示すブ
ロック図である。
ロック図である。
【図８】図６及び図７とは異なる従来の電源装置の構成
を示すブロック図である。
を示すブロック図である。
【図９】図６〜図８とは異なる従来の電源装置の構成を
示すブロック図である。
示すブロック図である。
【図１０】図９に示す従来の電源装置の各部の波形を示
す図である。
す図である。
【図１１】図９に示す従来の電源装置の各部の波形を示
す図である。
す図である。
【図１２】図６〜図９に示す従来の電源装置の特性を示
す図である。
す図である。
【図１３】図６〜図９に示す従来の電源装置の特性を示
す図である。
す図である。
L2 チョークコイル Dl ファーストリカバリーダイオード Ql スイッチング素子（トランジスタ） C3 電解コンデンサ DB 整流ダイオードブリッジ ll ローパスフィルタ l2 降圧チョッパ回路 l3 PWM制御回路（出力電圧制御手段、制御手段） l4 誤差増幅器（出力電圧制御手段） l5 差動増幅器（出力電圧制御手段） l6 発振回路 17 PWM制御回路（出力電圧制御手段、制御手段） 18 誤差増幅器（出力電圧制御手段）
Claims (5)
- 【請求項１】 電子機器に入力される入力電圧を整流す
る整流手段と、チョークコイル及びスイッチ素子を有し
且つ前記整流手段により整流された入力電圧を降圧する
電圧降圧手段と、入力商用電源の周波数より十分に高い
周波数で且つ前記チョークコイルが電流不連続モードで
動作可能な程度に小さいオンデューティで前記スイッチ
素子を制御するスイッチ素子制御手段と、前記電圧降圧
手段の出力電圧を前記入力電圧のピーク値よりも低い所
定値に制御する出力電圧制御手段と、前記チョークコイ
ルまたはスイッチ素子に流れる電流を検出する電流検出
手段と、前記スイッチ素子のオンデューティを制限する
オンデューティ制限手段とを具備したことを特徴とする
電源装置。 - 【請求項２】 前記オンデューティ制限手段は、前記チ
ョークコイルまたはスイッチ素子に流れる電流のピーク
値を所望の位相期間中、一定になるように制御すること
を特徴とする請求項１記載の電源装置。 - 【請求項３】 前記オンデューティ制限手段は、入力商
用電源の所望の位相期間中、一定のオンデューティにな
るように制御することを特徴とする請求項１記載の電源
装置。 - 【請求項４】 前記オンデューティ制限手段は、入力商
用電源の位相に応じて、オンデューティの最大値を制限
することを特徴とする請求項１記載の電源装置。 - 【請求項５】 複数の電源を有することを特徴とする請
求項1〜3または4記載の電源装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8020691A JPH09201043A (ja) | 1996-01-12 | 1996-01-12 | 電源装置 |
| DE69737706T DE69737706T2 (de) | 1996-01-12 | 1997-01-10 | Stromversorgungsvorrichtung |
| EP97100345A EP0785611B1 (en) | 1996-01-12 | 1997-01-10 | Electric power apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8020691A JPH09201043A (ja) | 1996-01-12 | 1996-01-12 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09201043A true JPH09201043A (ja) | 1997-07-31 |
Family
ID=12034191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8020691A Pending JPH09201043A (ja) | 1996-01-12 | 1996-01-12 | 電源装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0785611B1 (ja) |
| JP (1) | JPH09201043A (ja) |
| DE (1) | DE69737706T2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116706A1 (ja) * | 2009-04-08 | 2010-10-14 | パナソニック株式会社 | 直流電源装置およびインバータ駆動装置およびこれを用いた空気調和機 |
| CN102761996A (zh) * | 2011-04-27 | 2012-10-31 | 柯尼卡美能达商用科技株式会社 | 感应加热装置以及图像形成装置 |
| JP2013098114A (ja) * | 2011-11-04 | 2013-05-20 | Toshiba Lighting & Technology Corp | 照明用電源および照明装置 |
| JP2013191461A (ja) * | 2012-03-14 | 2013-09-26 | Toshiba Lighting & Technology Corp | 照明用電源および照明装置 |
| US9703240B2 (en) | 2015-08-06 | 2017-07-11 | Konica Minolta, Inc. | Fuser control device and image forming apparatus |
| WO2017134824A1 (ja) * | 2016-02-05 | 2017-08-10 | 俊蔵 大島 | 電源装置 |
| JP2018520633A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
| JP2018520632A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472672A (en) * | 1982-12-13 | 1984-09-18 | Motorola Inc. | High power factor switching-type battery charger |
| DE3734786A1 (de) * | 1987-10-14 | 1989-05-03 | Bodenseewerk Geraetetech | Netzteil, welches von einem netzwechselstrom gespeist wird und eine geregelte gleichspannung liefert |
| US4816982A (en) * | 1987-11-23 | 1989-03-28 | Viteq Corporation | AC to DC power converter with integrated line current control for improving power factor |
| US5134355A (en) * | 1990-12-31 | 1992-07-28 | Texas Instruments Incorporated | Power factor correction control for switch-mode power converters |
| SE9401870L (sv) * | 1994-05-31 | 1995-12-01 | Ericsson Telefon Ab L M | Anordning för omvandling av en växelspänning till likspänning |
-
1996
- 1996-01-12 JP JP8020691A patent/JPH09201043A/ja active Pending
-
1997
- 1997-01-10 EP EP97100345A patent/EP0785611B1/en not_active Expired - Lifetime
- 1997-01-10 DE DE69737706T patent/DE69737706T2/de not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116706A1 (ja) * | 2009-04-08 | 2010-10-14 | パナソニック株式会社 | 直流電源装置およびインバータ駆動装置およびこれを用いた空気調和機 |
| JP2010263775A (ja) * | 2009-04-08 | 2010-11-18 | Panasonic Corp | 直流電源装置およびインバータ駆動装置およびこれを用いた空気調和機 |
| US8897663B2 (en) | 2011-04-27 | 2014-11-25 | Konica Minolta, Inc. | Induction heating device and image forming apparatus |
| JP2012230338A (ja) * | 2011-04-27 | 2012-11-22 | Konica Minolta Business Technologies Inc | 誘導加熱装置及び画像形成装置 |
| CN102761996A (zh) * | 2011-04-27 | 2012-10-31 | 柯尼卡美能达商用科技株式会社 | 感应加热装置以及图像形成装置 |
| JP2013098114A (ja) * | 2011-11-04 | 2013-05-20 | Toshiba Lighting & Technology Corp | 照明用電源および照明装置 |
| JP2013191461A (ja) * | 2012-03-14 | 2013-09-26 | Toshiba Lighting & Technology Corp | 照明用電源および照明装置 |
| JP2018520633A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
| JP2018520632A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
| US9703240B2 (en) | 2015-08-06 | 2017-07-11 | Konica Minolta, Inc. | Fuser control device and image forming apparatus |
| WO2017134824A1 (ja) * | 2016-02-05 | 2017-08-10 | 俊蔵 大島 | 電源装置 |
| JPWO2017134824A1 (ja) * | 2016-02-05 | 2018-12-06 | 大島俊蔵 | 電源装置 |
| US10312804B2 (en) | 2016-02-05 | 2019-06-04 | Shunzou Ohshima | Power supply apparatus with power factor correction using fixed on and off periods |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69737706D1 (de) | 2007-06-21 |
| EP0785611A3 (en) | 1999-11-10 |
| EP0785611B1 (en) | 2007-05-09 |
| DE69737706T2 (de) | 2008-01-10 |
| EP0785611A2 (en) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344986B1 (en) | Topology and control method for power factor correction | |
| JP3962466B2 (ja) | スイッチング型直流電源装置 | |
| JP3151932B2 (ja) | 電源回路 | |
| JPH09201043A (ja) | 電源装置 | |
| JP2001069748A (ja) | 力率改善回路 | |
| JP2609330B2 (ja) | 電源装置 | |
| JP3214687B2 (ja) | 降圧形高力率コンバータ | |
| JPH0662568A (ja) | スイッチング電源装置 | |
| JPH11178342A (ja) | 電源装置、電子機器、及び降圧型整流平滑回路 | |
| JP2000197351A (ja) | 力率改善型電源装置 | |
| JP3575169B2 (ja) | 電流共振型ｄｃ−ｄｃコンバータ | |
| JP4289000B2 (ja) | 力率改善回路 | |
| JPH08331849A (ja) | 整流回路 | |
| JP3455113B2 (ja) | 直流電源装置 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP3567361B2 (ja) | 高力率スイッチング電源装置 | |
| JP3562099B2 (ja) | 電流共振型ｄｃ−ｄｃコンバータ | |
| JP3567358B2 (ja) | スイッチング電源装置 | |
| JP3690049B2 (ja) | スイッチング電源装置 | |
| JPH06284713A (ja) | スイッチング電源回路 | |
| JP3301147B2 (ja) | 電源装置 | |
| JPH0715967A (ja) | スイッチング電源 | |
| JP2003250272A (ja) | スイッチング電源装置 | |
| JPH06351250A (ja) | 電源装置 | |
| JPH0866038A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |