JPH09172019A - 下地電極の形成方法 - Google Patents
下地電極の形成方法Info
- Publication number
- JPH09172019A JPH09172019A JP7330351A JP33035195A JPH09172019A JP H09172019 A JPH09172019 A JP H09172019A JP 7330351 A JP7330351 A JP 7330351A JP 33035195 A JP33035195 A JP 33035195A JP H09172019 A JPH09172019 A JP H09172019A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode pad
- film
- conductive material
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 下地電極７Ａの形成工程数が増加する。
【解決手段】 電極パッド４の表面上に形成される下地
電極７Ａの形成方法であって、半導体基板２の主面上に
電極パッド４を形成する工程と、電極パッド４の上層に
最終保護膜５を形成し、この最終保護膜５に電極パッド
４の表面を露出する開口６を形成する工程と、最終保護
膜５の表面上及び開口６から露出された電極パッド４の
表面上に導電材７を形成する工程と、最終保護膜５の表
面上の導電材７を研削法又はピールオフ法若しくはエッ
チバック処理で選択的に除去する工程を備える。
電極７Ａの形成方法であって、半導体基板２の主面上に
電極パッド４を形成する工程と、電極パッド４の上層に
最終保護膜５を形成し、この最終保護膜５に電極パッド
４の表面を露出する開口６を形成する工程と、最終保護
膜５の表面上及び開口６から露出された電極パッド４の
表面上に導電材７を形成する工程と、最終保護膜５の表
面上の導電材７を研削法又はピールオフ法若しくはエッ
チバック処理で選択的に除去する工程を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電極パッドの表面
上に形成される下地電極の形成技術に関するものであ
る。
上に形成される下地電極の形成技術に関するものであ
る。
【０００２】
【従来の技術】配線基板の実装面上にＣＣＢ(Ｃontrole
d Ｃollapse Ｂonding）方式で実装される半導体チップ
は、その主面上に複数のバンプ電極を配置している。バ
ンプ電極は、例えばＰｂ−Ｓｎ組成の合金材で形成さ
れ、半導体チップの最終保護膜に形成された開口を通し
てその下層の電極パッド(ボンディングパッド)に電気的
にかつ機械的に接続されている。
d Ｃollapse Ｂonding）方式で実装される半導体チップ
は、その主面上に複数のバンプ電極を配置している。バ
ンプ電極は、例えばＰｂ−Ｓｎ組成の合金材で形成さ
れ、半導体チップの最終保護膜に形成された開口を通し
てその下層の電極パッド(ボンディングパッド)に電気的
にかつ機械的に接続されている。
【０００３】前記半導体チップの電極パッドは、例え
ば、Ａｌ膜又はＳｉ、Ｃｕ等が添加されたＡｌ合金膜で
形成されている。このＡｌ膜、Ａｌ合金膜の夫々はバン
プ電極に対して濡れ性を有していないので、半導体チッ
プの電極パッドの表面上にはバンプ電極に対して濡れ性
を有する下地電極が形成されている。つまり、ＣＣＢ方
式で実装される半導体チップの電極パッドとバンプ電極
との間には下地電極が介在されている。
ば、Ａｌ膜又はＳｉ、Ｃｕ等が添加されたＡｌ合金膜で
形成されている。このＡｌ膜、Ａｌ合金膜の夫々はバン
プ電極に対して濡れ性を有していないので、半導体チッ
プの電極パッドの表面上にはバンプ電極に対して濡れ性
を有する下地電極が形成されている。つまり、ＣＣＢ方
式で実装される半導体チップの電極パッドとバンプ電極
との間には下地電極が介在されている。
【０００４】前記下地電極は、この構造に限定されない
が、電極パッドの表面側から、電極パッドに対して接着
性を有する金属膜(例えばＣｒ膜)、バンプ電極に対して
濡れ性を有する金属膜(例えばＣｕ膜)、非酸化性を有す
る金属膜(例えばＡｕ膜)の夫々を順次積層した積層膜で
形成されている。
が、電極パッドの表面側から、電極パッドに対して接着
性を有する金属膜(例えばＣｒ膜)、バンプ電極に対して
濡れ性を有する金属膜(例えばＣｕ膜)、非酸化性を有す
る金属膜(例えばＡｕ膜)の夫々を順次積層した積層膜で
形成されている。
【０００５】前記下地電極は、半導体ウエーハを複数の
半導体チップに分割する前のウエーハ状態において形成
される。下地電極は、半導体ウエーハの表面上に電極パ
ッドを形成した後、電極パッドの上層に最終保護膜を形
成し、その後、最終保護膜に電極パッドの表面を露出す
る開口を形成し、その後、最終保護膜の表面上及び開口
から露出された電極パッドの表面上に導電材（例えば、
Ｃｒ膜、Ｃｕ膜、Ａｕ膜の夫々を順次積層した積層膜）
を形成し、その後、電極パッドの表面上の導電材の表面
上にレジストマスクを形成し、その後、導電材にパター
ンニングを施すことにより形成される。レジストマスク
は、導電材の表面上の全面に回転塗布法で感光性レジス
ト材を塗布し、その後、ベーク処理、感光処理及び現像
処理を施すことにより形成される。つまり、下地電極
は、レジストマスクを用いたエッチング法で形成され
る。
半導体チップに分割する前のウエーハ状態において形成
される。下地電極は、半導体ウエーハの表面上に電極パ
ッドを形成した後、電極パッドの上層に最終保護膜を形
成し、その後、最終保護膜に電極パッドの表面を露出す
る開口を形成し、その後、最終保護膜の表面上及び開口
から露出された電極パッドの表面上に導電材（例えば、
Ｃｒ膜、Ｃｕ膜、Ａｕ膜の夫々を順次積層した積層膜）
を形成し、その後、電極パッドの表面上の導電材の表面
上にレジストマスクを形成し、その後、導電材にパター
ンニングを施すことにより形成される。レジストマスク
は、導電材の表面上の全面に回転塗布法で感光性レジス
ト材を塗布し、その後、ベーク処理、感光処理及び現像
処理を施すことにより形成される。つまり、下地電極
は、レジストマスクを用いたエッチング法で形成され
る。
【０００６】なお、前記下地電極の形成技術について
は、例えば、Ｖan Ｎostrand Ｒeinhold、R.R.Ｔummala
著、「Ｍicroelectronics Ｐackaging Ｈandbook(198
9)」に記載されている。
は、例えば、Ｖan Ｎostrand Ｒeinhold、R.R.Ｔummala
著、「Ｍicroelectronics Ｐackaging Ｈandbook(198
9)」に記載されている。
【０００７】
【発明が解決しようとする課題】前記下地電極はレジス
トマスクを用いたエッチング法で形成されている。この
レジストマスクを用いたエッチング法は、少なくとも、
感光性レジスト材の塗布工程、ベーク処理工程、露光工
程、現像工程及びパターンニング工程を具備しているの
で、これに相当する分、下地電極の形成工程数が増大す
る。
トマスクを用いたエッチング法で形成されている。この
レジストマスクを用いたエッチング法は、少なくとも、
感光性レジスト材の塗布工程、ベーク処理工程、露光工
程、現像工程及びパターンニング工程を具備しているの
で、これに相当する分、下地電極の形成工程数が増大す
る。
【０００８】本発明の目的は、下地電極の形成工程数の
簡略化を図ることが可能な技術を提供することにある。
簡略化を図ることが可能な技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】電極パッドの表面上に形成される下地電極
の形成方法であって、基板の表面上に電極パッドを形成
する工程と、前記電極パッドの上層に最終保護膜を形成
し、この最終保護膜に前記電極パッドの表面を露出する
開口を形成する工程と、前記最終保護膜の表面上及び前
記開口から露出された電極パッドの表面上に導電材を形
成する工程と、前記最終保護膜の表面上の導電材を研削
法で選択的に除去する工程を備える。
の形成方法であって、基板の表面上に電極パッドを形成
する工程と、前記電極パッドの上層に最終保護膜を形成
し、この最終保護膜に前記電極パッドの表面を露出する
開口を形成する工程と、前記最終保護膜の表面上及び前
記開口から露出された電極パッドの表面上に導電材を形
成する工程と、前記最終保護膜の表面上の導電材を研削
法で選択的に除去する工程を備える。
【００１２】上述した手段によれば、導電材を形成した
後、電極パッドの表面上に導電材からなる下地電極を１
工程で形成することができるので、レジストマスクを用
いたエッチング法で下地電極を形成する場合に比べて、
下地電極の形成工程の簡略化を図ることができる。
後、電極パッドの表面上に導電材からなる下地電極を１
工程で形成することができるので、レジストマスクを用
いたエッチング法で下地電極を形成する場合に比べて、
下地電極の形成工程の簡略化を図ることができる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１４】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００１５】（実施形態１）図１は、本発明の実施形態
１である半導体チップの断面図であり、図２は、図１の
要部拡大断面図である。
１である半導体チップの断面図であり、図２は、図１の
要部拡大断面図である。
【００１６】図１及び図２に示すように、半導体チップ
１は例えば単結晶珪素からなる半導体基板２を主体に構
成されている。半導体基板２の主面側(素子形成面側)に
は、論理回路システム、記憶回路システム、或はそれら
の混合回路システムが塔載されている。また、半導体基
板２の主面上には層間絶縁膜３を介在して複数の電極パ
ッド４が配置されている。電極パッド４は、詳細に図示
していないが、半導体基板２の主面上に形成された配線
層のうち、最上層の配線層に形成されている。
１は例えば単結晶珪素からなる半導体基板２を主体に構
成されている。半導体基板２の主面側(素子形成面側)に
は、論理回路システム、記憶回路システム、或はそれら
の混合回路システムが塔載されている。また、半導体基
板２の主面上には層間絶縁膜３を介在して複数の電極パ
ッド４が配置されている。電極パッド４は、詳細に図示
していないが、半導体基板２の主面上に形成された配線
層のうち、最上層の配線層に形成されている。
【００１７】前記半導体チップ１は、その主面上に複数
のバンプ電極９を配置している。バンプ電極９は、例え
ばＰｂ−Ｓｎ組成の合金材で形成され、半導体チップ１
の最終保護膜５に形成された開口６を通してその下層の
電極パッド（ボンディングパッド）４に電気的にかつ機
械的に接続されている。最終保護膜５は例えば酸化珪素
膜又は窒化珪素膜で形成されている。
のバンプ電極９を配置している。バンプ電極９は、例え
ばＰｂ−Ｓｎ組成の合金材で形成され、半導体チップ１
の最終保護膜５に形成された開口６を通してその下層の
電極パッド（ボンディングパッド）４に電気的にかつ機
械的に接続されている。最終保護膜５は例えば酸化珪素
膜又は窒化珪素膜で形成されている。
【００１８】前記半導体チップ１の電極パッド４は、例
えば、Ａｌ膜又はＳｉ、Ｃｕ等が添加されたＡｌ合金膜
で形成されている。このＡｌ膜、Ａｌ合金膜の夫々はバ
ンプ電極９に対して濡れ性を有していないので、半導体
チップ１の電極パッド４の主面上にはバンプ電極９に対
して濡れ性を有する下地電極（ＢＬＭ：Ｂall Ｌimitti
ng Ｍetalization)７Ａが形成されている。つまり、半
導体チップ１の電極パッド４とバンプ電極９との間には
下地電極７Ａが介在されている。
えば、Ａｌ膜又はＳｉ、Ｃｕ等が添加されたＡｌ合金膜
で形成されている。このＡｌ膜、Ａｌ合金膜の夫々はバ
ンプ電極９に対して濡れ性を有していないので、半導体
チップ１の電極パッド４の主面上にはバンプ電極９に対
して濡れ性を有する下地電極（ＢＬＭ：Ｂall Ｌimitti
ng Ｍetalization)７Ａが形成されている。つまり、半
導体チップ１の電極パッド４とバンプ電極９との間には
下地電極７Ａが介在されている。
【００１９】前記下地電極７Ａは、この構造に限定され
ないが、例えば、電極パッド４の表面側から、電極パッ
ド４に対して接着性を有する金属膜（例えばＣｒ膜又は
Ｔｉ膜）、バンプ電極９に対して濡れ性を有する金属膜
（Ｃｕ膜又はＮｉ膜）、非酸化性を有する金属膜（例え
ばＡｕ膜）の夫々を順次積層した積層膜で形成されてい
る。
ないが、例えば、電極パッド４の表面側から、電極パッ
ド４に対して接着性を有する金属膜（例えばＣｒ膜又は
Ｔｉ膜）、バンプ電極９に対して濡れ性を有する金属膜
（Ｃｕ膜又はＮｉ膜）、非酸化性を有する金属膜（例え
ばＡｕ膜）の夫々を順次積層した積層膜で形成されてい
る。
【００２０】このように構成された半導体チップ１は、
半導体装置の組立プロセスにおいて、図３(断面図)に示
すように、配線基板１０の実装面上にＣＣＢ方式で実装
され、半導体装置として荷出される。なお、図３におい
て、符号１１Ａ及び１１Ｂは電極パッドであり、符号１
２は下地電極であり、符号１３はソルダーレジスト膜か
らなる最終保護膜であり、符号１４はリードピンであ
る。
半導体装置の組立プロセスにおいて、図３(断面図)に示
すように、配線基板１０の実装面上にＣＣＢ方式で実装
され、半導体装置として荷出される。なお、図３におい
て、符号１１Ａ及び１１Ｂは電極パッドであり、符号１
２は下地電極であり、符号１３はソルダーレジスト膜か
らなる最終保護膜であり、符号１４はリードピンであ
る。
【００２１】次に、前記半導体チップ１の形成方法を説
明しながら、前記下地電極７Ａの形成方法について、図
４及び図５(形成方法を説明するための断面図)を用いて
説明する。
明しながら、前記下地電極７Ａの形成方法について、図
４及び図５(形成方法を説明するための断面図)を用いて
説明する。
【００２２】まず、単結晶珪素からなる半導体基板２で
構成された半導体ウエーハを準備する。
構成された半導体ウエーハを準備する。
【００２３】次に、前記半導体ウエーハの主面(半導体
基板２の素子形成面)に半導体素子、その主面上に層間
絶縁膜３、半導体素子間を電気的に接続する配線層、電
極パッド４等を形成し、この半導体ウエーハの主面に実
質的に同一の回路システムが塔載されたチップ形成領域
を複数個行列状に形成する。電極パッド４は、配線層の
うち、最上層の配線層に形成され、例えばＡｌ膜又はＡ
ｌ合金膜で形成されている。
基板２の素子形成面)に半導体素子、その主面上に層間
絶縁膜３、半導体素子間を電気的に接続する配線層、電
極パッド４等を形成し、この半導体ウエーハの主面に実
質的に同一の回路システムが塔載されたチップ形成領域
を複数個行列状に形成する。電極パッド４は、配線層の
うち、最上層の配線層に形成され、例えばＡｌ膜又はＡ
ｌ合金膜で形成されている。
【００２４】次に、前記電極パッド４の上層に最終保護
膜５を形成し、この最終保護膜５に前記電極パッド４の
表面を露出する開口６を形成する。最終保護膜は例えば
酸化珪素膜又は窒化珪素膜で形成されている。
膜５を形成し、この最終保護膜５に前記電極パッド４の
表面を露出する開口６を形成する。最終保護膜は例えば
酸化珪素膜又は窒化珪素膜で形成されている。
【００２５】次に、図４に示すように、前記最終保護膜
５の表面上及び前記開口６から露出された電極パッド４
の表面上に導電材７を形成する。導電材７は、この構造
に限定されないが、例えば、電極パッド４の表面側か
ら、電極パッド４に対して接着性を有する金属膜(例え
ばＣｒ膜又はＴｉ膜)、バンプ電極(９)に対して濡れ性
を有する金属膜(Ｃｕ膜又はＮｉ膜)、非酸化性を有する
金属膜(例えばＡｕ膜)の夫々を順次積層した積層膜で形
成されている。
５の表面上及び前記開口６から露出された電極パッド４
の表面上に導電材７を形成する。導電材７は、この構造
に限定されないが、例えば、電極パッド４の表面側か
ら、電極パッド４に対して接着性を有する金属膜(例え
ばＣｒ膜又はＴｉ膜)、バンプ電極(９)に対して濡れ性
を有する金属膜(Ｃｕ膜又はＮｉ膜)、非酸化性を有する
金属膜(例えばＡｕ膜)の夫々を順次積層した積層膜で形
成されている。
【００２６】次に、前記最終保護膜５の表面上の導電材
７を研削法で選択的に除去する。具体的には、図５に示
すように、最終保護膜５の主面部を研削砥石１５で研削
しながら、最終保護膜５の主面上の導電材７を選択的に
除去する。この工程により、前記電極パッド４の表面上
に前記導電材７からなる下地電極７Ａが形成される。こ
のように、最終保護膜５の表面上の導電材７を研削法で
選択的に除去することにより、導電材７を形成した後、
電極パッド４の表面上に導電材７からなる下地電極７Ａ
を１工程で形成することができる。
７を研削法で選択的に除去する。具体的には、図５に示
すように、最終保護膜５の主面部を研削砥石１５で研削
しながら、最終保護膜５の主面上の導電材７を選択的に
除去する。この工程により、前記電極パッド４の表面上
に前記導電材７からなる下地電極７Ａが形成される。こ
のように、最終保護膜５の表面上の導電材７を研削法で
選択的に除去することにより、導電材７を形成した後、
電極パッド４の表面上に導電材７からなる下地電極７Ａ
を１工程で形成することができる。
【００２７】次に、前記最終保護膜５の表面上に前記下
地電極７Ａの領域に開口を有するレジストマスクを形成
する。このレジストマスクは、感光性レジスト材を塗布
し、その後、ベーク処理、感光処理、現像処理を施すこ
とにより形成される。
地電極７Ａの領域に開口を有するレジストマスクを形成
する。このレジストマスクは、感光性レジスト材を塗布
し、その後、ベーク処理、感光処理、現像処理を施すこ
とにより形成される。
【００２８】次に、前記半導体ウエーハ(半導体基板２)
の全面に真空蒸着法でＰｂ、Ｓｎの夫々を順次蒸着す
る。
の全面に真空蒸着法でＰｂ、Ｓｎの夫々を順次蒸着す
る。
【００２９】次に、リフトオフ法を使用し、前記レジス
トマスクを除去すると共に、このレジストマスクの表面
上のＰｂ膜、Ｓｎ膜の夫々を除去する。この後、熱処理
を施すことにより、下地電極７Ａの表面上にバンプ電極
９が形成される。
トマスクを除去すると共に、このレジストマスクの表面
上のＰｂ膜、Ｓｎ膜の夫々を除去する。この後、熱処理
を施すことにより、下地電極７Ａの表面上にバンプ電極
９が形成される。
【００３０】次に、前記半導体ウエーハ(半導体基板２)
の主面に形成されたチップ形成領域間をダイシングし、
半導体ウエーハを各チップ形成領域毎に分割することに
より、電極パッド４の表面上に下地電極７Ａを介在して
形成されたバンプ電極９を有する半導体チップ１が形成
される。
の主面に形成されたチップ形成領域間をダイシングし、
半導体ウエーハを各チップ形成領域毎に分割することに
より、電極パッド４の表面上に下地電極７Ａを介在して
形成されたバンプ電極９を有する半導体チップ１が形成
される。
【００３１】このように、電極パッド４の表面上に形成
される下地電極７Ａの形成方法であって、半導体基板２
の主面上に電極パッド４を形成する工程と、前記電極パ
ッド４の上層に最終保護膜５を形成し、この最終保護膜
５に前記電極パッド４の表面を露出する開口６を形成す
る工程と、前記最終保護膜５の表面上及び前記開口６か
ら露出された電極パッド４の表面上に導電材７を形成す
る工程と、前記最終保護膜５の表面上の導電材７を研削
法で選択的に除去する工程を備えることにより、導電材
７を形成した後、電極パッド４の表面上に導電材７から
なる下地電極７Ａを１工程で形成することができるの
で、レジストマスクを用いたエッチング法で下地電極７
Ａを形成する場合に比べて、下地電極７Ａの形成工程の
簡略化を図ることができる。
される下地電極７Ａの形成方法であって、半導体基板２
の主面上に電極パッド４を形成する工程と、前記電極パ
ッド４の上層に最終保護膜５を形成し、この最終保護膜
５に前記電極パッド４の表面を露出する開口６を形成す
る工程と、前記最終保護膜５の表面上及び前記開口６か
ら露出された電極パッド４の表面上に導電材７を形成す
る工程と、前記最終保護膜５の表面上の導電材７を研削
法で選択的に除去する工程を備えることにより、導電材
７を形成した後、電極パッド４の表面上に導電材７から
なる下地電極７Ａを１工程で形成することができるの
で、レジストマスクを用いたエッチング法で下地電極７
Ａを形成する場合に比べて、下地電極７Ａの形成工程の
簡略化を図ることができる。
【００３２】なお、前記導電材７を形成した後、この導
電材７の表面上の全面に塗布膜を形成し、その後、前記
最終保護膜５の表面上の導電材７及び塗布膜を研削法で
選択的に除去してもよい。この場合、下地電極７Ａの表
面を塗布膜で保護することができる。但し、下地電極７
Ａを形成した後に、下地電極７Ａの表面上に残存する塗
布膜を除去しなければならない。
電材７の表面上の全面に塗布膜を形成し、その後、前記
最終保護膜５の表面上の導電材７及び塗布膜を研削法で
選択的に除去してもよい。この場合、下地電極７Ａの表
面を塗布膜で保護することができる。但し、下地電極７
Ａを形成した後に、下地電極７Ａの表面上に残存する塗
布膜を除去しなければならない。
【００３３】また、導電材７は、電極パッド４に対して
接着性を有し、バンプ電極９に対して濡れ性を有するＣ
ｕ−Ｎｉ組成からなる金属膜、非酸化性を有する金属膜
の夫々を順次積層した積層膜で形成してもよい。この場
合、下地電極７Ａの形成工程の簡略化を更に図ることが
できる。
接着性を有し、バンプ電極９に対して濡れ性を有するＣ
ｕ−Ｎｉ組成からなる金属膜、非酸化性を有する金属膜
の夫々を順次積層した積層膜で形成してもよい。この場
合、下地電極７Ａの形成工程の簡略化を更に図ることが
できる。
【００３４】（実施形態２）図６及び図７は、本発明の
実施形態２である半導体チップの電極パッドの表面上に
形成される下地電極の形成方法を説明するための断面図
である。
実施形態２である半導体チップの電極パッドの表面上に
形成される下地電極の形成方法を説明するための断面図
である。
【００３５】まず、単結晶珪素からなる半導体基板２で
構成された半導体ウエーハを準備する。
構成された半導体ウエーハを準備する。
【００３６】次に、前記半導体ウエーハの主面(半導体
基板２の素子形成面)に半導体素子、その主面上に層間
絶縁膜３、半導体素子間を電気的に接続する配線層、電
極パッド４等を形成し、この半導体ウエーハの主面に実
質的に同一の回路システムが塔載された半導体チップ形
成領域を複数個行列状に形成する。電極パッド４は、配
線層のうち、最上層の配線層に形成され、例えばＡｌ膜
又はＡｌ合金膜で形成されている。
基板２の素子形成面)に半導体素子、その主面上に層間
絶縁膜３、半導体素子間を電気的に接続する配線層、電
極パッド４等を形成し、この半導体ウエーハの主面に実
質的に同一の回路システムが塔載された半導体チップ形
成領域を複数個行列状に形成する。電極パッド４は、配
線層のうち、最上層の配線層に形成され、例えばＡｌ膜
又はＡｌ合金膜で形成されている。
【００３７】次に、前記電極パッド４の上層に最終保護
膜５を形成し、この最終保護膜５に前記電極パッド４の
表面を露出する開口６を形成する。最終保護膜５は例え
ば酸化珪素膜又は窒化珪素膜で形成されている。
膜５を形成し、この最終保護膜５に前記電極パッド４の
表面を露出する開口６を形成する。最終保護膜５は例え
ば酸化珪素膜又は窒化珪素膜で形成されている。
【００３８】次に、図６に示すように、前記最終保護膜
５の表面上及び前記開口６から露出された電極パッド４
の表面上に導電材７を形成する。導電材７は、この構造
に限定されないが、例えば、電極パッド４の表面側か
ら、電極パッド４に対して接着性を有し、最終保護膜５
に対して接着性を有していない金属膜(例えばＮｉ膜)、
バンプ電極(９)に対して濡れ性を有する金属膜(例えば
Ｃｕ膜)、非酸化性を有する金属膜(例えばＡｕ膜)の夫
々を順次積層した積層膜で形成されている。
５の表面上及び前記開口６から露出された電極パッド４
の表面上に導電材７を形成する。導電材７は、この構造
に限定されないが、例えば、電極パッド４の表面側か
ら、電極パッド４に対して接着性を有し、最終保護膜５
に対して接着性を有していない金属膜(例えばＮｉ膜)、
バンプ電極(９)に対して濡れ性を有する金属膜(例えば
Ｃｕ膜)、非酸化性を有する金属膜(例えばＡｕ膜)の夫
々を順次積層した積層膜で形成されている。
【００３９】次に、前記最終保護膜５の表面上の導電材
７をピールオフ法で選択的に除去する。具体的には、図
７に示すように、導電材７の表面に粘着テープ１６を貼
り付け、その後、粘着テープ１６を剥がしながら、最終
保護膜５の主面上の導電材７を選択的に除去する。導電
材７は最終保護膜５に対して接着性を有していないの
で、最終保護膜５の表面上の導電材７のみが除去され
る。この工程により、前記電極パッド４の表面上に前記
導電材７からなる下地電極７Ａが形成される。このよう
に、最終保護膜５の表面上の導電材７をピールオフ法で
選択的に除去することにより、導電材７を形成した後、
電極パッド４の表面上に導電材７からなる下地電極７Ａ
を２工程で形成することができる。
７をピールオフ法で選択的に除去する。具体的には、図
７に示すように、導電材７の表面に粘着テープ１６を貼
り付け、その後、粘着テープ１６を剥がしながら、最終
保護膜５の主面上の導電材７を選択的に除去する。導電
材７は最終保護膜５に対して接着性を有していないの
で、最終保護膜５の表面上の導電材７のみが除去され
る。この工程により、前記電極パッド４の表面上に前記
導電材７からなる下地電極７Ａが形成される。このよう
に、最終保護膜５の表面上の導電材７をピールオフ法で
選択的に除去することにより、導電材７を形成した後、
電極パッド４の表面上に導電材７からなる下地電極７Ａ
を２工程で形成することができる。
【００４０】この後、前述の実施形態１と同様の工程を
施すことにより、電極パッド４の表面上に下地電極７Ａ
を介在して形成されたバンプ電極(９)を有する半導体チ
ップ(１)が形成される。
施すことにより、電極パッド４の表面上に下地電極７Ａ
を介在して形成されたバンプ電極(９)を有する半導体チ
ップ(１)が形成される。
【００４１】このように、電極パッド４の表面上に形成
される下地電極７Ａの形成方法であって、半導体基板２
の主面上に電極パッド４を形成する工程と、前記電極パ
ッド４の上層に最終保護膜５を形成し、この最終保護膜
５に前記電極パッド４の表面を露出する開口６を形成す
る工程と、前記最終保護膜５の表面上及び前記開口６か
ら露出された電極パッド４の表面上に導電材７を形成す
る工程と、前記最終保護膜５の表面上の導電材７をピー
ルオフ法で選択的に除去する工程を備えることにより、
導電材７を形成した後、電極パッド４の表面上に導電材
７からなる下地電極７Ａを２工程で形成することができ
るので、レジストマスクを用いたエッチング法で下地電
極７Ａを形成する場合に比べて、下地電極７Ａの形成工
程の簡略化を図ることができる。
される下地電極７Ａの形成方法であって、半導体基板２
の主面上に電極パッド４を形成する工程と、前記電極パ
ッド４の上層に最終保護膜５を形成し、この最終保護膜
５に前記電極パッド４の表面を露出する開口６を形成す
る工程と、前記最終保護膜５の表面上及び前記開口６か
ら露出された電極パッド４の表面上に導電材７を形成す
る工程と、前記最終保護膜５の表面上の導電材７をピー
ルオフ法で選択的に除去する工程を備えることにより、
導電材７を形成した後、電極パッド４の表面上に導電材
７からなる下地電極７Ａを２工程で形成することができ
るので、レジストマスクを用いたエッチング法で下地電
極７Ａを形成する場合に比べて、下地電極７Ａの形成工
程の簡略化を図ることができる。
【００４２】なお、前記最終保護膜５を形成した後、こ
の最終保護膜５の表面上の全面に塗布膜を塗布し、その
後、エッチバック処理を施し、最終保護膜５の表面を平
坦化してもよい。この場合、最終保護膜５の表面上の導
電材７をピールオフ法で選択的に除去する除去精度を高
めることができる。
の最終保護膜５の表面上の全面に塗布膜を塗布し、その
後、エッチバック処理を施し、最終保護膜５の表面を平
坦化してもよい。この場合、最終保護膜５の表面上の導
電材７をピールオフ法で選択的に除去する除去精度を高
めることができる。
【００４３】また、導電材７は、電極パッド４に対して
接着性を有し、バンプ電極９に対して濡れ性を有し、最
終保護膜５に対して接着性を有していないＣｕ−Ｎｉ組
成からなる合金膜、非酸化性を有する金属膜の夫々を順
次積層した積層膜で形成してもよい。この場合、下地電
極７Ａの形成工程の簡略化を更に図ることができる。
接着性を有し、バンプ電極９に対して濡れ性を有し、最
終保護膜５に対して接着性を有していないＣｕ−Ｎｉ組
成からなる合金膜、非酸化性を有する金属膜の夫々を順
次積層した積層膜で形成してもよい。この場合、下地電
極７Ａの形成工程の簡略化を更に図ることができる。
【００４４】（実施形態３）図８乃至図１０は、本発明
の実施形態３である半導体チップの電極パッドの表面上
に形成される下地電極の形成方法を説明するための断面
図である。
の実施形態３である半導体チップの電極パッドの表面上
に形成される下地電極の形成方法を説明するための断面
図である。
【００４５】まず、単結晶珪素からなる半導体基板２で
構成された半導体ウエーハを準備する。
構成された半導体ウエーハを準備する。
【００４６】次に、前記半導体ウエーハの主面(半導体
基板２の素子形成面)に半導体素子、その主面上に層間
絶縁膜３、半導体素子間を電気的に接続する配線層、電
極パッド４等を形成し、この半導体ウエーハの主面に実
質的に同一の回路システムが塔載されたチップ形成領域
を複数個行列状に形成する。電極パッド４は、配線層の
うち、最上層の配線層に形成され、例えばＡｌ膜又はＡ
ｌ合金膜で形成されている。
基板２の素子形成面)に半導体素子、その主面上に層間
絶縁膜３、半導体素子間を電気的に接続する配線層、電
極パッド４等を形成し、この半導体ウエーハの主面に実
質的に同一の回路システムが塔載されたチップ形成領域
を複数個行列状に形成する。電極パッド４は、配線層の
うち、最上層の配線層に形成され、例えばＡｌ膜又はＡ
ｌ合金膜で形成されている。
【００４７】次に、前記電極パッド４の上層に最終保護
膜５を形成し、この最終保護膜５に前記電極パッド４の
表面を露出する開口６を形成する。最終保護膜は例えば
酸化珪素膜又は窒化珪素膜で形成されている。
膜５を形成し、この最終保護膜５に前記電極パッド４の
表面を露出する開口６を形成する。最終保護膜は例えば
酸化珪素膜又は窒化珪素膜で形成されている。
【００４８】次に、図８に示すように、前記最終保護膜
５の表面上及び前記開口６から露出された電極パッド４
の表面上に導電材７を形成する。導電材７は、この構造
に限定されないが、例えば、電極パッド４の表面側か
ら、電極パッド４に対して接着性を有する金属膜(例え
ばＣｒ膜)、バンプ電極(９)に対して濡れ性を有する金
属膜(例えばＣｕ膜)、非酸化性を有する金属膜(例えば
Ａｕ膜)の夫々を順次積層した積層膜で形成されてい
る。
５の表面上及び前記開口６から露出された電極パッド４
の表面上に導電材７を形成する。導電材７は、この構造
に限定されないが、例えば、電極パッド４の表面側か
ら、電極パッド４に対して接着性を有する金属膜(例え
ばＣｒ膜)、バンプ電極(９)に対して濡れ性を有する金
属膜(例えばＣｕ膜)、非酸化性を有する金属膜(例えば
Ａｕ膜)の夫々を順次積層した積層膜で形成されてい
る。
【００４９】次に、図９に示すように、前記導電材７の
表面上の全面に塗布膜８を形成する。塗布膜８は例えば
レジスト膜で形成されている。
表面上の全面に塗布膜８を形成する。塗布膜８は例えば
レジスト膜で形成されている。
【００５０】次に、エッチバック処理を施し、図１０に
示すように、前記最終保護膜５の表面上の導電材７を選
択的に除去する。エッチバック処理は例えばスパッタエ
ッチングで行う。この工程により、前記電極パッド４の
表面上に前記導電材７からなる下地電極７Ａが形成され
る。このように、最終保護膜５の表面上の導電材７をエ
ッチバック処理で選択的に除去することにより、導電材
７を形成した後、電極パッド４の表面上に導電材７から
なる下地電極７Ａを２工程で形成することができる。
示すように、前記最終保護膜５の表面上の導電材７を選
択的に除去する。エッチバック処理は例えばスパッタエ
ッチングで行う。この工程により、前記電極パッド４の
表面上に前記導電材７からなる下地電極７Ａが形成され
る。このように、最終保護膜５の表面上の導電材７をエ
ッチバック処理で選択的に除去することにより、導電材
７を形成した後、電極パッド４の表面上に導電材７から
なる下地電極７Ａを２工程で形成することができる。
【００５１】次に、前記下地電極７Ａの表面上の塗布膜
を除去する。
を除去する。
【００５２】この後、前述の実施形態１と同様の工程を
施すことにより、電極パッド４の表面上に下地電極７Ａ
を介在して形成されたバンプ電極(９)を有する半導体チ
ップ(１)が形成される。
施すことにより、電極パッド４の表面上に下地電極７Ａ
を介在して形成されたバンプ電極(９)を有する半導体チ
ップ(１)が形成される。
【００５３】このように、電極パッド４の表面上に形成
される下地電極７Ａの形成方法であって、半導体基板２
の主面上に電極パッド４を形成する工程と、前記電極パ
ッド４の上層に最終保護膜５を形成し、この最終保護膜
５に前記電極パッド４の表面を露出する開口６を形成す
る工程と、前記最終保護膜５の表面上及び前記開口６か
ら露出された電極パッド４の表面上に導電材７を形成す
る工程と、前記導電材７の表面上に塗布膜８を形成する
工程と、エッチバック処理を施し、前記最終保護膜５の
表面上の塗布膜８及び導電材７を選択的に除去する工程
を備えることにより、導電材７を形成した後、電極パッ
ド４の表面上に導電材７からなる下地電極７Ａを２工程
で形成することができるので、レジストマスクを用いた
エッチング法で下地電極７Ａを形成する場合に比べて、
下地電極７Ａの形成工程の簡略化を図ることができる。
される下地電極７Ａの形成方法であって、半導体基板２
の主面上に電極パッド４を形成する工程と、前記電極パ
ッド４の上層に最終保護膜５を形成し、この最終保護膜
５に前記電極パッド４の表面を露出する開口６を形成す
る工程と、前記最終保護膜５の表面上及び前記開口６か
ら露出された電極パッド４の表面上に導電材７を形成す
る工程と、前記導電材７の表面上に塗布膜８を形成する
工程と、エッチバック処理を施し、前記最終保護膜５の
表面上の塗布膜８及び導電材７を選択的に除去する工程
を備えることにより、導電材７を形成した後、電極パッ
ド４の表面上に導電材７からなる下地電極７Ａを２工程
で形成することができるので、レジストマスクを用いた
エッチング法で下地電極７Ａを形成する場合に比べて、
下地電極７Ａの形成工程の簡略化を図ることができる。
【００５４】なお、前記最終保護膜５を形成した後、こ
の最終保護膜５の表面上の全面に塗布膜を塗布し、その
後、エッチバック処理を施し、最終保護膜５の表面を平
坦化してもよい。この場合、最終保護膜５の表面上の導
電材７をエッチバック処理で選択的に除去する除去精度
を高めることができる。
の最終保護膜５の表面上の全面に塗布膜を塗布し、その
後、エッチバック処理を施し、最終保護膜５の表面を平
坦化してもよい。この場合、最終保護膜５の表面上の導
電材７をエッチバック処理で選択的に除去する除去精度
を高めることができる。
【００５５】また、導電材７は、Ｃｕ−Ｎｉ組成からな
る金属膜、非酸化性を有する金属膜の夫々を順次積層し
た積層膜で形成してもよい。
る金属膜、非酸化性を有する金属膜の夫々を順次積層し
た積層膜で形成してもよい。
【００５６】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５７】例えば、本発明は、配線基板の電極パッド
の表面上に形成される下地電極の形成技術に適用するこ
とができる。
の表面上に形成される下地電極の形成技術に適用するこ
とができる。
【００５８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５９】電極パッドの表面上に形成される下地電極
の形成工程数の簡略化を図ることができる。
の形成工程数の簡略化を図ることができる。
【図１】本発明の実施形態１である半導体チップの断面
図である。
図である。
【図２】図１の要部拡大断面図である。
【図３】前記半導体チップを配線基板の実装面上に実装
した状態の断面図である。
した状態の断面図である。
【図４】前記半導体チップの電極パッドの表面上に形成
される下地電極の形成方法を説明するための断面図であ
る。
される下地電極の形成方法を説明するための断面図であ
る。
【図５】前記半導体チップの電極パッドの表面上に形成
される下地電極の形成方法を説明するための断面図であ
る。
される下地電極の形成方法を説明するための断面図であ
る。
【図６】本発明の実施形態２である半導体チップの電極
パッドの表面上に形成される下地電極の形成方法を説明
するための断面図である。
パッドの表面上に形成される下地電極の形成方法を説明
するための断面図である。
【図７】前記半導体チップの電極パッドの表面上に形成
される下地電極の形成方法を説明するための断面図であ
る。
される下地電極の形成方法を説明するための断面図であ
る。
【図８】本発明の実施形態３である半導体チップの電極
パッドの表面上に形成される下地電極の形成方法を説明
するための断面図である。
パッドの表面上に形成される下地電極の形成方法を説明
するための断面図である。
【図９】前記半導体チップの電極パッドの表面上に形成
される下地電極の形成方法を説明するための断面図であ
る。
される下地電極の形成方法を説明するための断面図であ
る。
【図１０】前記半導体チップの電極パッドの表面上に形
成される下地電極の形成方法を説明するための断面図で
ある。
成される下地電極の形成方法を説明するための断面図で
ある。
１…半導体チップ、２…半導体基板、３…層間絶縁膜、
４…電極パッド、５…最終保護膜、６…開口、７…導電
材、７Ａ…下地電極、８…塗布膜、９…バンプ電極、１
０…配線基板、１５…研削砥石、１６…粘着テープ。
４…電極パッド、５…最終保護膜、６…開口、７…導電
材、７Ａ…下地電極、８…塗布膜、９…バンプ電極、１
０…配線基板、１５…研削砥石、１６…粘着テープ。
Claims (6)
- 【請求項１】 電極パッドの表面上に形成される下地電
極の形成方法であって、基板の主面上に電極パッドを形
成する工程と、前記電極パッドの上層に最終保護膜を形
成し、この最終保護膜に前記電極パッドの表面を露出す
る開口を形成する工程と、前記最終保護膜の表面上及び
前記開口から露出された電極パッドの表面上に導電材を
形成する工程と、前記最終保護膜の表面上の導電材を研
削法で選択的に除去する工程を備えたことを特徴とする
下地電極の形成方法。 - 【請求項２】 電極パッドの表面上に形成される下地電
極の形成方法であって、基板の主面上に電極パッドを形
成する工程と、前記電極パッドの上層に最終保護膜を形
成し、この最終保護膜に前記電極パッドの表面を露出す
る開口を形成する工程と、前記最終保護膜の表面上及び
前記開口から露出された電極パッドの表面上に導電材を
形成する工程と、前記最終保護膜の表面上の導電材をピ
ールオフ法で選択的に除去する工程を備えたことを特徴
とする下地電極の形成方法。 - 【請求項３】 電極パッドの表面上に形成される下地電
極の形成方法であって、基板の主面上に電極パッドを形
成する工程と、前記電極パッドの上層に最終保護膜を形
成し、この最終保護膜に前記電極パッドの表面を露出す
る開口を形成する工程と、前記最終保護膜の表面上及び
前記開口から露出された電極パッドの表面上に導電材を
形成する工程と、前記導電材の表面上に塗布膜を形成す
る工程と、エッチバック処理を施し、前記最終保護膜の
表面上の塗布膜及び導電材を選択的に除去する工程を備
えたことを特徴とする下地電極の形成方法。 - 【請求項４】 前記最終保護膜を形成した後に、この最
終保護膜の表面を平坦化する工程を備えたことを特徴と
する請求項２又は請求項３に記載の下地電極の形成方
法。 - 【請求項５】 前記導電材は、前記電極パッドの表面側
から、少なくとも、前記電極パッドに対して接着性を有
する金属膜、バンプ電極に対して接着性を有する金属膜
の夫々を順次積層した積層膜で形成されていることを特
徴とする請求項１又は請求項３又は請求４に記載の下地
電極の形成方法。 - 【請求項６】 前記導電材は、前記電極パッドの表面側
から、少なくとも、前記電極パッドに対して接着性を有
し、前記最終保護膜に対して接着性を有していない金属
膜、バンプ電極に対して濡れ性を有する金属膜の夫々を
順次積層した積層膜で形成されていることを特徴とする
請求項２又は請求項４に記載の下地電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330351A JPH09172019A (ja) | 1995-12-19 | 1995-12-19 | 下地電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330351A JPH09172019A (ja) | 1995-12-19 | 1995-12-19 | 下地電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172019A true JPH09172019A (ja) | 1997-06-30 |
Family
ID=18231650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330351A Pending JPH09172019A (ja) | 1995-12-19 | 1995-12-19 | 下地電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172019A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108970A (ja) * | 2009-11-20 | 2011-06-02 | Denso Corp | 半導体装置の製造方法 |
| JP2012510184A (ja) * | 2008-12-23 | 2012-04-26 | インテル コーポレイション | 鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体 |
-
1995
- 1995-12-19 JP JP7330351A patent/JPH09172019A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012510184A (ja) * | 2008-12-23 | 2012-04-26 | インテル コーポレイション | 鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体 |
| JP2011108970A (ja) * | 2009-11-20 | 2011-06-02 | Denso Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US5587336A (en) | Bump formation on yielded semiconductor dies | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| US6312974B1 (en) | Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| US6767818B1 (en) | Method for forming electrically conductive bumps and devices formed | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JPH09172019A (ja) | 下地電極の形成方法 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JPH02209742A (ja) | テープ自動化ボンディングプロセス用の金／錫共晶ボンディング | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS6348427B2 (ja) | ||
| JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
| JP2001118957A (ja) | 半導体装置 | |
| JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20040054097A (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPH0855873A (ja) | 電子組立体及び処理方法 | |
| JPH0974099A (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| KR100523298B1 (ko) | 금 범프가 형성된 반도체 칩과 그 제조방법 | |
| JPH01233739A (ja) | 半導体装置の製造方法 |