JP3313547B2 - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法Info
- Publication number
- JP3313547B2 JP3313547B2 JP22176095A JP22176095A JP3313547B2 JP 3313547 B2 JP3313547 B2 JP 3313547B2 JP 22176095 A JP22176095 A JP 22176095A JP 22176095 A JP22176095 A JP 22176095A JP 3313547 B2 JP3313547 B2 JP 3313547B2
- Authority
- JP
- Japan
- Prior art keywords
- chip size
- manufacturing
- size package
- chip
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、ＬＳＩのパッケー
ジに係り、特に、ＬＳＩチップと略同じ大きさのチップ
サイズパッケージの製造方法に関するものである。 【０００２】 【従来の技術】従来、このような分野の技術としては、
例えば、 （１）“日経マイクロデバイス”１９９５年２月号
Ｐ．９６〜９７ （２）“チップサイズパッケージ技術”サーキットテク
ノロジ Ｖｏｌ．９Ｎｏ．７ Ｐ４７５〜４７８に記載
されるようなものがあった。 【０００３】従来、この種のパッケージは、μ−ＢＧ
Ａ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。 【０００４】図８はかかる従来のチップサイズパッケー
ジの一部破断斜視図である。 【０００５】この図に示すように、ＬＳＩチップ１に半
田蒸着と銅バンプを形成後、モールド樹脂２により樹脂
封止し、外部端子用の半田バンプ３をつける。なお、４
は配線パターン、５は電極パッドである。結果として、
略ＬＳＩと同じ大きさのパッケージを得ることができ
る。 【０００６】また、図９は従来のチップサイズパッケー
ジのうちテープキャリア方式の一部破断斜視図である。 【０００７】この図において、ＬＳＩチップ５の表面に
は弾性のある接着剤６をコートし、ＬＳＩの各パッドに
はフレキシブル配線７を接続し、且つこのフレキシブル
配線７には半田バンプ９が形成されている。この半田バ
ンプ９の周囲には、ポリイミドフィルム８等で形成さ
れ、前記した弾性のある接着剤６でこのＬＳＩに固定さ
れている。１０は保護枠である。結果として、略ＬＳＩ
と同じ大きさのパッケージを得ることができる。 【０００８】すなわち、このパッケージでは、ＬＳＩを
バンプを有するポリイミド配線基板に実装し、次に、こ
れを目的の配線基板に実装する形態をとっていた。 【０００９】他の形態のパッケージにおいても、配線が
施されたＬＳＩチップを、配線基板に実装するようにし
ている。 【００１０】 【発明が解決しようとする課題】しかしながら、上記し
たように、従来のチップサイズパッケージでは、ＬＳＩ
をウエハから切り出した後、各々のチップサイズパッケ
ージを作製することになるので、専用の金型を必要と
し、低価格化の障害となっていた。 【００１１】また、従来のチップサイズパッケージで
は、ＬＳＩを配線基板に実装するのに２回実装すること
となり、工程数が多くなり、結果として高価格になる。 【００１２】更に、ＬＳＩをウエハから切り出した後、
各々のチップサイズパッケージを作製することとなるの
で、その作製が煩雑であり、製造の信頼性上も問題であ
る。 【００１３】また、従来エポキシ樹脂のモールドに関し
てはモールドに離型剤が添加されていた。これは金型と
樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びそ
の周辺の金属との接着力が弱くなり、信頼性低下につな
がった。 【００１４】更に、今までにもＬＳＩにバンプを直接作
製し、これをフェースダウン方式で基板に実装する方法
は提案され、実用化している。しかし、この方法ではＬ
ＳＩの保護が全くなされておらず、機械的にも弱いもの
であった。 【００１５】本発明は、上記問題点を除去し、金型を用
いることなく、工程数を低減して、低価格化を図ること
ができ、ＬＳＩの保護が十分なチップサイズパッケージ
の製造方法を提供することを目的とする。 【００１６】 【課題を解決するための手段】本発明は、上記目的を達
成するために、〔１〕チップサイズパッケージの製造方法において、集
積回路がそれぞれ形成された、四辺を有する複数の半導
体チップ領域を有し、前記複数の半導体チップ 領域の周
辺上に、前記四辺に沿って複数の電極がそれぞれ形成さ
れた半導体ウエハを準備する工程と、前記半導体ウエハ
の表面を樹脂によって覆う工程と、前記複数の電極が形
成された位置とは異なる複数の半導体チップ領域のそれ
ぞれの中央側で、前記四辺に沿った複数の電極が外部と
の電気的接続をとるために、前記複数の電極にそれぞれ
電気的に接続される複数の配線を前記樹脂上に形成する
工程と、前記複数の配線が形成された半導体ウエハを個
々の半導体チップに分割する工程とを含むことを特徴と
する。 【００１７】〔２〕上記〔１〕記載のチップサイズパッ
ケージの製造方法において、前記複数の配線は、各々の
一端が前記複数の電極に接続され、かつ、他端が前記半
導体チップ領域の四辺の各々の側から中央側に向かうよ
うに、前記樹脂上に形成されることを特徴とする。 【００１８】〔３〕上記〔１〕又は〔２〕記載のチップ
サイズパッケージの製造方法において、前記複数の電極
が形成された位置とは異なる前記半導体チップ領域の中
央側で、前記複数の配線に接続される複数の半田ボール
を形成する工程を有することを特徴とする。 【００１９】〔４〕上記〔３〕記載のチップサイズパッ
ケージの製造方法において、前記半導体ウエハは、前記
複数の半田ボールが形成された後に、個々の前記半導体
チップに分割されることを特徴とする。 【００２０】〔５〕上記〔１〕から４のいずれか１項に
記載のチップサイズパッケージの製造方法において、前
記複数の電極にそれぞれ接続される複数のバンプを形成
する工程を含んでおり、前記複数の配線は、前記複数の
バンプを介して前記複数の電極にそれぞれ接続されるこ
とを特徴とする。 【００２１】〔６〕上記〔１〕から〔５〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の配線は、アルミニウム又は銅を用いて形
成され ることを特徴とする。 【００２２】〔７〕上記〔１〕から〔６〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の配線を覆うように、前記樹脂の上に半田
レジストを供給する工程を有することを特徴とする。 【００２３】〔８〕上記〔１〕から〔７〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記樹脂は、エポキシ樹脂を用いて形成されること
を特徴とする。 【００２４】〔９〕上記〔１〕から〔８〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の電極を露出させる保護膜を前記半導体ウ
エハの表面上に形成する工程を含むことを特徴とする。 【００２５】〔１０〕上記〔９〕記載のチップサイズパ
ッケージの製造方法において、前記樹脂は、前記保護膜
上に形成されることを特徴とする。 【００２６】〔１１〕上記〔９〕又は〔１０〕記載のチ
ップサイズパッケージの製造方法において、前記保護膜
は、ＰＳＧを用いて形成されることを特徴とする。 【００２７】 【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。 【００２８】図１は本発明の第１実施例を示すウエハの
平面図、図２は図１のＡ−Ａ′線におけるチップの製造
工程断面図である。 【００２９】図１においては、１枚のウエハが示されて
おり、前処理を終了し、更に各ＬＳＩの電極にバンプを
形成した状態を示している。 【００３０】この図において、１０１，１０２，１０
３，１０４…は各ＬＳＩであり、実線Ｃ１，Ｃ３，Ｃ
５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハから切り取
られる。 【００３１】２０１，２０２，２０３，２０４，２０
５，２０６，２０７，２０８は各ＬＳＩにおける電極で
あり、通常は１μｍ厚のアルミニウムが用いられる。３
０１，３０２，３０３，…，３０８はバンプであり、こ
の実施例では、いわゆるスタッド方式（ワイヤボンディ
ングの技術を用い、ボンディング時のボールをバンプと
する）を用いた。 【００３２】また、電極２０１，２０２，２０３，２０
４，２０５…は、各々１辺が５０〜１００μｍの長方形
または正方形の形状をなしており、バンプ３０１，３０
２，３０３…は通常各々最大直径が３０〜６０μｍで高
さもほぼ同じ値である。 【００３３】以下、図１に示されるＬＳＩ１０４のＡ−
Ａ′線に沿ったウエハサイズチップの製造方法について
図２を参照しながら説明する。 【００３４】（１）まず、図２（ａ）に示すように、１
００はＬＳＩ１０４を保護するためのＰＳＧ膜（酸化
膜）であり、電極２０４，２０５上のバンプ３０４，３
０５はワイヤボンディング技術で作製されるので先端が
くびれた形状になっている。次工程前に１バンプ当たり
６〜１０ｇの加重をかけ、各バンプの高さを揃え、また
各バンプの先端の表面を平坦にしておくと都合がよい。 【００３５】バンプの材質としては金、または銅が望ま
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。 【００３６】また、銅バンプに関してはボンディング
時、Ａｒに水素を添加したガス雰囲気が必要であり、ま
たボンディング圧力も若干大きめなため、ＬＳＩのアル
ミ電極の厚さを２μｍ程度と通常より厚くする必要が生
じたが、条件を最適化することにより、良好な銅のスタ
ッド方式のバンプを得ることが可能であった。 【００３７】最近、錫−鉛を主成分にした半田ワイヤを
ボンディングして、半田のバンプをＬＳＩのアルミ電極
に形成する技術も実用化されている。この技術を用いる
と容易に半田バンプ３０１，３０２，３０３，３０４，
３０５…を形成することができ、更に続行する工程も容
易になる。 【００３８】（２）全てのアルミ電極にバンプを形成、
加圧後、図２（ｂ）に示すように、ウエハ全面にエポキ
シ樹脂２００を被着し、ホットプレスにより押圧、加熱
しつつ硬化させる。プレスによる圧力は、１５〜２０ｋ
ｇ重／ｃｍ2 、温度は８０〜１００℃、硬化時間にほぼ
１時間を要した。この押圧工程により、バンプ３０１，
３０２，３０３，３０４，３０５…の平らな突起上面が
エポキシ樹脂２００の表面に露出する。樹脂はエコボン
ド（エマーソンアンドカミング社製の商品名）のように
硬化前後における体積変化率の低いものを用いた。樹脂
や押圧条件により、バンプ３０１，３０２，３０３，３
０４，３０５…の平らな突起上面にエポキシ樹脂２００
が薄く残存する場合がある。この時は表面をサンドペー
パー、またはサンドブラスト等で若干研磨することで露
出させることができた。 【００３９】（３）次に、通常の工程により、図２
（ｃ）に示すように、バンプ３０１，３０２，３０３，
３０４，３０５…の平らな突起上面に半田ボール６０
４，６０５を設置する。エポキシ樹脂２００上に半田レ
ジストが存在してもよい。これらの工程はウエハ全域に
わたって行われる。半田ボール６０４，６０５を設置
後、図１の実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，
Ｃ８に沿ってウエハをカッティングする。 【００４０】上記のようにして、カッティングを行った
チップサイズパッケージを以下に示す。 【００４１】図３は本発明の第１実施例を示すチップサ
イズパッケージの斜視図である。 【００４２】この図の点線で示した５０は、このチップ
サイズパッケージを補強するための補強板である。この
チップサイズパッケージは、表面にエポキシ樹脂をコー
ティングしているので十分な強度を持つが、使用する前
においては、更なる強度を必要とする場合がある。ウエ
ハカッティング前、補強板５０を張り付けることによ
り、極少ない工程で、補強板付きチップサイズパッケー
ジを得ることができる。 【００４３】この様な構造になっているから、ＬＳＩチ
ップと同じ面積である。 【００４４】本発明によれば、このパッケージは小さい
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。 【００４５】次に、本発明の第２実施例について説明す
る。 【００４６】図４は本発明の第２実施例を示すウエハの
チップとなる部分の平面図、図５はそのウエハのチップ
の断面図（図４のＢ−Ｂ′断面図）、図６は本発明の第
２実施例を示すチップサイズパッケージの斜視図であ
る。なお、第１実施例と同じ部分については、同じ符号
を付してそれらの説明は省略する。 【００４７】これらの図において、４０２，４０４，４
０５，４０７はエポキシ樹脂２００上に形成された配線
金属であり、半田ボールの位置をアルミ電極の真上の位
置から移動させるためのものである。この配線金属を形
成する工程は、例えばアルミニウム蒸着、ホトリソ、エ
ッチング工程で行えばよく、なんら新しい技術は使用し
ない。メッキ技術によってもよい。半田ボール６０１，
６０２，６０３，６０４，６０５，…を設置するため半
田レジスト５００を形成する。 【００４８】この実施例では、第１実施例のように、接
続用の半田ボールをＬＳＩのアルミ電極の真上に形成す
るのではなく、平面的に離れた場所に形成する。 【００４９】図５に示すように、まず、第１実施例のよ
うに、ＬＳＩ１０４の各アルミ電極２０４，２０５上
に、スタッドバンプ３０４，３０５をたて、次に、エポ
キシ樹脂２００を被着、押圧、加熱して、加工後、この
エポキシ樹脂２００の表面に配線金属４０４，４０５を
形成し、更に半田レジスト５００を塗布後、半田ボール
６０４，６０５を設置する。 【００５０】最後にウエハをカッティングしてＬＳＩを
切り出す。 【００５１】このように、半田ボール形成後、一枚のウ
エハをカッティングした一個のＬＳＩに相当する部分を
拡大すると、図６のようになる。 【００５２】この実施例では、バンプ形成後、半田ボー
ル移動のための配線金属の形成を行った。エポキシ樹脂
形成前に半田ボール移動のための配線金属の形成を行う
ことも可能である。 【００５３】図７はかかる本発明の第３実施例を示す配
線金属の形成を先に行った場合のチップサイズパッケー
ジの要部断面図である。図５と同じ部分については、同
じ符号を付してそれらの説明は省略する。 【００５４】この図において、７０４，７０５は半田ボ
ールの位置を移動するための配線金属、８０４，８０５
はバンプである。 【００５５】上記実施例によれば、接続用の半田ボール
が所望の場所にあるチップサイズパッケージを容易に得
ることが可能である。 【００５６】特に、第１実施例と同様に、ウエハのカッ
ティングを最後に行うようにしたので、各パッケージ当
たりの工数が少なくなり、低価格化を実現できる。ま
た、エポキシ樹脂のＬＳＩへの接着力も十分なものが得
られる。 【００５７】第１実施例、第２実施例共にバンプはスタ
ッドバンプとして説明した。しかし通常のメッキによる
バンプを用いても、十分に本発明を実施することが可能
であった。 【００５８】また、第１実施例、第２実施例はバンプ形
成後、樹脂封止する工程を用いている。しかし、樹脂を
全面に被着後、この樹脂を部分的に必要箇所に応じてホ
トリソ技術等で除去し、除去箇所に無電解メッキなどで
バンプを形成する手法も有効であった。 【００５９】図１０〜図１２は本発明の第４実施例を示
す図であり、図１０は本発明の第４実施例を示すチップ
サイズパッケージの製造工程断面（図１１のＣ−Ｃ′線
断面）図、図１１はそのチップサイズパッケージの平面
図、図１２はそのチップサイズパッケージの斜視図であ
る。 【００６０】ウエハの全体平面図は、第１実施例と同様
であるのでここでは図示は省略する。 【００６１】以下、そのチップサイズパッケージの製造
方法を図１０を用いて説明する。 【００６２】（１）まず、図１０（ａ）に示すように、
ＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）１０
０が形成される。アルミ電極２０４，２０５に接続され
るバンプ３０４，３０５はワイヤボンディング技術で作
製されるので先端がくびれた形状になっている。 【００６３】バンプの材質としては金、または銅が望ま
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。 【００６４】また、銅バンプに関してはボンディング時
Ａｒに水素を添加したガス雰囲気が必要であり、またボ
ンディング圧力も若干大きめなため、ＬＳＩのアルミ電
極の厚さを２μｍ程度と通常より厚くする必要が生じた
が、条件を最適化することにより、良好な銅のスタッド
方式のアルミニウムを得ることが可能であった。 【００６５】最近、錫−鉛を主成分にした半田ワイヤを
ボンディングして半田のバンプをＬＳＩのアルミ電極に
形成する技術も実用化されている。この技術を用いると
容易に半田バンプ３０４，３０５…を形成することがで
き、更に続行する工程も容易になる。 【００６６】（２）次に、図１０（ｂ）に示すように、
全てのＬＳＩ１０４のアルミ電極２０４，２０５にバン
プ３０４，３０５を形成し、加圧による先端平坦化後、
このウエハ全面に銅箔１４００（例えば、１５μｍの厚
さ）を鑞付けする。この銅箔１４００表面に、予め錫あ
るいは半田等を１μｍ程度の厚さにメッキしておき、こ
のメッキ膜（図示なし）とバンプ３０４，３０５とを低
温鑞付けする。 【００６７】次に、この銅箔１４００とＬＳＩ１０４間
にエポキシ樹脂１２００を注入、加熱硬化させる。樹脂
は、エコボンド（エマーソンアンドカミング社製の商品
名）のように、硬化前後における体積変化率の低いもの
を用いた。ＬＳＩ１０４と銅箔１４００間の距離は４０
μｍ前後であるから、毛細管現象により効率よく、ま
た、確実に樹脂１２００を充填でき、また、ＬＳＩ１０
４表面、銅箔１４００面との接着性も極めて良好であっ
た。なお、バンプ材料が半田である場合は、銅箔に予め
錫、半田等をメッキしなくても容易にバンプと銅箔を接
続できた。 【００６８】（３）次いで、図１０（ｃ）に示すよう
に、銅箔１４００をエッチング加工し、所望の配線金属
１４０４，１４０５をエポキシ樹脂１２００上に形成し
た。銅箔１４００のエッチング加工は、例えば、感光性
のドライフィルムを銅箔１４００にコーティング後、マ
スクを用いて露光、現像等の処理を行った後、塩化第二
鉄の溶液による銅の選択エッチングにより行った。 【００６９】（４）次に、電極１４０４，１４０５を形
成後、半田ボール６０４，６０５を設置するため半田レ
ジスト１５００を塗布し、その後、半田ボール６０４，
６０５を所定の場所に設置する。 【００７０】このようにして得られたチップサイズパッ
ケージの平面を図１１に示す。 【００７１】この図において、１４０１，１４０２，１
４０３，１４０４，１４０５…は樹脂１２００上に形成
された銅箔からなる配線金属であり、６０１，６０２，
６０３，６０４，６０５は半田ボールである。 【００７２】ＬＳＩのアルミ電極２０１，２０３，２０
６，２０８についてはその真上に外部回路との接続点を
設置するようにしてある。アルミ電極２０４，２０５に
ついては、それぞれの場所に設置されたバンプ（３０
４，３０５等）を通して、外部回路との接続点を移動す
るよう設計されている。 【００７３】半田ボール６０１，６０２，６０３、６０
４，６０５，…の設置後、図１のように、点線Ｃ１，Ｃ
３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカ
ッティングする。カッティング後のＬＳＩ１０４が図１
２に示されている。 【００７４】図１２に示した７００は、このチップサイ
ズパッケージを補強するための補強板である。このチッ
プサイズパッケージは表面にエポキシ樹脂をコーティン
グしているので十分な強度を持つが、使用する前におい
ては、さらなる強度を必要とする場合がある。ウエハカ
ッティング前、補強板７００を張り付けることにより、
極少ない工程で、補強板７００付きチップサイズパッケ
ージを得ることが可能である。 【００７５】また、エポキシ樹脂をチップ表面に被着し
ているので、いわゆる樹脂モールドと略同じ信頼性を保
証できる。 【００７６】従来文献に示したように、従来のチップサ
イズパッケージはＬＳＩのダイスカッティング後、パッ
ケージを行っていた。しかし、本発明ではパッケージ化
の作業を全てウエハ単位で行えるため、工数が少なく、
低価格化を実現できる。 【００７７】従来のエポキシ樹脂のモールドに関しては
モールドに離型剤が添加されていた。これは金型と樹脂
との接着を防ぐ目的のものであるが、ＬＳＩ及びその周
辺の金属との接着力が弱くなり信頼性低下につながっ
た。 【００７８】しかし、本発明の技術では金型を用いない
ので、エポキシ樹脂に離型剤を添加する必要はない。ま
た、樹脂との接着を促進するシランカップリング剤等を
有効に用いることができた。 【００７９】本発明によれば、このパッケージは小さい
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。 【００８０】本発明においては、バンプはスタッド方式
として説明した。しかし通常のメッキによるバンプを用
いることも当然可能であり、他の手法でもよい。またバ
ンプの材料も銅、金、錫−鉛半田のみでなく、他の材料
の使用も可能である。 【００８１】ウエハ全面のバンプに張り付ける箔を銅箔
として説明したが、これ以外に金箔、コバール板等を用
いても良好なチップサイズパッケージを得ることができ
た。 【００８２】また、各バンプとの接続は、低温鑞付けで
はなく、高温圧接、超音波接続等を用いても可能であっ
た。この場合、銅箔に半田メッキ、錫メッキ等は不要で
あった。 【００８３】銅箔のパターニングはドライフィルムを用
いる手法で説明したが、レジストをコーティングする手
法等の方法でも十分対応しえるものである。 【００８４】銅箔とＬＳＩ間にエポキシ樹脂を毛細管現
象で注入したが、例えばポリイミド樹脂等、他の系統の
樹脂でも対応可能である。 【００８５】外部回路との接続は半田ボールで行うとし
て説明したが、接続予定場所に金属片を溶接して接続端
子とすることも可能である。あるいは導電性塗料を必要
箇所に塗布してもよい。 【００８６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【００８７】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【００８８】（１）ＬＳＩチップと同じ面積のチップサ
イズパッケージを得ることができる。 【００８９】また、樹脂をチップ表面に被着しているの
で、いわゆる樹脂モールドとほぼ同じ信頼性を保証でき
る。 【００９０】すなわち、パッケージは小さいままで、強
度的にも、耐湿等においても、いわゆるモールドパッケ
ージと同等の信頼性を確保することができる。 【００９１】（２）上記（１）の効果に加え、ＬＳＩの
表面の強度と接続の信頼性を高めることができる。 【００９２】（３）上記（１）の効果に加え、ＬＳＩの
パッド電極と半田ボールとの位置を任意に変更でき、接
続の自由度を高めることができる。 【００９３】（４）パッケージ化の作業を全てウエハ単
位で行えるため、工数が少なく、低価格化を実現でき
る。 【００９４】このように、ウエハのカッティングを最後
に行うので、各パッケージ当たりの工数が少なくなり、
低価格化を実現できる。 【００９５】（５）上記（４）の効果に加え、ＬＳＩを
ウエハから切り出す前に、そのウエハ全面に補強板を接
着するようにしたので、ＬＳＩを機械的に補強すること
ができ、確実にウエハから切り出しを行うことができ
る。 【００９６】（６）金型を用いないので、エポキシ樹脂
に離型剤を添加する必要はない。また、樹脂との接着を
促進するシランカップリング剤等を有効に用いることが
できた。 【００９７】（７）上記（６）と同様な、チップサイズ
パッケージを製造することができる。
ジに係り、特に、ＬＳＩチップと略同じ大きさのチップ
サイズパッケージの製造方法に関するものである。 【０００２】 【従来の技術】従来、このような分野の技術としては、
例えば、 （１）“日経マイクロデバイス”１９９５年２月号
Ｐ．９６〜９７ （２）“チップサイズパッケージ技術”サーキットテク
ノロジ Ｖｏｌ．９Ｎｏ．７ Ｐ４７５〜４７８に記載
されるようなものがあった。 【０００３】従来、この種のパッケージは、μ−ＢＧ
Ａ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。 【０００４】図８はかかる従来のチップサイズパッケー
ジの一部破断斜視図である。 【０００５】この図に示すように、ＬＳＩチップ１に半
田蒸着と銅バンプを形成後、モールド樹脂２により樹脂
封止し、外部端子用の半田バンプ３をつける。なお、４
は配線パターン、５は電極パッドである。結果として、
略ＬＳＩと同じ大きさのパッケージを得ることができ
る。 【０００６】また、図９は従来のチップサイズパッケー
ジのうちテープキャリア方式の一部破断斜視図である。 【０００７】この図において、ＬＳＩチップ５の表面に
は弾性のある接着剤６をコートし、ＬＳＩの各パッドに
はフレキシブル配線７を接続し、且つこのフレキシブル
配線７には半田バンプ９が形成されている。この半田バ
ンプ９の周囲には、ポリイミドフィルム８等で形成さ
れ、前記した弾性のある接着剤６でこのＬＳＩに固定さ
れている。１０は保護枠である。結果として、略ＬＳＩ
と同じ大きさのパッケージを得ることができる。 【０００８】すなわち、このパッケージでは、ＬＳＩを
バンプを有するポリイミド配線基板に実装し、次に、こ
れを目的の配線基板に実装する形態をとっていた。 【０００９】他の形態のパッケージにおいても、配線が
施されたＬＳＩチップを、配線基板に実装するようにし
ている。 【００１０】 【発明が解決しようとする課題】しかしながら、上記し
たように、従来のチップサイズパッケージでは、ＬＳＩ
をウエハから切り出した後、各々のチップサイズパッケ
ージを作製することになるので、専用の金型を必要と
し、低価格化の障害となっていた。 【００１１】また、従来のチップサイズパッケージで
は、ＬＳＩを配線基板に実装するのに２回実装すること
となり、工程数が多くなり、結果として高価格になる。 【００１２】更に、ＬＳＩをウエハから切り出した後、
各々のチップサイズパッケージを作製することとなるの
で、その作製が煩雑であり、製造の信頼性上も問題であ
る。 【００１３】また、従来エポキシ樹脂のモールドに関し
てはモールドに離型剤が添加されていた。これは金型と
樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びそ
の周辺の金属との接着力が弱くなり、信頼性低下につな
がった。 【００１４】更に、今までにもＬＳＩにバンプを直接作
製し、これをフェースダウン方式で基板に実装する方法
は提案され、実用化している。しかし、この方法ではＬ
ＳＩの保護が全くなされておらず、機械的にも弱いもの
であった。 【００１５】本発明は、上記問題点を除去し、金型を用
いることなく、工程数を低減して、低価格化を図ること
ができ、ＬＳＩの保護が十分なチップサイズパッケージ
の製造方法を提供することを目的とする。 【００１６】 【課題を解決するための手段】本発明は、上記目的を達
成するために、〔１〕チップサイズパッケージの製造方法において、集
積回路がそれぞれ形成された、四辺を有する複数の半導
体チップ領域を有し、前記複数の半導体チップ 領域の周
辺上に、前記四辺に沿って複数の電極がそれぞれ形成さ
れた半導体ウエハを準備する工程と、前記半導体ウエハ
の表面を樹脂によって覆う工程と、前記複数の電極が形
成された位置とは異なる複数の半導体チップ領域のそれ
ぞれの中央側で、前記四辺に沿った複数の電極が外部と
の電気的接続をとるために、前記複数の電極にそれぞれ
電気的に接続される複数の配線を前記樹脂上に形成する
工程と、前記複数の配線が形成された半導体ウエハを個
々の半導体チップに分割する工程とを含むことを特徴と
する。 【００１７】〔２〕上記〔１〕記載のチップサイズパッ
ケージの製造方法において、前記複数の配線は、各々の
一端が前記複数の電極に接続され、かつ、他端が前記半
導体チップ領域の四辺の各々の側から中央側に向かうよ
うに、前記樹脂上に形成されることを特徴とする。 【００１８】〔３〕上記〔１〕又は〔２〕記載のチップ
サイズパッケージの製造方法において、前記複数の電極
が形成された位置とは異なる前記半導体チップ領域の中
央側で、前記複数の配線に接続される複数の半田ボール
を形成する工程を有することを特徴とする。 【００１９】〔４〕上記〔３〕記載のチップサイズパッ
ケージの製造方法において、前記半導体ウエハは、前記
複数の半田ボールが形成された後に、個々の前記半導体
チップに分割されることを特徴とする。 【００２０】〔５〕上記〔１〕から４のいずれか１項に
記載のチップサイズパッケージの製造方法において、前
記複数の電極にそれぞれ接続される複数のバンプを形成
する工程を含んでおり、前記複数の配線は、前記複数の
バンプを介して前記複数の電極にそれぞれ接続されるこ
とを特徴とする。 【００２１】〔６〕上記〔１〕から〔５〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の配線は、アルミニウム又は銅を用いて形
成され ることを特徴とする。 【００２２】〔７〕上記〔１〕から〔６〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の配線を覆うように、前記樹脂の上に半田
レジストを供給する工程を有することを特徴とする。 【００２３】〔８〕上記〔１〕から〔７〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記樹脂は、エポキシ樹脂を用いて形成されること
を特徴とする。 【００２４】〔９〕上記〔１〕から〔８〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の電極を露出させる保護膜を前記半導体ウ
エハの表面上に形成する工程を含むことを特徴とする。 【００２５】〔１０〕上記〔９〕記載のチップサイズパ
ッケージの製造方法において、前記樹脂は、前記保護膜
上に形成されることを特徴とする。 【００２６】〔１１〕上記〔９〕又は〔１０〕記載のチ
ップサイズパッケージの製造方法において、前記保護膜
は、ＰＳＧを用いて形成されることを特徴とする。 【００２７】 【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。 【００２８】図１は本発明の第１実施例を示すウエハの
平面図、図２は図１のＡ−Ａ′線におけるチップの製造
工程断面図である。 【００２９】図１においては、１枚のウエハが示されて
おり、前処理を終了し、更に各ＬＳＩの電極にバンプを
形成した状態を示している。 【００３０】この図において、１０１，１０２，１０
３，１０４…は各ＬＳＩであり、実線Ｃ１，Ｃ３，Ｃ
５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハから切り取
られる。 【００３１】２０１，２０２，２０３，２０４，２０
５，２０６，２０７，２０８は各ＬＳＩにおける電極で
あり、通常は１μｍ厚のアルミニウムが用いられる。３
０１，３０２，３０３，…，３０８はバンプであり、こ
の実施例では、いわゆるスタッド方式（ワイヤボンディ
ングの技術を用い、ボンディング時のボールをバンプと
する）を用いた。 【００３２】また、電極２０１，２０２，２０３，２０
４，２０５…は、各々１辺が５０〜１００μｍの長方形
または正方形の形状をなしており、バンプ３０１，３０
２，３０３…は通常各々最大直径が３０〜６０μｍで高
さもほぼ同じ値である。 【００３３】以下、図１に示されるＬＳＩ１０４のＡ−
Ａ′線に沿ったウエハサイズチップの製造方法について
図２を参照しながら説明する。 【００３４】（１）まず、図２（ａ）に示すように、１
００はＬＳＩ１０４を保護するためのＰＳＧ膜（酸化
膜）であり、電極２０４，２０５上のバンプ３０４，３
０５はワイヤボンディング技術で作製されるので先端が
くびれた形状になっている。次工程前に１バンプ当たり
６〜１０ｇの加重をかけ、各バンプの高さを揃え、また
各バンプの先端の表面を平坦にしておくと都合がよい。 【００３５】バンプの材質としては金、または銅が望ま
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。 【００３６】また、銅バンプに関してはボンディング
時、Ａｒに水素を添加したガス雰囲気が必要であり、ま
たボンディング圧力も若干大きめなため、ＬＳＩのアル
ミ電極の厚さを２μｍ程度と通常より厚くする必要が生
じたが、条件を最適化することにより、良好な銅のスタ
ッド方式のバンプを得ることが可能であった。 【００３７】最近、錫−鉛を主成分にした半田ワイヤを
ボンディングして、半田のバンプをＬＳＩのアルミ電極
に形成する技術も実用化されている。この技術を用いる
と容易に半田バンプ３０１，３０２，３０３，３０４，
３０５…を形成することができ、更に続行する工程も容
易になる。 【００３８】（２）全てのアルミ電極にバンプを形成、
加圧後、図２（ｂ）に示すように、ウエハ全面にエポキ
シ樹脂２００を被着し、ホットプレスにより押圧、加熱
しつつ硬化させる。プレスによる圧力は、１５〜２０ｋ
ｇ重／ｃｍ2 、温度は８０〜１００℃、硬化時間にほぼ
１時間を要した。この押圧工程により、バンプ３０１，
３０２，３０３，３０４，３０５…の平らな突起上面が
エポキシ樹脂２００の表面に露出する。樹脂はエコボン
ド（エマーソンアンドカミング社製の商品名）のように
硬化前後における体積変化率の低いものを用いた。樹脂
や押圧条件により、バンプ３０１，３０２，３０３，３
０４，３０５…の平らな突起上面にエポキシ樹脂２００
が薄く残存する場合がある。この時は表面をサンドペー
パー、またはサンドブラスト等で若干研磨することで露
出させることができた。 【００３９】（３）次に、通常の工程により、図２
（ｃ）に示すように、バンプ３０１，３０２，３０３，
３０４，３０５…の平らな突起上面に半田ボール６０
４，６０５を設置する。エポキシ樹脂２００上に半田レ
ジストが存在してもよい。これらの工程はウエハ全域に
わたって行われる。半田ボール６０４，６０５を設置
後、図１の実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，
Ｃ８に沿ってウエハをカッティングする。 【００４０】上記のようにして、カッティングを行った
チップサイズパッケージを以下に示す。 【００４１】図３は本発明の第１実施例を示すチップサ
イズパッケージの斜視図である。 【００４２】この図の点線で示した５０は、このチップ
サイズパッケージを補強するための補強板である。この
チップサイズパッケージは、表面にエポキシ樹脂をコー
ティングしているので十分な強度を持つが、使用する前
においては、更なる強度を必要とする場合がある。ウエ
ハカッティング前、補強板５０を張り付けることによ
り、極少ない工程で、補強板付きチップサイズパッケー
ジを得ることができる。 【００４３】この様な構造になっているから、ＬＳＩチ
ップと同じ面積である。 【００４４】本発明によれば、このパッケージは小さい
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。 【００４５】次に、本発明の第２実施例について説明す
る。 【００４６】図４は本発明の第２実施例を示すウエハの
チップとなる部分の平面図、図５はそのウエハのチップ
の断面図（図４のＢ−Ｂ′断面図）、図６は本発明の第
２実施例を示すチップサイズパッケージの斜視図であ
る。なお、第１実施例と同じ部分については、同じ符号
を付してそれらの説明は省略する。 【００４７】これらの図において、４０２，４０４，４
０５，４０７はエポキシ樹脂２００上に形成された配線
金属であり、半田ボールの位置をアルミ電極の真上の位
置から移動させるためのものである。この配線金属を形
成する工程は、例えばアルミニウム蒸着、ホトリソ、エ
ッチング工程で行えばよく、なんら新しい技術は使用し
ない。メッキ技術によってもよい。半田ボール６０１，
６０２，６０３，６０４，６０５，…を設置するため半
田レジスト５００を形成する。 【００４８】この実施例では、第１実施例のように、接
続用の半田ボールをＬＳＩのアルミ電極の真上に形成す
るのではなく、平面的に離れた場所に形成する。 【００４９】図５に示すように、まず、第１実施例のよ
うに、ＬＳＩ１０４の各アルミ電極２０４，２０５上
に、スタッドバンプ３０４，３０５をたて、次に、エポ
キシ樹脂２００を被着、押圧、加熱して、加工後、この
エポキシ樹脂２００の表面に配線金属４０４，４０５を
形成し、更に半田レジスト５００を塗布後、半田ボール
６０４，６０５を設置する。 【００５０】最後にウエハをカッティングしてＬＳＩを
切り出す。 【００５１】このように、半田ボール形成後、一枚のウ
エハをカッティングした一個のＬＳＩに相当する部分を
拡大すると、図６のようになる。 【００５２】この実施例では、バンプ形成後、半田ボー
ル移動のための配線金属の形成を行った。エポキシ樹脂
形成前に半田ボール移動のための配線金属の形成を行う
ことも可能である。 【００５３】図７はかかる本発明の第３実施例を示す配
線金属の形成を先に行った場合のチップサイズパッケー
ジの要部断面図である。図５と同じ部分については、同
じ符号を付してそれらの説明は省略する。 【００５４】この図において、７０４，７０５は半田ボ
ールの位置を移動するための配線金属、８０４，８０５
はバンプである。 【００５５】上記実施例によれば、接続用の半田ボール
が所望の場所にあるチップサイズパッケージを容易に得
ることが可能である。 【００５６】特に、第１実施例と同様に、ウエハのカッ
ティングを最後に行うようにしたので、各パッケージ当
たりの工数が少なくなり、低価格化を実現できる。ま
た、エポキシ樹脂のＬＳＩへの接着力も十分なものが得
られる。 【００５７】第１実施例、第２実施例共にバンプはスタ
ッドバンプとして説明した。しかし通常のメッキによる
バンプを用いても、十分に本発明を実施することが可能
であった。 【００５８】また、第１実施例、第２実施例はバンプ形
成後、樹脂封止する工程を用いている。しかし、樹脂を
全面に被着後、この樹脂を部分的に必要箇所に応じてホ
トリソ技術等で除去し、除去箇所に無電解メッキなどで
バンプを形成する手法も有効であった。 【００５９】図１０〜図１２は本発明の第４実施例を示
す図であり、図１０は本発明の第４実施例を示すチップ
サイズパッケージの製造工程断面（図１１のＣ−Ｃ′線
断面）図、図１１はそのチップサイズパッケージの平面
図、図１２はそのチップサイズパッケージの斜視図であ
る。 【００６０】ウエハの全体平面図は、第１実施例と同様
であるのでここでは図示は省略する。 【００６１】以下、そのチップサイズパッケージの製造
方法を図１０を用いて説明する。 【００６２】（１）まず、図１０（ａ）に示すように、
ＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）１０
０が形成される。アルミ電極２０４，２０５に接続され
るバンプ３０４，３０５はワイヤボンディング技術で作
製されるので先端がくびれた形状になっている。 【００６３】バンプの材質としては金、または銅が望ま
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。 【００６４】また、銅バンプに関してはボンディング時
Ａｒに水素を添加したガス雰囲気が必要であり、またボ
ンディング圧力も若干大きめなため、ＬＳＩのアルミ電
極の厚さを２μｍ程度と通常より厚くする必要が生じた
が、条件を最適化することにより、良好な銅のスタッド
方式のアルミニウムを得ることが可能であった。 【００６５】最近、錫−鉛を主成分にした半田ワイヤを
ボンディングして半田のバンプをＬＳＩのアルミ電極に
形成する技術も実用化されている。この技術を用いると
容易に半田バンプ３０４，３０５…を形成することがで
き、更に続行する工程も容易になる。 【００６６】（２）次に、図１０（ｂ）に示すように、
全てのＬＳＩ１０４のアルミ電極２０４，２０５にバン
プ３０４，３０５を形成し、加圧による先端平坦化後、
このウエハ全面に銅箔１４００（例えば、１５μｍの厚
さ）を鑞付けする。この銅箔１４００表面に、予め錫あ
るいは半田等を１μｍ程度の厚さにメッキしておき、こ
のメッキ膜（図示なし）とバンプ３０４，３０５とを低
温鑞付けする。 【００６７】次に、この銅箔１４００とＬＳＩ１０４間
にエポキシ樹脂１２００を注入、加熱硬化させる。樹脂
は、エコボンド（エマーソンアンドカミング社製の商品
名）のように、硬化前後における体積変化率の低いもの
を用いた。ＬＳＩ１０４と銅箔１４００間の距離は４０
μｍ前後であるから、毛細管現象により効率よく、ま
た、確実に樹脂１２００を充填でき、また、ＬＳＩ１０
４表面、銅箔１４００面との接着性も極めて良好であっ
た。なお、バンプ材料が半田である場合は、銅箔に予め
錫、半田等をメッキしなくても容易にバンプと銅箔を接
続できた。 【００６８】（３）次いで、図１０（ｃ）に示すよう
に、銅箔１４００をエッチング加工し、所望の配線金属
１４０４，１４０５をエポキシ樹脂１２００上に形成し
た。銅箔１４００のエッチング加工は、例えば、感光性
のドライフィルムを銅箔１４００にコーティング後、マ
スクを用いて露光、現像等の処理を行った後、塩化第二
鉄の溶液による銅の選択エッチングにより行った。 【００６９】（４）次に、電極１４０４，１４０５を形
成後、半田ボール６０４，６０５を設置するため半田レ
ジスト１５００を塗布し、その後、半田ボール６０４，
６０５を所定の場所に設置する。 【００７０】このようにして得られたチップサイズパッ
ケージの平面を図１１に示す。 【００７１】この図において、１４０１，１４０２，１
４０３，１４０４，１４０５…は樹脂１２００上に形成
された銅箔からなる配線金属であり、６０１，６０２，
６０３，６０４，６０５は半田ボールである。 【００７２】ＬＳＩのアルミ電極２０１，２０３，２０
６，２０８についてはその真上に外部回路との接続点を
設置するようにしてある。アルミ電極２０４，２０５に
ついては、それぞれの場所に設置されたバンプ（３０
４，３０５等）を通して、外部回路との接続点を移動す
るよう設計されている。 【００７３】半田ボール６０１，６０２，６０３、６０
４，６０５，…の設置後、図１のように、点線Ｃ１，Ｃ
３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカ
ッティングする。カッティング後のＬＳＩ１０４が図１
２に示されている。 【００７４】図１２に示した７００は、このチップサイ
ズパッケージを補強するための補強板である。このチッ
プサイズパッケージは表面にエポキシ樹脂をコーティン
グしているので十分な強度を持つが、使用する前におい
ては、さらなる強度を必要とする場合がある。ウエハカ
ッティング前、補強板７００を張り付けることにより、
極少ない工程で、補強板７００付きチップサイズパッケ
ージを得ることが可能である。 【００７５】また、エポキシ樹脂をチップ表面に被着し
ているので、いわゆる樹脂モールドと略同じ信頼性を保
証できる。 【００７６】従来文献に示したように、従来のチップサ
イズパッケージはＬＳＩのダイスカッティング後、パッ
ケージを行っていた。しかし、本発明ではパッケージ化
の作業を全てウエハ単位で行えるため、工数が少なく、
低価格化を実現できる。 【００７７】従来のエポキシ樹脂のモールドに関しては
モールドに離型剤が添加されていた。これは金型と樹脂
との接着を防ぐ目的のものであるが、ＬＳＩ及びその周
辺の金属との接着力が弱くなり信頼性低下につながっ
た。 【００７８】しかし、本発明の技術では金型を用いない
ので、エポキシ樹脂に離型剤を添加する必要はない。ま
た、樹脂との接着を促進するシランカップリング剤等を
有効に用いることができた。 【００７９】本発明によれば、このパッケージは小さい
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。 【００８０】本発明においては、バンプはスタッド方式
として説明した。しかし通常のメッキによるバンプを用
いることも当然可能であり、他の手法でもよい。またバ
ンプの材料も銅、金、錫−鉛半田のみでなく、他の材料
の使用も可能である。 【００８１】ウエハ全面のバンプに張り付ける箔を銅箔
として説明したが、これ以外に金箔、コバール板等を用
いても良好なチップサイズパッケージを得ることができ
た。 【００８２】また、各バンプとの接続は、低温鑞付けで
はなく、高温圧接、超音波接続等を用いても可能であっ
た。この場合、銅箔に半田メッキ、錫メッキ等は不要で
あった。 【００８３】銅箔のパターニングはドライフィルムを用
いる手法で説明したが、レジストをコーティングする手
法等の方法でも十分対応しえるものである。 【００８４】銅箔とＬＳＩ間にエポキシ樹脂を毛細管現
象で注入したが、例えばポリイミド樹脂等、他の系統の
樹脂でも対応可能である。 【００８５】外部回路との接続は半田ボールで行うとし
て説明したが、接続予定場所に金属片を溶接して接続端
子とすることも可能である。あるいは導電性塗料を必要
箇所に塗布してもよい。 【００８６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【００８７】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【００８８】（１）ＬＳＩチップと同じ面積のチップサ
イズパッケージを得ることができる。 【００８９】また、樹脂をチップ表面に被着しているの
で、いわゆる樹脂モールドとほぼ同じ信頼性を保証でき
る。 【００９０】すなわち、パッケージは小さいままで、強
度的にも、耐湿等においても、いわゆるモールドパッケ
ージと同等の信頼性を確保することができる。 【００９１】（２）上記（１）の効果に加え、ＬＳＩの
表面の強度と接続の信頼性を高めることができる。 【００９２】（３）上記（１）の効果に加え、ＬＳＩの
パッド電極と半田ボールとの位置を任意に変更でき、接
続の自由度を高めることができる。 【００９３】（４）パッケージ化の作業を全てウエハ単
位で行えるため、工数が少なく、低価格化を実現でき
る。 【００９４】このように、ウエハのカッティングを最後
に行うので、各パッケージ当たりの工数が少なくなり、
低価格化を実現できる。 【００９５】（５）上記（４）の効果に加え、ＬＳＩを
ウエハから切り出す前に、そのウエハ全面に補強板を接
着するようにしたので、ＬＳＩを機械的に補強すること
ができ、確実にウエハから切り出しを行うことができ
る。 【００９６】（６）金型を用いないので、エポキシ樹脂
に離型剤を添加する必要はない。また、樹脂との接着を
促進するシランカップリング剤等を有効に用いることが
できた。 【００９７】（７）上記（６）と同様な、チップサイズ
パッケージを製造することができる。
【図１】本発明の第１実施例を示すウエハの平面図であ
る。
る。
【図２】図１のＡ−Ａ′線におけるチップの製造工程断
面図である。
面図である。
【図３】本発明の第１実施例を示すチップサイズパッケ
ージの斜視図である。
ージの斜視図である。
【図４】本発明の第２実施例を示すウエハのチップとな
る部分の平面図である。
る部分の平面図である。
【図５】本発明の第２実施例を示すウエハのチップの断
面（図４のＢ−Ｂ′線断面）図である。
面（図４のＢ−Ｂ′線断面）図である。
【図６】本発明の第２実施例を示すチップサイズパッケ
ージの斜視図である。
ージの斜視図である。
【図７】本発明の第３実施例を示す配線金属の形成を先
に行った場合のチップサイズパッケージの要部断面図で
ある。
に行った場合のチップサイズパッケージの要部断面図で
ある。
【図８】従来のチップサイズパッケージの一部破断斜視
図である。
図である。
【図９】従来のチップサイズパッケージのうちテープキ
ャリア方式の一部破断斜視図である。
ャリア方式の一部破断斜視図である。
【図１０】本発明の第４実施例を示すチップサイズパッ
ケージの製造工程断面（図１１のＣ−Ｃ′線断面）であ
る。
ケージの製造工程断面（図１１のＣ−Ｃ′線断面）であ
る。
【図１１】本発明の第４実施例を示すチップサイズパッ
ケージの平面図である。
ケージの平面図である。
【図１２】本発明の第４実施例を示すチップサイズパッ
ケージの斜視図である。
ケージの斜視図である。
５０，７００ 補強板 １００ ＰＳＧ膜（酸化膜）（保護膜） １０１，１０２，１０３，１０４ ＬＳＩ ２００，１２００ エポキシ樹脂 ２０１，２０２，２０３，２０４，２０５，２０６，２
０７，２０８ 電極（アルミニウム） ３０１，３０２，３０３，３０４，３０５，３０６，３
０７，３０８，８０４，８０５… バンプ（スタッド
バンプ） ４０２，４０４，４０５，４０７，７０４，７０５，１
４０１、１４０２，１４０４，１４０５ 配線金属 ５００，１５００ 半田レジスト ６０１，６０２，６０３，６０４，６０５ 半田ボー
ル １４００ 銅箔
０７，２０８ 電極（アルミニウム） ３０１，３０２，３０３，３０４，３０５，３０６，３
０７，３０８，８０４，８０５… バンプ（スタッド
バンプ） ４０２，４０４，４０５，４０７，７０４，７０５，１
４０１、１４０２，１４０４，１４０５ 配線金属 ５００，１５００ 半田レジスト ６０１，６０２，６０３，６０４，６０５ 半田ボー
ル １４００ 銅箔
フロントページの続き (56)参考文献 特開 平５−55278（ＪＰ，Ａ) 特開 平６−151487（ＪＰ，Ａ) 特開 平１−276750（ＪＰ，Ａ) 特開 平３−94438（ＪＰ，Ａ) 特開 平６−291221（ＪＰ，Ａ) 特開 昭50−87278（ＪＰ，Ａ) 特開 昭63−72143（ＪＰ，Ａ) 特開 平９−129772（ＪＰ，Ａ) 特開 平８−102466（ＪＰ，Ａ) 特開 平６−302604（ＪＰ，Ａ) 特開 平９−64078（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 501 H01L 21/301
Claims (11)
- 【請求項１】（ａ）集積回路がそれぞれ形成された、四
辺を有する複数の半導体チップ領域を有し、前記複数の
半導体チップ領域の周辺上に、前記四辺に沿って複数の
電極がそれぞれ形成された半導体ウエハを準備する工程
と、 （ｂ）前記半導体ウエハの表面を樹脂によって覆う工程
と、 （ｃ）前記複数の電極が形成された位置とは異なる複数
の半導体チップ領域のそれぞれの中央側で、前記四辺に
沿った複数の電極が外部との電気的接続をとるために、
前記複数の電極にそれぞれ電気的に接続される複数の配
線を前記樹脂上に形成する工程と、 （ｄ）前記複数の配線が形成された半導体ウエハを個々
の半導体チップに分割する工程とを含むことを特徴とす
るチップサイズパッケージの製造方法。 - 【請求項２】 請求項１記載のチップサイズパッケージ
の製造方法において、前記複数の配線は、各々の一端が
前記複数の電極に接続され、かつ、他端が前記半導体チ
ップ領域の四辺の各々の側から中央側に向かうように、
前記樹脂上に形成されることを特徴とするチップサイズ
パッケージの製造方法。 - 【請求項３】 請求項１又は２記載のチップサイズパッ
ケージの製造方法において、前記複数の電極が形成され
た位置とは異なる前記半導体チップ領域の中央側で、前
記複数の配線に接続される複数の半田ボールを形成する
工程を有することを特徴とするチップサイズパッケージ
の製造方法。 - 【請求項４】 請求項３記載のチップサイズパッケージ
の製造方法において、前記半導体ウエハは、前記複数の
半田ボールが形成された後に、個々の前記半導体チップ
に分割されることを特徴とするチップサイズパッケージ
の製造方法。 - 【請求項５】 請求項１から４のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
の電極にそれぞれ接続される複数のバンプを形成する工
程を含んでおり、前記複数の配線は、前記複数のバンプ
を介して前記複数の電極にそれぞれ接続されることを特
徴とするチップサイズパッケージの製 造方法。 - 【請求項６】 請求項１から５のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
の配線は、アルミニウム又は銅を用いて形成されること
を特徴とするチップサイズパッケージの製造方法。 - 【請求項７】 請求項１から６のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
の配線を覆うように、前記樹脂の上に半田レジストを供
給する工程を有することを特徴とするチップサイズパッ
ケージの製造方法。 - 【請求項８】 請求項１から７のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記樹脂
は、エポキシ樹脂を用いて形成されることを特徴とする
チップサイズパッケージの製造方法。 - 【請求項９】 請求項１から８のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
の電極を露出させる保護膜を前記半導体ウエハの表面上
に形成する工程を含むことを特徴とするチップサイズパ
ッケージの製造方法。 - 【請求項１０】 請求項９記載のチップサイズパッケー
ジの製造方法において、前記樹脂は、前記保護膜上に形
成されることを特徴とするチップサイズパッケージの製
造方法。 - 【請求項１１】 請求項９又は１０記載のチップサイズ
パッケージの製造方法において、前記保護膜は、ＰＳＧ
を用いて形成されることを特徴とするチップサイズパッ
ケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176095A JP3313547B2 (ja) | 1995-08-30 | 1995-08-30 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176095A JP3313547B2 (ja) | 1995-08-30 | 1995-08-30 | チップサイズパッケージの製造方法 |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103222A Division JP2002313986A (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージ |
| JP2002103225A Division JP3614829B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージ |
| JP2002103221A Division JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
| JP2002103224A Division JP2002313988A (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
| JP2002103223A Division JP2002313987A (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964049A JPH0964049A (ja) | 1997-03-07 |
| JP3313547B2 true JP3313547B2 (ja) | 2002-08-12 |
Family
ID=16771781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22176095A Expired - Fee Related JP3313547B2 (ja) | 1995-08-30 | 1995-08-30 | チップサイズパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022631A1 (ja) | 2003-08-28 | 2005-03-10 | Fujikura Ltd. | 半導体パッケージおよびその製造方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100222299B1 (ko) * | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
| DE69830883T2 (de) | 1997-03-10 | 2006-04-20 | Seiko Epson Corp. | Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte |
| JP3152180B2 (ja) | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3526731B2 (ja) * | 1997-10-08 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| JP2000232104A (ja) | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | チップサイズパッケージ |
| US6326701B1 (en) | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
| KR100319609B1 (ko) * | 1999-03-09 | 2002-01-05 | 김영환 | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 |
| JP4526651B2 (ja) | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2010192928A (ja) * | 1999-08-12 | 2010-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP4416218B2 (ja) | 1999-09-14 | 2010-02-17 | アピックヤマダ株式会社 | 樹脂封止方法及び樹脂封止装置 |
| JP2001144197A (ja) | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| ATE311604T1 (de) * | 2000-06-20 | 2005-12-15 | Nanonexus Inc | Testsystem von integrierten schaltungen |
| JP3526548B2 (ja) | 2000-11-29 | 2004-05-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2003051570A (ja) * | 2001-08-07 | 2003-02-21 | Sumitomo Bakelite Co Ltd | 半導体装置及びその製造方法 |
| WO2004017439A2 (de) * | 2002-07-29 | 2004-02-26 | Siemens Aktiengesellschaft | Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu |
| JP2004165191A (ja) | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
| JP3595323B2 (ja) | 2002-11-22 | 2004-12-02 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3808030B2 (ja) | 2002-11-28 | 2006-08-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2004193497A (ja) | 2002-12-13 | 2004-07-08 | Nec Electronics Corp | チップサイズパッケージおよびその製造方法 |
| JP3983205B2 (ja) | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2005268425A (ja) | 2004-03-17 | 2005-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4627632B2 (ja) * | 2004-05-17 | 2011-02-09 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP3928729B2 (ja) | 2004-05-26 | 2007-06-13 | セイコーエプソン株式会社 | 半導体装置 |
| JP2006310530A (ja) | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2008084959A (ja) | 2006-09-26 | 2008-04-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008108849A (ja) | 2006-10-24 | 2008-05-08 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP5080067B2 (ja) | 2006-11-24 | 2012-11-21 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP4567020B2 (ja) * | 2007-04-02 | 2010-10-20 | 富士通セミコンダクター株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
| JP4121543B1 (ja) | 2007-06-18 | 2008-07-23 | 新光電気工業株式会社 | 電子装置 |
| JP4121542B1 (ja) * | 2007-06-18 | 2008-07-23 | 新光電気工業株式会社 | 電子装置の製造方法 |
| WO2009145196A1 (ja) * | 2008-05-27 | 2009-12-03 | 株式会社ルネサステクノロジ | 半導体チップ、中間基板および半導体装置 |
| US8084301B2 (en) | 2008-09-11 | 2011-12-27 | Sanyo Electric Co., Ltd. | Resin sheet, circuit device and method of manufacturing the same |
| JP4420965B1 (ja) * | 2008-10-30 | 2010-02-24 | 新光電気工業株式会社 | 半導体装置内蔵基板の製造方法 |
| KR20120104198A (ko) | 2009-11-10 | 2012-09-20 | 로무 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR101115889B1 (ko) * | 2010-07-19 | 2012-02-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 |
| JP2013016842A (ja) * | 2012-09-07 | 2013-01-24 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
-
1995
- 1995-08-30 JP JP22176095A patent/JP3313547B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022631A1 (ja) | 2003-08-28 | 2005-03-10 | Fujikura Ltd. | 半導体パッケージおよびその製造方法 |
| US7180149B2 (en) | 2003-08-28 | 2007-02-20 | Fujikura Ltd. | Semiconductor package with through-hole |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964049A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JP3530761B2 (ja) | 半導体装置 | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| JP2792532B2 (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| US6489667B1 (en) | Semiconductor device and method of manufacturing such device | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3614828B2 (ja) | チップサイズパッケージの製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3499392B2 (ja) | 半導体装置 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JP3614829B2 (ja) | チップサイズパッケージ | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP4279222B2 (ja) | チップサイズパッケージの製造方法 | |
| JP2002313988A (ja) | チップサイズパッケージの製造方法 | |
| JP4207872B2 (ja) | チップサイズパッケージ | |
| JP4279224B2 (ja) | チップサイズパッケージ | |
| JP2002313986A (ja) | チップサイズパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |