JP3032692B2 - 三次元実装モジュール及びその製造方法 - Google Patents
三次元実装モジュール及びその製造方法Info
- Publication number
- JP3032692B2 JP3032692B2 JP3571695A JP3571695A JP3032692B2 JP 3032692 B2 JP3032692 B2 JP 3032692B2 JP 3571695 A JP3571695 A JP 3571695A JP 3571695 A JP3571695 A JP 3571695A JP 3032692 B2 JP3032692 B2 JP 3032692B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- metal
- photoresist
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数個の半導体チップ
を一つのパッケージに実装するために用いられる三次元
実装（マルチチップ）モジュール及びその製造方法に関
するものである。
を一つのパッケージに実装するために用いられる三次元
実装（マルチチップ）モジュール及びその製造方法に関
するものである。
【０００２】
【従来の技術】従来より、複数個の半導体チップをまと
めてモジュールを形成し、このモジュールを一つのパッ
ケージに実装することがおこなわれているが、その大部
分は半導体チップを隣り同士に並べて配置してパッケー
ジに実装しているために、実装面積が大きくなるという
問題があった。そこで複数個の半導体チップを上下に積
層して一つのパッケージに実装することが試みられてい
る。
めてモジュールを形成し、このモジュールを一つのパッ
ケージに実装することがおこなわれているが、その大部
分は半導体チップを隣り同士に並べて配置してパッケー
ジに実装しているために、実装面積が大きくなるという
問題があった。そこで複数個の半導体チップを上下に積
層して一つのパッケージに実装することが試みられてい
る。
【０００３】例えば特開昭６４−２８８５６号公報では
図１０に示すように、第一層半導体チップ３０の上に第
二層半導体チップ３１を積層すると共に第二層半導体チ
ップ３１の上に第三層半導体チップ３２を積層し、各半
導体チップ３０、３１、３２の上面に設けたパッド３４
同士をワイヤ３５でボンディングしてモジュールを形成
し、パッケージのパッド３６と各半導体チップ３０、３
１、３２の上面に設けたパッド３４とをワイヤ３５でボ
ンディングしてモジュールをパッケージに実装すること
がおこなわれている。
図１０に示すように、第一層半導体チップ３０の上に第
二層半導体チップ３１を積層すると共に第二層半導体チ
ップ３１の上に第三層半導体チップ３２を積層し、各半
導体チップ３０、３１、３２の上面に設けたパッド３４
同士をワイヤ３５でボンディングしてモジュールを形成
し、パッケージのパッド３６と各半導体チップ３０、３
１、３２の上面に設けたパッド３４とをワイヤ３５でボ
ンディングしてモジュールをパッケージに実装すること
がおこなわれている。
【０００４】また特開平６−５６６５号公報には図１１
に示すように、上面及び側面に開口する切欠部４０に電
極部４１を形成した複数のＩＣチップ４２を重ね合わせ
て実装し、帯状の電極４３を設けた金属棒４４を切欠部
４０に差し込むと共にＩＣチップ４２の電極部４１と金
属棒４４の電極４３とを接触させて上下のＩＣチップ４
２を電気的に導通させるようにしたマルチＩＣチップが
記載されている。
に示すように、上面及び側面に開口する切欠部４０に電
極部４１を形成した複数のＩＣチップ４２を重ね合わせ
て実装し、帯状の電極４３を設けた金属棒４４を切欠部
４０に差し込むと共にＩＣチップ４２の電極部４１と金
属棒４４の電極４３とを接触させて上下のＩＣチップ４
２を電気的に導通させるようにしたマルチＩＣチップが
記載されている。
【０００５】
【発明が解決しようとする課題】しかし上記特開昭６４
−２８８５６号公報のものでは、パッド３４を半導体チ
ップ３０、３１、３２の上面に露出させるために第一層
半導体チップ３０よりも第二層半導体チップ３１を、ま
た第二層半導体チップ３１よりも第三層半導体チップ３
２をそれぞれ小さく形成しなければならず、半導体チッ
プの積層数に限界があって多数の半導体チップを積層す
ることができないという問題があった。また上記特開平
６−５６６５号公報のものでは、金属棒４４を高い精度
で位置決めして差し込まなければなければならず、マル
チＩＣチップを簡単に製造をおこなうことができないと
いう問題があった。
−２８８５６号公報のものでは、パッド３４を半導体チ
ップ３０、３１、３２の上面に露出させるために第一層
半導体チップ３０よりも第二層半導体チップ３１を、ま
た第二層半導体チップ３１よりも第三層半導体チップ３
２をそれぞれ小さく形成しなければならず、半導体チッ
プの積層数に限界があって多数の半導体チップを積層す
ることができないという問題があった。また上記特開平
６−５６６５号公報のものでは、金属棒４４を高い精度
で位置決めして差し込まなければなければならず、マル
チＩＣチップを簡単に製造をおこなうことができないと
いう問題があった。
【０００６】本発明は上記の点に鑑みてなされたもので
あり、多数の半導体チップを積層することができ、しか
も簡単に製造することができる三次元実装モジュール及
びその製造方法を提供することを目的とするものであ
る。
あり、多数の半導体チップを積層することができ、しか
も簡単に製造することができる三次元実装モジュール及
びその製造方法を提供することを目的とするものであ
る。
【０００７】
【課題を解決するための手段】本発明に係る三次元実装
モジュールは、半導体チップ１の側面に露出させた配線
用パッド２と、この半導体チップ１の上に積層される他
の半導体チップ１の側面に露出させた配線用パッド２と
を金属５の蒸着にて半導体チップ１の各側面に形成され
る配線部３で接続して形成して成ることを特徴とするも
のである。
モジュールは、半導体チップ１の側面に露出させた配線
用パッド２と、この半導体チップ１の上に積層される他
の半導体チップ１の側面に露出させた配線用パッド２と
を金属５の蒸着にて半導体チップ１の各側面に形成され
る配線部３で接続して形成して成ることを特徴とするも
のである。
【０００８】また本発明に係る三次元実装モジュールの
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面にフォトレジスト４を形成すると
共にフォトレジスト４に露光及び現像処理を施して配線
用パッド２部分及びその周辺部分のフォトレジスト４を
除去し、半導体チップ１の側面に金属５を蒸着して各半
導体チップ１の配線用パッド２同士を接続する配線部３
を形成すると共に配線部３以外の金属５とフォトレジス
ト４とを除去することを特徴とするものである。
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面にフォトレジスト４を形成すると
共にフォトレジスト４に露光及び現像処理を施して配線
用パッド２部分及びその周辺部分のフォトレジスト４を
除去し、半導体チップ１の側面に金属５を蒸着して各半
導体チップ１の配線用パッド２同士を接続する配線部３
を形成すると共に配線部３以外の金属５とフォトレジス
ト４とを除去することを特徴とするものである。
【０００９】また本発明に係る三次元実装モジュールの
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面に金属５を蒸着すると共に金属５
の表面にフォトレジスト４を形成し、フォトレジスト４
に露光及び現像処理を施して配線用パッド２部分及びそ
の周辺部分以外のフォトレジスト４を除去して金属５を
露出させると共に露出した金属５をエッチングにて除去
して各半導体チップ１の配線用パッド２同士を接続する
配線部３を形成することを特徴とするものである。
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面に金属５を蒸着すると共に金属５
の表面にフォトレジスト４を形成し、フォトレジスト４
に露光及び現像処理を施して配線用パッド２部分及びそ
の周辺部分以外のフォトレジスト４を除去して金属５を
露出させると共に露出した金属５をエッチングにて除去
して各半導体チップ１の配線用パッド２同士を接続する
配線部３を形成することを特徴とするものである。
【００１０】また本発明に係る三次元実装モジュールの
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面に金属５を蒸着すると共に配線用
パッド２部分及びその周辺部分以外の金属５を物理的手
段にて除去して各半導体チップ１の配線用パッド２同士
を接続する配線部３を形成することを特徴とするもので
ある。
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面に金属５を蒸着すると共に配線用
パッド２部分及びその周辺部分以外の金属５を物理的手
段にて除去して各半導体チップ１の配線用パッド２同士
を接続する配線部３を形成することを特徴とするもので
ある。
【００１１】
【作用】半導体チップ１の側面に露出させた配線用パッ
ド２と、この半導体チップ１の上に積層される他の半導
体チップ１の側面に露出させた配線用パッド２とを金属
５の蒸着にて半導体チップ１の各側面に形成される配線
部３で接続して形成したので、半導体チップ１の側面に
設けた配線用パッド２同士を配線部３で接続することで
半導体チップ１の上に他の半導体チップ１を積層しても
配線用パッド２が覆い隠されないようにすることができ
る。
ド２と、この半導体チップ１の上に積層される他の半導
体チップ１の側面に露出させた配線用パッド２とを金属
５の蒸着にて半導体チップ１の各側面に形成される配線
部３で接続して形成したので、半導体チップ１の側面に
設けた配線用パッド２同士を配線部３で接続することで
半導体チップ１の上に他の半導体チップ１を積層しても
配線用パッド２が覆い隠されないようにすることができ
る。
【００１２】また半導体チップ１の側面にフォトレジス
ト４を形成すると共にフォトレジスト４に露光及び現像
処理を施して配線用パッド２部分及びその周辺部分のフ
ォトレジスト４を除去し、半導体チップ１の側面に金属
５を蒸着して各半導体チップ１の配線用パッド２同士を
接続する配線部３を形成すると共に配線部３以外の金属
５とフォトレジスト４とを除去したり、或いは半導体チ
ップ１の側面に金属５を蒸着すると共に金属５の表面に
フォトレジスト４を形成し、フォトレジスト４に露光及
び現像処理を施して配線用パッド２部分及びその周辺部
分以外のフォトレジスト４を除去して金属５を露出させ
ると共に露出した金属５をエッチングにて除去して各半
導体チップ１の配線用パッド２同士を接続する配線部３
を形成したり、或いは半導体チップ１の側面に金属５を
蒸着すると共に配線用パッド２部分及びその周辺部分以
外の金属５を物理的手段にて除去して各半導体チップ１
の配線用パッド２同士を接続する配線部３を形成したの
で、金属５の蒸着によって形成される配線部３で配線用
パッド２同士を接続することによって、半導体チップ１
同士を電気的に導通させる際に金属棒等の別部材を用い
ないようにすることができる。
ト４を形成すると共にフォトレジスト４に露光及び現像
処理を施して配線用パッド２部分及びその周辺部分のフ
ォトレジスト４を除去し、半導体チップ１の側面に金属
５を蒸着して各半導体チップ１の配線用パッド２同士を
接続する配線部３を形成すると共に配線部３以外の金属
５とフォトレジスト４とを除去したり、或いは半導体チ
ップ１の側面に金属５を蒸着すると共に金属５の表面に
フォトレジスト４を形成し、フォトレジスト４に露光及
び現像処理を施して配線用パッド２部分及びその周辺部
分以外のフォトレジスト４を除去して金属５を露出させ
ると共に露出した金属５をエッチングにて除去して各半
導体チップ１の配線用パッド２同士を接続する配線部３
を形成したり、或いは半導体チップ１の側面に金属５を
蒸着すると共に配線用パッド２部分及びその周辺部分以
外の金属５を物理的手段にて除去して各半導体チップ１
の配線用パッド２同士を接続する配線部３を形成したの
で、金属５の蒸着によって形成される配線部３で配線用
パッド２同士を接続することによって、半導体チップ１
同士を電気的に導通させる際に金属棒等の別部材を用い
ないようにすることができる。
【００１３】
【実施例】以下本発明を実施例によって詳述する。図１
には本発明の三次元実装モジュールの一例が示してあ
る。１は半導体集積回路が形成された半導体チップであ
り、複数枚の半導体チップ１が上下に積層されている。
半導体チップ１の上面には全面に亘ってＳｉＯ2 やＳＮ
x 等の保護膜１４を成長させて形成してある。２はアル
ミニウム（Ａｌ）等で形成され半導体集積回路と導通す
る配線用パッドであって、保護膜１４に上面と側面に開
口する切欠部１６を設けて外部に露出させてある。３は
金属５の蒸着によって形成される配線部であって、この
配線部３によって異なる半導体チップ１の配線用パッド
２同士を電気的に接続してある。１５はＡｌ等で形成さ
れ半導体集積回路と導通するワイヤボンディング用パッ
ドであって、最上の半導体チップ１の保護膜１４に上面
が開口する開口部１７を設けて露出させてある。このよ
うに形成される三次元実装モジュールはワイヤボンディ
ング用パッド１５とパッケージの端子のパッドとをワイ
ヤボンディングするようにしてパッケージに実装され
る。
には本発明の三次元実装モジュールの一例が示してあ
る。１は半導体集積回路が形成された半導体チップであ
り、複数枚の半導体チップ１が上下に積層されている。
半導体チップ１の上面には全面に亘ってＳｉＯ2 やＳＮ
x 等の保護膜１４を成長させて形成してある。２はアル
ミニウム（Ａｌ）等で形成され半導体集積回路と導通す
る配線用パッドであって、保護膜１４に上面と側面に開
口する切欠部１６を設けて外部に露出させてある。３は
金属５の蒸着によって形成される配線部であって、この
配線部３によって異なる半導体チップ１の配線用パッド
２同士を電気的に接続してある。１５はＡｌ等で形成さ
れ半導体集積回路と導通するワイヤボンディング用パッ
ドであって、最上の半導体チップ１の保護膜１４に上面
が開口する開口部１７を設けて露出させてある。このよ
うに形成される三次元実装モジュールはワイヤボンディ
ング用パッド１５とパッケージの端子のパッドとをワイ
ヤボンディングするようにしてパッケージに実装され
る。
【００１４】上記三次元実装モジュールにおいて、各半
導体チップ１間の絶縁は保護膜１４によっておこない、
また配線部３同士の絶縁は、半導体チップ１の基板２０
の導電型、電位と配線部３の電位とがショットキ接合の
逆バイアスとなるようにすることでおこなうことができ
る。このような三次元実装モジュールでは、上下方向に
半導体チップ１を多数に重ねて形成してあるので、半導
体チップ１を隣りに並べて実装するよりも占有面積を小
さくすることができる。また半導体チップ１の側面に露
出した配線用パッド２を配線部３で接続するようにして
あるので、上側に積層される半導体チップ１の大きさを
小さくする必要がなく、従って原理的には何層にも半導
体チップ１を積層することができる。そして例えば厚さ
５０μｍの半導体チップ１を２０枚用いても、三次元実
装モジュールの厚さは１ｍｍにしかならず、相当の高密
度実装が可能となる。
導体チップ１間の絶縁は保護膜１４によっておこない、
また配線部３同士の絶縁は、半導体チップ１の基板２０
の導電型、電位と配線部３の電位とがショットキ接合の
逆バイアスとなるようにすることでおこなうことができ
る。このような三次元実装モジュールでは、上下方向に
半導体チップ１を多数に重ねて形成してあるので、半導
体チップ１を隣りに並べて実装するよりも占有面積を小
さくすることができる。また半導体チップ１の側面に露
出した配線用パッド２を配線部３で接続するようにして
あるので、上側に積層される半導体チップ１の大きさを
小さくする必要がなく、従って原理的には何層にも半導
体チップ１を積層することができる。そして例えば厚さ
５０μｍの半導体チップ１を２０枚用いても、三次元実
装モジュールの厚さは１ｍｍにしかならず、相当の高密
度実装が可能となる。
【００１５】また半導体チップ１は５０μｍ以下の厚さ
にも形成することもでき、しかも半導体チップ１として
図９に示すようなＳＯＩ（silcon on insulator ）基板
等が普及しだすと、ＳＩＯ基板等は基板２０と半導体素
子２１との間にＳｉＯ2 膜２２を介在させて基板２０と
半導体素子２１とを電気的に分離しているために、基板
２０の厚みが半導体素子２１の物性に大きな影響を与え
ないようになっており、従って基板２０の厚みを格段に
薄くすることができて三次元実装モジュールの厚みを非
常に薄くすることができる。
にも形成することもでき、しかも半導体チップ１として
図９に示すようなＳＯＩ（silcon on insulator ）基板
等が普及しだすと、ＳＩＯ基板等は基板２０と半導体素
子２１との間にＳｉＯ2 膜２２を介在させて基板２０と
半導体素子２１とを電気的に分離しているために、基板
２０の厚みが半導体素子２１の物性に大きな影響を与え
ないようになっており、従って基板２０の厚みを格段に
薄くすることができて三次元実装モジュールの厚みを非
常に薄くすることができる。
【００１６】次に三次元実装モジュールの製造方法につ
いて詳述する。図２には半導体チップ１の形成工程が示
してある。図２（ａ）に示す１０はシリコン等で作成さ
れるウェハであって、このウェハ１０にはデバイスが形
成してある。次に図２（ｂ）に示すようにウェハ１０の
上の全面にアルミニウム等の金属を蒸着して金属層１２
を形成する。次に図２（ｃ）に示すように金属層１２の
必要箇所のみを残して不要部分を除去してパッド部１３
を形成する。次に図２（ｄ）に示すようにパッド部１３
を覆うようにウェハ１０の上にＳｉＯ2 やＳＮx等の保
護膜１４を成長させて形成する。次に図２（ｅ）に示す
ように後述するワイヤボンディング用パッド１５として
用いられるパッド部１３の上の保護膜１４をエッチング
等で除去して開口部１７を形成する。その後図２（ｅ）
の破線で示すようにウェハ１０を所定の大きさに切断す
ると共に切断端面を研磨して図３（ｃ）に示すように保
護膜１４に側面と上面とに開口する切欠部１６を形成
し、最端部に位置するパッド部１３を配線用パッド２と
して露出させることによって、図３（ａ）（ｂ）に示す
ような基板２０の上に配線用パッド部２とワイヤボンデ
ィング用パッド１５と保護膜１４とを形成した半導体チ
ップ１が作成される。尚、最上に積層される半導体チッ
プ１以外では開口部１７を設ける必要がない。
いて詳述する。図２には半導体チップ１の形成工程が示
してある。図２（ａ）に示す１０はシリコン等で作成さ
れるウェハであって、このウェハ１０にはデバイスが形
成してある。次に図２（ｂ）に示すようにウェハ１０の
上の全面にアルミニウム等の金属を蒸着して金属層１２
を形成する。次に図２（ｃ）に示すように金属層１２の
必要箇所のみを残して不要部分を除去してパッド部１３
を形成する。次に図２（ｄ）に示すようにパッド部１３
を覆うようにウェハ１０の上にＳｉＯ2 やＳＮx等の保
護膜１４を成長させて形成する。次に図２（ｅ）に示す
ように後述するワイヤボンディング用パッド１５として
用いられるパッド部１３の上の保護膜１４をエッチング
等で除去して開口部１７を形成する。その後図２（ｅ）
の破線で示すようにウェハ１０を所定の大きさに切断す
ると共に切断端面を研磨して図３（ｃ）に示すように保
護膜１４に側面と上面とに開口する切欠部１６を形成
し、最端部に位置するパッド部１３を配線用パッド２と
して露出させることによって、図３（ａ）（ｂ）に示す
ような基板２０の上に配線用パッド部２とワイヤボンデ
ィング用パッド１５と保護膜１４とを形成した半導体チ
ップ１が作成される。尚、最上に積層される半導体チッ
プ１以外では開口部１７を設ける必要がない。
【００１７】図４には上記のように作成される半導体チ
ップ１を用いた三次元実装モジュールの製造法方法の一
例が示してある。この実施例では先ず上記半導体チップ
１の裏面を研磨して半導体チップ１の厚みをできるだけ
薄く（約５０μｍ）し、この半導体チップ１を図４
（ａ）に示すように上下に重ね合わせて接着する。この
時電気的に接合される配線用パッド２を同じ方向に向け
る。次にこの積層物の側面を研磨して平坦にすると共に
浸漬やスプレー等の手段で図４（ｂ）に斜線で示すよう
に積層物の全面にフォトレジスト４を形成する。次にこ
の積層物に光を照射して図４（ｃ）に示すように配線用
パッド２の部分及びその周辺部分のフォトレジスト４が
抜けるように露光し、この後現像して配線用パッド２の
部分及びその周辺部分のフォトレジスト４を除去する。
次に図４（ｄ）の矢印で示すように積層物の斜め上方か
らアルミニウム（Ａｌ）等の金属５（点々模様で示す）
を蒸着してフォトレジスト４が除去された配線用パッド
２の部分及びその周辺部分に配線部３を形成し、最後に
残りのフォトレジスト４とその上の金属５とをリフトオ
フ法等で除去することによって、図４（ｅ）に示すよう
な三次元実装モジュールを形成することができる。尚、
図４においてはワイヤボンディング用パッド１５は図示
省略されている。また図４においては半導体チップ１の
一側面のみに配線用パッド２が設けてあるが、他の側面
に配線用パッド２を設けてもよく、上記と同様にして配
線部３が形成される。さらに図４においては半導体チッ
プ１を二枚しか積層していないが、何層重ねてもよい。
ップ１を用いた三次元実装モジュールの製造法方法の一
例が示してある。この実施例では先ず上記半導体チップ
１の裏面を研磨して半導体チップ１の厚みをできるだけ
薄く（約５０μｍ）し、この半導体チップ１を図４
（ａ）に示すように上下に重ね合わせて接着する。この
時電気的に接合される配線用パッド２を同じ方向に向け
る。次にこの積層物の側面を研磨して平坦にすると共に
浸漬やスプレー等の手段で図４（ｂ）に斜線で示すよう
に積層物の全面にフォトレジスト４を形成する。次にこ
の積層物に光を照射して図４（ｃ）に示すように配線用
パッド２の部分及びその周辺部分のフォトレジスト４が
抜けるように露光し、この後現像して配線用パッド２の
部分及びその周辺部分のフォトレジスト４を除去する。
次に図４（ｄ）の矢印で示すように積層物の斜め上方か
らアルミニウム（Ａｌ）等の金属５（点々模様で示す）
を蒸着してフォトレジスト４が除去された配線用パッド
２の部分及びその周辺部分に配線部３を形成し、最後に
残りのフォトレジスト４とその上の金属５とをリフトオ
フ法等で除去することによって、図４（ｅ）に示すよう
な三次元実装モジュールを形成することができる。尚、
図４においてはワイヤボンディング用パッド１５は図示
省略されている。また図４においては半導体チップ１の
一側面のみに配線用パッド２が設けてあるが、他の側面
に配線用パッド２を設けてもよく、上記と同様にして配
線部３が形成される。さらに図４においては半導体チッ
プ１を二枚しか積層していないが、何層重ねてもよい。
【００１８】図５には他の三次元実装モジュールの製造
方法が示してある。先ず上記半導体チップ１の裏面を研
磨して半導体チップ１の厚みをできるだけ薄く（約５０
μｍ）し、この半導体チップ１を図５（ａ）に示すよう
に上下に重ね合わせて接着する。この時電気的に接合さ
れる配線用パッド２を同じ方向に向ける。次に図５
（ｂ）に矢印で示すようにこの積層物の側面を研磨して
平坦にすると共に積層物の斜め上方から積層物の側面に
Ａｌ等の金属５（点々模様で示す）を蒸着する。次に浸
漬やスプレー等の手段で図５（ｃ）に斜線で示すように
積層物の全面にフォトレジスト４を形成する。次にこの
積層物に光を照射して図５（ｄ）に示すように配線用パ
ッド２の部分及びその周辺部分のフォトレジスト４が残
るように露光、現像する。次にフォトレジスト４で覆わ
れない部分の金属５を燐酸や塩酸等の薬液でエッチング
して除去して残った金属５を配線部３として形成し、そ
の後残った金属５の表面のフォトレジスト４を除去する
ことによって、図５（ｅ）に示すような三次元実装モジ
ュールを形成することができる。尚、図５においてはワ
イヤボンディング用パッド１５は図示省略されている。
また図５においては半導体チップ１の一側面のみに配線
用パッド２が設けてあるが、他の側面に配線用パッド２
を設けてもよく、上記と同様にして配線部３が形成され
る。さらに図５においては半導体チップ１を二枚しか積
層していないが、何層重ねてもよい。
方法が示してある。先ず上記半導体チップ１の裏面を研
磨して半導体チップ１の厚みをできるだけ薄く（約５０
μｍ）し、この半導体チップ１を図５（ａ）に示すよう
に上下に重ね合わせて接着する。この時電気的に接合さ
れる配線用パッド２を同じ方向に向ける。次に図５
（ｂ）に矢印で示すようにこの積層物の側面を研磨して
平坦にすると共に積層物の斜め上方から積層物の側面に
Ａｌ等の金属５（点々模様で示す）を蒸着する。次に浸
漬やスプレー等の手段で図５（ｃ）に斜線で示すように
積層物の全面にフォトレジスト４を形成する。次にこの
積層物に光を照射して図５（ｄ）に示すように配線用パ
ッド２の部分及びその周辺部分のフォトレジスト４が残
るように露光、現像する。次にフォトレジスト４で覆わ
れない部分の金属５を燐酸や塩酸等の薬液でエッチング
して除去して残った金属５を配線部３として形成し、そ
の後残った金属５の表面のフォトレジスト４を除去する
ことによって、図５（ｅ）に示すような三次元実装モジ
ュールを形成することができる。尚、図５においてはワ
イヤボンディング用パッド１５は図示省略されている。
また図５においては半導体チップ１の一側面のみに配線
用パッド２が設けてあるが、他の側面に配線用パッド２
を設けてもよく、上記と同様にして配線部３が形成され
る。さらに図５においては半導体チップ１を二枚しか積
層していないが、何層重ねてもよい。
【００１９】図６には他の三次元実装モジュールの製造
方法が示してある。先ず上記半導体チップ１の裏面を研
磨して半導体チップ１の厚みをできるだけ薄く（約５０
μｍ）し、この半導体チップ１を図６（ａ）に示すよう
に上下に重ね合わせて接着する。この時電気的に接合さ
れる配線用パッド２を同じ方向に向ける。次にこの積層
物の側面を研磨して平坦にすると共に図６（ｂ）に矢印
で示すように積層物の斜め上方から積層物の側面にＡｌ
等の金属５（点々模様で示す）を蒸着する。次に配線用
パッド２の部分及びその周辺部分のフォトレジスト４が
残るように、図６（ｃ）に矢印で示すように高出力レー
ザを金属５に照射して不要部分の金属５を蒸発させて除
去したり、或いは図６（ｄ）に示すようにグラインダー
１９等で不要部分の金属５を削り取ることによって残っ
た金属５を配線部３として形成し、図６（ｅ）に示すよ
うな三次元実装モジュールを作成することができる。
尚、図６においてはワイヤボンディング用パッド１５は
図示省略されている。また図６においては半導体チップ
１の一側面のみに配線用パッド２が設けてあるが、他の
側面に配線用パッド２を設けてもよく、上記と同様にし
て配線部３が形成される。さらに図６においては半導体
チップ１を二枚しか積層していないが、何層重ねてもよ
い。
方法が示してある。先ず上記半導体チップ１の裏面を研
磨して半導体チップ１の厚みをできるだけ薄く（約５０
μｍ）し、この半導体チップ１を図６（ａ）に示すよう
に上下に重ね合わせて接着する。この時電気的に接合さ
れる配線用パッド２を同じ方向に向ける。次にこの積層
物の側面を研磨して平坦にすると共に図６（ｂ）に矢印
で示すように積層物の斜め上方から積層物の側面にＡｌ
等の金属５（点々模様で示す）を蒸着する。次に配線用
パッド２の部分及びその周辺部分のフォトレジスト４が
残るように、図６（ｃ）に矢印で示すように高出力レー
ザを金属５に照射して不要部分の金属５を蒸発させて除
去したり、或いは図６（ｄ）に示すようにグラインダー
１９等で不要部分の金属５を削り取ることによって残っ
た金属５を配線部３として形成し、図６（ｅ）に示すよ
うな三次元実装モジュールを作成することができる。
尚、図６においてはワイヤボンディング用パッド１５は
図示省略されている。また図６においては半導体チップ
１の一側面のみに配線用パッド２が設けてあるが、他の
側面に配線用パッド２を設けてもよく、上記と同様にし
て配線部３が形成される。さらに図６においては半導体
チップ１を二枚しか積層していないが、何層重ねてもよ
い。
【００２０】図７には本発明の三次元実装モジュールに
用いられる他の半導体チップ１が示してある。この半導
体チップ１は図２（ｅ）に示すようにウェハ１０を所定
の大きさに切断した後、切断端面を研磨して半導体チッ
プ１の側面に配線用パッド２の側面のみを露出させるよ
うにしたものである。つまりこの半導体チップ１には切
欠部１６を設けないようにしたものである。
用いられる他の半導体チップ１が示してある。この半導
体チップ１は図２（ｅ）に示すようにウェハ１０を所定
の大きさに切断した後、切断端面を研磨して半導体チッ
プ１の側面に配線用パッド２の側面のみを露出させるよ
うにしたものである。つまりこの半導体チップ１には切
欠部１６を設けないようにしたものである。
【００２１】この図７に示す半導体チップ１を用いて上
記と同様にすることによって図８に示すような三次元実
装モジュールを形成することができるが、図１のものと
比較して図８の方が配線部３の幅寸法を小さくすること
ができる。
記と同様にすることによって図８に示すような三次元実
装モジュールを形成することができるが、図１のものと
比較して図８の方が配線部３の幅寸法を小さくすること
ができる。
【００２２】
【発明の効果】上記のように本発明は、半導体チップの
側面に露出させた配線用パッドと、この半導体チップの
上に積層される他の半導体チップの側面に露出させた配
線用パッドとを金属の蒸着にて半導体チップの各側面に
形成される配線部で接続して形成したので、半導体チッ
プの側面に設けた配線用パッド同士を接続することで半
導体チップの上に他の半導体チップを積層しても配線用
パッドが覆い隠されないようにすることができ、多数の
半導体チップを積層することができるものである。
側面に露出させた配線用パッドと、この半導体チップの
上に積層される他の半導体チップの側面に露出させた配
線用パッドとを金属の蒸着にて半導体チップの各側面に
形成される配線部で接続して形成したので、半導体チッ
プの側面に設けた配線用パッド同士を接続することで半
導体チップの上に他の半導体チップを積層しても配線用
パッドが覆い隠されないようにすることができ、多数の
半導体チップを積層することができるものである。
【００２３】また半導体チップの側面にフォトレジスト
を形成すると共にフォトレジストに露光及び現像処理を
施して配線用パッド部分及びその周辺部分のフォトレジ
ストを除去し、半導体チップの側面に金属を蒸着して各
半導体チップの配線用パッド同士を接続する配線部を形
成すると共に配線部以外の金属とフォトレジストとを除
去したり、或いは半導体チップの側面に金属を蒸着する
と共に金属の表面にフォトレジストを形成し、フォトレ
ジストに露光及び現像処理を施して配線用パッド部分及
びその周辺部分以外のフォトレジストを除去して金属を
露出させると共に露出した金属をエッチングにて除去し
て各半導体チップの配線用パッド同士を接続する配線部
を形成したり、或いは半導体チップの側面に金属を蒸着
すると共に配線用パッド部分及びその周辺部分以外の金
属を物理的手段にて除去して各半導体チップの配線用パ
ッド同士を接続する配線部を形成することによって、半
導体チップ同士を電気的に導通させる際に金属棒等の別
部材を用いないようにすることができ、従って金属棒の
位置決めをおこなう必要がなくなって、三次元実装モジ
ュールを簡単に製造することができるものである。
を形成すると共にフォトレジストに露光及び現像処理を
施して配線用パッド部分及びその周辺部分のフォトレジ
ストを除去し、半導体チップの側面に金属を蒸着して各
半導体チップの配線用パッド同士を接続する配線部を形
成すると共に配線部以外の金属とフォトレジストとを除
去したり、或いは半導体チップの側面に金属を蒸着する
と共に金属の表面にフォトレジストを形成し、フォトレ
ジストに露光及び現像処理を施して配線用パッド部分及
びその周辺部分以外のフォトレジストを除去して金属を
露出させると共に露出した金属をエッチングにて除去し
て各半導体チップの配線用パッド同士を接続する配線部
を形成したり、或いは半導体チップの側面に金属を蒸着
すると共に配線用パッド部分及びその周辺部分以外の金
属を物理的手段にて除去して各半導体チップの配線用パ
ッド同士を接続する配線部を形成することによって、半
導体チップ同士を電気的に導通させる際に金属棒等の別
部材を用いないようにすることができ、従って金属棒の
位置決めをおこなう必要がなくなって、三次元実装モジ
ュールを簡単に製造することができるものである。
【図１】本発明の三次元実装モジュールの一実施例を示
す斜視図である。
す斜視図である。
【図２】本発明に用いる半導体チップの製造工程を示す
（ａ）乃至（ｅ）は断面図である。
（ａ）乃至（ｅ）は断面図である。
【図３】（ａ）は半導体チップの断面図、（ｂ）は平面
図、（ｃ）は一部の斜視図である。
図、（ｃ）は一部の斜視図である。
【図４】本発明の三次元実装モジュールの製造工程の一
実施例を示す（ａ）乃至（ｅ）は斜視図である。
実施例を示す（ａ）乃至（ｅ）は斜視図である。
【図５】同上の他の実施例の製造工程を示す（ａ）乃至
（ｅ）は斜視図である。
（ｅ）は斜視図である。
【図６】同上のさらに他の実施例の製造工程を示す
（ａ）乃至（ｅ）は斜視図である。
（ａ）乃至（ｅ）は斜視図である。
【図７】（ａ）は本発明に用いる他の半導体チップを示
す断面図、（ｂ）は側面図である。
す断面図、（ｂ）は側面図である。
【図８】図７の半導体チップを用いた本発明の他の三次
元実装モジュールを示す斜視図である。
元実装モジュールを示す斜視図である。
【図９】ＳＯＩ基板を示す断面図である。
【図１０】従来例を示す平面図である。
【図１１】他の従来例を示す斜視図である。
１ 半導体チップ ２ 配線用パッド ３ 配線部 ４ フォトレジスト ５ 金属
Claims (4)
- 【請求項１】 半導体チップの側面に露出させた配線用
パッドと、この半導体チップの上に積層される他の半導
体チップの側面に露出させた配線用パッドとを金属の蒸
着にて半導体チップの各側面に形成される配線部で接続
して形成して成ることを特徴とする三次元実装モジュー
ル。 - 【請求項２】 側面に配線用パッドを露出させて形成し
た半導体チップの上に他の半導体チップを積層し、半導
体チップの側面にフォトレジストを形成すると共にフォ
トレジストに露光及び現像処理を施して配線用パッド部
分及びその周辺部分のフォトレジストを除去し、半導体
チップの側面に金属を蒸着して各半導体チップの配線用
パッド同士を接続する配線部を形成すると共に配線部以
外の金属とフォトレジストとを除去することを特徴とす
る三次元実装モジュールの製造方法。 - 【請求項３】 側面に配線用パッドを露出させて形成し
た半導体チップの上に他の半導体チップを積層し、半導
体チップの側面に金属を蒸着すると共に金属の表面にフ
ォトレジストを形成し、フォトレジストに露光及び現像
処理を施して配線用パッド部分及びその周辺部分以外の
フォトレジストを除去して金属を露出させると共に露出
した金属をエッチングにて除去して各半導体チップの配
線用パッド同士を接続する配線部を形成することを特徴
とする三次元実装モジュールの製造方法。 - 【請求項４】 側面に配線用パッドを露出させて形成し
た半導体チップの上に他の半導体チップを積層し、半導
体チップの側面に金属を蒸着すると共に配線用パッド部
分及びその周辺部分以外の金属を物理的手段にて除去し
て各半導体チップの配線用パッド同士を接続する配線部
を形成することを特徴とする三次元実装モジュールの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3571695A JP3032692B2 (ja) | 1995-02-23 | 1995-02-23 | 三次元実装モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3571695A JP3032692B2 (ja) | 1995-02-23 | 1995-02-23 | 三次元実装モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236690A JPH08236690A (ja) | 1996-09-13 |
| JP3032692B2 true JP3032692B2 (ja) | 2000-04-17 |
Family
ID=12449594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3571695A Expired - Fee Related JP3032692B2 (ja) | 1995-02-23 | 1995-02-23 | 三次元実装モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3032692B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004008135A1 (de) * | 2004-02-18 | 2005-09-22 | Infineon Technologies Ag | Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
| KR100871708B1 (ko) * | 2007-04-03 | 2008-12-08 | 삼성전자주식회사 | 딤플을 구비하는 칩, 그 제조방법 및 그 칩을 이용한패키지 |
| CN106847712B (zh) * | 2016-12-28 | 2019-06-14 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型晶圆级封装结构及其制作方法 |
-
1995
- 1995-02-23 JP JP3571695A patent/JP3032692B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236690A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0994507B1 (en) | Flip chip metallization for an electronic assembly | |
| KR101433777B1 (ko) | 적층형 미소전자 패키지와 그 제조방법, 상기 패키지를 포함하는 조립체, 및 적층형 미소전자 조립체 | |
| US5019943A (en) | High density chip stack having a zigzag-shaped face which accommodates connections between chips | |
| KR960003768B1 (ko) | 스택된 칩 어셈블리 및 그 제조방법 | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US20170170341A1 (en) | Integrated circuit device | |
| US20050051882A1 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| JPH0364925A (ja) | 集積回路チツプ実装構造及びその形成方法 | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| JP2008532307A5 (ja) | ||
| EP0756333B1 (en) | Photodetector element containing circuit element and manufacturing method thereof | |
| US7755155B2 (en) | Packaging structure and method for fabricating the same | |
| KR100910233B1 (ko) | 적층 웨이퍼 레벨 패키지 | |
| US9391037B2 (en) | Semiconductor device including a protective film | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2002270720A (ja) | 半導体装置およびその製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
| JP2002076167A (ja) | 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法 | |
| JPH0544829B2 (ja) | ||
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| WO2001026146A1 (en) | Semiconductor device and method of manufacture thereof | |
| KR0151900B1 (ko) | 쉐도우 마스크를 이용한 범프의 형성방법 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |