JP2800047B2

JP2800047B2 - 低雑音発振回路

Info

Publication number: JP2800047B2
Application number: JP1277219A
Authority: JP
Inventors: 孝大平; 哲夫廣田; 正義相川
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1989-10-26
Filing date: 1989-10-26
Publication date: 1998-09-21
Anticipated expiration: 2013-09-21
Also published as: JPH03140030A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、マイクロ波発振回路やマイクロ波シンセサ
イザにおける位相雑音の低減化に関する。

（従来の技術）従来の低雑音発振回路の例（文献：作田、市毛、関
根、須山「発振器の位相雑音の低減法」電子情報通信学
会春季全国大会（1989年）第１分冊、Ａ−56頁（平成元
年３月））を第４図に示す。この文献によると、遅延検
波を利用して位相雑音を検出し、それを電圧制御発振器
（VCO）に帰還することにより位相雑音を低減すること
ができると述べられている。

（発明が解決しようとする課題）ところでこの回路では文献で述べられているように、
動作の前提条件として、遅延器の通過位相を（2m−１）
π/2となるように遅延時間τが限定される（ｍは整
数）。

実施する上で、実際の遅延器では、周囲温度変化や経年変化で遅延器
の通過位相が初期設定値からずれてしまうので、通過位
相＝（2m−１）π/2の条件が成立せず、十分な雑音低減
効果が得られない。

遅延時間τがたとえ一定であったと仮定しても、この
発振回路をシンセサイザのようにVCOの周波数が変えて
運用する場合にはそのつど通過位相が（2m−１）π/2の
条件からずれ、やはり、十分な雑音低減効果が得られな
い。

という２つの欠点がある。

本発明の目的はこれら欠点を除去し、実際の回路装置
で起こりうる周囲温度変化や素子の経年変化に左右され
ることなく、かつ、シンセサイザのようにVCOの周波数
が変わる場合にも安定してVCOの位相雑音を低減できる
発振回路を提供することにある。

（課題を解決するための手段）前記目的を達成するための本発明の特徴は、電圧制御
発振器と、その出力に接続され、遅延時間が制御可能な
遅延器と該遅延器の出力と前記電圧制御発振器の出力と
を入力とする位相比較器を有し、出力信号を前記電圧制
御発振器の周波数制御入力に帰還する遅延検波器と、電
圧制御発振器の出力に結合する発振出力端子とを有し、
前記遅延器の遅延時間は前記位相比較器の出力により制
御される低雑音発振回路にある。

（作用）本発明による位相同期発振回路は、遅延時間が制御で
きる遅延器を備え、位相比較器の出力をVCOに帰還する
のみならず、その直流成分を電圧制御遅延器にも帰還し
ていることが特徴であり、この点が遅延器の遅延時間が
固定となっている従来の低雑音発振回路と異なる。

（実施例）本発明の実施例を第１図〜第３図に示す。

第１図は、遅延器として通過位相を制御できる電圧制
御遅延器としたものであり、通過位相のずれ量を位相比
較器の出力端子で検出し、その直流成分をLPFでとりだ
して該電圧制御遅延器を制御することにより常に所望の
通過位相を保持するしくみである。

第１図で、10は電圧制御発振器、20は遅延検波器、22
は位相比較器、24は遅延時間の制御可能な電圧制御遅延
器、26はローパスフィルタを示す。

第１図について動作を詳しく説明する。

VCOの発信出力をＶ（ｔ）＝Acos［ωｔ＋φ（ｔ）］ ……（１）とする。ここで、Ａとωとφ（ｔ）はVCOの出力振幅と
周波数と位相である。φ（ｔ）は位相の不規則な時間的
微小ゆらぎすなわち位相雑音を含んでいる。

位相比較器の２つの入力電力は、それぞれ、となる。ここで、τは遅延器の遅延時間である。

位相比較器はアナログ回路では二重平衡ミクサ、デジ
タル回路では排他的論理和などで実現できる。ここで
は、アナログ回路で動作を説明する。二重平衡ミクサは
その動作としては乗算器であるので、その出力Ψ（ｔ）
は２つの入力信号電圧の積すなわち、 Ψ（ｔ）＝Acos［ωｔ＋φ（ｔ）］ ×Acos［ω（ｔ−τ）＋φ（ｔ−τ）］＝1/2A²cos［ωｔ＋φ（ｔ）＋ω（ｔ−τ）＋φ（ｔ−τ）］＋1/2A²cos［ωｔ＋φ（ｔ） −ω（ｔ−τ）−φ（ｔ−τ）］＝1/2A²cos［２ωｔ−ωτ＋φ（ｔ）＋φ（ｔ−
τ）］＋1/2A²cos［ωｔ＋φ（ｔ）−φ（ｔ−τ）］ 1/2A²cos［２ωｔ−ωτ＋φ（ｔ）＋φ（ｔ−τ）］＋1/2A²cos ωτ・cos［φ（ｔ）−φ（ｔ−τ）］ −1/2A²sin ωτ・sin［φ（ｔ）−φ（ｔ−τ）］ ……（４）となる。位相雑音のゆらぎφ（ｔ）−φ（ｔ−τ）は１
ラジアンに比べて非常に小さいので、 cos［φ（ｔ）−φ（ｔ−τ）］≒１ sin［φ（ｔ）−φ（ｔ−τ）］ ≒φ（ｔ）−φ（ｔ−τ）い近似でき、これを上式に適用すると、 Ψ（ｔ）＝1/2A²cos［２ωｔ−ωτ＋φ（ｔ）＋φ（ｔ−
τ）］＋1/2A²cos ωτ −1/2A²［φ（ｔ）−φ（ｔ−τ）］sin ωτ ……（５）となる。上式のうち第１項はマイクロ波周波数成分、第
２項は直流成分、第３項は雑音成分である。ローパスフ
ィルタ（LPF）で直流成分のみ抽出するとLPFの出力は、 1/2A²cos ωτ となる。ここで、電圧制御遅延器はLPFの出力で制御さ
れ、その制御感度をｋとすると遅延時間τは、 τ＝ｋ×1/2A²cos ωτ となる。この式を変形すると、となる。そこで制御感度ｋを十分大きくしておけば、通
過位相ωτは、VCOの周波数にかかわりなく常に、 ωτ＝（2m−１）π/2 ……（６）が保持される。制御感度ｋが不足するときはLPFの次段
に直流増幅器を挿入しておけばよい。

実施例の第２図は、第１図とほとんど同様に動作する
が、この例では遅延器と反対側の枝に電圧制御移相器24
aを挿入することにより、位相比較器に入力される２つ
の信号の位相差を保持している。

本発明は従来の位相同期回路（PLL）や自動周波数制
御回路（AFC）と組み合わせて実施することも可能であ
る。第３図にその構成を示す。この実施例では、VCOの
発振周波数のゆっくりした変動はPLLまたはAFCで抑えら
れ、はやい変動（位相雑音）は本発明の回路で抑えてい
る。したがって、VCOの出力として、安定でかつ低位相
雑音のマイクロ波信号が得られる。

（発明の効果）以上説明したように、本発明の低雑音発振回路は、実
際の回路装置で起こりうる周囲温度変化や素子の経年変
化に左右されることなくVCOの位相雑音を低減できる。
また、本発明によればシンセサイザのようにVCOの周波
数が変わる場合にも汎用的に位相雑音を低減できる。よ
って、比較的雑音の多いVCOを用いた場合にも、低雑音
のマイクロは発振器やシンセサイザを構成することがで
きる。

【図面の簡単な説明】

第１図、第２図及び第３図は本発明による低雑音発振回
路のブロック図、第４図は従来の低雑音発振回路の例で
ある。（符号の説明；第１図） 10;電圧制御発振器、20;遅延検波器、 22;位相比較器、24;電圧制御遅延器、 26;ローパスフィルタ。

Claims

(57)【特許請求の範囲】

【請求項１】電圧制御発振器と、その出力に接続され、遅延時間が制御可能な遅延器と該
遅延器の出力と前記電圧制御発振器の出力とを入力とす
る位相比較器を有し、出力信号を前記電圧制御発振器の
周波数制御入力に帰還する遅延検波器と、電圧制御発振器の出力に結合する発振出力端子とを有
し、前記遅延器の遅延時間は前記位相比較器の出力により制
御されることを特徴とする低雑音発振回路。
【請求項２】電圧制御発振器と、その出力に接続され、遅延器と電圧制御移相器及びそれ
らの出力を入力とする位相比較器とを有する遅延検波器
と、電圧制御発振器の出力に結合する発振出力端子とを有
し、前記電圧制御移相器の移相量は前記位相比較器の出力に
より制御されることを特徴とする低雑音発振回路。