JPH04139917A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明はＰＬＬ回路に関する。

〈従来技術〉 発振器の出力成分信号と参照信号との位相差が常に所定
値になる方向に発振器の発振周波数を制御するＰＬＬ回
路は、発振周波数の安定化、Ｓ／Ｎの改善あるいはＦＭ
信号の復調等の目的で従来より多用されている。

第４図は、ＰＬＬ回路の基本的な構成を示すブロック図
であり、制御ｌｌ電圧信号Ｖｃの大きさに応じて発振周
波数が可変される電圧制御光振器（以下、ＶＣＯと記す
）と、ＶＣＯｌの出力と参照信号との位相差を検出する
位相比較器２と、位相比較器２からの検−比信号を受け
、ＶＣＯｌの出力と参照信号の位相差が一定値となる方
向にループの応答特性を決定するループフィルタ３より
構成されている。

この位相比較器２として、キャプチャレンジが広いこと
から、アナログ型の位相比較器に代ってディジタル型の
位相周波数比較器が盛んに用（＼られている。

ゲート回路やフリップフロップ等の論理回路で構成され
ているこの種の位相周波数比較器は、方の入力信号の周
波数に対する他方の入力信号の周波数の高低に応じた信
号を出力する周波数比較機能を有しているため、参照信
号の周波数ＦｒとＶＣＯｌの出力信号の出力周波数Ｆｖ
が大きく離れた状態でも、検出信号が得られ、ＶＣＯ１
の周波数ＦｖをＦｒｈ向に引込むことができる。

く解決すべき課題〉 しかしながら、前記のようなディジタル型の位相周波数
比較器では、ディジタル回路の遅延性による不感帯が位
相差０度付近に生じ、ロック付近でのループ利得が著し
く減少するという問題がある。

これを防止するために、ループフィルタ３の充電電圧を
常時リークさせるようにして、両信号の位相差を０度付
近の不感帯から離れた値に追込むようにしたＰＬＬ回路
もあったが、この方法では、ＶＣＯｌの出力に参照信号
周波数Ｆｒのサイドバンドノイズが強く生じてしまう。

このため、高速のロジック素子で構成した高価な位相周
波数比較器を用いて、この不感帯の幅を狭めるようにし
ているのが現状であった。

本発明は、この課題を解決したＰＬＬ回路を提供するこ
とを目的としている。

く課題を解決するための手段〉 前記課題を解決するため、本発明のＰＬＬ回路は、 制御信号の大きさに応じて発振周波数が可変される発振
器と、 発振器の出力成分信号と、参照信号との周波数差および
位相差をディジタル検出する位相周波数比較型の第１の
位相比較器と、 発振器の出力成分信号と、参照信号との周波数差および
位相差をビート検出するアナログミキサ型の第２の位相
比較器と、 第２の位相比較器のビー１〜出力を受け、このビー１〜
周波数が所定周波数より大きいか否かを判定する判定回
路と、 第１の位相比較器または第２の位相比較器の検出出力を
受け、発振器の出力成分信号を参照信号に同期させる方
向にループ応答特性を決定するループフィルタと、 判定回路で第２の位相比較器のビート出力が所定周波数
より大きいと判定されたとき、第１の位相比較器の検出
出力をループフィルタへ入力させ、ビート出力が所定周
波数より小さいと判定されたとき、第２の位相比較器の
検出出力をループフィルタに入力させる切換回路とを備
えている。

く作用〉 したがって、参照信号と発振器の出力成分信号との周波
数差が所定周波数以上のときは、第１の位相比較器の検
出出力によって、発振器の出力成分信号の周波数が参照
信号に近づく方向に引込よれ、この引込みにより、参照
信号と発振器の出力成分信号との周波数差が所定周波数
以下になると、第２の位相比較器の検出出力によって、
発振器の出力成分信号が参照信号にロックされる。

く本発明の実施例〉 以下、図面に基づいて本発明の一実施例を説明する。

第１図は、本発明の一実施例のＰＬＬ回路を示す図であ
る。

このＰＬＬ回路は、マイクロ波受信用のローカル信号を
発生させるための回路であり、３　Ｇ　Ｈｚ〜５ＧＨｚ
の範囲を１にステップで可変できるように構成されてい
る。

第１図において、１０はマイクロ波発振部であり、ＹＩ
Ｇ発振器１１の２つの制御端子１１ａ１１１ｂに供給す
る電流を可変することにより、発振周波数を３ＧＨｚ〜
５ＧＨｚの間で連続可変することができる。

一方の制御端子１１ａは、このＹＩＧ発振器１１の掃引
用の端子で、発振周波数全域にわたる可変が可能であり
、他方の制御端子１１ｂは、変調用の端子で、狭い範囲
の周波数可変が可能である。

１２．１３は、ＹＩＧ発振器１１を電流駆動するための
電圧−電流変換器、１４は、後述する周波数設定器５５
からの粗調整データＦａに対応した制御電圧Ｖｄを電圧
−電流変換器１３に出力するＤＡ変換器である。

ＹＩＧ発振器１１の出力は、周波数変換部１５へ入力さ
れている。

周波数変換部１５は、入力信号を、ミキサ１６および低
域通過フィルタ（以下、Ｌ、　Ｐ　Ｆと記す）で３０〜
４０ＭＨｚの周波数帯に変換する。

１８は、周波数設定器５５からの第１の周波数ｆ−タＦ
ｂに対応した周波数の局発信号を、ミキサ１６に出力す
る局発信号発生器であり、３〜５ＧＨｚの入力信号に対
して、２．９７〜４．９７ＧＨｚの局発信号を１０ＭＨ
ｚステップで出力できるように構成されている（下側ヘ
テロダイン）。

２０は、周波数設定器５５からの第２の周波数データＦ
Ｃに対応した３０〜４０ＭＨ２の参照信号をＩＫＨｚス
テップで出力する参照信号発生器である。

周波数変換部１５からの出力信号（ＹＩＧ発振器１１の
出力成分信号）と、この参照信号発生器２０からの参照
信号は、ともに１／８分周器２１．２２を介して、第１
の位相比較器２３に入力されている。

この第１の位相比較器２３は、モトローラ社のＭＣ４０
４４型集積回路に代表される位相周波数比較型のディジ
タル位相比較器であり、Ｒ端子に入力されるパルスの位
相に対してＶ端子に入力されるパルスの位相が進んでい
るときは、その位相差に応じた幅の′″し″レベルパル
スをＤ出力端子より出力し、逆に遅れているときは、そ
の位相差に応じた幅の（Ｌ　Ｌ　Ｉ＋レベルパルスをＵ
出力端子より出力する。また、Ｒ端子に入力されている
パルスの周波数に対してＶ端子に入力されているパルス
の周波数が高いときは、位相比較状態となるよでＤ出力
端子を′「″レベルに固定し、逆に低いときは、Ｕ出力
端子を゛′Ｌ″レベルに固定する。

２４は、参照信号と周波数変換部１５からの出力信号と
の周波数差および位相差を検出するアナログミキサ型の
第２の位相比較器である。

この第２の位相比較器２４は、二重平衡ミキサ＜ＤＢＭ
）て構成されてており、入力される２信号の和と差の成
分のみを出力し、入力信号が９０度の位相差で入力され
ているときの平均出力はぜ口、０度の位相差の平均出力
は十最大、−１８０度の位相差の平均出力は一最大とな
る。

２５は、第２の位相比較器２４の出力から高周波力を除
去して、周波数Ｆｐ以下の信号成分を通過させるＬＰＦ
であり、その通過出力は、増幅器２６で増幅出力される
。

２７は、第２の位相比較器２４の出力からＬＰＦ２８に
よって通過させた差の信号成分（ビー１〜成分）の周波
数が、所定周波数Ｆｍ　（Ｆｍ＜Ｆｐ）より大きいか否
かを周波数比較器２９により判定する判定回路である。

この周波数比較器２９は、例えば第２図に示すように構
成されている。

即ち、ビート信号を増幅器３０で増幅して波形整形回路
３１を通過させ、再トリガ型のワンショツｉ・マルチ回
路３２をトリガさせる。

このワンショットマルチ回路３２のパルス幅は、所定周
波数Ｆｍの周期Ｔｍに設定されており、その出力は、波
形整形回路３１の出力をクロックとするフリップフロッ
プ３３のＤ端子に入力されている。

したがって、入力されるビート信号の周期がＴｍより短
かい、即ち、ビート信号の周波数がＦｍより高い場合は
、フリップフロップ３３の出力は“Ｈ″レベルままとな
り、逆にビート信号の周期がＴｍより長い、即ち、ビー
ト信号の周波数がＦｍより低い場合は、フリップフロッ
プ３３の出力は゛「″レベルのままとなる。

この周波数比較器２９の出力は、第１図に示すように遅
延回路３５によって僅かに遅延され、切換回路４０に入
力されている。

この切換回路４０は、判定回路２７の出力が“′Ｈ″レ
ベルのとき、インバータ４１．４２によって反転させた
第１の位相比較器２３の出力をアンド回路４３．４４を
介して後述するループフィルタ５０へ接続し１判定回路
２７の出力が“Ｌ″レベルときは、この判定出力をイン
バータ４５で反転させた”　ｌ−１”レベル出力でスイ
ッチ４６をオンさせ、増幅器２６の出力（第２の位相比
較器２４からの位相差信号）をループフィルタ５０に接
続させる。

ループフィルタ５０は、切換回路４０のアンド回路４３
．４４からの゛Ｈ″レベル出力でオンするチャージポン
プ用のスイッチ５１．５２およびスイッチ４６に、それ
ぞれの一端を接続された抵抗Ｒ１、Ｒ２、Ｒ３と、直列
に接続された抵抗Ｒ４とコンデンサＣとからなるラグリ
ード型のフィルターである。

チャージポンプ用のスイッチ５１．５２の他端には正負
の電源（±Ｂ）が供給されており、アンド回路４３の出
力が１１　ＨＩ＋レベルの間は、電源子ＢからＲ１、Ｒ
４を介してコンデンサＣに充電がなされ、アンド回路４
４の出力が゛Ｈ″レベルの間は、コンデンサＣが抵抗Ｒ
２、Ｒ４を介して電源−Ｂに放電される（通常Ｒ１＝Ｒ
２）。

また、スイッチ４６がオンしている間は、増幅器２６の
出力によりコンデンサＣに対する充放電が抵抗Ｒ３、Ｒ
４を介してなされる。

ループフィルタ５０の出力は、制御電圧ＶＣとして、マ
イクロ波発振部１０に入力されている。

なお１周波数設定器５５は、入力周波数データＦｓの１
０ＭＨｚの位以上の上位データから３を減じた第１の周
波数データＦｂと、ＩＫＨｚから１０ＭＨｚまでの下位
データに３００００を加算した第２の周波数データＦｃ
を、それぞれ局発信号発生器１８と参照信号発生器２０
へ送るとともに、周波数データＦｂの切換時のＹＩＧ発
振器１１の自走周波数が、ＦｂＸｌｏＭＨｚより僅かに
高くなるための粗調整データＦａを、マイクロ波発振部
１ＯのＤＡ変換器１４に出力して、ロックまでの時間を
短縮させ、ループの制御方向が逆転するのを防止してい
る。

次に、このＰＬＬ回路の動作について説明する。

周波数設定器５５に対する周波数データＦｓとして、例
えば、３４５６．７８９ｔＶＩＨｚが設定されると、第
１の周波数データＦｂとして”　３４２　”（−３４５
−３＞が局発信号発生器１８に設定され、第２の周波数
データＦｃとして“’　３６７８９　”（３００００＋
６７８９）が参照信号発生器２０に設定されるとともに
、マイクロ波発振部１０のＤＡ変換器１４に対して、Ｙ
ＩＧ発振器１］の自走周波数が例えば設定周波数より高
い３５００ＭＨ７−の近傍となる粗調整データ「ａが設
定される。

この設定により、ＹＴＧ発振器１１の出力周波数は、第
３図に示すように切換時（設定時）ｔ。

にほぼ３５００ＭＨｚとなり、周波数変換部１５からは
、はぼ８０ＭＨｚの信号が出力される。

したがって、１／８分周器２１．２２および第２の位相
比較器２４には、３６．７８９ＭＨｚの参照信号と、は
ぼ８０ＭＨｚの信号が入力されることになる。

このため、１／８分周器２１．２２から周波数の離れた
分周出力を受けた第１の位相比較器２３のＤ出力は、“
Ｌ　Ｉ＋レベルとなる。

また、所定周波数Ｆｍより高い周波数のビート成分（は
ぼ４０ＭＨｚ）を第２の位相比較器２４より受けた判定
回路２７の出力は、ｒｔ　Ｈ＋ｔレベルとなるため、ア
ンド回路４４の“Ｈ″レベル出力より、ループフィルタ
５０のスイッチ５２がオンする。

このため、ループフィルタ５０の充電電圧、即ち、制御
電圧Ｖｃは低下し、ＹＩＧ発振器１１の発振周波数は、
第３図に示すように低下する。

発振周波数の低下にともない、周波数変換部１５からの
出力周波数も低下し、参照信号との周波数差が所定周波
数Ｆｍ以下になると、判定回路２７の出力が僅かに遅れ
てｉｔ　Ｌ　ｎレベルとなるため（ｔ１時）、第２の位
相比較器２４の出力がループフィルタ５０に接続される
。

この結果、第２の位相比較器２／ｌの位相比較出力によ
る引込みがなされ、ｔ２時には発振周波数が３４５６．
７８９ＭＨｚにロックすることになる。

このロック状態は、周波数データの切換えがなされるま
で第２の位相比較器２４の出力によるループ制御て縛持
されるが、アナログミキサ型の位相比較器には不感帯が
ないため、ロック状態でのループ利得の低下がなく、発
振出力の信＠純度は極めて高い。

なお、判定回路２７における切換え遅延は、位相比較器
の切換えにループ応答が追いつかないことによって発生
する発振周波数の引込みレンジ（十Ｆｍ）外への飛出し
または飛込みを防ぐだめの遅延であり、発振周波数が引
込みレンジ（±Ｆｍ）内に完全に入ってからあるいは完
全に出てから位相比較器の切換えが行なわれる。

この状態から、ｔ３時に周波数ｆ−タ［Ｓが４０００．
０００ＭＨｚに変更されると、第１の周波数データ「ｂ
は’３９７”、第２の周波数データは”　３００００　
”となり、粗調整データ「ａは、ＹＩＧ発振器１１の自
走周波数がほぼ４１００ＭＨｚとなるための値に切換わ
る。

この切換えによって、ＹＩＧ発振器１１の発振周波数は
、第３図に示すように４１００ＭＨｚ付近まで上昇し、
前記同様に第１の位相比較器２３の出力による引込みか
ら、第２の位相Ｊ′ｔ、較器２４の出力による引込みに
切換わり、周波数データＦｓに等しい周波数４０００．
０００ＭＨｚにロックする。

なお、この位相比較器の切換えは、第２の位相比較器２
４によるループの引込みレンジ（±Ｆｍ）より大きな周
波数変更があったときに行なわれ、参照信号の周波数の
みをＦｍ以上変更した場合でも、前記同様の切換え動作
がなされる。

く本発明の他の実施例さ なお、前記実施例では、参照信号と周波数変換部１５か
らの出力（ＹＩＧ発振器１１の出力成分信号）とを１／
８分周器２１．２２で分周して第１の位相比較器２３へ
入力していたが、参照信号の周波数が低い（数ＭＨｚ台
）が、高速の位相比較器を用いた場合は、分周器を省略
して直接入力することもできる。

また、前記実施例では、マイクロ波を直接発振するＹＩ
Ｇ発振器１１の出力を周波数変換（ヘテロダイン変１！
ｉ！りｔ、ていたが、発振器の出力を直接第１、第２の
位相比較器へ入力するようにしてもよく、また、分周器
を介して入力するようにしてもよい。

また、前記実施例では、第１の位相比較器としてＭＣ４
０４４型の位相比較器を用いていたが、ディジタル型の
位相周波数比較器であれば他の構成の比較器、例えばチ
ャージポンプ付きのＭＯ８型位相周波数比較器を用いて
もよい。

く本発明の効果〉 本発明のＰＬＬ回路は、前記説明のように、広帯域な周
波数差および位相差をティジタル検出できる位相周波数
比較型の第１の位相比較器で、発振器の発振周波数を所
定の周波数帯域まで引込んだ後、アナログミキ」ノー型
の第２の位相比較器の出力によるループ制御で、発振信
号を参照信号にロア ツクするようにしているため、広帯域な引込みレンジと
、不感帯のない安定したループ利得が得られ、高純度の
発振出力を得ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示す回路図、第２
図は一実施例の要部を示す回路図、第３図は一実施例に
おける発振周波数の変化を示づ一図である。 第４図は、ＰＬＬ回路の基本構成を示す図である。 １０・・・・・・マイクロ波発振部、１１・・・・・・
ＹＩＧ発振器、１５・・・・・・周波数変換部、１８・
・・・・・局発信号発生器、２０・・・・・・参照信号
発生器、２１．２２・・・・・・１／８分周器、２３・
・・・・・第１の位相比較器、２４・・・・・・第２の
位相比較器、２７・・・・・・判定回路、４０・・・・
・・切換回路、５０・・・・・・ループフィルタ、５５
・・・・・・周波数設定器。 手続ネ巾正書（自発） 平成２年１２月４　日 １、事件の表示 平成２年　特許願　第２６１８７３号 ２、発明の名称　　ＰＬＬ回路 ３、補正をする者 事件との関係　　特許出願人 住所　東京都港区南麻布５丁目１０番２７号名称　（０
５７）アンリツ株式会社 代表者　菅居紳至 ４、代理人〒１４１　　電話４９０−４５１６住所　東
京部品用区大崎１−１７−５ 補正の内容

Claims (1)

1. 【特許請求の範囲】 制御信号の大きさに応じて発振周波数が可変される発振
   器と、 前記発振器の出力成分信号と、参照信号との周波数差お
   よび位相差をディジタル検出する位相周波数比較型の第
   １の位相比較器と、 前記発振器の出力成分信号と、前記参照信号との周波数
   差および位相差をビート検出するアナログミキサ型の第
   ２の位相比較器と、 前記第２の位相比較器のビート出力を受け、該ビート周
   波数が所定周波数より大きいか否かを判定する判定回路
   と、 前記第１の位相比較器または前記第２の位相比較器の検
   出出力を受け、前記発振器の出力成分信号を参照信号に
   同期させる方向にループの応答特性を決定するループフ
   ィルタと、 前記判定回路で前記第２の位相比較器のビート出力が前
   記所定周波数より大きいと判定されたとき、前記第１の
   位相比較器の検出出力を前記ループフィルタへ入力させ
   、前記ビート出力が前記所定周波数より小さいと判定さ
   れたとき、前記第２の位相比較器の検出出力を前記ルー
   プフィルタに入力させる切換回路とを備えたことを特徴
   とするＰＬＬ回路。