JPH01208005A - 周波数変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複合変調のための局部発振器における周波数変調回路に
関し、 広い周波数引き込み範囲が確保されより安定した周波数
変調を行うことが出来ると共に、無変調時には高安定な
発振出力が得られる周波数変調回路を従供することを目
的とし、 基準となる周波数信号を発振する基準信号発生手段と、
基準信号発生手段の出力を基準入力信号として自走発振
周波数信号を制御すると共に、内部のループゲインと時
定数が可変される第１のフェーズロックドループ手段と
、第１のフェーズロックドループ手段の出力信号を基準
入力信号として自走発振周波数信号を制御すると共に、
内部のループゲインと時定数が可変される第２のフェー
ズロックドループ手段と、第１／第２のフェーズロック
ドループ手段内のゲイン及びループフィルタの時定数を
外部から入力する変調信号の人力のオン／オフに応じて
可変させる制御手段とを具備し構成する。

〔産業上の利用分野〕

本発明は、複合変調のための局部発振器における周波数
変調回路に関する。

例えば、無線通信方式にあってはＰＣＭ信号からなる主
信号の他に打ち合わせ用等のアナログ信号を送信してお
り、これら主信号以外のアナログ信号は局部発振器（ロ
ーカル発振器）にて周波数変調（以下ＦＭ変調と称する
）して、所定方式で変調されている主信号に対して複合
変調を掛けて送信する方式が用いられている。

上述のような複合変調を行うためには、主信号を変調す
る変調回路に対して、ＦＭ変調信号を作成し送出する局
部発振器は、安定した出力でしかも無変調時には高Ｃ（
キャリア）／Ｎ（ノイズ）の出力信号を送出することが
要求される。

〔従来の技術〕

第３図は従来例を説明するブロック図、第４図は他の従
来例を説明するブロック図、第５図は局部発振器の使用
例を説明する図、第６図はＰＬＬ回路の動作を説明する
図をそれぞれ示す。

第５図は無線通信方式における送信機の一部の構成を示
し、その構成は、 主信号（ＰＣＭ信号）■を４相の位相変調をかけると共
に、ＦＭ変調信号■を浅く変調をかけて送出する位相変
調部（以下ＰＳＫ−ＭＯＤと称する）７０と、 アナログ信号＠をＦＭ変調するローカル発振部（以下Ｌ
Ｏ−Ｏ３Ｃと称する）８０と、ＰＳＫ−ＭＯＤ７０の出
力から中間周波信号■を形成しパワー増幅して送信する
中間周波増幅部（以下ＲＦ−ＡＭＰと称する）９０とを
具備している。

第３図及び第４図は上述のＬＣ）−０ＳＣ８０内の一部
の構成を示す。即ち、第３図は所定周波数信号を発振す
る基準信号発振回路１と、 基準信号発振回路１の出力信号■を安定な状態で出力す
るＰＬＬ回路２を具備している。

基準信号発振回路１は発振素子１２として水晶振動子を
用い、これを外部からの変調信号■にて可変容量ダイオ
ード（バラクタダイオード）Ｃｖのバイアスを可変させ
て、発振素子１２の出力をＦＭ変調して所定信号を発振
する発振回路１４からＦＭ変調信号■を出力する。

ＰＬＬ回路２はこのＦＭ変調信号■を基準信号として入
力し、ＦＭ変調した出力信号■をＰＳＫ−ＭＯＤ７０へ
安定した状態で送出する。

一方、第４図は同じく水晶振動子を発振素子１２として
用いた基準信号発振回路１′を示し、この基準信号発振
回路１′に接続されているＰＬＬ回路２′内のループフ
ィルタ４と電圧制御発振器（以下ＶＣＯと称する）５間
に外部からの変調信号■を入力しＦＭ変調する方法であ
る。

上記ＰＬＬ回路２，２′は、安定したＦＭ変調の出力信
号■を出力するための周波数変調回路を構成する１つと
して用いられ、人力する基・坊信号■に対して第６図に
示す同期状態（ロック状態）ＢＬにあれば、ＰＬＬ回路
２．２′内ＶＣＯ５はＦＭ変調信号■の瞬時の周波数変
化に追従して動作する。

即ち、ＰＬＬ回路２（２’）は、基準信号■とＶＣＯ５
の自走発振周波数ｆ０との位相を比較する位相比較器３
と、 位相比較器３で生じる高周波成分を除去すると共に位相
比較結果で生じる位相差を電圧値に変換して送出するル
ープフィルタ４と、 ループフィルタ４からの出力電圧を制御電圧としてこの
制御電圧にて自走発振周波数ｆ０が変化するＶＣＯ５と
、 ＶＣＯ５の出力周波数を所定段分周して位相比較器３で
の位相比較用として送出する分周器６とを具備して構成
されている。

上述のＰＬＬ回路２（２’）では、基準信号■の入力が
ない場合は、そのループは開放状態となる。この状態か
ら基準信号■が入力すると、最初は同期状態にないため
基準信号■の周波数と位相は、■Ｃ○５の出力信号とは
一致していない。

このため、Ｐ　Ｌ　Ｌ回路２（２’）における同期は、
まず第６図に示すように周波数引き込み（プルイン）過
程で周波数が周波数引き込み範囲Ｂ。

に接近し、次に位相同期（ロックイン）過程で同期が完
了するように動作する。

尚、ＰＬＬ回路２（２’）が同期状態にあり、基準信号
■の周波数を徐々にＶＣＯ５の自走発振周波数１゜を基
準信号■から遠ざけた時、同期が外れる周波数を第６図
に示すようにｆ、、ｆ４とすると、ＢＬ＝１４−ｆ、で
現す範囲が同期保持範囲（ロックレンジとも言う）と定
義され、ＰＬＬ回路２（２’）が非同期状態にあり、基
準信号■の周波数を徐々にＶＣＯ５の自走発振周波数ｆ
０に近づけていって、同期する周波数をそれぞれｆ２、
ｆ３とすると、Ｂｒ＝ｆｚ　　　ｆｚで現す範囲カ周波
数引き込み範囲（プルインレンジとも言う）と定義され
ている。

このようなＰＬＬ回路２を使用した第３図に示すＦＭ変
調回路は、バラクタダイオードｃｖ　（非直線素子）を
含む基準信号発振回路１がらの出力が基準信号■として
入力し、ＰＩ、Ｌ回路２で取出す方式である。

即ち、基準信号発振回路１ではバラクタダイオードＣｖ
に印加するバイアス電圧を、例えば外部からの信号（第
３図では変調信号■を用いている）で変化させて、基準
信号発振回路１　（発振素子１２として水晶振動子を用
いている）から発振する信号へ加え、混合作用により生
じる基準信号発振回路ｌから発振する信号の周波数と、
変調信号■の周波数の和又は差の出力信号（即ち、基準
信号の）に発振回路１４で変換することによりＦＭ変調
する。

この基準信号■をＰＬＬ回路２へ送出して安定したＦＭ
変調信号■を送出する。

一方、第４図に示す方法は基準信号発振回路（発振素子
１２として水晶振動子を用いている）１′をＰＬＬ回路
２′の基準信号■として入力させ、その時のループフィ
ルタ４の出力（直流電圧）を外部からの変調信号■で変
化させてＰＬＬ回路２′の出力周波数を変換させること
によりＦＭ変調を行う方法である。

〔発明が解決しようとする課題〕

上述の第３図の方式でＦＭ変調を行う場合は、バラクタ
ダイオードＣｖの容量が環境条件の変化、特に環境温度
の変化により変化するため、無変調時であってもＰＬＬ
回路２へ入力する基準信号■の周波数が変化する可能性
がある。

一方、第４図に示すようなＦＭ変調方式の場合にはＶＣ
０５に印加する制御電圧が変調信号■により直接振られ
るため、その振られ幅によってはＰＬＬ回路２′の周期
保持範囲ＢＬを外れる可能性がある。

本発明は、広い周波数引き込み範囲が確保されより安定
した周波数変調を行うことが出来ると共に、無変調時に
は高安定な発振出力が得られる周波数変調回路を提供す
ることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の１０は基準と
なる周波数信号を発振する基準信号発生手段であり、 ２０は基準信号発生手段１０の出力を基準入力信号とし
て自走発振周波数信号を制御すると共に、内部のループ
ゲインと時定数が可変される第１のフェーズロックドル
ープ手段であり、 ３０は第１のフェーズロックドループ手段２ｏの出力信
号を基準入力信号■として自走発振周波数信号を制御す
ると共に、内部のループゲインと時定数が可変される第
２のフェーズロックドループ手段であり、 ４０は第１／第２のフェーズロックドループ手段２０．
３０内のゲイン及びループフィルタの時定数を外部から
入力する変調信号■の入力のオン／オフに応じて可変さ
せる制御手段であり、これらを具備することにより本課
題を解決するための手段とする。

〔作　用〕

変調信号■の入力がオンの場合には、制御手段４０によ
り第１のフェーズロックドループ手段２０内のゲインを
下げ、ループフィルタの時定数を大きくすると共に、第
２のフェーズロックドループ手段３０内のゲインを上げ
、ループフィルタの時定数を小さくして、変調信号■に
よる同期保持範囲からの外れ防止が可能となる。

一方、変調信号■の入力がオフの場合（無変調時）には
、制御手段４０は変調信号■の入力がオンの場合の逆の
制御を行うことにより第１／第２のフェーズロックドル
ープ手段２０．３０から高安定な発振出力信号■を取出
すことが可能となる。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。

第２図の本発明の実施例は第１図で説明した基ぺζ信号
発生手段ｌＯとして、インバータ１１．水晶振動子１２
．ハソファ１３と、バラクタダイオードＣｖ、抵抗器Ｒ
１，Ｒ２，コンデンサＣＩ、Ｃ２からなる水晶発振部１
０ａ、 第１のフェーズロックドループ手段２０として、水晶発
振部１０ａの出力を基準信号■とし、この出力を分周す
る分周器２１１位相比較器２２．一定の発振周波数を有
する基準発振器（基ｆ！ＡＯ３Ｃ）２３．位相比較器２
２の出力を増幅する増幅器（ＡＭＰ）２４．ループフィ
ルタ２５とからなるＰＬＬ回路２０ａ、第２のフェーズ
ロックドループ手段３０として、水晶発振部１０ａの出
力を基準信号■とし、この基準信号■と自走発振周波数
との位相を比較する位相比較器３１．増幅器（ＡＭＰ）
３２．ループフィルタ３３゜自走発振周波数を発振する
ＶＣＯ３４、ＶＣＯ３４の出力を分周する分周器３５と
からなるＰＬＬ回路３０ａ、制御：ＪＩ１手段４０とし
てＰＬＬ回路２Ｏａ内増幅器（ＡＭＰ）２４のゲイン及
びループフィルタ２５の時定数を可変する制御回路４１
と、ＰＬＬ回路３０ａ内増幅器（ＡＭＰ）３２のゲイン
及びループフィルタ３３の時定数を可変する制御回路４
２とからなる制御部４０ａとから構成した例である。

水晶発振部１０ａはバラクタダイオードＣｖのバイアス
電圧を可変することによりその発振周波数を可変するこ
とが出来るものであり、従って変調信号■は抵抗器Ｒ１
を介してバラクタダイオードＣ９のバイアス電圧を可変
する。

同時に水晶発振部１０ａをＰＬＬ回路２０ａのループ構
成部分として、ループフィルタ２５からの出力電圧は同
じく抵抗器Ｒ１を介してバラクタダイオードＣｖのバイ
アス電圧として印加し、これを可変してＦＭ変調を行い
その出力を次の段のＰＬＬ回路３０ａの基準信号■とし
て送出する。

ＰＬＬ回路３０ａはこの基準信号■をもとに追従した自
走発振周波数を有する出力信号■をＶＣＯ３４の出力側
から取出す。

この時（即ち、変調信号■が入力している時）制御部４
０ａ内制御回路４１．４２は、Ｐ　Ｌ　Ｌ回路２Ｏａ内
増幅器（ＡＭＩ’）２４のゲインを下げ、ループフィル
タ２５の時定数を大きくする方向に制御すると同時に、
ＰＬＬ回路３０ａ内増幅器（八ＭＰ）　３２のゲインを
上げ、ループフィルタ３３の時定数を小さくしてＰＬＬ
回路２０ａ及びＰＬＬ回路３０ａにおける同期保持範囲
ＢＬから外れないように制御する。

一方、変調信号■が入力してない時（即ち、無変調時）
制御部４０ａ内制御回路４１．４２は、ＰＬＬ回路２Ｏ
ａ内増幅器（ＡＭＰ）２４のゲインを上げ、ループフィ
ルタ２５の時定数を小さくし、同時にＰＬＬ回路３０ａ
内増幅器（ＡＭＰ）３２のゲインを下げ、ループフィル
タ３３の時定数を大きくするように制御することにより
、ＰＬＬ回路３０ａから高Ｃ／Ｎ　（キャリア対ノイズ
比）の出力信号■が得られる。

〔発明の効果〕

以上のような本発明によれば、複合変調時にも同期保持
範囲から外れることがなく、しかも無変調時には高キヤ
リア対ノイズ比の出力信号を得ることが出来る周波数変
調回路を提供することが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、第４図は他の従来例を説明するプ
ロ・ツク図、第５図は局部発振器の使用例を説明する図
、第６図はＰＬＬ回路の動作を説明する図、をそれぞれ
示す。 図において、 １．１′は基準信号発振回路、 ２、　２　’　、　２０ａ、３０ａはＰＬＬ回路、３．
２２．３１は位相比較器、 ４．２５．３３はループフィルタ、 １０は基準信号発振回路、　１．０ａは水晶兄恢都、１
１はインバータ、　　　　１２は発振素子、１３はバッ
ファ、 ２０は第１のフェーズロックドループ手段、２３は基【
１ζ０ＳＣ１２４，３２は増幅器（ＡＭＰ）、３０は第
２のフエ・−ズロソクドループ手段、４０は制御ボ段、
　　　　　　４０ａは制御部、４１．４２は制御回路、
　　　７０はＰＳＫ−ＭＯＤ、８０はＬＯ−Ｏ３Ｃ１９
０はＲＦ−ＡＭＰ。 をそれぞれ示す。 、−１２，−６１１，−１，−７−ｍ−−−１−１−１
，−１７１，−０，〜、、、、、、、−−−−，，−−
−−−−−−（、−１，９０−、、、、、、−本発明の
詳細な説明するブロック図 第１図 （壁場！−一り−、／−、、−１．．．−、、−，−、
−従来例を説明するブロック図 、（！妨隻ｉ蔓表−−’＆）−−−（、−１ど、、−９
−９−８゜他の従来例を説明するブロック図

Claims (1)

1. 【特許請求の範囲】 　フェーズロックドループ手段（２０、３０）を用いた
   複合変調のための局部発振器における周波数変調回路（
   １００）であって、 基準となる周波数信号を発振する基準信号発生手段（１
   ０）と、 前記基準信号発生手段（１０）の出力を基準入力信号と
   して自走発振周波数信号を制御すると共に、内部のルー
   プゲインと時定数が可変される第１のフェーズロックド
   ループ手段（２０）と、 前記第１のフェーズロックドループ手段（２０）の出力
   信号を基準入力信号（［１］）として自走発振周波数信
   号を制御すると共に、内部のループゲインと時定数が可
   変される第２のフェーズロックドループ手段（３０）と
   、 前記第１／第２のフェーズロックドループ手段（２０、
   ３０）内のゲイン及びループフィルタの時定数を外部か
   ら入力する変調信号（［２］）の入力のオン／オフに応
   じて可変させる制御手段（４０）とを具備したことを特
   徴とする周波数変調回路。