JPH01208005A - 周波数変調回路 - Google Patents
周波数変調回路Info
- Publication number
- JPH01208005A JPH01208005A JP63032264A JP3226488A JPH01208005A JP H01208005 A JPH01208005 A JP H01208005A JP 63032264 A JP63032264 A JP 63032264A JP 3226488 A JP3226488 A JP 3226488A JP H01208005 A JPH01208005 A JP H01208005A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- frequency
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 39
- 239000002131 composite material Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 239000013078 crystal Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複合変調のための局部発振器における周波数変調回路に
関し、 広い周波数引き込み範囲が確保されより安定した周波数
変調を行うことが出来ると共に、無変調時には高安定な
発振出力が得られる周波数変調回路を従供することを目
的とし、 基準となる周波数信号を発振する基準信号発生手段と、
基準信号発生手段の出力を基準入力信号として自走発振
周波数信号を制御すると共に、内部のループゲインと時
定数が可変される第1のフェーズロックドループ手段と
、第1のフェーズロックドループ手段の出力信号を基準
入力信号として自走発振周波数信号を制御すると共に、
内部のループゲインと時定数が可変される第2のフェー
ズロックドループ手段と、第1/第2のフェーズロック
ドループ手段内のゲイン及びループフィルタの時定数を
外部から入力する変調信号の人力のオン/オフに応じて
可変させる制御手段とを具備し構成する。
関し、 広い周波数引き込み範囲が確保されより安定した周波数
変調を行うことが出来ると共に、無変調時には高安定な
発振出力が得られる周波数変調回路を従供することを目
的とし、 基準となる周波数信号を発振する基準信号発生手段と、
基準信号発生手段の出力を基準入力信号として自走発振
周波数信号を制御すると共に、内部のループゲインと時
定数が可変される第1のフェーズロックドループ手段と
、第1のフェーズロックドループ手段の出力信号を基準
入力信号として自走発振周波数信号を制御すると共に、
内部のループゲインと時定数が可変される第2のフェー
ズロックドループ手段と、第1/第2のフェーズロック
ドループ手段内のゲイン及びループフィルタの時定数を
外部から入力する変調信号の人力のオン/オフに応じて
可変させる制御手段とを具備し構成する。
本発明は、複合変調のための局部発振器における周波数
変調回路に関する。
変調回路に関する。
例えば、無線通信方式にあってはPCM信号からなる主
信号の他に打ち合わせ用等のアナログ信号を送信してお
り、これら主信号以外のアナログ信号は局部発振器(ロ
ーカル発振器)にて周波数変調(以下FM変調と称する
)して、所定方式で変調されている主信号に対して複合
変調を掛けて送信する方式が用いられている。
信号の他に打ち合わせ用等のアナログ信号を送信してお
り、これら主信号以外のアナログ信号は局部発振器(ロ
ーカル発振器)にて周波数変調(以下FM変調と称する
)して、所定方式で変調されている主信号に対して複合
変調を掛けて送信する方式が用いられている。
上述のような複合変調を行うためには、主信号を変調す
る変調回路に対して、FM変調信号を作成し送出する局
部発振器は、安定した出力でしかも無変調時には高C(
キャリア)/N(ノイズ)の出力信号を送出することが
要求される。
る変調回路に対して、FM変調信号を作成し送出する局
部発振器は、安定した出力でしかも無変調時には高C(
キャリア)/N(ノイズ)の出力信号を送出することが
要求される。
第3図は従来例を説明するブロック図、第4図は他の従
来例を説明するブロック図、第5図は局部発振器の使用
例を説明する図、第6図はPLL回路の動作を説明する
図をそれぞれ示す。
来例を説明するブロック図、第5図は局部発振器の使用
例を説明する図、第6図はPLL回路の動作を説明する
図をそれぞれ示す。
第5図は無線通信方式における送信機の一部の構成を示
し、その構成は、 主信号(PCM信号)■を4相の位相変調をかけると共
に、FM変調信号■を浅く変調をかけて送出する位相変
調部(以下PSK−MODと称する)70と、 アナログ信号@をFM変調するローカル発振部(以下L
O−O3Cと称する)80と、PSK−MOD70の出
力から中間周波信号■を形成しパワー増幅して送信する
中間周波増幅部(以下RF−AMPと称する)90とを
具備している。
し、その構成は、 主信号(PCM信号)■を4相の位相変調をかけると共
に、FM変調信号■を浅く変調をかけて送出する位相変
調部(以下PSK−MODと称する)70と、 アナログ信号@をFM変調するローカル発振部(以下L
O−O3Cと称する)80と、PSK−MOD70の出
力から中間周波信号■を形成しパワー増幅して送信する
中間周波増幅部(以下RF−AMPと称する)90とを
具備している。
第3図及び第4図は上述のLC)−0SC80内の一部
の構成を示す。即ち、第3図は所定周波数信号を発振す
る基準信号発振回路1と、 基準信号発振回路1の出力信号■を安定な状態で出力す
るPLL回路2を具備している。
の構成を示す。即ち、第3図は所定周波数信号を発振す
る基準信号発振回路1と、 基準信号発振回路1の出力信号■を安定な状態で出力す
るPLL回路2を具備している。
基準信号発振回路1は発振素子12として水晶振動子を
用い、これを外部からの変調信号■にて可変容量ダイオ
ード(バラクタダイオード)Cvのバイアスを可変させ
て、発振素子12の出力をFM変調して所定信号を発振
する発振回路14からFM変調信号■を出力する。
用い、これを外部からの変調信号■にて可変容量ダイオ
ード(バラクタダイオード)Cvのバイアスを可変させ
て、発振素子12の出力をFM変調して所定信号を発振
する発振回路14からFM変調信号■を出力する。
PLL回路2はこのFM変調信号■を基準信号として入
力し、FM変調した出力信号■をPSK−MOD70へ
安定した状態で送出する。
力し、FM変調した出力信号■をPSK−MOD70へ
安定した状態で送出する。
一方、第4図は同じく水晶振動子を発振素子12として
用いた基準信号発振回路1′を示し、この基準信号発振
回路1′に接続されているPLL回路2′内のループフ
ィルタ4と電圧制御発振器(以下VCOと称する)5間
に外部からの変調信号■を入力しFM変調する方法であ
る。
用いた基準信号発振回路1′を示し、この基準信号発振
回路1′に接続されているPLL回路2′内のループフ
ィルタ4と電圧制御発振器(以下VCOと称する)5間
に外部からの変調信号■を入力しFM変調する方法であ
る。
上記PLL回路2,2′は、安定したFM変調の出力信
号■を出力するための周波数変調回路を構成する1つと
して用いられ、人力する基・坊信号■に対して第6図に
示す同期状態(ロック状態)BLにあれば、PLL回路
2.2′内VCO5はFM変調信号■の瞬時の周波数変
化に追従して動作する。
号■を出力するための周波数変調回路を構成する1つと
して用いられ、人力する基・坊信号■に対して第6図に
示す同期状態(ロック状態)BLにあれば、PLL回路
2.2′内VCO5はFM変調信号■の瞬時の周波数変
化に追従して動作する。
即ち、PLL回路2(2’)は、基準信号■とVCO5
の自走発振周波数f0との位相を比較する位相比較器3
と、 位相比較器3で生じる高周波成分を除去すると共に位相
比較結果で生じる位相差を電圧値に変換して送出するル
ープフィルタ4と、 ループフィルタ4からの出力電圧を制御電圧としてこの
制御電圧にて自走発振周波数f0が変化するVCO5と
、 VCO5の出力周波数を所定段分周して位相比較器3で
の位相比較用として送出する分周器6とを具備して構成
されている。
の自走発振周波数f0との位相を比較する位相比較器3
と、 位相比較器3で生じる高周波成分を除去すると共に位相
比較結果で生じる位相差を電圧値に変換して送出するル
ープフィルタ4と、 ループフィルタ4からの出力電圧を制御電圧としてこの
制御電圧にて自走発振周波数f0が変化するVCO5と
、 VCO5の出力周波数を所定段分周して位相比較器3で
の位相比較用として送出する分周器6とを具備して構成
されている。
上述のPLL回路2(2’)では、基準信号■の入力が
ない場合は、そのループは開放状態となる。この状態か
ら基準信号■が入力すると、最初は同期状態にないため
基準信号■の周波数と位相は、■C○5の出力信号とは
一致していない。
ない場合は、そのループは開放状態となる。この状態か
ら基準信号■が入力すると、最初は同期状態にないため
基準信号■の周波数と位相は、■C○5の出力信号とは
一致していない。
このため、P L L回路2(2’)における同期は、
まず第6図に示すように周波数引き込み(プルイン)過
程で周波数が周波数引き込み範囲B。
まず第6図に示すように周波数引き込み(プルイン)過
程で周波数が周波数引き込み範囲B。
に接近し、次に位相同期(ロックイン)過程で同期が完
了するように動作する。
了するように動作する。
尚、PLL回路2(2’)が同期状態にあり、基準信号
■の周波数を徐々にVCO5の自走発振周波数1゜を基
準信号■から遠ざけた時、同期が外れる周波数を第6図
に示すようにf、、f4とすると、BL=14−f、で
現す範囲が同期保持範囲(ロックレンジとも言う)と定
義され、PLL回路2(2’)が非同期状態にあり、基
準信号■の周波数を徐々にVCO5の自走発振周波数f
0に近づけていって、同期する周波数をそれぞれf2、
f3とすると、Br=fz fzで現す範囲カ周波
数引き込み範囲(プルインレンジとも言う)と定義され
ている。
■の周波数を徐々にVCO5の自走発振周波数1゜を基
準信号■から遠ざけた時、同期が外れる周波数を第6図
に示すようにf、、f4とすると、BL=14−f、で
現す範囲が同期保持範囲(ロックレンジとも言う)と定
義され、PLL回路2(2’)が非同期状態にあり、基
準信号■の周波数を徐々にVCO5の自走発振周波数f
0に近づけていって、同期する周波数をそれぞれf2、
f3とすると、Br=fz fzで現す範囲カ周波
数引き込み範囲(プルインレンジとも言う)と定義され
ている。
このようなPLL回路2を使用した第3図に示すFM変
調回路は、バラクタダイオードcv (非直線素子)を
含む基準信号発振回路1がらの出力が基準信号■として
入力し、PI、L回路2で取出す方式である。
調回路は、バラクタダイオードcv (非直線素子)を
含む基準信号発振回路1がらの出力が基準信号■として
入力し、PI、L回路2で取出す方式である。
即ち、基準信号発振回路1ではバラクタダイオードCv
に印加するバイアス電圧を、例えば外部からの信号(第
3図では変調信号■を用いている)で変化させて、基準
信号発振回路1 (発振素子12として水晶振動子を用
いている)から発振する信号へ加え、混合作用により生
じる基準信号発振回路lから発振する信号の周波数と、
変調信号■の周波数の和又は差の出力信号(即ち、基準
信号の)に発振回路14で変換することによりFM変調
する。
に印加するバイアス電圧を、例えば外部からの信号(第
3図では変調信号■を用いている)で変化させて、基準
信号発振回路1 (発振素子12として水晶振動子を用
いている)から発振する信号へ加え、混合作用により生
じる基準信号発振回路lから発振する信号の周波数と、
変調信号■の周波数の和又は差の出力信号(即ち、基準
信号の)に発振回路14で変換することによりFM変調
する。
この基準信号■をPLL回路2へ送出して安定したFM
変調信号■を送出する。
変調信号■を送出する。
一方、第4図に示す方法は基準信号発振回路(発振素子
12として水晶振動子を用いている)1′をPLL回路
2′の基準信号■として入力させ、その時のループフィ
ルタ4の出力(直流電圧)を外部からの変調信号■で変
化させてPLL回路2′の出力周波数を変換させること
によりFM変調を行う方法である。
12として水晶振動子を用いている)1′をPLL回路
2′の基準信号■として入力させ、その時のループフィ
ルタ4の出力(直流電圧)を外部からの変調信号■で変
化させてPLL回路2′の出力周波数を変換させること
によりFM変調を行う方法である。
上述の第3図の方式でFM変調を行う場合は、バラクタ
ダイオードCvの容量が環境条件の変化、特に環境温度
の変化により変化するため、無変調時であってもPLL
回路2へ入力する基準信号■の周波数が変化する可能性
がある。
ダイオードCvの容量が環境条件の変化、特に環境温度
の変化により変化するため、無変調時であってもPLL
回路2へ入力する基準信号■の周波数が変化する可能性
がある。
一方、第4図に示すようなFM変調方式の場合にはVC
05に印加する制御電圧が変調信号■により直接振られ
るため、その振られ幅によってはPLL回路2′の周期
保持範囲BLを外れる可能性がある。
05に印加する制御電圧が変調信号■により直接振られ
るため、その振られ幅によってはPLL回路2′の周期
保持範囲BLを外れる可能性がある。
本発明は、広い周波数引き込み範囲が確保されより安定
した周波数変調を行うことが出来ると共に、無変調時に
は高安定な発振出力が得られる周波数変調回路を提供す
ることを目的とする。
した周波数変調を行うことが出来ると共に、無変調時に
は高安定な発振出力が得られる周波数変調回路を提供す
ることを目的とする。
第1図は本発明の詳細な説明するブロック図を示す。
第1図に示す本発明の原理ブロック図中の10は基準と
なる周波数信号を発振する基準信号発生手段であり、 20は基準信号発生手段10の出力を基準入力信号とし
て自走発振周波数信号を制御すると共に、内部のループ
ゲインと時定数が可変される第1のフェーズロックドル
ープ手段であり、 30は第1のフェーズロックドループ手段2oの出力信
号を基準入力信号■として自走発振周波数信号を制御す
ると共に、内部のループゲインと時定数が可変される第
2のフェーズロックドループ手段であり、 40は第1/第2のフェーズロックドループ手段20.
30内のゲイン及びループフィルタの時定数を外部から
入力する変調信号■の入力のオン/オフに応じて可変さ
せる制御手段であり、これらを具備することにより本課
題を解決するための手段とする。
なる周波数信号を発振する基準信号発生手段であり、 20は基準信号発生手段10の出力を基準入力信号とし
て自走発振周波数信号を制御すると共に、内部のループ
ゲインと時定数が可変される第1のフェーズロックドル
ープ手段であり、 30は第1のフェーズロックドループ手段2oの出力信
号を基準入力信号■として自走発振周波数信号を制御す
ると共に、内部のループゲインと時定数が可変される第
2のフェーズロックドループ手段であり、 40は第1/第2のフェーズロックドループ手段20.
30内のゲイン及びループフィルタの時定数を外部から
入力する変調信号■の入力のオン/オフに応じて可変さ
せる制御手段であり、これらを具備することにより本課
題を解決するための手段とする。
変調信号■の入力がオンの場合には、制御手段40によ
り第1のフェーズロックドループ手段20内のゲインを
下げ、ループフィルタの時定数を大きくすると共に、第
2のフェーズロックドループ手段30内のゲインを上げ
、ループフィルタの時定数を小さくして、変調信号■に
よる同期保持範囲からの外れ防止が可能となる。
り第1のフェーズロックドループ手段20内のゲインを
下げ、ループフィルタの時定数を大きくすると共に、第
2のフェーズロックドループ手段30内のゲインを上げ
、ループフィルタの時定数を小さくして、変調信号■に
よる同期保持範囲からの外れ防止が可能となる。
一方、変調信号■の入力がオフの場合(無変調時)には
、制御手段40は変調信号■の入力がオンの場合の逆の
制御を行うことにより第1/第2のフェーズロックドル
ープ手段20.30から高安定な発振出力信号■を取出
すことが可能となる。
、制御手段40は変調信号■の入力がオンの場合の逆の
制御を行うことにより第1/第2のフェーズロックドル
ープ手段20.30から高安定な発振出力信号■を取出
すことが可能となる。
以下本発明の要旨を第2図に示す実施例により具体的に
説明する。
説明する。
第2図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。
、全図を通じて同一符号は同一対象物を示す。
第2図の本発明の実施例は第1図で説明した基ぺζ信号
発生手段lOとして、インバータ11.水晶振動子12
.ハソファ13と、バラクタダイオードCv、抵抗器R
1,R2,コンデンサCI、C2からなる水晶発振部1
0a、 第1のフェーズロックドループ手段20として、水晶発
振部10aの出力を基準信号■とし、この出力を分周す
る分周器211位相比較器22.一定の発振周波数を有
する基準発振器(基f!AO3C)23.位相比較器2
2の出力を増幅する増幅器(AMP)24.ループフィ
ルタ25とからなるPLL回路20a、第2のフェーズ
ロックドループ手段30として、水晶発振部10aの出
力を基準信号■とし、この基準信号■と自走発振周波数
との位相を比較する位相比較器31.増幅器(AMP)
32.ループフィルタ33゜自走発振周波数を発振する
VCO34、VCO34の出力を分周する分周器35と
からなるPLL回路30a、制御:JI1手段40とし
てPLL回路2Oa内増幅器(AMP)24のゲイン及
びループフィルタ25の時定数を可変する制御回路41
と、PLL回路30a内増幅器(AMP)32のゲイン
及びループフィルタ33の時定数を可変する制御回路4
2とからなる制御部40aとから構成した例である。
発生手段lOとして、インバータ11.水晶振動子12
.ハソファ13と、バラクタダイオードCv、抵抗器R
1,R2,コンデンサCI、C2からなる水晶発振部1
0a、 第1のフェーズロックドループ手段20として、水晶発
振部10aの出力を基準信号■とし、この出力を分周す
る分周器211位相比較器22.一定の発振周波数を有
する基準発振器(基f!AO3C)23.位相比較器2
2の出力を増幅する増幅器(AMP)24.ループフィ
ルタ25とからなるPLL回路20a、第2のフェーズ
ロックドループ手段30として、水晶発振部10aの出
力を基準信号■とし、この基準信号■と自走発振周波数
との位相を比較する位相比較器31.増幅器(AMP)
32.ループフィルタ33゜自走発振周波数を発振する
VCO34、VCO34の出力を分周する分周器35と
からなるPLL回路30a、制御:JI1手段40とし
てPLL回路2Oa内増幅器(AMP)24のゲイン及
びループフィルタ25の時定数を可変する制御回路41
と、PLL回路30a内増幅器(AMP)32のゲイン
及びループフィルタ33の時定数を可変する制御回路4
2とからなる制御部40aとから構成した例である。
水晶発振部10aはバラクタダイオードCvのバイアス
電圧を可変することによりその発振周波数を可変するこ
とが出来るものであり、従って変調信号■は抵抗器R1
を介してバラクタダイオードC9のバイアス電圧を可変
する。
電圧を可変することによりその発振周波数を可変するこ
とが出来るものであり、従って変調信号■は抵抗器R1
を介してバラクタダイオードC9のバイアス電圧を可変
する。
同時に水晶発振部10aをPLL回路20aのループ構
成部分として、ループフィルタ25からの出力電圧は同
じく抵抗器R1を介してバラクタダイオードCvのバイ
アス電圧として印加し、これを可変してFM変調を行い
その出力を次の段のPLL回路30aの基準信号■とし
て送出する。
成部分として、ループフィルタ25からの出力電圧は同
じく抵抗器R1を介してバラクタダイオードCvのバイ
アス電圧として印加し、これを可変してFM変調を行い
その出力を次の段のPLL回路30aの基準信号■とし
て送出する。
PLL回路30aはこの基準信号■をもとに追従した自
走発振周波数を有する出力信号■をVCO34の出力側
から取出す。
走発振周波数を有する出力信号■をVCO34の出力側
から取出す。
この時(即ち、変調信号■が入力している時)制御部4
0a内制御回路41.42は、P L L回路2Oa内
増幅器(AMI’)24のゲインを下げ、ループフィル
タ25の時定数を大きくする方向に制御すると同時に、
PLL回路30a内増幅器(八MP) 32のゲインを
上げ、ループフィルタ33の時定数を小さくしてPLL
回路20a及びPLL回路30aにおける同期保持範囲
BLから外れないように制御する。
0a内制御回路41.42は、P L L回路2Oa内
増幅器(AMI’)24のゲインを下げ、ループフィル
タ25の時定数を大きくする方向に制御すると同時に、
PLL回路30a内増幅器(八MP) 32のゲインを
上げ、ループフィルタ33の時定数を小さくしてPLL
回路20a及びPLL回路30aにおける同期保持範囲
BLから外れないように制御する。
一方、変調信号■が入力してない時(即ち、無変調時)
制御部40a内制御回路41.42は、PLL回路2O
a内増幅器(AMP)24のゲインを上げ、ループフィ
ルタ25の時定数を小さくし、同時にPLL回路30a
内増幅器(AMP)32のゲインを下げ、ループフィル
タ33の時定数を大きくするように制御することにより
、PLL回路30aから高C/N (キャリア対ノイズ
比)の出力信号■が得られる。
制御部40a内制御回路41.42は、PLL回路2O
a内増幅器(AMP)24のゲインを上げ、ループフィ
ルタ25の時定数を小さくし、同時にPLL回路30a
内増幅器(AMP)32のゲインを下げ、ループフィル
タ33の時定数を大きくするように制御することにより
、PLL回路30aから高C/N (キャリア対ノイズ
比)の出力信号■が得られる。
以上のような本発明によれば、複合変調時にも同期保持
範囲から外れることがなく、しかも無変調時には高キヤ
リア対ノイズ比の出力信号を得ることが出来る周波数変
調回路を提供することが出来る。
範囲から外れることがなく、しかも無変調時には高キヤ
リア対ノイズ比の出力信号を得ることが出来る周波数変
調回路を提供することが出来る。
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の詳細な説明するブロック図、第3図は従来例を
説明するブロック図、第4図は他の従来例を説明するプ
ロ・ツク図、第5図は局部発振器の使用例を説明する図
、第6図はPLL回路の動作を説明する図、をそれぞれ
示す。 図において、 1.1′は基準信号発振回路、 2、 2 ’ 、 20a、30aはPLL回路、3.
22.31は位相比較器、 4.25.33はループフィルタ、 10は基準信号発振回路、 1.0aは水晶兄恢都、1
1はインバータ、 12は発振素子、13はバッ
ファ、 20は第1のフェーズロックドループ手段、23は基【
1ζ0SC124,32は増幅器(AMP)、30は第
2のフエ・−ズロソクドループ手段、40は制御ボ段、
40aは制御部、41.42は制御回路、
70はPSK−MOD、80はLO−O3C19
0はRF−AMP。 をそれぞれ示す。 、−12,−611,−1,−7−m−−−1−1−1
,−171,−0,〜、、、、、、、−−−−,,−−
−−−−−−(、−1,90−、、、、、、−本発明の
詳細な説明するブロック図 第1図 (壁場!−一り−、/−、、−1...−、、−,−、
−従来例を説明するブロック図 、(!妨隻i蔓表−−’&)−−−(、−1ど、、−9
−9−8゜他の従来例を説明するブロック図
本発明の詳細な説明するブロック図、第3図は従来例を
説明するブロック図、第4図は他の従来例を説明するプ
ロ・ツク図、第5図は局部発振器の使用例を説明する図
、第6図はPLL回路の動作を説明する図、をそれぞれ
示す。 図において、 1.1′は基準信号発振回路、 2、 2 ’ 、 20a、30aはPLL回路、3.
22.31は位相比較器、 4.25.33はループフィルタ、 10は基準信号発振回路、 1.0aは水晶兄恢都、1
1はインバータ、 12は発振素子、13はバッ
ファ、 20は第1のフェーズロックドループ手段、23は基【
1ζ0SC124,32は増幅器(AMP)、30は第
2のフエ・−ズロソクドループ手段、40は制御ボ段、
40aは制御部、41.42は制御回路、
70はPSK−MOD、80はLO−O3C19
0はRF−AMP。 をそれぞれ示す。 、−12,−611,−1,−7−m−−−1−1−1
,−171,−0,〜、、、、、、、−−−−,,−−
−−−−−−(、−1,90−、、、、、、−本発明の
詳細な説明するブロック図 第1図 (壁場!−一り−、/−、、−1...−、、−,−、
−従来例を説明するブロック図 、(!妨隻i蔓表−−’&)−−−(、−1ど、、−9
−9−8゜他の従来例を説明するブロック図
Claims (1)
- 【特許請求の範囲】 フェーズロックドループ手段(20、30)を用いた
複合変調のための局部発振器における周波数変調回路(
100)であって、 基準となる周波数信号を発振する基準信号発生手段(1
0)と、 前記基準信号発生手段(10)の出力を基準入力信号と
して自走発振周波数信号を制御すると共に、内部のルー
プゲインと時定数が可変される第1のフェーズロックド
ループ手段(20)と、 前記第1のフェーズロックドループ手段(20)の出力
信号を基準入力信号([1])として自走発振周波数信
号を制御すると共に、内部のループゲインと時定数が可
変される第2のフェーズロックドループ手段(30)と
、 前記第1/第2のフェーズロックドループ手段(20、
30)内のゲイン及びループフィルタの時定数を外部か
ら入力する変調信号([2])の入力のオン/オフに応
じて可変させる制御手段(40)とを具備したことを特
徴とする周波数変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63032264A JPH01208005A (ja) | 1988-02-15 | 1988-02-15 | 周波数変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63032264A JPH01208005A (ja) | 1988-02-15 | 1988-02-15 | 周波数変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01208005A true JPH01208005A (ja) | 1989-08-22 |
Family
ID=12354150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63032264A Pending JPH01208005A (ja) | 1988-02-15 | 1988-02-15 | 周波数変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01208005A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005514850A (ja) * | 2002-01-07 | 2005-05-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ |
JP2012195833A (ja) * | 2011-03-17 | 2012-10-11 | Yokogawa Denshikiki Co Ltd | 多周波発振器 |
-
1988
- 1988-02-15 JP JP63032264A patent/JPH01208005A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005514850A (ja) * | 2002-01-07 | 2005-05-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ |
KR100926849B1 (ko) * | 2002-01-07 | 2009-11-13 | 엔엑스피 비 브이 | 송수신기, 디지털 합성기 구동형 위상 동기 루프, 디지털 합성기, 위상 동기 루프, 시스템, 휴대용 유닛, 네트워크 유닛 및 신호 송수신 방법 |
US7792509B2 (en) | 2002-01-07 | 2010-09-07 | St-Ericsson Sa | Transceiver with multi-state direct digital synthesizer driven phase locked loop |
JP2012195833A (ja) * | 2011-03-17 | 2012-10-11 | Yokogawa Denshikiki Co Ltd | 多周波発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
JPH1084278A (ja) | Pll回路 | |
US7292118B2 (en) | Modulator | |
JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
US4110707A (en) | Indirect FM modulation scheme using phase locked loop | |
JPH01208005A (ja) | 周波数変調回路 | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
El-Ela | High speed PLL frequency synthesizer with synchronous frequency sweep | |
JP2516972Y2 (ja) | 位相同期型発振器 | |
JPH1098378A (ja) | Pll回路 | |
JPH02272913A (ja) | Pll回路 | |
JPH09200046A (ja) | 位相差制御pll回路 | |
JPH04139917A (ja) | Pll回路 | |
JPH0787368B2 (ja) | 外部制御型原子発振器 | |
JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
JPH07147538A (ja) | Pll回路 | |
JPH09252219A (ja) | 電圧制御発振器及びそれを用いた周波数シンセサイザ | |
JPH05175858A (ja) | Pll回路 | |
JPH1117580A (ja) | アンテナ整合器 | |
JPH02234515A (ja) | Pll回路 | |
JPH08148996A (ja) | Pll回路 | |
JPH0342008B2 (ja) | ||
JPH06303131A (ja) | Pll回路 | |
JPH05114921A (ja) | 変調特性補正回路 | |
JPH04344713A (ja) | 位相同期回路 |