JPH09130009A - 混成集積回路装置とその製造方法 - Google Patents

混成集積回路装置とその製造方法

Info

Publication number
JPH09130009A
JPH09130009A JP7280704A JP28070495A JPH09130009A JP H09130009 A JPH09130009 A JP H09130009A JP 7280704 A JP7280704 A JP 7280704A JP 28070495 A JP28070495 A JP 28070495A JP H09130009 A JPH09130009 A JP H09130009A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
frame body
hybrid integrated
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7280704A
Other languages
English (en)
Inventor
Eiji Kobayashi
栄治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7280704A priority Critical patent/JPH09130009A/ja
Priority to US08/647,049 priority patent/US5883425A/en
Priority to KR1019960028171A priority patent/KR100193777B1/ko
Publication of JPH09130009A publication Critical patent/JPH09130009A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 混成集積回路装置に於いて、枠体の位置決め
精度の向上を図る。 【解決手段】 厚膜基板７の部品搭載面７Ｓ上に於い
て、接着剤６によって部品搭載面７Ｓ上に接着される枠
体５の底面５Ｂの外壁側周辺５ＯＥに沿って少なくとも
２箇所に、直径０．３ｍｍ以上の円形状の厚膜電極７ａ
を形成し、これらの厚膜電極７ａ上に半田より成る凸部
４ａを形成する。これらの凸部４ａの存在により、枠体
５の位置が決定され、枠体５の位置ずれが防止される。
上記厚膜電極７ａの形状としては長方形状のものを用い
てもよく、この場合にはより安定して枠体５の位置を決
定することが出来る。又、上記厚膜電極７ａと凸部４ａ
とを枠体５の底面５Ｂの内壁側周辺に沿って形成しても
良い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子及び
コンデンサ等の能動・受動素子から成る複数の部品を厚
膜基板又はプリント基板等の実装基板上に搭載し、さら
に搭載部品の保護の為の枠体又はキャップを上記実装基
板上へ固定してなる混成集積回路装置及びその製造方法
に関するものである。
【０００２】
【従来の技術】図１８は、従来の混成集積回路装置の一
例を示す断面図である。図において、参照符号１は厚膜
基板であり、２はフリップチップＩＣであって、厚膜基
板１の部品搭載面上に形成された厚膜電極（図示せず）
に半田バンプで以て接続固定されている。３は、積層コ
ンデンサチップであり、厚膜基板１の部品搭載面上に形
成された厚膜電極（図示せず）上に半田材４で以て接続
固定されている。これらの部品２，３はシリコンレジン
又はシリコン樹脂２０で以て被覆されている。
【０００３】
【発明が解決しようとする課題】従来の混成集積回路装
置においては、確かに水分をはじくために、搭載部品は
シリコンレジン又はシリコン樹脂によって被覆されてい
る。しかし、搭載部分は外力による作用からも保護され
る必要があり、又、湿気をも完全に防止する必要があ
る。
【０００４】このような問題点を解決するためには、搭
載部品全体を固体部材でカバーすることが必要である。
かかる観点から、本願出願人が現在開発している新規の
混成集積回路装置の断面構造を、図１７に示す。
【０００５】同図において、参照符号１〜４は、図１８
に対応するものと同一である。参照符号５は、フリップ
チップＩＣ２や積層コンデンサチップ３等の搭載部品へ
の異物付着や外力による作用からこれらの部品２，３を
保護する為の、樹脂製の枠体ないしキャップを示す。参
照符号６は、枠体５を厚膜基板１の部品搭載面上へ固定
するための接着剤を示す。参照符号２ｂは、半田バンプ
を示す。
【０００６】しかし、図１７の混成集積回路装置におい
ても、次のような問題点が生じている。即ち、最近の小
型化又は高密度化の要求により、枠体５の内壁側面とフ
リップチップＩＣ２や積層コンデンサチップ３等の搭載
部品との間隔が増々小さくなってきている。このため、
枠体５の接着時に生ずる位置ズレが無視できなくなり、
この位置ずれによる、枠体５と搭載部品との接触が生
じ、この接触が搭載部品に対して品質的に無視できない
悪影響を与えるという新たな問題点が生じている。上記
接触が生ずると、熱膨張等によって、各部品と電極との
接続が断線しうるという問題点が生ずる。
【０００７】この発明は、以上のような、新規開発中の
混成集積回路について新たに生じた問題点を解消する為
になされたものであり、実装基板上に搭載した複数の部
品に対しての枠体の位置ズレを最小限に抑えて、枠体の
位置決め精度の向上を図ることを、第１次的目的とす
る。
【０００８】更に、この発明は、上記枠体の位置決めを
より一層安定化することを第２次的目的としている。
【０００９】更にこの発明は、同時に混成集積回路装置
の小形化をも図ることを第３次目的としている。
【００１０】更に、この発明は、枠体の位置決めを図り
つつ、枠体接着時の接着済の流れ込みとそれによる接着
剤の部品への付着をも、有効にスペースを利用すること
で有効に防止可能とすることを、第４次目的としてい
る。
【００１１】更に、この発明は、そのような混成集積回
路を容易に製造できること、即ち、作業性の容易化を
も、第５次目的としている。
【００１２】
【課題を解決するための手段】請求項１の発明に係る混
成集積回路装置は、実装基板と、前記実装基板の部品搭
載面上に形成された複数の部品と、前記複数の部品を全
て囲み覆うように前記部品搭載面上に接着された枠体
と、前記部品搭載面上の少なくとも２箇所において局所
的に形成された、前記枠体を位置決めさせるための導体
パターン部と、前記導体パターン部の各々の上に形成さ
れた、半田より成る凸部とを、備えたものである。
【００１３】これにより、局所的に形成された少なくと
も２つの凸部は、枠体をずれないように位置決めする。
その結果、枠体がその内部の部品と接触することが確実
に防止され、枠体本来の機能が充分に発揮される。
【００１４】請求項２の発明に係る混成集積回路装置
は、請求項１記載の混成集積回路装置において、前記導
体パターン部を、前記部品搭載面上に接着される前記枠
体の底面の対応する外壁側周辺に沿って配置したもので
ある。
【００１５】請求項３の発明に係る混成集積回路装置
は、請求項１記載の混成集積回路装置において、前記導
体パターン部を、前記部品搭載面上に接着される前記枠
体の底面の対応する内壁側周辺に沿って配置したもので
ある。
【００１６】請求項４の発明に係る混成集積回路装置
は、請求項２又は３記載の混成集積回路装置において、
前記導体パターン部の少なくとも一つを円形状からなる
ものとしている。
【００１７】請求項５の発明に係る混成集積回路装置
は、請求項２又は３記載の混成集積回路装置において、
前記導体パターン部の少なくとも一つを長方形状からな
るものとしている。
【００１８】請求項６の発明に係る混成集積回路装置
は、請求項２又は３記載の混成集積回路装置において、
前記導体パターン部を、円形状を有するものと長方形状
を有するものとを含むようにしたものである。
【００１９】請求項７の発明に係る混成集積回路装置
は、請求項２又は３記載の混成集積回路装置において、
前記導体パターン部を、前記枠体の前記底面の各々の前
記外壁側周辺毎に、対応する前記外壁側周辺の略中央部
に偏在して設けたものである。
【００２０】請求項８の発明に係る混成集積回路装置
は、請求項３記載の混成集積回路装置において、前記導
体パターン部を、前記複数の部品の内で前記枠体の内壁
側面近くに搭載されたものと前記内壁側面との間にあっ
て前記内壁側周辺に沿って配置されたものを含むように
したものである。
【００２１】請求項９の発明に係る混成集積回路装置の
製造方法は、実装基板と搭載すべき複数の部品と前記複
数の部品を全て囲み覆うための形状を有した枠体とを準
備する工程と、前記実装基板の部品搭載面上に、複数の
部品搭載用電極と、前記複数の部品搭載用電極の周囲側
位置において少なくとも２つの所定のパターンを有する
枠***置決め用電極とを形成する工程と、前記複数の部
品搭載用電極と前記枠***置決め用電極の双方の上に半
田ペーストを塗布する工程と、前記複数の部品搭載用電
極の各々の上に塗布された前記半田ペースト上に対応す
る前記部品を搭載して仮固定し、前記半田ペーストの融
点以上の加熱処理によって前記複数の部品の半田付けを
行うと共に、各々の前記枠***置決め用電極上に凸部を
形成する工程と、前記枠体を少なくとも２つの前記凸部
に合わせて位置決めしつつ前記部品搭載面上に接着・固
定する工程とを、備えている。
【００２２】請求項１０の発明に係る混成集積回路装置
の製造方法は、請求項９記載の混成集積回路装置の製造
方法における前記凸部を前記枠体の対応する外壁側面と
接触させるようにして、前記枠体の位置決めを行うもの
である。
【００２３】請求項１１の発明に係る混成集積回路装置
の製造方法は、請求項９記載の混成集積回路装置の製造
方法における前記凸部を前記枠体の対応する内壁側面と
接触させるようにして、前記枠体の位置決めを行うもの
である。
【００２４】請求項１２の発明に係る混成集積回路装置
の製造方法は、請求項１０又は１１記載の混成集積回路
装置の製造方法において、前記凸部の接触が点接触可能
となるように前記枠***置決め用電極の前記所定のパタ
ーンを設定したものである。
【００２５】請求項１３の発明に係る混成集積回路装置
の製造方法は、請求項１０又は１１記載の混成集積回路
装置の製造方法において、前記凸部の接触が面接触可能
となるように前記枠***置決め用電極の前記所定のパタ
ーンを設定したものである。
【００２６】請求項１４の発明に係る混成集積回路装置
は、実装基板の部品搭載面上に局所的に設けた少なくと
も２つの凸部によって、前記部品搭載面上の複数の部品
を全て囲み覆う枠体を位置決めしたことを特徴とする。
【００２７】
【発明の実施の形態】
（実施の形態１）以下、図面に基づき、この発明の実施
の形態１について説明する。
【００２８】図１は、混成集積回路装置の一例を示す断
面図であり、図２は、上記混成集積回路装置の平面図で
ある。図１は、図２に示すＡ−Ａ線に関する断面図に該
当する。
【００２９】両図において、各参照符号は、次のものを
示す。即ち、Ｗ及びＬは枠体の幅及び長さ寸法であり、
２はフリップチップＩＣであり、３は積層コンデンサチ
ップである。このような能動素子や受動素子を総称し
て、ここでは複数の部品（２，３）と呼ぶ。
【００３０】５は、複数の部品（２，３）を外力による
作用や異物の付着から保護するための枠体であり、ここ
では樹脂部材から成る。枠体５の部材としては、絶縁性
部材に限られるわけではなく、導電性の部材から成って
いても良い。枠体５は、キャップ形状を有しており、接
着済６が塗布される底面５Ｂ、外壁上面５ＯＷＵ，４つ
の外壁側面５ＯＷＳ，内壁下面５ＩＷＬ及び４つの内壁
側面５ＩＷＳを備えている。尚、枠体５の形状は、任意
に設定可である。
【００３１】７は、例えばアルミナ（Ａｌ2Ｏ3）基板の
ような厚膜基板（実装基板）であり、その部品搭載面７
Ｓ上には、例えばＡｇＰｄから成る、複数の部品（２，
３）の各々用の厚膜電極（図示せず）と枠体５を位置決
めするための厚膜電極７ａとが形成されている。ここで
は、枠***置決め用の厚膜電極７ａは、枠体５の底面５
Ｂの各外壁側周辺５ＯＥ毎に、対応する外壁側周辺５Ｏ
Ｅの略中央部に偏在して設けられており、その形状はφ
０．３ｍｍ以上の円形状である。厚膜電極７ａの寸法
は、スペースの観点から小さい方がより望ましい。厚膜
電極７ａを、以後、「導体パターン部」とも称す。
【００３２】尚、導体パターン部７ａは、ここでは各外
壁側周辺５ＯＥのほぼ中央の４ヶ所の位置に形成されて
いるが、これに限定されるものではなく、少なくとも部
品搭載面７Ｓ上の２個所において、かつ枠体５の底面５
Ｂの対応する外壁側周辺５ＯＥに沿って局所的に形成さ
れていれば良い。その一例を、図３の平面図に示す。
【００３３】さらに、各厚膜電極７ａの上面上には、半
田による凸部４ａが形成されている。この凸部４ａの形
成は、通常、次の通りに行われる。即ち、図４の平面図
に示すように、厚膜電極の形成エリア（直径がφ）より
も広いエリア４ａＰ（直径φ０＞φ）内に半田ペースト
を印刷法により塗布しておき、その後、加熱処理して半
田層からなる凸部４ａを形成する。このため、加熱処理
時に半田ペーストは表面張力により擬縮して、図５の断
面図に示すように、高さＨ、最大断面径φの凸部４ａを
形成する。従って、高さＨは、図４のエリア４ａＰの設
定、従って、直径φ０の設定いかんで調整される。
【００３４】φ０．３ｍｍの半田の各凸部４ａは、枠体
５の各外壁側周辺５ＯＥのほぼ中央において、枠体５の
Ｘ，Ｙ及びθ方向の位置を決定している。
【００３５】この半田層の凸部４ａの局所的存在によ
り、枠体５の外壁側面５ＯＷＳの下部（その接着済６を
も含む）は、各凸部４ａと点接触（厳密には線接触とも
言えるが、ここでは点接触しているものと定義する。）
することになる。このような凸部４ａの存在により、枠
体５の位置は決定される為、枠体５の位置精度は向上さ
れる。
【００３６】以上のように、部品搭載面７Ｓ上の少なく
とも２個所において、導体パターン部７ａ上に形成され
た凸部４ａが枠体５の取り付け位置を枠付けしているの
で、枠体５がＸ，Ｙ，θの各方向にずれるのを抑えるこ
とができ、枠体５とその内部の各部品（２，３）との接
触を防止することができる。これにより、枠体５を設け
ることにより生じていた新たな懸案事項が解決される。
【００３７】特に、本例では、枠体５の底面５Ｂの対応
する外壁側周辺５ＯＥに沿って（ないしは接して）各凸
部４ａが形成されているので、枠体５を部品搭載面７Ｓ
上の所望位置に接着・固定する際に、特にマニュアル作
業においては、作業者が凸部４ａを視覚的に確認しなが
ら上記作業を行えるので、作業性の容易性、確実性とい
う点でメリットがある。なお、本発明での「沿って」と
いう用語は、「接している状態」をも含んだ広い概念と
して用いている。
【００３８】しかも、本例では、枠体５の各外壁側周辺
５ＯＥ毎に、かつその中央付近において凸部４ａを配設
しているので、任意の２つの位置に凸部４ａを設ける場
合と比べて、枠体５の位置決めをより確実・安定的に行
うことができる利点がある。
【００３９】更に、本例では、各導体パターン部７ａ及
び各凸部４ａの最大断面が円形状ないし丸形状である。
現技術では、その直径φを最小０．３ｍｍまでコントロ
ールすることができるので、本例の構成によれば、部品
搭載面７Ｓ上、導体パターン部７ａを設けるべき空きス
ペースが十分にない場合であっても、わずかな隙間を使
って導体パターン部７ａと凸部４ａとを部品搭載面７Ｓ
上に設けることができる利点があり、その点では、本例
の技術は、混成集積回路装置の小型化という設計思想と
マッチしたものであると言える。
【００４０】（実施の形態２）図６は、図１及び図２で
示した円形状の導体パターン部７ａを長方形状のものに
変えた場合の平面図を示しており、図６のＡ−Ａ線に関
する断面図は丁度、図１に対応する。
【００４１】図６において、図２と同一の参照符号・記
号は同一のものを示す。参照記号Ｌ１は、ここでは直接
図示されていない導体パターン部７Ａ、及び凸部４Ａの
ＸＹ平面内の断面の内で最大断面の、双方の長さ寸法を
示す。
【００４２】ここでは、各導体パターン部７Ａ及び半田
の各凸部４Ａは、枠体５の各外壁側周辺５ＯＥ毎に設け
られており、しかも、各外壁側周辺５ＯＥの略中央をそ
の中心位置（Ｌ１／２）として配設されている。従っ
て、各凸部４Ａは、枠体５の外壁側面５ＯＷＳの下部
（接着済６を含む）と面接触することとなり、図２の点
接触の場合よりも接触面積が増加している分、それだけ
枠体５の位置決めがより安定したものとなる。このよう
なメリットがある反面、図２の丸形状と比較して、導体
パターン部７Ａが占める面積が増加する分だけ、小さな
空きスペースに当該凸部４Ａを設けづらくなるというデ
メリットもある。
【００４３】尚、本例においても、外壁側周辺５ＯＥに
沿って導体パターン部７Ａ及び凸部４Ａが形成されてい
るので、枠体５の位置決め・接着作業のしやすさという
利点があることは勿論である。
【００４４】又、図６のように、４ヶ所に導体パターン
部及び凸部を設ける必要は必ずしもなく、図７の平面図
に示すように、少なくとも２箇所に、かつ適当な空きス
ペースにおいて、導体パターン部７Ａ’及び凸部４Ａ’
を形成すれば良く、これによって既述した第１次目的を
達成することができる。
【００４５】（実施の形態３）図８の平面図に示すよう
に、実施の形態１と２とを組み合わせて、導体パターン
部及び凸部を形成しても良い。即ち、部品搭載面７Ｓ
上、比較的余裕のない空きスペースの箇所における周辺
５ＯＥ１においては、断面が円形状の導体パターン部７
ａ”及び凸部４ａ”を設けて、空きスペースを有効に利
用して小型化を図る一方、比較的余裕のあるスペースに
おける周辺５ＯＥ２においては、断面が長方形状の導体
パターン部７Ａ”及び凸部４Ａ”を設けて、枠体５の位
置決めの安定化向上を図ることで、各実施の形態１，２
のデメリットを補完しつつ、各実施の形態１，２のメリ
ットを最大限有効に発揮させることが可能となる。
【００４６】尚、導体パターン部及び凸部の断面形状と
しては、円形状や長方形状に限られるわけでなく、その
他の様々な形状を用いても良い。
【００４７】（実施の形態４）図９は、断面がいずれも
円形状の、導体パターン部７ｂと半田よりなる凸部４ｂ
とを、枠体５の底面５Ｂの内壁側周辺５ＩＥに沿って、
ないしは接して配置したものを示す平面である。このよ
うな構成とすることにより、枠体５の外周に各凸部が無
い分だけ、さらに装置の小型化を促進することが可能に
なるという利点がある。円形状としたことの利点及び略
中央配置としたことの利点も、同様に得られる。
【００４８】（実施の形態５）図１０は、図９の変形例
を示した平面図であり、断面が長方形状の導体パターン
部及び凸部４Ｂを内壁側周辺５ＩＥに沿って、ないしは
接して、少なくとも２箇所において形成した構造を示し
ている。図１０中、参照記号ＷＩは枠体５の対向し合う
内壁側面５ＩＷＳ間の幅寸法を、５ＩＷは枠体５の内壁
を、Ｌ２は導体パターン部ないし凸部４Ｂの断面の長さ
寸法である。
【００４９】この構成では、実施の形態４と同じく、装
置の小型化を図ることができ、かつ、より安定して枠体
５を位置決めできる効果がある。
【００５０】（実施の形態６）「枠体の内壁側周辺に沿
って導体パターン部及び凸部を局所的に設ける」という
思想の発展的応用例として、枠体で囲まれた複数の部品
中、枠体の内壁側面近くにおいて搭載された部品に対し
ては、当該部品位置と対向する内壁側面間のスペースを
塞ぐように、断面が長方形状ないしは、それと同一機能
を発揮し得る形状の導体パターン部及び凸部を形成する
ということが考えられる。
【００５１】図１１は、そのような応用例を模式的に示
す平面図である。ここでは、部品２’が内壁側面５ＩＷ
Ｓ近傍位置に搭載されている。そこで、部品２’と対面
する内壁側周辺５ＩＥ間のスペースを塞ぐ態様で、導体
パターン部が上記対向した内壁側周辺５ＩＥに沿って、
そして、その上に形成された半田の凸部４Ｂ’が内壁側
面５ＩＷＳに沿って、ないしは接して形成されている。
ここでは、導体パターン部と凸部４Ｂ’の断面形状はＬ
字状である。勿論、長方形状のものを１つ又は２つ設け
ても良い。その他の空きスペースにおいては、ここでは
円形状の導体パターン部と凸部４ｂ’とが設けられてい
る。
【００５２】このような構成を採るメリットは、枠体の
位置ずれ防止という本来的目的を達成しつつ、同時に、
枠体５の底面に塗布した接着剤が枠体５の接着・硬化時
に枠体５の内側へ流れ込んで内壁側面５ＩＷＳ近辺の部
品に付着するのを、上記凸部４Ｂ’が防止することがで
きる点にある。これによって、枠体５内部の各部品の特
性に影響を及ぼしうる外的要因の発生を全て効果的に抑
止することができ、製品のより一層の性能向上に寄与す
ることが可能となる。
【００５３】（付記）尚、各実施の形態で記述した技術
的思想は、プリント基板を実装基板とする混成集積回路
装置にも適用可能である。
【００５４】（製造方法について）以下では、上述した
混成集積回路装置の製造フローを説明する。
【００５５】 図１２は、厚膜基板の断面構造図を示
し、参照符号７は厚膜基板（Ａｌ2Ｏ3基板）であって、
その上面上には、枠***置決め用の厚膜電極（ＡｇＰ
ｄ）７ａとフリップチップＩＣ搭載電極（ＡｇＰｄ）と
積層コンデンサ搭載電極（ＡｇＰｄ）とが形成されてい
る。
【００５６】 次に、厚膜基板７の各部品搭載電極及
び枠***置決め用の厚膜電極７ａの各パターン上に、印
刷法によって、半田ペースト１０を１００μｍ程度の厚
みで塗布する（図１３）。
【００５７】 その後、搭載部品であるフリップチッ
プＩＣ２（バイポーラＩＣの外部電極に半田バンプ２ｂ
を形成したもの）及び積層コンデンサチップ３を対応す
る半田ペースト１０上に搭載して位置決めし、仮固定さ
せる（図１４）。
【００５８】 部品の仮固定が完了した後は、厚膜基
板７をリフロー炉へ投入し、半田ペーストの融点以上の
温度（２３０℃程度）で加熱処理を行い、厚膜電極７ａ
とフリップチップＩＣ等の電極２ａ，３ａの半田付を完
了させる。これにより、厚膜電極７ａの上面上に、半田
の凸部４ａが形成される（図１５）。
【００５９】 さらに、枠体５の接着部、即ち底面５
Ｂにシリコン系の接着剤６を塗布し、塗布後の枠体５
を、前記の工程が完了した後の厚膜基板７の部品搭載
面７Ｓ上に、枠***置決め用の凸部４ａに合わせて位置
決め搭載し、約１５０℃の恒温槽中で、接着剤６を硬化
させると、枠体５と厚膜基板７との固定が完了する（図
１６）。
【００６０】このように、本方法によれば、枠***置決
め用の凸部４ａを、複数の部品の搭載工程の中で同時に
形成することができる利点がある。
【００６１】以上の製造フローで作られる混成集積回路
装置は、例えば車載用として、又、他の産業分野でも広
く使用されるものである。
【００６２】図１２〜図１６で記述した製造工程は、実
施の形態１についてのものであったが、他の実施の形態
２〜６においても、又、プリント基板を実装基板とする
場合においても、基本的には異なるものではない。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示す混成集積回路
装置の断面図である。
【図２】 この発明の実施の形態１を示す混成集積回路
装置の平面図である。
【図３】 この発明の実施の形態１の変形を示す混成集
積回路装置の平面図である。
【図４】 半田ペーストの印刷エリアと導電パターン部
との寸法関係を示す平面図である。
【図５】 半田の凸部と導電パターン部との寸法関係を
示す断面図である。
【図６】 この発明の実施の形態２を示す混成集積回路
装置の平面図である。
【図７】 この発明の実施の形態２の変形を示す混成集
積回路装置の平面図である。
【図８】 この発明の実施の形態３を示す混成集積回路
装置の平面図である。
【図９】 この発明の実施の形態４を示す混成集積回路
装置の平面図である。
【図１０】 この発明の実施の形態５を示す混成集積回
路装置の平面図である。
【図１１】 この発明の実施の形態６を示す混成集積回
路装置の平面図である。
【図１２】 この発明の混成集積回路装置の製造工程を
示す断面図である。
【図１３】 この発明の混成集積回路装置の製造工程を
示す断面図である。
【図１４】 この発明の混成集積回路装置の製造工程を
示す断面図である。
【図１５】 この発明の混成集積回路装置の製造工程を
示す断面図である。
【図１６】 この発明の混成集積回路装置の製造工程を
示す断面図である。
【図１７】 この発明の前提となる新規の混成集積回路
装置の断面図である。
【図１８】 従来の混成集積回路装置の断面図である。
【符号の説明】
４ａ，４Ａ 凸部、５ 枠体、５Ｂ 枠体の底面、５Ｏ
Ｅ 枠体の底面の外壁側周辺、５ＯＷＳ 枠体の外壁側
面、５ＩＷＳ 枠体の内壁側面、６ 接着剤、７ 厚膜
基板、７ａ，７Ａ 厚膜電極。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 実装基板と、 前記実装基板の部品搭載面上に形成された複数の部品
    と、 前記複数の部品を全て囲み覆うように前記部品搭載面上
    に接着された枠体と、 前記部品搭載面上の少なくとも２箇所において局所的に
    形成された、前記枠体を位置決めさせるための導体パタ
    ーン部と、 前記導体パターン部の各々の上に形成された、半田より
    成る凸部とを、備えた混成集積回路装置。
  2. 【請求項２】 請求項１記載の混成集積回路装置におい
    て、 前記導体パターン部は、前記部品搭載面上に接着される
    前記枠体の底面の対応する外壁側周辺に沿って配置され
    ている、混成集積回路装置。
  3. 【請求項３】 請求項１記載の混成集積回路装置におい
    て、 前記導体パターン部は、前記部品搭載面上に接着される
    前記枠体の底面の対応する内壁側周辺に沿って配置され
    ている、混成集積回路装置。
  4. 【請求項４】 請求項２又は３記載の混成集積回路装置
    において、 前記導体パターン部の少なくとも一つは円形状からな
    る、混成集積回路装置。
  5. 【請求項５】 請求項２又は３記載の混成集積回路装置
    において、 前記導体パターン部の少なくとも一つは長方形状からな
    る、混成集積回路装置。
  6. 【請求項６】 請求項２又は３記載の混成集積回路装置
    において、 前記導体パターン部は、円形状を有するものと長方形状
    を有するものとを含む、混成集積回路装置。
  7. 【請求項７】 請求項２又は３記載の混成集積回路装置
    において、 前記導体パターン部は、前記枠体の前記底面の各々の前
    記外壁側周辺毎に、対応する前記外壁側周辺の略中央部
    に偏在して設けられている、混成集積回路装置。
  8. 【請求項８】 請求項３記載の混成集積回路装置におい
    て、 前記導体パターン部は、前記複数の部品の内で前記枠体
    の内壁側面近くに搭載されたものと前記内壁側面との間
    にあって前記内壁側周辺に沿って配置されているものを
    含む、混成集積回路装置。
  9. 【請求項９】 実装基板と搭載すべき複数の部品と前記
    複数の部品を全て囲み覆うための形状を有した枠体とを
    準備する工程と、 前記実装基板の部品搭載面上に、複数の部品搭載用電極
    と、前記複数の部品搭載用電極の周囲側位置において少
    なくとも２つの所定のパターンを有する枠***置決め用
    電極とを形成する工程と、 前記複数の部品搭載用電極と前記枠***置決め用電極の
    双方の上に半田ペーストを塗布する工程と、 前記複数の部品搭載用電極の各々の上に塗布された前記
    半田ペースト上に対応する前記部品を搭載して仮固定
    し、前記半田ペーストの融点以上の加熱処理によって前
    記複数の部品の半田付けを行うと共に、各々の前記枠体
    位置決め用電極上に凸部を形成する工程と、 前記枠体を少なくとも２つの前記凸部に合わせて位置決
    めしつつ前記部品搭載面上に接着・固定する工程とを、
    備えた混成集積回路装置の製造方法。
  10. 【請求項１０】 請求項９記載の混成集積回路装置の製
    造方法において、 前記凸部を前記枠体の対応する外壁側面と接触させるよ
    うにして前記枠体の位置決めを行う、混成集積回路装置
    の製造方法。
  11. 【請求項１１】 請求項９記載の混成集積回路装置の製
    造方法において、 前記凸部を前記枠体の対応する内壁側面と接触させるよ
    うにして前記枠体の位置決めを行う、混成集積回路装置
    の製造方法。
  12. 【請求項１２】 請求項１０又は１１記載の混成集積回
    路装置の製造方法において、 前記凸部の接触が点接触可能となるように前記枠***置
    決め用電極の前記所定のパターンは設定されている、混
    成集積回路装置の製造方法。
  13. 【請求項１３】 請求項１０又は１１記載の混成集積回
    路装置の製造方法において、 前記凸部の接触が面接触可能となるように前記枠***置
    決め用電極の前記所定のパターンは設定されている、混
    成集積回路装置の製造方法。
  14. 【請求項１４】 実装基板の部品搭載面上に局所的に設
    けた少なくとも２つの凸部によって、前記部品搭載面上
    の複数の部品を全て囲み覆う枠体を位置決めしたことを
    特徴とする、混成集積回路装置。
JP7280704A 1995-10-27 1995-10-27 混成集積回路装置とその製造方法 Pending JPH09130009A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7280704A JPH09130009A (ja) 1995-10-27 1995-10-27 混成集積回路装置とその製造方法
US08/647,049 US5883425A (en) 1995-10-27 1996-05-09 Circuit device
KR1019960028171A KR100193777B1 (ko) 1995-10-27 1996-07-12 회로장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7280704A JPH09130009A (ja) 1995-10-27 1995-10-27 混成集積回路装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH09130009A true JPH09130009A (ja) 1997-05-16

Family

ID=17628798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7280704A Pending JPH09130009A (ja) 1995-10-27 1995-10-27 混成集積回路装置とその製造方法

Country Status (3)

Country Link
US (1) US5883425A (ja)
JP (1) JPH09130009A (ja)
KR (1) KR100193777B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294796A (ja) * 2006-04-27 2007-11-08 Kyocera Corp 構造体の製造方法及び電子装置
JP2010045201A (ja) * 2008-08-13 2010-02-25 Fujitsu Media Device Kk 電子部品モジュール及びその製造方法
CN108022906A (zh) * 2016-11-04 2018-05-11 普因特工程有限公司 光学器件衬底、光学器件衬底制造方法及光学器件
US12034102B2 (en) 2020-09-10 2024-07-09 Nichia Corporation LED light source and method of manufacturing the same

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197119B1 (en) 1999-02-18 2001-03-06 Mks Instruments, Inc. Method and apparatus for controlling polymerized teos build-up in vacuum pump lines
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7042084B2 (en) * 2002-01-02 2006-05-09 Intel Corporation Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
DE10256945A1 (de) * 2002-12-05 2004-06-17 Epcos Ag Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
US7692292B2 (en) * 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
DE102005017527A1 (de) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US8082650B2 (en) * 2008-09-26 2011-12-27 Developmental Industries, Inc. Apparatus for forming hooked roofing panels during seaming
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122755A (ja) * 1982-01-14 1983-07-21 Sumitomo Electric Ind Ltd 印刷基板の構造
US5151773A (en) * 1990-03-30 1992-09-29 Hitachi, Ltd. Electronic circuit apparatus comprising a structure for sealing an electronic circuit
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
JPH0487354A (ja) * 1990-07-30 1992-03-19 Hitachi Ltd 半導体装置
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294796A (ja) * 2006-04-27 2007-11-08 Kyocera Corp 構造体の製造方法及び電子装置
JP4698473B2 (ja) * 2006-04-27 2011-06-08 京セラ株式会社 構造体の製造方法及び電子装置
JP2010045201A (ja) * 2008-08-13 2010-02-25 Fujitsu Media Device Kk 電子部品モジュール及びその製造方法
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
US8363422B2 (en) 2008-08-13 2013-01-29 Taiyo Yuden Co., Ltd. Electronic component module and method for manufacturing the same
CN108022906A (zh) * 2016-11-04 2018-05-11 普因特工程有限公司 光学器件衬底、光学器件衬底制造方法及光学器件
CN108022906B (zh) * 2016-11-04 2021-04-27 普因特工程有限公司 光学器件衬底、光学器件衬底制造方法及光学器件
US12034102B2 (en) 2020-09-10 2024-07-09 Nichia Corporation LED light source and method of manufacturing the same

Also Published As

Publication number Publication date
KR970024132A (ko) 1997-05-30
KR100193777B1 (ko) 1999-06-15
US5883425A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JPH09130009A (ja) 混成集積回路装置とその製造方法
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JP3269171B2 (ja) 半導体装置およびそれを有した時計
JP2002124544A (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
KR100405248B1 (ko) 캐리어필름 및 그것을 사용한 집적회로장치
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
CN111919520A (zh) 电子电路装置以及电路基板的制造方法
US20030020145A1 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP3768880B2 (ja) フリップチップ実装基板、製造方法及び無線装置
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JP2019160984A (ja) 実装基板および実装構造および実装方法
JPH10321651A (ja) 半導体装置
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JPH11135674A (ja) 半導体装置及びその製造方法
JP3285017B2 (ja) 半導体装置
JPH10112514A (ja) 半導体装置及びその製造方法
JPH05109929A (ja) 半導体の封止方法
US6700184B1 (en) Lead frame and semiconductor device having the same
KR100604333B1 (ko) 반도체 장치용 기판 및, 그를 이용한 반도체 장치
JPH06326154A (ja) マルチチップモジュール基板
KR20230134440A (ko) 패키지 기판의 구조체
JP2006253165A (ja) 半導体装置および半導体装置の製造方法