JPH0487354A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0487354A JPH0487354A JP2202307A JP20230790A JPH0487354A JP H0487354 A JPH0487354 A JP H0487354A JP 2202307 A JP2202307 A JP 2202307A JP 20230790 A JP20230790 A JP 20230790A JP H0487354 A JPH0487354 A JP H0487354A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- substrate
- semiconductor chip
- semiconductor device
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 22
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 239000012790 adhesive layer Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000004519 grease Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、気密型半導体装置
における封止技術に適用して有効な技術に関するもので
ある６ 〔従来技術〕 従来の気密型半導体装置、例えば、特開昭６２−２４９
４２９号公報に記載されるように、基板の上に半導体チ
ップをバンプ電極を介して実装して両者を電気的に接続
し、パッケージの封止用キャップの裏面に熱良伝導性接
着層を介在させて半導体チップの背面を固定し、基板と
封止用キャップとの接合部に接着層を介在させて気密封
止したものである。
における封止技術に適用して有効な技術に関するもので
ある６ 〔従来技術〕 従来の気密型半導体装置、例えば、特開昭６２−２４９
４２９号公報に記載されるように、基板の上に半導体チ
ップをバンプ電極を介して実装して両者を電気的に接続
し、パッケージの封止用キャップの裏面に熱良伝導性接
着層を介在させて半導体チップの背面を固定し、基板と
封止用キャップとの接合部に接着層を介在させて気密封
止したものである。
しかしながら、本発明者は、前記従来の気密型半導体装
置を検討した結果、次の問題点を見い出した。
置を検討した結果、次の問題点を見い出した。
前記従来技術では、封止部のリーク経路が短く、リーク
不良が多く発生するという問題があった。
不良が多く発生するという問題があった。
本発明の目的は、半導体装置の封止部のリーク不良を低
減することができる技術を堤供することにある。
減することができる技術を堤供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
基板の上に半導体チップを実装して両者を電気的に接続
し、基板とキャップとの接合部に接着層を介在させて封
止する半導体装置において、基板とキャップとの封止部
の露出部を保護部材で覆ったものである。
し、基板とキャップとの接合部に接着層を介在させて封
止する半導体装置において、基板とキャップとの封止部
の露出部を保護部材で覆ったものである。
前記保護部材は、半田メッキ層、金属板、樹脂。
グリースのうち一つからなっている。
前記手段によれば、基板とキャップとの封止部の露出部
を半田メッキ等の保護部材で覆うことにより、封止部に
生じるリーク経路を塞ぐので、リーク不良の低減をはか
ることができ、気密性の高いパッケージを提供すること
ができる。
を半田メッキ等の保護部材で覆うことにより、封止部に
生じるリーク経路を塞ぐので、リーク不良の低減をはか
ることができ、気密性の高いパッケージを提供すること
ができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第１図は、本発明の半導体装置の一実施例の外観を示す
斜視図、 第２図は、第１図のＸ−Ｘ線で切った断面図である。
斜視図、 第２図は、第１図のＸ−Ｘ線で切った断面図である。
本実施例の半導体装置は、第１図及び第２図に示すよう
に、基板（ベース）１の上に半導体チップ２をバンプ電
極（例えば、半田バンプ）３を介して実装して両者を電
気的に接続し、キャップ４に半導体チップ２に対する位
置合せ用凹部５を設け、該キャップ４に設けられた位置
合せ用凹部５に熱良伝導性接着層６を介在させて半導体
チップ２の背面を固定し、基板１とキャップ４との接合
部に接着層（ろう材）７を介在させて封止し、該封止部
の露出部を半田メッキ層（保護部材）８で覆ったもので
ある。
に、基板（ベース）１の上に半導体チップ２をバンプ電
極（例えば、半田バンプ）３を介して実装して両者を電
気的に接続し、キャップ４に半導体チップ２に対する位
置合せ用凹部５を設け、該キャップ４に設けられた位置
合せ用凹部５に熱良伝導性接着層６を介在させて半導体
チップ２の背面を固定し、基板１とキャップ４との接合
部に接着層（ろう材）７を介在させて封止し、該封止部
の露出部を半田メッキ層（保護部材）８で覆ったもので
ある。
基板１とキャップ４との接合部の接着層７を半田メッキ
層８で覆うことにより、封止部に生じるリーク経路を塞
ぐので、リーク不良の低減をはかることができ、気密性
の高いパッケージを提供することかできる。
層８で覆うことにより、封止部に生じるリーク経路を塞
ぐので、リーク不良の低減をはかることができ、気密性
の高いパッケージを提供することかできる。
次に、本実施例の半導体装置の組み立て製造方法につい
て説明する。
て説明する。
第３図に示すように、まず最初に、キャップ４に設けら
れている位置合せ用凹部５に熱良伝導性接着剤（熱良伝
導性接着層６）により、半導体チップ２の背面が接着固
定される。次に、基板１の上に半導体チップ２がバンプ
電極（例えば、半田バンプ）３を介して電気的に接続さ
れるとともに、基板１とキャップとの接合部が接着剤（
接着層７）により接着（封止）される。
れている位置合せ用凹部５に熱良伝導性接着剤（熱良伝
導性接着層６）により、半導体チップ２の背面が接着固
定される。次に、基板１の上に半導体チップ２がバンプ
電極（例えば、半田バンプ）３を介して電気的に接続さ
れるとともに、基板１とキャップとの接合部が接着剤（
接着層７）により接着（封止）される。
次に、第４図の（ａ）に示すように、基板１とキャップ
４との接合部が接着剤（接着層７）により接着（封止）
された後、第４図の（ｂ）に示すように、半田メッキに
より不具合が生じる部分をレジスト１０で覆って半田の
無電解メッキを行い、半田メッキ層８で接着Ｍ７の露出
部を覆う。次に、第４図の（Ｃ）に示すように、前記レ
ジスト１０を除去して組み立てを完了する。
４との接合部が接着剤（接着層７）により接着（封止）
された後、第４図の（ｂ）に示すように、半田メッキに
より不具合が生じる部分をレジスト１０で覆って半田の
無電解メッキを行い、半田メッキ層８で接着Ｍ７の露出
部を覆う。次に、第４図の（Ｃ）に示すように、前記レ
ジスト１０を除去して組み立てを完了する。
前記半田メッキにより不具合が生じる部分について説明
する。
する。
例えば、キャップ４の表面に半田が付着すると、冷却フ
ィン等を載置する場合に、キャップ４とフィンとの間に
空間が発生し、放熱性が悪化する。
ィン等を載置する場合に、キャップ４とフィンとの間に
空間が発生し、放熱性が悪化する。
また、基板１に設けられている外部端子（バンプ電極）
９に半田が付着すると、外部端子９間のショートを起す
。
９に半田が付着すると、外部端子９間のショートを起す
。
前記実施例の変形例を第５図に示す。第５図の（ａ）は
前記封止部の半田メッキ層８の部分に半田メッキ層８の
代りに金属板１１を熱圧着したものである。（ｂ）は前
記封止部の半田メッキＷＪ８の部分に半田メッキ層８の
代りに樹脂１２で覆ったものであり、（Ｃ）は前記封止
部の半田メッキ層８の部分に半田メッキ層８の代りにグ
リース１３で覆ったものである。
前記封止部の半田メッキ層８の部分に半田メッキ層８の
代りに金属板１１を熱圧着したものである。（ｂ）は前
記封止部の半田メッキＷＪ８の部分に半田メッキ層８の
代りに樹脂１２で覆ったものであり、（Ｃ）は前記封止
部の半田メッキ層８の部分に半田メッキ層８の代りにグ
リース１３で覆ったものである。
このように、基板１とキャップ４との封止部の露出部を
金属板１１．樹脂１２．グリース１３で覆うことにより
、封止部に生じるリーク経路を塞ぐので、リーク不良の
低減をはかることができ、気密性の高いパッケージを提
供することができる。
金属板１１．樹脂１２．グリース１３で覆うことにより
、封止部に生じるリーク経路を塞ぐので、リーク不良の
低減をはかることができ、気密性の高いパッケージを提
供することができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
封圧部に生じるリーク経路を保護部材で塞ぐので、リー
ク不良の低減をはかることができ、気密性の高いパッケ
ージを提供することができる。
ク不良の低減をはかることができ、気密性の高いパッケ
ージを提供することができる。
第１図は、本発明の半導体装置の一実施例の外観を示す
斜視図。 第２図は、第１図のＸ−Ｘ線で切った断面図第３図及び
第４図は１本実施例の組み立て製造方法を説明するため
の図、 第５図は、第１図に示す実施例の変形例を説明するため
の図である。 図中、 １・・・基板（ベース）、２・・・半導体チップ、３・
・バンプ電極、４・・・キャップ、５・・・位置合せ用
凹部、６・・・熱良伝導性接着層、７・・・接着層（ろ
う材）、８・・・半田メッキ層（保護部材）、１０・・
・レジスト、１１・・金属板、１２・・・樹脂、１３・
・・グリース。
斜視図。 第２図は、第１図のＸ−Ｘ線で切った断面図第３図及び
第４図は１本実施例の組み立て製造方法を説明するため
の図、 第５図は、第１図に示す実施例の変形例を説明するため
の図である。 図中、 １・・・基板（ベース）、２・・・半導体チップ、３・
・バンプ電極、４・・・キャップ、５・・・位置合せ用
凹部、６・・・熱良伝導性接着層、７・・・接着層（ろ
う材）、８・・・半田メッキ層（保護部材）、１０・・
・レジスト、１１・・金属板、１２・・・樹脂、１３・
・・グリース。
Claims (1)
- 【特許請求の範囲】 １、基板の上に半導体チップを実装して両者を電気的に
接続し、基板とキャップとの接合部に接着層を介在させ
て封止する半導体装置において、基板とキャップとの封
止部の露出部を保護部材で覆ったことを特徴とする半導
体装置。 ２、前記保護部材は、半田メッキ層、金属板、樹脂、グ
リースのうち一つからなっていることを特徴とする請求
項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202307A JPH0487354A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202307A JPH0487354A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487354A true JPH0487354A (ja) | 1992-03-19 |
Family
ID=16455381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2202307A Pending JPH0487354A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487354A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883425A (en) * | 1995-10-27 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | Circuit device |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
| JP2004500249A (ja) * | 2000-02-14 | 2004-01-08 | レッドウッド マイクロシステムズ インコーポレイテッド | マイクロメカニカル装置をマニホルドに取付ける方法、およびそれによって製造された流体制御システム。 |
| JP2009158962A (ja) * | 2009-01-26 | 2009-07-16 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
| JP2009206253A (ja) * | 2008-02-27 | 2009-09-10 | Zycube:Kk | 半導体装置 |
| JP2020136674A (ja) * | 2019-02-12 | 2020-08-31 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュール及び半導体デバイス収容体 |
-
1990
- 1990-07-30 JP JP2202307A patent/JPH0487354A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883425A (en) * | 1995-10-27 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | Circuit device |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
| JP2004500249A (ja) * | 2000-02-14 | 2004-01-08 | レッドウッド マイクロシステムズ インコーポレイテッド | マイクロメカニカル装置をマニホルドに取付ける方法、およびそれによって製造された流体制御システム。 |
| JP5019277B2 (ja) * | 2000-02-14 | 2012-09-05 | Ｓｍｃ株式会社 | マイクロメカニカル装置をマニホルドに取付ける方法、およびそれによって製造された流体制御システム。 |
| JP2009206253A (ja) * | 2008-02-27 | 2009-09-10 | Zycube:Kk | 半導体装置 |
| JP2009158962A (ja) * | 2009-01-26 | 2009-07-16 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
| JP2020136674A (ja) * | 2019-02-12 | 2020-08-31 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュール及び半導体デバイス収容体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243116B2 (ja) | 半導体装置 | |
| JP3316714B2 (ja) | 半導体装置 | |
| JPS6376444A (ja) | チツプキヤリア | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| JPH0487354A (ja) | 半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JPH04207061A (ja) | 半導体装置 | |
| JPS6352461A (ja) | 半導体装置 | |
| JPS5965457A (ja) | 半導体装置 | |
| JPS63308943A (ja) | 半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPS6147653A (ja) | 半導体装置 | |
| JPS5965458A (ja) | 半導体装置の製造方法 | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02203555A (ja) | 半導体装置 | |
| JPS6056297B2 (ja) | 集積回路素子の気密実装構造 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| JP2851822B2 (ja) | 電子部品 | |
| JP2802959B2 (ja) | 半導体チップの封止方法 | |
| JPH0846121A (ja) | 樹脂封止型半導体装置 | |
| JPS61296743A (ja) | チツプキヤリア | |
| JPH0366150A (ja) | 半導体集積回路装置 |