JP2821229B2 - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JP2821229B2
JP2821229B2 JP2080713A JP8071390A JP2821229B2 JP 2821229 B2 JP2821229 B2 JP 2821229B2 JP 2080713 A JP2080713 A JP 2080713A JP 8071390 A JP8071390 A JP 8071390A JP 2821229 B2 JP2821229 B2 JP 2821229B2
Authority
JP
Japan
Prior art keywords
alloy
electronic circuit
brazing material
circuit device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2080713A
Other languages
English (en)
Other versions
JPH03283451A (ja
Inventor
了平 佐藤
二三幸 小林
裕 渡辺
利忠 根津
貢 白井
健二 武田
正英 原田
清 松井
秀昭 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2080713A priority Critical patent/JP2821229B2/ja
Priority to US07/674,599 priority patent/US5276289A/en
Priority to DE4110373A priority patent/DE4110373C2/de
Publication of JPH03283451A publication Critical patent/JPH03283451A/ja
Application granted granted Critical
Publication of JP2821229B2 publication Critical patent/JP2821229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路部品，配線基板及び冷却部品によっ
て構成された電子回路装置にかかわり、特に、複雑にな
る装置の組立て順序，保守のための分解順序，長期の信
頼性，を確保するために好適な電子回路装置に関する。
〔従来の技術〕
従来、電子回路はPbSn系,SnAg系,AuSn系,Agろうの各
ろう材を１〜３種用いて形成されている。第17図と第２
図は最も多い３種のろう材を用いた電子回路の例であ
る。第17図は特願昭59−81704に開示された例である
が、組立順に入出力ピン５を回路基板３にAgをろう４を
用いて接続し、LSI6をPb5wt％Snはんだ３で基板３に接
続した後、Sn37wt％Pb共晶はんだ２で封止キャップ１を
基板３に気密封止している。第２図は日経エレクトロニ
クス（1984.3.26号）の161ページに示された例で、同様
な構成の電子回路で、入出力ピン５の基板４への接続に
AuSn系のろうを用いている。
このように、これまでの電子回路においては、性質の
明らかなろう材、Sn37Pb共晶はんだ、Pb5Snはんだ、Ag
ろう、AuSnはんだが使用されている。ところが、電子回
路はより高速で高機能化追求されているため、信号伝播
遅延時間が小さく高速化が可能な、低誘電率で、高密度
パターン形成が可能なセラミック多層基板や薄膜多層基
板が必要となっている。しかし、これらのセラミック多
層基板は脆く、強度が低く，薄膜多層基板は耐熱温度が
約420℃以下と低いという問題があった。また、電気的
接続、冷却部品の接続、封止のための接続を行うため、
大規模な構成が必要となり、より高信頼度な接続と同時
に、より多種類のろう材で組立る必要に迫られている。
しかし、組立の順序，保守のための分解順次、長期の信
頼性等を考慮した場合に必要な特性、すなわち融点温度
差、ぬれ性、基板を破壊しない接続強度、マイグレーシ
ョン寿命および腐食の各特性に優れたろう材は、上記の
例で用いた以外は使用されておらずまた既存のろう材に
おいて全ての特性が知られているろう材はなく、より高
速で高機能な電子回路を実現する上で大きな問題となっ
ていた。
〔発明が解決しようとする課題〕
上記従来技術は、より高速で高性能な電子回路におい
て必要となる多種類のろう材を用いた装置を実現するた
めには、ろう材が少なく、多階層の接続と信頼性を確保
することができないという問題があった。
本発明は階層接続が不可欠な電子回路装置を実現する
ことを目的としており、さらに保守のための分解可能な
こと、組立て時および使用時の信頼性を提供し、上記課
題を解決することにある。
〔課題を解決するための手段〕
上記目的を達成するために、ろう材について、階層接
続と信頼性の各特性を明らかにして、多階層接続を行っ
た電子回路装置を実験したものである。
階層接続を行うには、部品の熱容量差、温度コントロ
ーラの精度等による実作業温度バラツキを考慮して上下
のろう材の融点差として約10℃以上必要である。また、
ろう材の特性として、引張強度が小さい、すなわち軟く
組立時の熱収縮応力を小さくして基板や部品を破壊しな
いこと、使用中の温度変化によって起こる熱疲労に優れ
ていること、電界中のマイグレーション短絡や腐食に対
する耐性に優れていること、組立て時のぬれ性に優れて
いること、等が必要である。ろう材としては第３図に示
すごとく融点の順に多くある。しかし、上記特性がすべ
て知られているろう材としては、Sn37Pb共晶はんだ合
金、Pb5wt％Sn合金、で非常に少ない。そこで、本発明
では、ろう材の上記特性を調べて、多階層接続を行って
電子回路装置を実現するために適したろう材の組合せを
明らかにすることにより、上記課題を解決しようとした
ものである。
具体的には、基板上に所定の部品をろう材によって機
械的又は電気的に順次接続して階層を形成して成る電子
回路装置において、階層間を接続する各ろう材が、各々
接続すべき部品の耐熱温度以下で接続順序により正順に
ほぼ10℃以上づつ低い融点温度を有し、かつ各々接続す
べき部品の常温における引張強度以下の引張強度を有す
るものである。
この場合、上記ろう材が、85〜90wt％Au−10〜15wt％
Ge合金（融点356〜450℃）、95〜99wt％Pb−１〜5wt％S
n合金（融点314〜325℃）、87〜90wt％Pb−10〜13wt％S
n合金（融点270〜300℃）、80wt％Au−20wt％Sn合金
（融点280℃）、94〜97wt％Sn−３〜6wt％Sb合金（融点
232〜243℃）、92〜98wt％Sn−２〜8wt％Ag合金（融点2
21〜235℃）、45〜65wt％Sn−35〜55wt％Pb合金（融点1
83〜200℃）、37wt％Sn−45wt％Pb−18wt％Bi合金（融
点135〜160℃）の中から、少なくとも４種以上を組み合
わせて構成することが好ましい。
もしくは、上記ろう材が、85〜90wt％Au−10〜15wt％
Ge合金、92〜98wt％Sn−２〜8wt％Ag合金の少なくとも
１つを使用していることが好ましい。
もしくは、４階層を構成するために上記ろう材が融点
の高い順に、85〜90wt％Au−10〜15wt％Ge合金（融点35
6〜450℃）、95〜99wt％Pb−１〜5wt％Sn合金（融点314
〜325℃）、92〜98wt％Sn−２〜8wt％Ag合金（融点221
〜235℃）、45〜65wt％Sn−35〜55wt％Pb合金（融点183
〜200℃）、もしくは95〜99wt％Pb−１〜5wt％Sn合金、
80wt％Au−20wt％Sn合金（融点280℃）、92〜98wt％Sn
−２〜8wt％Ag合金、45〜65wt％Sn−35〜55wt％Pb合金
のいずれかの組み合わで構成されたことが好ましい。
もしくは、５階層を構成するために上記ろう材が融点
の高い順に、85〜90wt％Au−10〜15wt％Ge合金、87〜90
wt％Pb−10〜13wt％Sn合金、92〜98wt％Sn−２〜8wt％A
g合金、45〜65wt％Sn−35〜55wt％Pb合金、もしくは95
〜99wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13w
t％Sn合金、80wt％Au−20wt％Sn合金、92〜98wt％Sn−
２〜8wt％Ag合金、45〜65wt％Sn−35〜55wt％Pb合金の
いずれかの組み合わで構成されることが好ましい。
もしくは、６階層を構成するために上記ろう材が融点
の高い順に、85〜90wt％Au−10〜15wt％Ge合金、95〜99
wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13wt％S
n合金、94〜97wt％Sn−３〜6wt％Sb合金、45〜65wt％Sn
−35〜55wt％Pb合金、37wt％Sn−45wt％Pb−18wt％Bi合
金、もしくは85〜90wt％An−10〜15wt％Ge合金、95〜99
wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13wt％S
n合金、80wt％Au−20wt％Sn、92〜98wt％Sn−２〜8wt％
Ag合金、45〜65wt％Sn−35〜55wt％Pb合金、37wt％Sn−
45wt％Pb−18wt％Bi合金のいずれかの組み合わせで構成
されることが好ましい。
もしくは、７階層を構成するために上記ろう材が融点
の高い順に、85〜90wt％Au−10〜15wt％Ge合金、95〜99
wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13wt％S
n合金、94〜97wt％Sn−３〜6wt％Sb合金、92〜98wt％Sn
−２〜8wt％Ag合金、45〜65wt％Sn−35〜55wt％Pb合
金、37wt％Sn−45wt％Pb−18wt％Bi合金、もしくは85〜
90wt％Au−10〜15wt％Ge合金、95〜99wt％Pb−１〜5wt
％Sn合金、80wt％Au−20wt％Sn合金、94〜97wt％Sn−３
〜6wt％Sb合金、92〜98wt％Sn−２〜8wt％Ag合金、45〜
65wt％Sn−35〜55wt％Pb合金、47wt％Sn−45wt％Pb−18
wt％Bi合金のいずれかの組み合わせで構成されることが
好ましい。
もしくは、これまでのPb−Sn系ろう材に0.5〜5wt％Ag
を加えたろう材にして構成することが好ましい。
もしくは、上記ろう材が、80wt％Au−20wt％Sn合金と
92〜98wt％Sn−２〜8wt％Ag合金の少なくとも１つを使
用していることが好ましい。
〔作用〕
融点の差が10℃以下であるろう材を組合わせれば、融
点の高い順に接合する階層接続が可能である。また、組
立て時の信頼性においては以下の点で安全に作用する。
電子回路には樹脂基板とセラミック基板が用いられる。
このセラミック基板は金属に比べ脆いため、接合後の冷
却過程でろう材との界面に発生する熱応力で破壊しやす
いという問題がある。セラミック基板の引張強度はアル
ミナが約30kg/mm2以上，ムライトが約25kg/mm2以上，ガ
ラスが約15kg/mm2以上、である（短冊片の引張試験によ
る。）。そこで、各ろう材の常温における引張強度がこ
れ以下であればろう材が、変形し基板を破壊することは
ない。この関係が逆転している場合に接合部位の構造を
改善するか、基板を強化する等を行っているが、実際問
題として、この作業は非常なロスとなっている。そこ
で、これらの特性を調べて適正なろう材を組合せること
により、高信頼な階層接続を確実に行うことができる。
第４図は引張試験によって得た、室温での引張応力−び
ずみ特性である。室温で強く、温度が高くなると軟くな
るので、室温での強度がセラミックの強度以下であれば
良い。Agろう、Au6Siを除くとすべて引張強度が20kg/mm
2以下であり、アルミナ、ムライトセラミックに対して
は破壊がなく安全である。ガラスに対してもさらに、Au
13Ge,Au12Ge,Au20Snを除く他のろう材の引張強度が15kg
/mm2以下であり、これらを適用することができる。
このように、上記の必要な特性を有するろう材を各基
板に対して適正に組合わせれば、高信頼度で、多階層の
接続が必要な電子回路装置を順番に、安全にかつ高信頼
度に組立てられることが理解できる。
〔実施例〕 以下、本発明の実施例を図面並びに表を用いて説明す
る。
第1,5〜16,18図は本発明に基づいて３〜７種類の異な
るろう材を用いて構成した電子回路装置の概略を断面図
で示したものである。第１表は本発明のろう材の各種特
性を他のろう材を比較し て示したものである。
以下、本発明の実施例として、第１図を代表例として
詳細に説明する。
第１図は本発明に基づいて、６つの異なる融点からな
るろう材を用いて構成した多階層接続の電子回路装置で
ある。この製造方法を組立順序に従って以下に述べる。
まず最初に、ムライトセラミック回路基板３に入出力
リードピン５を、Au13Geろう（融点356℃（固相線）〜3
80℃（液相線））で接続する。この接続は回路基板３の
裏面に形成されたW/Ni/Auメタライズからなる接続端子
にH2/N2＝1/3の還元性雰囲気で約400℃に加熱したベル
ト炉中でAu13Geろうを溶融し接続を行う。一方，半導体
部品はあらかじめ、小型の回路基板９の表面に同様なメ
タライズの接続端子にN2不活性雰囲気中でLSI6をPb2Sn
ろう（融点320℃）で約350℃で加熱溶融しCCB接続８を
行った後、LSIをパッケージするため封止18と熱放散の
ためのダイボンド10をPb10Snろうで約310℃で加熱溶融
して同時に接続する。次に、多数の半導体部品をその回
路基板９の裏面の接続端子と回路基板３の表面に同一メ
タライズからなる接続端子にN2不活性雰囲気中で約240
℃に加熱したベルト炉中でSn3Agろう（融点221℃）を溶
融し、一括CCB接続を行う。また、全体の気密封止を行
うため、封止天板12に、フレーム11をあらかじめHeの中
でSn3Agを約240℃加熱溶融してフレーム接続13を行う。
しかる後に、熱伝導中継部材20を各半導体部品上に装着
した後、全体の気密封止をHe中で37Pbろう（融点183
℃）で約200℃に加熱溶融して接続し、マルチチップか
らなる電子回路を形成する。さらに、この電子回路をよ
り大きなプリント基板21のスルホールに入出力ピン５を
挿入して、最も低い融点のSn45Pb18Biろう22で加熱溶融
接続を行う。この接続ははんだ浴上に溶融したはんだを
憤流させ、その上にプリント板を移動させることにより
行う。
そして、最後に冷却水路14を封止天板の上部に熱伝導
グリス15を介在させて接着することにより、融点の異な
るろう材を順次加熱溶融し、多階層接続した電子回路装
置を構成する。
この製造方法にて電子回路装置を実現するにはさらに
次の点に留意している。各ろう材の加熱温度は前の接合
部を溶かさないようにするため、各ろう材の融点差を10
℃以上つけている。また、各部品の接合端子のメタライ
ズに対して、十分なぬれ性が確保できるろう材を選定し
ている。さらに、入出力ピン５の接続にAu13Geを用いた
のは、接合後の冷却過程で発生する応力を約1kg/mm2と
ムライト基板の強度25kg/mm2より十分小さく、クラック
発生を押さえている。他のろう材についても、同様な考
慮をしている。
一方このような大規模な電子回路は、半導体部品等の
不良で保守をすることが必須であるが、各ろう材の融点
に10℃以上の差があるので、逆の工程で容易に部品を交
換できる。もちろん、組立の途中段階で不良がわかれ
ば、より容易に部品を交換することができる。このよう
に、大規模な電子回路を構成するには後工程で前工程の
接続を溶かさずに組立る階層接続が重要で、ここに用い
たろう材の組合せはこの特性を十分満たすことがわかっ
た。
さらに、これらのろう材の特性として、組立ておよび
使用時の長期信頼性を確保することが電子回路装置を実
現する上で、極めて重要である。そこで必要な各種特性
を第１表から述べる。
融点と引張強さに関して既に第3,4図で述べた。それ
以外の特性としてはまずぬれ性がある。通常多層配線さ
れたセラミック基板のメタライズはNi/Auのめっきを行
うので、これに対するぬれ性を0.3φのボールを用いて
拡がり面積で評価した。No.1〜４までのろう材はH2/H2
雰囲気で溶かし、それ以外はH2中で溶かし同一フラック
スを用いて評価した。その結果、No.2のAu6Si共晶ろ
う、No.5のPb,No.11のPb12Sb4Sn,は非常にぬれが悪く、
No.9のAu20Sn,No.16のSn45Pb18Bi,No.17のSn57Biは100
％程度のぬれ拡がりで、ぬれ性としてはこれ以上低下す
ると使用が難しくなる。但し、No.16,17は通常用いられ
る樹脂基板のCuメタライズにはぬれが良好であった。こ
れ以外はCu,Ag−Pb,Ptメタライズに対しても同様な傾向
であった。以上から、Au6Si共晶,Pb,Pb12Sb4Snはぬれ性
の点からまず階層接続には不適であることがわかった。
次に、ろう付け工程におけるクラック発生の問題は0.
6φのヘッド径を有するコバールのリードピンに各ろう
材で上記の同一メタライズ（約２φ）上にろう付けし、
約0.5℃/secの冷却速度で室温まで下げた時のクラック
発生について調べた。この場合にはAgろう以外にクラッ
クの発生は見られず、大きな温度差によって発生する熱
収縮応力の効果が表われている。Agろうを用いる場合に
は基板側のメタライズの外周を補強した構造を採用すれ
ばクラック発生を防止できるので、このような構造設計
が必要である。
次に、使用時の長期の信頼性で重要な、繰返し温度変
化によって起こる熱疲労寿命、端子間に電界が加わった
状態でのマイグレーション短絡寿命、高温高湿下で腐食
等について調べた。まず熱疲労寿命は−50〜＋150℃、
１時間１サイクルの条件で、最大熱変位が約５μとなる
CCB接続構造体を作成し評価した結果、No.6のPb2Sn,No.
13のSn3Ag,No.14のSn3.5Agが最もすぐれており、以下、
Pb5Sn,Sn＞Sn37Pb＞Pb10Sn,Sn5Sb,Sn45Pb18Bi＞Pb12Sb4
Sn,Sn57Biの順であった。ここで、相対寿命として0.5以
下のPb12Sb4Sn,Sn57Biは実用上問題になると推定され
る。また、Au20Snは非常に硬いために、ろうが破壊する
前に基板が割れてしまった。従って、ストレスの大きな
CCB接続に適用することはできない。同様な事はNo.1〜
４までのろう材にもおこる可能性があり、適用部位に注
意する必要がある。次に、マイグレーションは水滴中以
外は長時間の寿命があり、結露を注意すればいずれも信
頼性は確保できる。また、腐食は、AgろうとPbとSn57Bi
を除けば、実用上十分な信頼性が確保できる。これら以
外の信頼性では50℃程度の温度で起こるホイスカの発生
があるが、Snに見られた以外はいずれも起こらなかっ
た。また、Pb−Sn系のはんだに0.5〜5wt％Agを入れたろ
う材は多少硬くなるが、もとのPb−Sn系の特性とほぼ同
等の性質を示し、Pb−Sn系ろうに置換えて使用できる。
以上の結果を総合すると、階層接続に適したろう材の組
合せはAu12or13Ge,Pb2Sn,Pb5Sn,Pb10Sn,Sn5Sb,Sn3or3.5
Ag,Sn37Pb,Sn45Pb18Biから選ぶことができる。例えば６
階層の接続が必要な場合には、 （１）Au12or13Ge/Pb2Sn/Sn5Sb/Sn3Ag/Sn37Pb/Sn45Pb18
Bi （２）Au12or13Ge/Pb5Sn/Sn5Sb/Sn3Ag/Sn37Pb/Sn45Pb18
Bi （３）Au12or13Ge/Pb2Sn/Sn10Sn/Sn3Ag/Sn37Pb/Sn45Pb1
8Bi さらに、基板の高強度化、ろう付け後、耐食性処理
（例えばAuめっき）してAuGeに代えてAgろうを用いた組
合わせができる。
さらに、７階層必要な場合には、 （１）Au12or13Ge/Pb2Sn/Pb10Sn/Sn5Sb/Sn3or3.5Ag/Sn3
7Pb/Sn45Pb18Biの組合せが可能である。
また、組立順序によって、半導体部品のCCB接続７と
封止フレーム接続13のろう材を同じにすることが可能な
場合には、第１図の実施例で示したように （２）Au12or13Ge（入出力ピン接続４）/Pb2Sn（LSI接
続８）/Pb10Sn（LSI封止18）/Sn3or3.5Ag（フレーム接
続13）/Sn3or3.5Ag（半導体部品の基板接続７）/Sn37Pb
（全体の封止２）/Sn45Pb18Bi（プリント基板接続22）
の組合せができる。
一方、第16図に示した多層セラミック基板上にポリイ
ミド系の薄膜回路25を形成し、より高集積化した基板で
は、薄膜の耐熱温度が300〜350℃以下であるため、より
低融点のろう材を組合せる必要がある。この場合には、
Au12Geろうより低融点のAu20Snろうをリードピンの接合
に用いた組合せが可能である。組立て順序からそれ以外
のろう材は同じで良い。すなわち、 （１）LSI CCB接続8/LSI封止18/入出力ピン接続4/半導
体部品CCB接続7/フレーム接続13/全体封止２に対してPb
2Sn/Pb10Sn/Au20Sn/Sn3.0or3.5Ag/Sn3or3.5Ag/Sn37Pb の組合せができる。
同様にして、3,4,5階層で良い場合にはこれらのろう
材を組合せて容易に作成でき、これらの実施例を第５〜
第11図に示した。第５図は第17図に示した電子回路装置
と同様な構造であるが、本発明に従って３階層のろう材
の組合せとして最適なAu12Geろう、Pb5Snはんだ、Sn37P
b共晶はんだを用いて構成した電子回路装置である。LSI
の接続７はより低融点のSn3Agでも良い。同様にして、
各実施例の最適なろう材構成を示す。
第６図のろう材構成は入出力ピン接続4/CCB接続8/CCB
接続7/封止2,の順に、Au13Ge/Pb2Sn or Pb5Sn/Sn3Ag/Sn
37Pb,である。
第７図は入出力ピン接続4/CCB接続7/ダイボンド10/封
止２の順に、Au13Ge/Pb2Sn/Sn37Pb/Sn37Pb,のろう材構
成である。ダイボンド10と封止２は同時に接続する。
第８図は入出力ピン4/CCB接続8/CCB接続7/ダイボンド
10/封止2,の順に、Au13Ge/Pb2Sn/Pb10Sn/Sn37Pb/Sn37P
b,のろう材構成。
第９図はフレーム11と封止天板12の接続13にSn3Agを
用い、それ以外は第７図と同一構成である。
第10図はフレーム接続13にSn3Agを用い、それ以外は
第８図と同一構成である。
第11図は第９図の構成に、冷却水路14を熱伝導グリー
ス15で接着した構成である。
さらに、６階層以上の他の実施例として示したのが第
12〜16図である。
第12図は入出力ピン接続4/CCB接続8/CCB接続7/フレー
ム接続13/ダイボンド10/封止2/冷却体接続16,の順に、A
u13Ge/Pb2Sn/Pb10Sn/Sn5Sb/Sn3Ag/Sn3Ag/Sn37Pb,のろう
材で構成。
第13図はパッケージしたLSIを用いた場合の実施例で
ある。入出力ピン接続4/CCB接続8/パッケージLSIのダイ
ボンド17/パッケージLSIの封止18/CCB接続7/フレーム接
続13/ダイボンド10/封止2,の順に、Au13Ge/Pb2Sn/Pb10S
n/Pb10Sn/Sn5Sb/Su3Ag/Sn3Ag/Sn37Pb,のろう材で構成。
第14,15図もパッケージしたLSIを用いた実施例であ
る。
第14図は入出力ピン接続4/CCB接続8/ダイボンド17/封
止18/CCB接続7/フレーム接続13/封止2/の順に、Au13Ge/
Pb2Sn/Pb10Sn/Pb10Sn/Sn3Ag/Sn3Ag/Sn37Pb,のろう材で
構成。
第15図は入出力ピン接続4/CCB接続8/ダイボンド17/封
止18/CCB接続7/フレーム接続13/封止2/冷却体接続16,の
順に、Au13Ge/Pb2Sn/Pb10Sn/Pb10Sn/Sn3Ag/Sn3Ag/Sn37P
b/Sn45PbBi,のろう材で構成されている。
第18図は第１図の例に、コネクタ24を加わえた例で、
ろう材構成は第17図と同一である。この場合には、コネ
クタ23を加わえたことで、ろう材22を独立に選んで階層
を１つ減らすことが可能で、例えば封止２と同一のろう
材としてSn37Pbを用いても良い。
このようにして作成した各電子回路装置を、パワーON
/OFFにして実稼動試験（LSI6のジャンクション温度Tj＝
85℃）を行い、５万回稼動した結果、いずれも、電気的
接続、封止性能を十分満足し、かつ各接続部の変化も１
μ以下のクラックが走査型電子顕微鏡で観察される程度
で、非常に高い信頼性が得られた。
一方、各ろう材の組成範囲を、同様な評価方法と作業
性（融点の範囲が拡がるため、作業が低下する傾向にあ
る）を調べた結果、AuGeろうはAu12〜15Ge,Pb2SnはPb2
〜3Sn,Pb5SnはPb3〜7Sn,Pb10Snは８〜13Sn,Au20SnはAu1
8〜22Sn,Sn5Sbは４〜6.5Sb,Sn3.5AgはSn2〜8Ag,Sn37Pb
はSn35〜55Pb,Sn45Pb18BiはSn40〜47Pb15〜20Bi,の範囲
が妥当であることがわかった。これらの組成範囲で10℃
以上の融点の差がないケースが生じるが、組成範囲の選
択によって組合せることが可能なことは言うまでもな
い。
以上、階層接続に適したろう材を組合せることによっ
て高性能な電子回路装置の実現が可能となった。
〔発明の効果〕
本発明によれば、セラミックおよびガラス、樹脂等の
配線基板と、電子回路部品、冷却部品を組合せた電子回
路装置において、電気的接続と、封止のための接続と、
冷却部品との接続とを、組立ての順序、保守のための分
解順序、長期の信頼性を同時に実現できる効果があり、
今後増々大規模，高密度化する電子回路装置を実現する
のに大きく寄与できる。
【図面の簡単な説明】
第１図は本発明を適用した電子回路、第２図は従来例、
第３図は本発明にかかわるろう材の融点を示す図、第４
図は本発明にかかわるろう材の引張応力−ひずみ特性を
示す図、第５図〜第16図は他の本発明の実施例の示す
図、第17図は他の従来技術を示す図、第18図は他の本発
明の実施例を示す図である。 １……封止キャップ、２……封止、３……回路基板、４
……入出力ピン接続、５……入出力ピン、６……半導体
あるいはLSI、7,8……CCB接続、９……熱伝導中継部
材、10……ダイボンド、11……フレーム、12……封止天
板、13……フレーム接続、14……冷却水路、15……熱伝
導グリース、16……冷却体接続、17……パッケージLSI
のダイボンド、18……パッケージLSIの封止、19……封
止キャップ、20……熱伝導中継部材、21……プリント基
板、22……プリント基板接続、23……コネクタ、24……
コネクタ接触板、25……薄膜回路、26……放熱フィン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 根津 利忠 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 白井 貢 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 武田 健二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 原田 正英 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 松井 清 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 佐々木 秀昭 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/00 - 23/10 H05K 3/34

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上に所定の部品をろう材によって機械
    的又は電気的に順次接続して階層を形成して成る電子回
    路装置において、 階層間を接続する各ろう材が、各々接続すべき部品の耐
    熱温度以下で接続順序により正順にほぼ10℃以上づつ低
    い融点温度を有し、かつ各々接続すべき部品の常温にお
    ける引張強度以下の引張強度を有することを特徴とする
    電子回路装置。
  2. 【請求項２】上記ろう材が、85〜90wt％Au−10〜15wt％
    Ge合金、95〜99wt％Pb−１〜5wt％Sn合金、87〜90wt％P
    b−10〜13wt％Sn合金、80wt％Au−20wt％Sn合金、94〜9
    7wt％Sn−３〜6wt％Sb合金、92〜98wt％Sn−２〜8wt％A
    g合金、45〜65wt％Sn−35〜55wt％Pb合金、37wt％Sn−4
    5wt％Pb−18wt％Bi合金の中から、少なくとも４種以上
    を組み合わせて構成したことを特徴とする請求項１記載
    の電子回路装置。
  3. 【請求項３】上記ろう材が、85〜90wt％Au−10〜15wt％
    Ge合金、92〜98wt％Sn−２〜8wt％Ag合金の少なくとも
    １つを使用していることを特徴とする請求項１記載の電
    子回路装置。
  4. 【請求項４】４階層を構成するために上記ろう材が融点
    の高い順に、85〜90wt％Au−10〜15wt％Ge合金、95〜99
    wt％Pb−１〜5wt％Sn合金、92〜98wt％Sn−２〜8wt％Ag
    合金、45〜65wt％Sn−35〜55wt％Pb合金、もしくは95〜
    99wt％Pb−１〜5wt％Sn合金、80wt％Au−20wt％Sn合
    金、92〜98wt％Sn−２〜8wt％Ag合金、45〜65wt％Sn−3
    5〜55wt％Pb合金のいずれかの組み合わせで構成された
    ことを特徴とする請求項１記載の電子回路装置。
  5. 【請求項５】５階層を構成するために上記ろう材が融点
    の高い順に、85〜90wt％Au−10〜15wt％Ge合金、87〜90
    wt％Pb−10〜13wt％Sn合金、92〜98wt％Sn−２〜8wt％A
    g合金、45〜65wt％Sn−35〜55wt％Pb合金、もしくは95
    〜99wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13w
    t％Sn合金、80wt％Au−20wt％Sn合金、92〜98wt％Sn−
    ２〜8wt％Ag合金、45〜65wt％Sn−35〜55wt％Pb合金の
    いずれかの組み合わせで構成されたことを特徴とする請
    求項１記載の電子回路装置。
  6. 【請求項６】６階層を構成するために上記ろう材が融点
    の高い順に、85〜90wt％Au−10〜15wt％Ge合金、95〜99
    wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13wt％S
    n合金、94〜97wt％Sn−３〜6wt％Sb合金、45〜65wt％Sn
    −35〜55wt％Pb合金、37wt％Sn−45wt％Pb−18wt％Bi合
    金、もしくは85〜90wt％Au−10〜15wt％Ge合金、95〜99
    wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13wt％S
    n合金、80wt％Au−20wt％Sn、92〜98wt％Sn−２〜8wt％
    Ag合金、45〜65wt％Sn−35〜55wt％Pb合金、37wt％Sn−
    45wt％Pb−18wt％Bi合金のいずれかの組み合わせで構成
    されることを特徴とする請求項１記載の電子回路装置。
  7. 【請求項７】７階層を構成するために上記ろう材が融点
    の高い順に、85〜90wt％Au−10〜15wt％Ge合金、95〜99
    wt％Pb−１〜5wt％Sn合金、87〜90wt％Pb−10〜13wt％S
    n合金、94〜97wt％Sn−３〜6wt％Sb合金、92〜98wt％Sn
    −２〜8wt％Ag合金、45〜65wt％Sn−35〜55wt％Pb合
    金、37wt％Sn−45wt％Pb−18wt％Bi合金、もしくは85〜
    90wt％Au−10〜15wt％Ge合金、95〜99wt％Pb−１〜5wt
    ％Sn合金、80wt％Au−20wt％Sn合金、94〜97wt％Sn−３
    〜6wt％Sb合金、92〜98wt％Sn−２〜8wt％Ag合金、45〜
    65wt％Sn−35〜55wt％Pb合金、47wt％Sn−45wt％Pb−18
    wt％Bi合金のいずれかの組み合わせで構成されることを
    特徴とする請求項１記載の電子回路装置。
  8. 【請求項８】Pb−Sn系ろう材に0.5〜5wt％Agを加えたろ
    う材にして構成したことを特徴とする請求項２記載の電
    子回路装置。
  9. 【請求項９】上記ろう材が、80wt％Au−20wt％Sn合金と
    92〜98wt％Sn−２〜8wt％Ag合金の少なくとも１つを使
    用していることを特徴とする請求項１記載の電子回路装
    置。
JP2080713A 1990-03-30 1990-03-30 電子回路装置 Expired - Fee Related JP2821229B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2080713A JP2821229B2 (ja) 1990-03-30 1990-03-30 電子回路装置
US07/674,599 US5276289A (en) 1990-03-30 1991-03-25 Electronic circuit device and method of producing the same
DE4110373A DE4110373C2 (de) 1990-03-30 1991-03-28 Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080713A JP2821229B2 (ja) 1990-03-30 1990-03-30 電子回路装置

Publications (2)

Publication Number Publication Date
JPH03283451A JPH03283451A (ja) 1991-12-13
JP2821229B2 true JP2821229B2 (ja) 1998-11-05

Family

ID=13725983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2080713A Expired - Fee Related JP2821229B2 (ja) 1990-03-30 1990-03-30 電子回路装置

Country Status (3)

Country Link
US (1) US5276289A (ja)
JP (1) JP2821229B2 (ja)
DE (1) DE4110373C2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
JP3194553B2 (ja) * 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
JP2926537B2 (ja) * 1994-12-15 1999-07-28 株式会社日立製作所 マルチチップモジュ−ルの冷却装置
JP3058047B2 (ja) * 1995-04-04 2000-07-04 株式会社日立製作所 マルチチップモジュールの封止冷却構造
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
EP0853342B1 (en) * 1996-07-22 2007-11-14 Honda Giken Kogyo Kabushiki Kaisha Connecting structure between wiring board and plug member
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6264093B1 (en) * 1998-11-02 2001-07-24 Raymond W. Pilukaitis Lead-free solder process for printed wiring boards
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP3653417B2 (ja) * 1999-06-09 2005-05-25 株式会社日立製作所 マルチチップモジュールの封止構造
JP2001053205A (ja) 1999-08-05 2001-02-23 Hitachi Ltd マルチチップモジュールの封止冷却装置
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6724078B1 (en) 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
US6812564B1 (en) * 2000-09-05 2004-11-02 Hewlett-Packard Development Company, L.P. Monolithic common carrier
US6639322B1 (en) * 2001-09-17 2003-10-28 Applied Micro Circuits Corporation Flip-chip transition interface structure
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7193300B2 (en) * 2004-09-13 2007-03-20 Honeywell International Inc. Plastic leadframe and compliant fastener
JP2006269639A (ja) * 2005-03-23 2006-10-05 Denso Corp 放熱装置および車載電子機器
JP2006287080A (ja) * 2005-04-04 2006-10-19 Hitachi Ltd メモリモジュール
US7622327B2 (en) * 2006-03-30 2009-11-24 Intel Corporation Covered devices in a semiconductor package
DE102007044358A1 (de) * 2007-09-17 2009-03-19 Robert Bosch Gmbh Vorrichtung zum Kühlen von elektronischen Bauteilen
JP5127617B2 (ja) * 2008-07-23 2013-01-23 三菱電機株式会社 半導体装置
JP4354523B1 (ja) 2009-03-19 2009-10-28 日本ライフライン株式会社 医療用ガイドワイヤ
JP4354525B1 (ja) 2009-05-20 2009-10-28 日本ライフライン株式会社 医療用ガイドワイヤ
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US8866290B2 (en) * 2013-03-15 2014-10-21 Intel Corporation Molded heat spreaders
JP6582827B2 (ja) * 2015-09-30 2019-10-02 日亜化学工業株式会社 基板及び発光装置、並びに発光装置の製造方法
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
TWM585962U (zh) * 2019-05-24 2019-11-01 宇瞻科技股份有限公司 固態硬碟散熱裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
JPS60226142A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd モジユ−ル構造
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
DE3730764C1 (de) * 1987-09-12 1988-07-14 Demetron Verwendung von Legierungen aus Zinn und/oder Blei als Weichlote zum Aufbringen von Halbleitern auf metallische Traeger
JPH01184995A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd ピングリッドアレーパッケージの実装方法
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体

Also Published As

Publication number Publication date
DE4110373C2 (de) 1995-02-16
JPH03283451A (ja) 1991-12-13
US5276289A (en) 1994-01-04
DE4110373A1 (de) 1991-10-10

Similar Documents

Publication Publication Date Title
JP2821229B2 (ja) 電子回路装置
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP3736452B2 (ja) はんだ箔
US6176947B1 (en) Lead-free solders
TWI233684B (en) Electronic device
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
TWI230105B (en) Solder
EP0097833B1 (en) Substrate for integrated circuit packages
JPH10118783A (ja) 半田材料及びそれを用いた電子部品
EP0055378A2 (en) A method of brazing adjoining surfaces of elements
JP2002254194A (ja) 電子機器およびはんだ
JPH071178A (ja) 三成分はんだ合金
US20020155024A1 (en) Lead-free solder compositions
JPH02304958A (ja) 電子回路装置
US20040241039A1 (en) High temperature lead-free solder compositions
JP2002261104A (ja) 半導体装置および電子機器
US6742248B2 (en) Method of forming a soldered electrical connection
JP3181283B2 (ja) はんだ接続された電子回路装置とはんだ接続方法並びに金メッキ接続端子用はんだ
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
EP3621767B1 (en) Solder material and method for die attachment
JP4432541B2 (ja) 電子機器
JP2006167735A (ja) 機器、構造材等の製造法
JP2001237279A (ja) 半導体装置及びそれを用いた電子装置
JP2001244622A (ja) 電子回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070828

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees