JPH088354B2 - ヘテロ接合型電界効果トランジスタ - Google Patents
ヘテロ接合型電界効果トランジスタInfo
- Publication number
- JPH088354B2 JPH088354B2 JP1077565A JP7756589A JPH088354B2 JP H088354 B2 JPH088354 B2 JP H088354B2 JP 1077565 A JP1077565 A JP 1077565A JP 7756589 A JP7756589 A JP 7756589A JP H088354 B2 JPH088354 B2 JP H088354B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lattice constant
- substrate
- inp substrate
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ヘテロ接合構造を用いた電界効果型トラン
ジスタの改良に関するものである。
ジスタの改良に関するものである。
従来の技術 ノンドープのGaAs層上にＮ型AlGaAs層を形成したヘテ
ロ接合構造では、ヘテロ接合界面のGaAs側に高易動度の
２次元電子ガスが形成され、これを利用して高電子移動
度トランジスタ（HEMT）と呼ばれるヘテロ接合型電界効
果トランジスタが発明された。このHEMTの特性を向上さ
せるために材料面・構造面から多くの研究がなされてい
る。材料面ではGaAsのかわりにInPに格子整合したIn
0.53Ga0.47Asを用い、AlGaAsのかわりにInAlAsを用いた
ものが、AlGaAs/GaAs系HEMTよりも高い電子移動度，高
い電子飽和速度，高い２次元電子ガス濃度を示し、高速
デバイスとして有望視されている。しかしながら、InP
基板上に形成したInGaAs/InAlAs系HEMTではInGaAsやInA
lAsの各層の格子定数がInAs組成より異なるため、InP基
板に格子整合するようにInAsの組成を正確に制御しなけ
ればならないという大きな制約があった。この制約を緩
和することと、InAs組成を高めることにより電子移動度
を向上し、素子特性をさらに向上させる目的で、InGaAs
/InAlAs系HEMTにおいてチャンネル層となるInGaAs層のI
nAs組成を0.6程度にまで高め、InGaAs層の層厚を格子欠
陥が導入されない範囲に薄く形成する手法が近年用いら
れるようになっている。このようなInGaAs歪層を用いた
InGaAs/InAlAs系HEMTの層構造の断面図を第３図に示
す。
ロ接合構造では、ヘテロ接合界面のGaAs側に高易動度の
２次元電子ガスが形成され、これを利用して高電子移動
度トランジスタ（HEMT）と呼ばれるヘテロ接合型電界効
果トランジスタが発明された。このHEMTの特性を向上さ
せるために材料面・構造面から多くの研究がなされてい
る。材料面ではGaAsのかわりにInPに格子整合したIn
0.53Ga0.47Asを用い、AlGaAsのかわりにInAlAsを用いた
ものが、AlGaAs/GaAs系HEMTよりも高い電子移動度，高
い電子飽和速度，高い２次元電子ガス濃度を示し、高速
デバイスとして有望視されている。しかしながら、InP
基板上に形成したInGaAs/InAlAs系HEMTではInGaAsやInA
lAsの各層の格子定数がInAs組成より異なるため、InP基
板に格子整合するようにInAsの組成を正確に制御しなけ
ればならないという大きな制約があった。この制約を緩
和することと、InAs組成を高めることにより電子移動度
を向上し、素子特性をさらに向上させる目的で、InGaAs
/InAlAs系HEMTにおいてチャンネル層となるInGaAs層のI
nAs組成を0.6程度にまで高め、InGaAs層の層厚を格子欠
陥が導入されない範囲に薄く形成する手法が近年用いら
れるようになっている。このようなInGaAs歪層を用いた
InGaAs/InAlAs系HEMTの層構造の断面図を第３図に示
す。
第３図において、１は半絶縁性InP基板、２はInPと格
子整合した層厚が2000〜5000ÅのノンドープIn0.52Al
0.48Asバッファー層、３はInPと格子整合したノンドー
プIn0.53Ga0.47As層、４はノンドープでｘが0.53以上の
InxGa1-x As歪層（ｘが0.53でほぼ格子整合となる）、
５はノンドープIn0.52Al0.48Asスペーサ層、６はＮ型In
0.52Al0.48As層、７はノンドープIn0.52Al0.48As層であ
る。しかしながらこの構造でも、InxGa1-xAs歪層４以外
の2,5,6,7の各層は、InP基板に格子整合するようなInAs
組成が選ばれており、結晶成長上、格子整合の問題が大
きな制約となって残っている。
子整合した層厚が2000〜5000ÅのノンドープIn0.52Al
0.48Asバッファー層、３はInPと格子整合したノンドー
プIn0.53Ga0.47As層、４はノンドープでｘが0.53以上の
InxGa1-x As歪層（ｘが0.53でほぼ格子整合となる）、
５はノンドープIn0.52Al0.48Asスペーサ層、６はＮ型In
0.52Al0.48As層、７はノンドープIn0.52Al0.48As層であ
る。しかしながらこの構造でも、InxGa1-xAs歪層４以外
の2,5,6,7の各層は、InP基板に格子整合するようなInAs
組成が選ばれており、結晶成長上、格子整合の問題が大
きな制約となって残っている。
発明が解決しようとする課題 以上のように従来構造のInGaAs/InAlAs系HEMTでは、
チャンネル層を除いて結晶成長の各層をInP基板と格子
整合させる必要があり、結晶成長時においてInAs組成を
正確に制御しなければならないという大きな制約があっ
た。結晶成長の膜厚を薄くすれば、この制約はある程度
緩和されるが、通常バッファー層２などは、InP基板か
らの不純物混入など、基板からの悪影響を抑制する目的
で200nm以上に形成されるので、結晶成長層を極端に薄
くすることは非現実的である。
チャンネル層を除いて結晶成長の各層をInP基板と格子
整合させる必要があり、結晶成長時においてInAs組成を
正確に制御しなければならないという大きな制約があっ
た。結晶成長の膜厚を薄くすれば、この制約はある程度
緩和されるが、通常バッファー層２などは、InP基板か
らの不純物混入など、基板からの悪影響を抑制する目的
で200nm以上に形成されるので、結晶成長層を極端に薄
くすることは非現実的である。
本発明は、従来構造のInGaAs/InAlAs系HEMTのヘテロ
構造における上記の格子整合の制約を大幅に低減した新
規なヘテロ接合構造を提供するものである。
構造における上記の格子整合の制約を大幅に低減した新
規なヘテロ接合構造を提供するものである。
従来、InP基板上に結晶成長したInGaAs/InAlAsヘテロ
構造では、良好な電気的特性を得るためにInGaAsやInAl
Asの格子定数をInP基板と整合させる必要があると考え
られていた。また、結晶成長する膜の格子定数を基板の
格子定数からずらした場合には、格子定数のずれに対応
した臨界膜厚以下に成長膜厚を限定しなければ、良好な
電気特性の成長膜が得られないと考えられていた。
構造では、良好な電気的特性を得るためにInGaAsやInAl
Asの格子定数をInP基板と整合させる必要があると考え
られていた。また、結晶成長する膜の格子定数を基板の
格子定数からずらした場合には、格子定数のずれに対応
した臨界膜厚以下に成長膜厚を限定しなければ、良好な
電気特性の成長膜が得られないと考えられていた。
本発明者らは、InP基板上にInGaAs/InAlAs系HEMTのヘ
テロ構造を広いInAs組成比の領域で作製し、その電気的
特性を比較検討した結果、臨界膜厚以上の領域において
も良好な電気的特性が得られることを見出した。
テロ構造を広いInAs組成比の領域で作製し、その電気的
特性を比較検討した結果、臨界膜厚以上の領域において
も良好な電気的特性が得られることを見出した。
課題を解決するための手段 本発明は、このような発見に基づくものであり、InP
基板よりも格子定数が大きいInGaAs,InAlAsを臨界膜厚
を越えた膜厚領域で積極的に用いるものである。この際
にチャンネル層となるInGaAs層とこの直下に設けたInAl
As層の格子定数はほぼ整合がとれた構造とすることが重
要であり、このような構造を用いることにより、InP基
板に格子整合された場合よりも、より高い電子移動度を
もつInGaAs/InAlAs系HEMT構造を得ることができる。
基板よりも格子定数が大きいInGaAs,InAlAsを臨界膜厚
を越えた膜厚領域で積極的に用いるものである。この際
にチャンネル層となるInGaAs層とこの直下に設けたInAl
As層の格子定数はほぼ整合がとれた構造とすることが重
要であり、このような構造を用いることにより、InP基
板に格子整合された場合よりも、より高い電子移動度を
もつInGaAs/InAlAs系HEMT構造を得ることができる。
また、チャンネル層となるInGaAs層の格子定数が、そ
の直下に設けられたInGaAs層の格子定数よりも大きい場
合には、InGaAs層の層厚を両層の格子定数差から決定さ
れる臨界膜厚よりも薄くすることにより良好な電気特性
を得ることができることも実験より明らかになった。
の直下に設けられたInGaAs層の格子定数よりも大きい場
合には、InGaAs層の層厚を両層の格子定数差から決定さ
れる臨界膜厚よりも薄くすることにより良好な電気特性
を得ることができることも実験より明らかになった。
本発明は以上のような実験結果に基づくものである。
作用 InP基板と格子定数が大きく異なるInGaAs/InAlAsヘテ
ロ構造が、何故良好な電気的特性を示すかは明確でな
い。InP基板よりも格子定数が小さいInGaAs/InAlAsヘテ
ロ構造では、電気的特性は著しく劣化することから、In
P基板より格子定数が大きいInGaAs/InAlAsヘテロ構造で
は、結晶中に依存する欠陥があまり電気伝導に悪影響を
及ぼさないものと考えられる。推測ではあるが、InP基
板よりも格子定数の大きいInGaAs/InAlAsヘテロ構造で
はInP基板とこのヘテロ構造の界面付近に欠陥が主とし
て閉じ込められ、表面側へは伸びていかなくなくものと
考えられる。
ロ構造が、何故良好な電気的特性を示すかは明確でな
い。InP基板よりも格子定数が小さいInGaAs/InAlAsヘテ
ロ構造では、電気的特性は著しく劣化することから、In
P基板より格子定数が大きいInGaAs/InAlAsヘテロ構造で
は、結晶中に依存する欠陥があまり電気伝導に悪影響を
及ぼさないものと考えられる。推測ではあるが、InP基
板よりも格子定数の大きいInGaAs/InAlAsヘテロ構造で
はInP基板とこのヘテロ構造の界面付近に欠陥が主とし
て閉じ込められ、表面側へは伸びていかなくなくものと
考えられる。
実施例によって、より詳細に説明するが、本発明によ
るInGaAs/InAlAsヘテロ構造のInAs組成および膜厚のと
り得る値の範囲はきわめて広範囲であり、本発明は従来
困難と考えられていたInGaAs/InAlAsヘテロ構造の結晶
成長を容易にし、この系の成長の量産化、低価格に大き
く寄与するものである。
るInGaAs/InAlAsヘテロ構造のInAs組成および膜厚のと
り得る値の範囲はきわめて広範囲であり、本発明は従来
困難と考えられていたInGaAs/InAlAsヘテロ構造の結晶
成長を容易にし、この系の成長の量産化、低価格に大き
く寄与するものである。
実施例 本発明の第１の実施例を第１図に従って説明する。第
１図（ａ）は、InP基板１に分子線エピタキシー法を用
いて結晶成長したInGaAs/InAlAs系HEMT構造の断面構造
図を示すものである。半絶縁性InP基板１に、ノンドー
プのInyAl1-yAs層11をW1の膜厚に形成し、次に、InxGa
1-xAs層12をW2の膜厚に形成する。その上に、ノンドー
プのInyAl1-yAsスペーサ層13を例えば30Å形成し、その
上に、Ｎ形InyAl1-yAs層14を300Å形成した。InxGa1-x
As層12はInyAl1-yAs層11にほぼ格子整合させている。
つまりｘｙの状態とした。15はショットキー電極形成
用のキャップ層であり、薄膜のGaAsやAlGaAsなどを用い
る。この時、ｙをInP基板１に格子整合する0.52から0.7
2まで変化させると同時に、W1とW2の膜厚の和を種々変
化させてヘテロ構造の特性を調べた。第１図（ｂ）はそ
の結果を示しているが、斜線の領域において、室温での
移動度が104cm2/V.Sを十分越える高い値を示した。第１
図（ｂ）において破線は、InP基板との格子定数の差か
ら計算される臨界膜厚を示しているが、実際に実験から
得られる電気特性の良好な領域は、はるかに広い範囲で
あることがわかる。しかもｙ＝0.72の時であっても、１
μｍ程度の膜厚までは104cm2/V.Sという高い移動度を示
しており、実用上この0.72の組成においても十分厚い膜
の形成が可能であることがわかる。
１図（ａ）は、InP基板１に分子線エピタキシー法を用
いて結晶成長したInGaAs/InAlAs系HEMT構造の断面構造
図を示すものである。半絶縁性InP基板１に、ノンドー
プのInyAl1-yAs層11をW1の膜厚に形成し、次に、InxGa
1-xAs層12をW2の膜厚に形成する。その上に、ノンドー
プのInyAl1-yAsスペーサ層13を例えば30Å形成し、その
上に、Ｎ形InyAl1-yAs層14を300Å形成した。InxGa1-x
As層12はInyAl1-yAs層11にほぼ格子整合させている。
つまりｘｙの状態とした。15はショットキー電極形成
用のキャップ層であり、薄膜のGaAsやAlGaAsなどを用い
る。この時、ｙをInP基板１に格子整合する0.52から0.7
2まで変化させると同時に、W1とW2の膜厚の和を種々変
化させてヘテロ構造の特性を調べた。第１図（ｂ）はそ
の結果を示しているが、斜線の領域において、室温での
移動度が104cm2/V.Sを十分越える高い値を示した。第１
図（ｂ）において破線は、InP基板との格子定数の差か
ら計算される臨界膜厚を示しているが、実際に実験から
得られる電気特性の良好な領域は、はるかに広い範囲で
あることがわかる。しかもｙ＝0.72の時であっても、１
μｍ程度の膜厚までは104cm2/V.Sという高い移動度を示
しており、実用上この0.72の組成においても十分厚い膜
の形成が可能であることがわかる。
本実施例では、InxGa1-xAs層厚（W2）は典型的には0.
1μｍを用いた。本実施例の特徴は、InP基板と格子整合
しないInGaAs/InAlAsヘテロ構造の全体の膜厚（基板１
上の層11〜15全体の膜厚）がInPとの格子定数差で決め
られる臨界膜厚を越えていることと、ヘテロ構造を構成
するInGaAs層とInAlAs層のそれぞれが互いに格子整合し
ていることである。
1μｍを用いた。本実施例の特徴は、InP基板と格子整合
しないInGaAs/InAlAsヘテロ構造の全体の膜厚（基板１
上の層11〜15全体の膜厚）がInPとの格子定数差で決め
られる臨界膜厚を越えていることと、ヘテロ構造を構成
するInGaAs層とInAlAs層のそれぞれが互いに格子整合し
ていることである。
本発明の第２の実施例は、第１図（ａ）の断面構造に
おける半絶縁性InP基板１とノンドープInyAl1-yAs層11
の間に、InP基板１と格子整合させたノンドープｎ0.52A
l0.48Asバッファー層を挿入したものである。通常InP基
板は結晶品質が十分でなく、結晶成長した層に基板から
不要な不純物等が取り込まれる。これを除く意図からバ
ッファー層を導入することが望まれるが、本実施例では
膜厚が1000Å〜5000ÅのノンドープIn0.52Ga0.48As層を
InP基板１と層11の間に挿入した。その結果は第１図
（ｂ）の斜線領域において、やはり良好なHEMT構造を得
られることを示した。従って、第１図（ａ）の半絶縁性
InP基板１とノンドープInyAl1-yAs層11の間に基板と格
子整合しバッファー層を導入しても何ら変化はないこと
がわかる。このバッファー層は臨界膜厚の範囲であれ
ば、InP基板よりも格子定数が多少大きくとも良いこと
は言うまでもない。
おける半絶縁性InP基板１とノンドープInyAl1-yAs層11
の間に、InP基板１と格子整合させたノンドープｎ0.52A
l0.48Asバッファー層を挿入したものである。通常InP基
板は結晶品質が十分でなく、結晶成長した層に基板から
不要な不純物等が取り込まれる。これを除く意図からバ
ッファー層を導入することが望まれるが、本実施例では
膜厚が1000Å〜5000ÅのノンドープIn0.52Ga0.48As層を
InP基板１と層11の間に挿入した。その結果は第１図
（ｂ）の斜線領域において、やはり良好なHEMT構造を得
られることを示した。従って、第１図（ａ）の半絶縁性
InP基板１とノンドープInyAl1-yAs層11の間に基板と格
子整合しバッファー層を導入しても何ら変化はないこと
がわかる。このバッファー層は臨界膜厚の範囲であれ
ば、InP基板よりも格子定数が多少大きくとも良いこと
は言うまでもない。
本発明の第３の実施例を第２図を用いて説明する。第
２図において21は層厚が3000Å程度のノンドープIn0.52
Al0.48Asバッファー層であり、第２の実施例で説明した
ように、特に本発明において必要なものではない。11は
InyAl1-yAs層でｙ＞0.52かつ層厚がInP基板との格子定
数差で決まる臨界膜厚より大きいものとした。22はInyA
l1-yAs層11より格子定数が大きいInzGa1-zAs層で、InyA
l1-yAs層11との伝導帯不連続値をより大きくする目的
で、InAs組成を大きくしたものである。すなわちｙ＜ｚ
としている。このようなInzGa1-zAs層を用いた場合に
は、層22のInAs組成ｚによって電気的特性が大きく変化
し、InzGa1-zAs層厚をあまり大きくできないことが実験
より示された。この場合、ｙとｚによって決定される臨
界膜厚よりも、InzGa1-zAs層を薄く形成する必要があ
る。
２図において21は層厚が3000Å程度のノンドープIn0.52
Al0.48Asバッファー層であり、第２の実施例で説明した
ように、特に本発明において必要なものではない。11は
InyAl1-yAs層でｙ＞0.52かつ層厚がInP基板との格子定
数差で決まる臨界膜厚より大きいものとした。22はInyA
l1-yAs層11より格子定数が大きいInzGa1-zAs層で、InyA
l1-yAs層11との伝導帯不連続値をより大きくする目的
で、InAs組成を大きくしたものである。すなわちｙ＜ｚ
としている。このようなInzGa1-zAs層を用いた場合に
は、層22のInAs組成ｚによって電気的特性が大きく変化
し、InzGa1-zAs層厚をあまり大きくできないことが実験
より示された。この場合、ｙとｚによって決定される臨
界膜厚よりも、InzGa1-zAs層を薄く形成する必要があ
る。
通常チャンネル層は150Å〜300Å程度の膜厚でよいの
で、ｚの値の上限としてｙが0.65の時に0.8程度とな
る。
で、ｚの値の上限としてｙが0.65の時に0.8程度とな
る。
なお、第２図の断面構造のInyAl1-yAs層11とInzGa1-z
As層22の間に、InyAl1-yAs層11と格子整合したInxGa1-x
As層を挿入した構造としてもよいことは容易に類推でき
る。
As層22の間に、InyAl1-yAs層11と格子整合したInxGa1-x
As層を挿入した構造としてもよいことは容易に類推でき
る。
発明の効果 本発明は、InP基板上にInPと格子不整合したInGaAs/I
nAlAsヘテロ接合構造を形成するものであり、ヘテロ構
造の層厚が格子欠陥が導入される臨界膜厚を越えた領域
であることを特徴とするが、本発明によってInP基板と
の格子整合という結晶成長上の制約が大幅に軽減される
ことになり、InGaAs/InAlAs系HEMT構造の結晶成長工程
の簡易化，量産化，低価格化に本発明は大きく寄与する
ものである。
nAlAsヘテロ接合構造を形成するものであり、ヘテロ構
造の層厚が格子欠陥が導入される臨界膜厚を越えた領域
であることを特徴とするが、本発明によってInP基板と
の格子整合という結晶成長上の制約が大幅に軽減される
ことになり、InGaAs/InAlAs系HEMT構造の結晶成長工程
の簡易化，量産化，低価格化に本発明は大きく寄与する
ものである。
第１図（ａ）は本発明の第１の実施例の電界効果型トラ
ンジスタの断面図、第１図（ｂ）は同トランジスタにお
けるInAs組成と層厚の関係図、第２図は本発明の第２の
実施例の電界効果型トランジスタの断面図、第３図は従
来の電界効果型トランジスタの断面図である。 １……半絶縁性InP基板、１……ノンドープInyAl1-yAs
層、12……ノンドープInxGa1-xAs層、13……ノンドープ
InyAl1-yAsスペーサ層、14……Ｎ型InyAl1-yAs層、15…
…ショットキー電極形成用キャップ層、16……ゲート電
極、17……ソース電極、18……ドレイン電極、21……ノ
ンドープIn0.52Al0.48Asバッファー層、22……ノンドー
プInzGa1-zAs層。
ンジスタの断面図、第１図（ｂ）は同トランジスタにお
けるInAs組成と層厚の関係図、第２図は本発明の第２の
実施例の電界効果型トランジスタの断面図、第３図は従
来の電界効果型トランジスタの断面図である。 １……半絶縁性InP基板、１……ノンドープInyAl1-yAs
層、12……ノンドープInxGa1-xAs層、13……ノンドープ
InyAl1-yAsスペーサ層、14……Ｎ型InyAl1-yAs層、15…
…ショットキー電極形成用キャップ層、16……ゲート電
極、17……ソース電極、18……ドレイン電極、21……ノ
ンドープIn0.52Al0.48Asバッファー層、22……ノンドー
プInzGa1-zAs層。
Claims (2)
- 【請求項１】半絶縁性InP基板と、 前記基板上に、この基板よりも大きな格子定数を有する
InyAl1-yAs層と、前記InyAl1-yAs層上に、この層と格子
定数がほぼ等しいInxGa1-xAs層と、 前記InxGa1-xAs層上に、この層と格子定数がほぼ等しい
InyAl1-yAs薄膜およびＮ形のInyAl1-yAs層とが順次形成
されてなり、 前記InyAl1-yAs層層、前記InxGa1-xAs層、前記InyAl1-y
As薄層およびＮ形のInyAl1-yAs層は、格子定数がほぼ等
しく、かつ前記InP基板とは格子定数が異なり、 前記InP基板上に形成された全体の層厚が、前記InP基板
との格子定数差より決定される臨界膜厚よりも厚く設定
されているヘテロ接合構造を有してなるヘテロ接合型電
界効果トランジスタ。 - 【請求項２】半絶縁性InP基板と、 前記基板上に、この基板よりも大きな格子定数を有し、
前記InP基板との格子定数の差から決められる臨界膜厚
よりも厚い膜厚を有するInyAl1-yAs層と、 前記InyAl1-yAs層よりも、格子定数が大きいInzGa1-zAs
薄層と、 前記InzGa1-zAs薄層上に、この層よりも格子定数が小さ
いInyAl1-yAs薄層およびＮ形のInyAl1-yAs層とが順次形
成されてなるヘテロ接合構造を有してなるヘテロ接合型
電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077565A JPH088354B2 (ja) | 1989-03-28 | 1989-03-28 | ヘテロ接合型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077565A JPH088354B2 (ja) | 1989-03-28 | 1989-03-28 | ヘテロ接合型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02254731A JPH02254731A (ja) | 1990-10-15 |
| JPH088354B2 true JPH088354B2 (ja) | 1996-01-29 |
Family
ID=13637535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1077565A Expired - Lifetime JPH088354B2 (ja) | 1989-03-28 | 1989-03-28 | ヘテロ接合型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088354B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322541A (ja) * | 1989-06-20 | 1991-01-30 | Sanyo Electric Co Ltd | エピタキシャルウエハ |
| JP5975417B2 (ja) * | 2010-12-01 | 2016-08-23 | 住友電気工業株式会社 | 受光素子の製造方法 |
| WO2012073539A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 |
| JP6080092B2 (ja) | 2012-05-30 | 2017-02-15 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2600708B2 (ja) * | 1987-09-07 | 1997-04-16 | 富士通株式会社 | ヘテロ接合ｆｅｔ |
| JPH088352B2 (ja) * | 1987-09-17 | 1996-01-29 | 富士通株式会社 | ヘテロ接合ｆｅｔ |
-
1989
- 1989-03-28 JP JP1077565A patent/JPH088354B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02254731A (ja) | 1990-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7566898B2 (en) | Buffer architecture formed on a semiconductor wafer | |
| US6489639B1 (en) | High electron mobility transistor | |
| JPH07120790B2 (ja) | 半導体装置 | |
| JPH06168960A (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP2620901B2 (ja) | 応力補償層を有するＧａＡｓヘテロ構造 | |
| JPH07183494A (ja) | ヘテロ接合ｆｅｔ | |
| KR101007995B1 (ko) | 4원-3원 화합물 반도체 소자 | |
| JPH088354B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JP2005005646A (ja) | 半導体装置 | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| JP2730524B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2572484B2 (ja) | 電界効果トランジスタ | |
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 | |
| JPH0684958A (ja) | ＩｎＰ系電界効果型半導体装置 | |
| JPH028450B2 (ja) | ||
| JPH0695534B2 (ja) | ヘテロ構造半導体装置およびその製造方法 | |
| JPH01199474A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2910831B2 (ja) | 電界効果トランジスタ | |
| JPH06196507A (ja) | 半導体装置 | |
| JPH09283745A (ja) | 高電子移動度トランジスタ |