JP3086748B2 - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタInfo
- Publication number
- JP3086748B2 JP3086748B2 JP04128967A JP12896792A JP3086748B2 JP 3086748 B2 JP3086748 B2 JP 3086748B2 JP 04128967 A JP04128967 A JP 04128967A JP 12896792 A JP12896792 A JP 12896792A JP 3086748 B2 JP3086748 B2 JP 3086748B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- schottky
- doped
- schottky contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 45
- 238000005530 etching Methods 0.000 description 28
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000005275 alloying Methods 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 235000011007 phosphoric acid Nutrition 0.000 description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 238000009740 moulding (composite fabrication) Methods 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 240000002329 Inga feuillei Species 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910003944 H3 PO4 Inorganic materials 0.000 description 1
- 241001538234 Nala Species 0.000 description 1
- -1 T i Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ（ＨＥＭＴ）に関する。
スタ（ＨＥＭＴ）に関する。
【０００２】
【従来の技術】半絶縁性ＩｎＰ基板にＩｎＧａＡｓチャ
ネル層とＩｎＡｌＡｓ電子供給層が形成された高電子移
動度トランジスタが知られている。その断面構造を図９
に示し、製造工程を図１０に示す。
ネル層とＩｎＡｌＡｓ電子供給層が形成された高電子移
動度トランジスタが知られている。その断面構造を図９
に示し、製造工程を図１０に示す。
【０００３】これを製造工程に従って説明すると、半絶
縁性ＩｎＰ基板２１にノンドープのＩｎＰまたはＩｎＰ
と格子整合するＩｎＡｌＡｓからなるバッファ層２２を
形成した後、この上にノードープのＩｎＧａＡｓチャネ
ル層２３、ノンドープのＩｎＡｌＡｓスペーサ層２４、
高濃度のｎ型ＩｎＡｌＡｓ電子供給層２５、ノンドープ
のＩｎＡｌＡｓショットキーコンタクト層２６、高濃度
ｎ型のＩｎＧａＡｓオーミックコンタクト層２７を順次
形成する（図１０(a) ）。層２２〜２７は有機金属気相
成長法或いは分子線エピタキシー（ＭＢＥ）法によって
形成する。
縁性ＩｎＰ基板２１にノンドープのＩｎＰまたはＩｎＰ
と格子整合するＩｎＡｌＡｓからなるバッファ層２２を
形成した後、この上にノードープのＩｎＧａＡｓチャネ
ル層２３、ノンドープのＩｎＡｌＡｓスペーサ層２４、
高濃度のｎ型ＩｎＡｌＡｓ電子供給層２５、ノンドープ
のＩｎＡｌＡｓショットキーコンタクト層２６、高濃度
ｎ型のＩｎＧａＡｓオーミックコンタクト層２７を順次
形成する（図１０(a) ）。層２２〜２７は有機金属気相
成長法或いは分子線エピタキシー（ＭＢＥ）法によって
形成する。
【０００４】次いで、ソース、ドレインのオーミック電
極２９、３０を蒸着形成し、アロイ処理によりオーミッ
ク電極２９、３０下に高濃度ｎ型層３１、３２を形成す
る（図１０(b) ）。その後ゲート電極領域に開口を有す
るレジストマスクを３３を形成して、ソース、ドレイン
電流をモニターしながらゲート領域のオーミックコンタ
クト層２７をリセスエッチングして、ＩｎＡｌＡｓショ
ットキーコンタクト層２６を露出させる（図１０(c)
）。そして、Ｔｉ／Ｐｔ／Ａｕ積層膜によるショット
キーゲート電極金属を蒸着して、リフトオフ加工により
ゲート電極２８をパターン形成する（図１０(d) ）。こ
の様な従来のＨＥＭＴには、次のような問題があった。
極２９、３０を蒸着形成し、アロイ処理によりオーミッ
ク電極２９、３０下に高濃度ｎ型層３１、３２を形成す
る（図１０(b) ）。その後ゲート電極領域に開口を有す
るレジストマスクを３３を形成して、ソース、ドレイン
電流をモニターしながらゲート領域のオーミックコンタ
クト層２７をリセスエッチングして、ＩｎＡｌＡｓショ
ットキーコンタクト層２６を露出させる（図１０(c)
）。そして、Ｔｉ／Ｐｔ／Ａｕ積層膜によるショット
キーゲート電極金属を蒸着して、リフトオフ加工により
ゲート電極２８をパターン形成する（図１０(d) ）。こ
の様な従来のＨＥＭＴには、次のような問題があった。
【０００５】第１に、ＩｎＡｌＡｓショットキーコンタ
クト層とゲート電極との間で高いショットキーバリアが
形成されず、十分なゲート耐圧が得られない。この材料
系ではショットキーバリア高さはゲート電極金属を選ん
でもほとんど変わらない。
クト層とゲート電極との間で高いショットキーバリアが
形成されず、十分なゲート耐圧が得られない。この材料
系ではショットキーバリア高さはゲート電極金属を選ん
でもほとんど変わらない。
【０００６】第２に、素子特性、特にゲート特性のばら
つきが大きい。これは、ＩｎＡｌＡｓショットキーコン
タクト層２６とＩｎＧａＡｓオーミックコンタクト層２
７のエッチングの選択性が低く、ＩｎＡｌＡｓショット
キーコンタクト層２６を露出させるリセスエッチングで
の制御性が良くないためである。この素子特性のばらつ
きは、集積回路化を考えた場合に大きな欠点となる。
つきが大きい。これは、ＩｎＡｌＡｓショットキーコン
タクト層２６とＩｎＧａＡｓオーミックコンタクト層２
７のエッチングの選択性が低く、ＩｎＡｌＡｓショット
キーコンタクト層２６を露出させるリセスエッチングで
の制御性が良くないためである。この素子特性のばらつ
きは、集積回路化を考えた場合に大きな欠点となる。
【０００７】第３に、ＭＯＣＶＤ法によって成長したノ
ンドープＩｎＡｌＡｓ層は、Ａｌの有機金属原料中にあ
るＳｉやＯなどの不純物が成長層中に混入するため、ノ
ンドープＩｎＧａＡｓ層と比べて成長層の純度がかなり
悪い。この結果、ＩｎＧａＡｓチャネル層とＩｎＡｌＡ
ｓスペーサ層の界面付近に溜まった二次元電子ガス（２
ＤＥＧ）の電子移動度がスペーサ層の中の不純物散乱に
よって低下する。またＩｎＡｌＡｓショットキーコンタ
クト層とゲート電極との間のリーク電流が大きい。従っ
て、デバイスの特性が悪化する。
ンドープＩｎＡｌＡｓ層は、Ａｌの有機金属原料中にあ
るＳｉやＯなどの不純物が成長層中に混入するため、ノ
ンドープＩｎＧａＡｓ層と比べて成長層の純度がかなり
悪い。この結果、ＩｎＧａＡｓチャネル層とＩｎＡｌＡ
ｓスペーサ層の界面付近に溜まった二次元電子ガス（２
ＤＥＧ）の電子移動度がスペーサ層の中の不純物散乱に
よって低下する。またＩｎＡｌＡｓショットキーコンタ
クト層とゲート電極との間のリーク電流が大きい。従っ
て、デバイスの特性が悪化する。
【０００８】第４に、ＩｎＡｌＡｓ層は空気や水分に触
れると変質しやすく、ゲート電極形成時に露出したＩｎ
ＡｌＡｓ層が変質することによってショットキー特性が
劣化する。
れると変質しやすく、ゲート電極形成時に露出したＩｎ
ＡｌＡｓ層が変質することによってショットキー特性が
劣化する。
【０００９】上記第３及び４の問題点とも、ＩｎＰに格
子整合するＩｎＡｌＡｓの組成がＩｎ0.52Ａｌ0.48Ａｓ
であり、活性な元素であるＡｌのＩＩＩ族元素中の組成
比が０．５とかなり大きいこと原因となっている。
子整合するＩｎＡｌＡｓの組成がＩｎ0.52Ａｌ0.48Ａｓ
であり、活性な元素であるＡｌのＩＩＩ族元素中の組成
比が０．５とかなり大きいこと原因となっている。
【００１０】また、ＩｎＰに格子整合するＩｎＡｌＡｓ
／ＩｎＧａＡｓ系ＨＥＭＴより２ＤＥＧの濃度を高くし
てデバイスの特性を向上させる手段として、ｎ型ＩｎＡ
ｌＡｓ電子供給層及びノンドープＩｎＡｌＡｓスペーサ
層のＡｌ組成比を格子整合時の０．４８より大きくし
て、ＩｎＧａＡｓチャネル層とヘテロ接合の伝導帯不連
続をより大きくするという方法がある。しかし、ここで
第５の問題として、Ａｌ組成比を０．４８より更に大き
くするに従って、ＩｎＡｌＡｓの結晶性が悪くなった
り、上記第３及び４の問題がいっそう顕著となるという
問題が起きる。
／ＩｎＧａＡｓ系ＨＥＭＴより２ＤＥＧの濃度を高くし
てデバイスの特性を向上させる手段として、ｎ型ＩｎＡ
ｌＡｓ電子供給層及びノンドープＩｎＡｌＡｓスペーサ
層のＡｌ組成比を格子整合時の０．４８より大きくし
て、ＩｎＧａＡｓチャネル層とヘテロ接合の伝導帯不連
続をより大きくするという方法がある。しかし、ここで
第５の問題として、Ａｌ組成比を０．４８より更に大き
くするに従って、ＩｎＡｌＡｓの結晶性が悪くなった
り、上記第３及び４の問題がいっそう顕著となるという
問題が起きる。
【００１１】他方、ＩｎＧａＡｓチャネル層とＩｎＧａ
Ｐ電子供給層とを形成した高電子移動度トランジスタが
知られている（例えば、特開昭63-228763 ）。しかし、
ＩｎＧａＡｓとＩｎＧａＰとの伝導帯不連続はＩｎＧａ
ＡｓとＩｎＡｌＡｓとの伝導帯不連続０．５２ｅＶほど
大きくすることはできない。
Ｐ電子供給層とを形成した高電子移動度トランジスタが
知られている（例えば、特開昭63-228763 ）。しかし、
ＩｎＧａＡｓとＩｎＧａＰとの伝導帯不連続はＩｎＧａ
ＡｓとＩｎＡｌＡｓとの伝導帯不連続０．５２ｅＶほど
大きくすることはできない。
【００１２】
【発明が解決しようとする課題】以上のように従来のＩ
ｎＡｌＡｓ／ＩｎＧａＡｓ系のＨＥＭＴは、良好なゲー
ト耐圧が得られず、また素子特性のばらつきが大きいと
いった問題があった。本発明は、これらの問題を解決し
たＨＥＭＴを提供することを目的とする。
ｎＡｌＡｓ／ＩｎＧａＡｓ系のＨＥＭＴは、良好なゲー
ト耐圧が得られず、また素子特性のばらつきが大きいと
いった問題があった。本発明は、これらの問題を解決し
たＨＥＭＴを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係るＨＥＭＴ
は、チャネル層、スペーサ層、及びｎ型の電子供給層を
含む主構造部と、前記チャネル層は前記スペーサ層の一
方の面側に形成され、前記電子供給層は前記スペーサ層
の他方の面側に形成されることと、前記主構造部を支持
する半絶縁性半導体基板と、前記主構造部上に形成され
たショットキーコンタクト層と、前記ショットキーコン
タクト層上に形成されたショットキーゲート電極と、前
記ショットキーゲート電極を挟んで前記ショットキーコ
ンタクト層上に形成された第１及び第２オーミックコン
タクト層と、前記第１オーミックコンタクト層上に形成
された第１オーミック電極と、前記第２オーミックコン
タクト層上に形成された第２オーミック電極と、を具備
する。
は、チャネル層、スペーサ層、及びｎ型の電子供給層を
含む主構造部と、前記チャネル層は前記スペーサ層の一
方の面側に形成され、前記電子供給層は前記スペーサ層
の他方の面側に形成されることと、前記主構造部を支持
する半絶縁性半導体基板と、前記主構造部上に形成され
たショットキーコンタクト層と、前記ショットキーコン
タクト層上に形成されたショットキーゲート電極と、前
記ショットキーゲート電極を挟んで前記ショットキーコ
ンタクト層上に形成された第１及び第２オーミックコン
タクト層と、前記第１オーミックコンタクト層上に形成
された第１オーミック電極と、前記第２オーミックコン
タクト層上に形成された第２オーミック電極と、を具備
する。
【００１４】本発明の第１の視点において、前記電子供
給層はＩｎm Ａｌn Ａｓ（ここで、ｍ＋ｎ＝１、０＜
ｍ、０＜ｎ）からなり、前記ショットキーコンタクト層
はＩｎx Ｇａy Ａｌz Ｐ（ここで、ｘ＋ｙ＋ｚ＝１、０
≦ｘ≦０．９、０≦ｚ≦０．５）からなる。望ましく
は、前記第１及び第２オーミックコンタクト層がＩｎs
Ｇａt Ａｓ（ここで、ｓ＋ｔ＝１、０＜ｓ、０＜ｔ）か
らなる。
給層はＩｎm Ａｌn Ａｓ（ここで、ｍ＋ｎ＝１、０＜
ｍ、０＜ｎ）からなり、前記ショットキーコンタクト層
はＩｎx Ｇａy Ａｌz Ｐ（ここで、ｘ＋ｙ＋ｚ＝１、０
≦ｘ≦０．９、０≦ｚ≦０．５）からなる。望ましく
は、前記第１及び第２オーミックコンタクト層がＩｎs
Ｇａt Ａｓ（ここで、ｓ＋ｔ＝１、０＜ｓ、０＜ｔ）か
らなる。
【００１５】本発明の第２の視点において、前記電子供
給層はＩｎu Ｇａv Ａｌw Ｐ（ここで、ｕ＋ｖ＋ｗ＝
１、０≦ｕ≦０．９、０＜ｗ≦０．５）からなり、前記
ショットキーコンタクト層はＩｎx Ｇａy Ａｌz Ｐ（こ
こで、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．
５）からなる。望ましくは、前記スペーサ層がＩｎhＧ
ａi Ａｌj Ｐ（ここで、ｈ＋ｉ＋ｊ＝１、０≦ｈ≦０．
９、０≦ｊ≦０．５）からなる。
給層はＩｎu Ｇａv Ａｌw Ｐ（ここで、ｕ＋ｖ＋ｗ＝
１、０≦ｕ≦０．９、０＜ｗ≦０．５）からなり、前記
ショットキーコンタクト層はＩｎx Ｇａy Ａｌz Ｐ（こ
こで、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．
５）からなる。望ましくは、前記スペーサ層がＩｎhＧ
ａi Ａｌj Ｐ（ここで、ｈ＋ｉ＋ｊ＝１、０≦ｈ≦０．
９、０≦ｊ≦０．５）からなる。
【００１６】
【作用】本発明の第１の視点によるＨＥＭＴでは、ショ
ットキーコンタクト層としてＩｎＧａＡｌＰ層が用いら
れており、従ってＴｉ／Ｐｔ／Ａｕ等のゲート金属電極
との間で高いショットキーバリアが形成され、従来に比
べて良好なゲート耐圧が得られる。ゲートリーク電流も
小さい。またオーミックコンタクト層がＩｎＧａＡｓの
場合は、ショットキーコンタクト層との間でエッチング
の選択比が大きくとれる。従って、ゲート領域のリセス
エッチング工程でＩｎＧａＡｌＰショットキーコンタク
ト層が良好なストッパとして働くため、リセスエッチン
グの制御性が高いものとなり、この結果ばらつきの小さ
い素子特性か得られる。
ットキーコンタクト層としてＩｎＧａＡｌＰ層が用いら
れており、従ってＴｉ／Ｐｔ／Ａｕ等のゲート金属電極
との間で高いショットキーバリアが形成され、従来に比
べて良好なゲート耐圧が得られる。ゲートリーク電流も
小さい。またオーミックコンタクト層がＩｎＧａＡｓの
場合は、ショットキーコンタクト層との間でエッチング
の選択比が大きくとれる。従って、ゲート領域のリセス
エッチング工程でＩｎＧａＡｌＰショットキーコンタク
ト層が良好なストッパとして働くため、リセスエッチン
グの制御性が高いものとなり、この結果ばらつきの小さ
い素子特性か得られる。
【００１７】本発明の第２の視点によるＨＥＭＴでは、
スペーサ層、電子供給層、ショットキーコンタクト層と
してＩｎp Ｇａq Ａｌr Ｐ（ｐ＋ｑ＋ｒ＝１）が用いら
れている。Ｉｎp ＧａqＡｌr ＰはＩｎの比ｐ＝１でな
い時、ＩｎＰ基板とは格子整合しない。しかし、電子供
給層をプレーナドープ層を含むものにすると、スペー
サ、電子供給層、ショットキーコンタクト層の厚さの和
を１０nm以下にまで薄くできる。従って、ｐ、ｑ、ｒを
適当に選ぶことにより、臨界膜厚以下のＩｎＧａＡｌＰ
によってこれらの層を形成することができる。
スペーサ層、電子供給層、ショットキーコンタクト層と
してＩｎp Ｇａq Ａｌr Ｐ（ｐ＋ｑ＋ｒ＝１）が用いら
れている。Ｉｎp ＧａqＡｌr ＰはＩｎの比ｐ＝１でな
い時、ＩｎＰ基板とは格子整合しない。しかし、電子供
給層をプレーナドープ層を含むものにすると、スペー
サ、電子供給層、ショットキーコンタクト層の厚さの和
を１０nm以下にまで薄くできる。従って、ｐ、ｑ、ｒを
適当に選ぶことにより、臨界膜厚以下のＩｎＧａＡｌＰ
によってこれらの層を形成することができる。
【００１８】ＩＩＩ−Ｖ族化合物半導体では、一般的に
ＩＩＩ族中のＡｌの比ｒが０．３５以下なら、不純物の
混入や成長層の変質といったＡｌが活性であることに起
因する悪影響はかなり小さくなる。また、ＩｎＧａＡｌ
Ｐ／ＩｎＧａＡｓのヘテロ接合の伝導帯不連続は、Ａｌ
の比ｒが０．３以下でも０．５２ｅＶ以上にすることが
可能である。すなわち、ＩｎＧａＡｌＰ／ＩｎＧａＡｓ
とのヘテロ接合は、ＩｎＡｌＡｓ／ＩｎＧａＡｓよりも
大きな伝導帯不連続となり、高い２ＤＥＧ濃度が得られ
る。
ＩＩＩ族中のＡｌの比ｒが０．３５以下なら、不純物の
混入や成長層の変質といったＡｌが活性であることに起
因する悪影響はかなり小さくなる。また、ＩｎＧａＡｌ
Ｐ／ＩｎＧａＡｓのヘテロ接合の伝導帯不連続は、Ａｌ
の比ｒが０．３以下でも０．５２ｅＶ以上にすることが
可能である。すなわち、ＩｎＧａＡｌＰ／ＩｎＧａＡｓ
とのヘテロ接合は、ＩｎＡｌＡｓ／ＩｎＧａＡｓよりも
大きな伝導帯不連続となり、高い２ＤＥＧ濃度が得られ
る。
【００１９】なお明細書中、ＩｎＡｌＡｓ、ＩｎＧａＡ
ｓは、正確にはそれぞれＩｎm Ａｌn Ａｓ（ここで、ｍ
＋ｎ＝１、０＜ｍ、０＜ｎ）、Ｉｎs Ｇａt Ａｓ（ここ
で、ｓ＋ｔ＝１、０＜ｓ、０＜ｔ）とすべきところであ
るが、説明を簡単にするため組成表示を一部省略してあ
る。
ｓは、正確にはそれぞれＩｎm Ａｌn Ａｓ（ここで、ｍ
＋ｎ＝１、０＜ｍ、０＜ｎ）、Ｉｎs Ｇａt Ａｓ（ここ
で、ｓ＋ｔ＝１、０＜ｓ、０＜ｔ）とすべきところであ
るが、説明を簡単にするため組成表示を一部省略してあ
る。
【００２０】
【実施例】図１は、本発明の第１実施例に係るＨＥＭＴ
の断面構造であり、図２はその製造工程である。同第１
実施例を製造工程に従って説明する。
の断面構造であり、図２はその製造工程である。同第１
実施例を製造工程に従って説明する。
【００２１】先ず、半絶縁性基板１の上にバッファ層２
を厚さ５０〜５００nm形成する。基板１が半絶縁性Ｉｎ
Ｐからなる場合は、バッファ層２は、ノンドープのＩｎ
ＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからなるよ
うにすることが望ましい。また、基板１が半絶縁性Ｇａ
Ａｓからなる場合は、バッファ層２は、基板との格子整
合がとれるようにＩｎ成分が次第に多くなるＩｎＧａＡ
ｓグレーテッド・バッファ層とすることが望ましい。次
に、厚さ１０〜１００nmでノードープのＩｎＧａＡｓチ
ャネル層３、厚さ２〜５nmでノンドープのＩｎＡｌＡｓ
スペーサ層４を形成する。
を厚さ５０〜５００nm形成する。基板１が半絶縁性Ｉｎ
Ｐからなる場合は、バッファ層２は、ノンドープのＩｎ
ＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからなるよ
うにすることが望ましい。また、基板１が半絶縁性Ｇａ
Ａｓからなる場合は、バッファ層２は、基板との格子整
合がとれるようにＩｎ成分が次第に多くなるＩｎＧａＡ
ｓグレーテッド・バッファ層とすることが望ましい。次
に、厚さ１０〜１００nmでノードープのＩｎＧａＡｓチ
ャネル層３、厚さ２〜５nmでノンドープのＩｎＡｌＡｓ
スペーサ層４を形成する。
【００２２】次に、厚さ１０〜３０nmで且つ電子濃度が
３×１０18／cm3 で不純物がドーピングされた高濃度の
ｎ型ＩｎＡｌＡｓ電子供給層５を形成する。次に、厚さ
５〜２０nmでノンドープのＩｎx Ｇａy Ａｌz Ｐ（ここ
で、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．
５）ショットキーコンタクト層６を形成する。次に、厚
さ１０〜３０nmで且つ電子濃度が３×１０18／cm3 で不
純物がドーピングされた高濃度ｎ型のＩｎＧａＡｓオー
ミックコンタクト層７を形成する。これらの層２〜７は
順次エピタキシャル成長で形成する（図２(a) ）。
３×１０18／cm3 で不純物がドーピングされた高濃度の
ｎ型ＩｎＡｌＡｓ電子供給層５を形成する。次に、厚さ
５〜２０nmでノンドープのＩｎx Ｇａy Ａｌz Ｐ（ここ
で、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．
５）ショットキーコンタクト層６を形成する。次に、厚
さ１０〜３０nmで且つ電子濃度が３×１０18／cm3 で不
純物がドーピングされた高濃度ｎ型のＩｎＧａＡｓオー
ミックコンタクト層７を形成する。これらの層２〜７は
順次エピタキシャル成長で形成する（図２(a) ）。
【００２３】次に、ソース、ドレインのオーミック電極
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成する（図
２(b) ）。その後ゲート電極領域に開口を有するレジス
トマスクを１３を形成して、ゲート領域のオーミックコ
ンタクト層７をリセスエッチングして、ＩｎＧａＡｌＰ
ショットキーコンタクト層６を露出させる（図２
(c)）。
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成する（図
２(b) ）。その後ゲート電極領域に開口を有するレジス
トマスクを１３を形成して、ゲート領域のオーミックコ
ンタクト層７をリセスエッチングして、ＩｎＧａＡｌＰ
ショットキーコンタクト層６を露出させる（図２
(c)）。
【００２４】このときリセスエッチングにはリン酸系の
エッチング液、例えばリン酸と過酸化水素水からなるエ
ッチング液を用いる。このエッチング液では、ＩｎＧａ
ＡｌＰのエッチング速度がＩｎＧａＡｓのそれの１／１
０以下であって、ＩｎＧａＡｌＰとＩｎＧａＡｓの間で
大きなエッチング選択比がとれる。従って、電流モニタ
ーを行わなくても、制御性よくＩｎＧａＡｌＰショット
キーコンタクト層６を露出させることができる。
エッチング液、例えばリン酸と過酸化水素水からなるエ
ッチング液を用いる。このエッチング液では、ＩｎＧａ
ＡｌＰのエッチング速度がＩｎＧａＡｓのそれの１／１
０以下であって、ＩｎＧａＡｌＰとＩｎＧａＡｓの間で
大きなエッチング選択比がとれる。従って、電流モニタ
ーを行わなくても、制御性よくＩｎＧａＡｌＰショット
キーコンタクト層６を露出させることができる。
【００２５】次に露出したＩｎＧａＡｌＰショットキー
コンタクト層６に、従来と同様のリフトオフ加工によっ
て、Ｔｉ／Ｐｔ／Ａｕの積層膜からなるショットキーゲ
ート電極８を形成する（図２(d) ）。
コンタクト層６に、従来と同様のリフトオフ加工によっ
て、Ｔｉ／Ｐｔ／Ａｕの積層膜からなるショットキーゲ
ート電極８を形成する（図２(d) ）。
【００２６】なおゲート領域のリセスエッチングの時に
エッチング時間を長くすれば、ＩｎＧａＡｓオーミック
コンタクト層７のサイドエッチングが進み、従ってワイ
ド・リセス構造が得られる。これはゲート領域での電界
集中を緩和した場合に有効であり、これによってゲート
耐圧を上げることもできる。次に、第１実施例の具体例
について説明する。 ［具体例１］
エッチング時間を長くすれば、ＩｎＧａＡｓオーミック
コンタクト層７のサイドエッチングが進み、従ってワイ
ド・リセス構造が得られる。これはゲート領域での電界
集中を緩和した場合に有効であり、これによってゲート
耐圧を上げることもできる。次に、第１実施例の具体例
について説明する。 ［具体例１］
【００２７】先ず、半絶縁性ＩｎＰ基板１にこれと格子
整合するノンドープのＩｎＡｌＡｓバッファ層２を６０
nm成長させた。次に、この上にノードープのＩｎＧａＡ
ｓチャネル層３を４０nm成長させた。次に、ノンドープ
のＩｎＡｌＡｓスペーサ層４を２nm成長させ、更にｎ型
不純物としてＳｉをドーピングした３×１０18／cm3 の
電子濃度のｎ型ＩｎＡｌＡｓ電子供給層５を１５nm成長
させた。次に、ノンドープのＩｎ0.7 （Ｇａ0.5 Ａｌ
0.5 ）0.3 Ｐショットキーコンタクト層６を５nm成長さ
せ、更にＳｉをドーピングした３×１０18／cm3 の電子
濃度の高濃度ｎ型のＩｎＧａＡｓオーミックコンタクト
層７を１０nm成長させた（図２(a) ）。以上の各層のエ
ピタキシャル成長は、ＭＯＣＶＤ法によって行った。
整合するノンドープのＩｎＡｌＡｓバッファ層２を６０
nm成長させた。次に、この上にノードープのＩｎＧａＡ
ｓチャネル層３を４０nm成長させた。次に、ノンドープ
のＩｎＡｌＡｓスペーサ層４を２nm成長させ、更にｎ型
不純物としてＳｉをドーピングした３×１０18／cm3 の
電子濃度のｎ型ＩｎＡｌＡｓ電子供給層５を１５nm成長
させた。次に、ノンドープのＩｎ0.7 （Ｇａ0.5 Ａｌ
0.5 ）0.3 Ｐショットキーコンタクト層６を５nm成長さ
せ、更にＳｉをドーピングした３×１０18／cm3 の電子
濃度の高濃度ｎ型のＩｎＧａＡｓオーミックコンタクト
層７を１０nm成長させた（図２(a) ）。以上の各層のエ
ピタキシャル成長は、ＭＯＣＶＤ法によって行った。
【００２８】次に、ソース、ドレインのオーミック電極
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成した（図
２(b) ）。その後ゲート電極領域に開口を有するレジス
トマスク１３を、電子ビーム露光を利用した直接描画に
よって形成して、ゲート領域のオーミックコンタクト層
７をリセスエッチングして、ＩｎＧａＡｌＰショットキ
ーコンタクト層６を露出させた（図２(c) ）。このとき
レジスト開口寸法は、０．２μm とした。
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成した（図
２(b) ）。その後ゲート電極領域に開口を有するレジス
トマスク１３を、電子ビーム露光を利用した直接描画に
よって形成して、ゲート領域のオーミックコンタクト層
７をリセスエッチングして、ＩｎＧａＡｌＰショットキ
ーコンタクト層６を露出させた（図２(c) ）。このとき
レジスト開口寸法は、０．２μm とした。
【００２９】このリセスエッチングには、Ｈ3 ＰＯ4 ＋
Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（３：１：５０）のリン酸系エッチン
グ液を用いた。このエッチング液では、ＩｎＧａＡｌＰ
はほとんどエッチングされない。
Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（３：１：５０）のリン酸系エッチン
グ液を用いた。このエッチング液では、ＩｎＧａＡｌＰ
はほとんどエッチングされない。
【００３０】次に、ゲート電極金属として、Ｔｉ、Ｐ
ｔ、Ａｕを順次蒸着し、これをリフトオフ加工して、ゲ
ート電極８をパターン形成した（図２(d) ）。これによ
り、ゲート長０．２５μm のＨＥＭＴが得られた。
ｔ、Ａｕを順次蒸着し、これをリフトオフ加工して、ゲ
ート電極８をパターン形成した（図２(d) ）。これによ
り、ゲート長０．２５μm のＨＥＭＴが得られた。
【００３１】具体例１によるＨＥＭＴについて、ドレイ
ン飽和電流、相互コンダクタンスおよびピンチオフ電圧
を測定した結果、それらのばらつきはいずれも従来構造
に比べて約５０％減であった。またゲート・ソース間逆
方向リーク電流は従来のものに比べて約１／４であり、
ゲート・ソース間逆耐圧は従来のものに比べて約３倍で
あった。 ［具体例２］ＧａＡｓ基板を用い且つ結晶成長にガスソ
ースＭＢＥ法を用い、図２図示の工程に従って本発明の
第１実施例に係るＨＥＭＴを製造した。
ン飽和電流、相互コンダクタンスおよびピンチオフ電圧
を測定した結果、それらのばらつきはいずれも従来構造
に比べて約５０％減であった。またゲート・ソース間逆
方向リーク電流は従来のものに比べて約１／４であり、
ゲート・ソース間逆耐圧は従来のものに比べて約３倍で
あった。 ［具体例２］ＧａＡｓ基板を用い且つ結晶成長にガスソ
ースＭＢＥ法を用い、図２図示の工程に従って本発明の
第１実施例に係るＨＥＭＴを製造した。
【００３２】先ず、半絶縁性ＧａＡｓ基板１に、基板と
の格子整合がとれるようにＩｎ成分が次第に多くなるＩ
ｎＧａＡｓグレーテッド・バッファ層２を成長させ、こ
の上にノードープのＩｎＧａＡｓチャネル層３を４０nm
成長させた。次に、ノンドープのＩｎＡｌＡｓスペーサ
層４を２nm成長させ、更にｎ型不純物としてＳｉをドー
ピングした３×１０18／cm3 の電子濃度のｎ型ＩｎＡｌ
Ａｓ電子供給層５を１５nm成長させた。次に、ノンドー
プのＩｎ0.7 （Ｇａ0.5 Ａｌ0.5 ）0.3 Ｐショットキー
コンタクト層６を５nm成長させ、更にＳｉをドーピング
した３×１０18／cm3 の電子濃度の高濃度ｎ型のＩｎＧ
ａＡｓオーミックコンタクト層７を１０nm成長させた
（図２(a) ）。
の格子整合がとれるようにＩｎ成分が次第に多くなるＩ
ｎＧａＡｓグレーテッド・バッファ層２を成長させ、こ
の上にノードープのＩｎＧａＡｓチャネル層３を４０nm
成長させた。次に、ノンドープのＩｎＡｌＡｓスペーサ
層４を２nm成長させ、更にｎ型不純物としてＳｉをドー
ピングした３×１０18／cm3 の電子濃度のｎ型ＩｎＡｌ
Ａｓ電子供給層５を１５nm成長させた。次に、ノンドー
プのＩｎ0.7 （Ｇａ0.5 Ａｌ0.5 ）0.3 Ｐショットキー
コンタクト層６を５nm成長させ、更にＳｉをドーピング
した３×１０18／cm3 の電子濃度の高濃度ｎ型のＩｎＧ
ａＡｓオーミックコンタクト層７を１０nm成長させた
（図２(a) ）。
【００３３】次に、具体例１と同様に、ソース、ドレイ
ンのオーミック電極９、１０を蒸着形成し、アロイ処理
によりオーミック電極９、１０下に高濃度ｎ型層１１、
１２を形成した（図２(b) ）。その後ゲート電極領域に
開口を有するレジストマスク１３を、電子ビーム露光を
利用した直接描画によって形成して、ゲート領域のオー
ミックコンタクト層７をリセスエッチングして、ＩｎＧ
ａＡｌＰショットキーコンタクト層６を露出させた（図
２(c) ）。このとき、レジスト開口寸法は、０．２μm
とした。このリセスエッチングには、Ｈ3 ＰＯ4 ＋Ｈ2
Ｏ2 ＋Ｈ2 Ｏ（３：１：５０）のリン酸系エッチング液
を用いた。
ンのオーミック電極９、１０を蒸着形成し、アロイ処理
によりオーミック電極９、１０下に高濃度ｎ型層１１、
１２を形成した（図２(b) ）。その後ゲート電極領域に
開口を有するレジストマスク１３を、電子ビーム露光を
利用した直接描画によって形成して、ゲート領域のオー
ミックコンタクト層７をリセスエッチングして、ＩｎＧ
ａＡｌＰショットキーコンタクト層６を露出させた（図
２(c) ）。このとき、レジスト開口寸法は、０．２μm
とした。このリセスエッチングには、Ｈ3 ＰＯ4 ＋Ｈ2
Ｏ2 ＋Ｈ2 Ｏ（３：１：５０）のリン酸系エッチング液
を用いた。
【００３４】次に、ゲート電極金属として、Ｔｉ、Ｐ
ｔ、Ａｕを順次蒸着し、これをリフトオフ加工して、ゲ
ート電極８をパターン形成した（図２(d) ）。これによ
り、ゲート長０．２５μm のＨＥＭＴが得られた。
ｔ、Ａｕを順次蒸着し、これをリフトオフ加工して、ゲ
ート電極８をパターン形成した（図２(d) ）。これによ
り、ゲート長０．２５μm のＨＥＭＴが得られた。
【００３５】具体例２によるＨＥＭＴの特性を測定して
従来構造と比較したところ、ドレイン飽和電流、相互コ
ンダクタンスおよびピンチオフ電圧を測定した結果、そ
れらのばらつきはいずれも従来構造に比べて約５０％減
であった。またゲート・ソース間逆方向リーク電流は従
来のものに比べて約１／４であり、ゲート・ソース間逆
耐圧は従来のものに比べて約３倍であった。
従来構造と比較したところ、ドレイン飽和電流、相互コ
ンダクタンスおよびピンチオフ電圧を測定した結果、そ
れらのばらつきはいずれも従来構造に比べて約５０％減
であった。またゲート・ソース間逆方向リーク電流は従
来のものに比べて約１／４であり、ゲート・ソース間逆
耐圧は従来のものに比べて約３倍であった。
【００３６】図３は、本発明の第２実施例に係るＨＥＭ
Ｔの製造工程を順に示す断面図である。図３中、図２図
示の第１実施例と対応する部分には同一符号を付してあ
る。この実施例では電子供給層の形成にプレーナドーピ
ング法を利用した。この実施例の具体例を以下に示す。 ［具体例３］
Ｔの製造工程を順に示す断面図である。図３中、図２図
示の第１実施例と対応する部分には同一符号を付してあ
る。この実施例では電子供給層の形成にプレーナドーピ
ング法を利用した。この実施例の具体例を以下に示す。 ［具体例３］
【００３７】先ず、半絶縁性ＩｎＰ基板１にノンドープ
のＩｎＰバッファ層２を５０nm成長させた。次に、この
上ＩｎＰと格子整合するノードープのＩｎＧａＡｓチャ
ネル層３を３０nmと、ノンドープのＩｎＡｌＡｓ層４を
５nm成長させた。その上にシートキャリア濃度が３×１
０12／cm2 となるようにＳｉのプレーナドープ層５1を
形成し、更にノンドープのＩｎＡｌＡｓ層５2 を１５nm
成長させた。次に、ノンドープのＩｎＧａＡｌＰショッ
トキーコンタクト層６を５nm、Ｓｉをドーピングした３
×１０18／cm3 の電子濃度の高濃度ｎ型のＩｎＧａＡｓ
オーミックコンタクト層７を１０nm成長させた（図３
(a) ）。以上の各層のエピタキシャル成長は、具体例１
と同様にＭＯＣＶＤ法によって行った。
のＩｎＰバッファ層２を５０nm成長させた。次に、この
上ＩｎＰと格子整合するノードープのＩｎＧａＡｓチャ
ネル層３を３０nmと、ノンドープのＩｎＡｌＡｓ層４を
５nm成長させた。その上にシートキャリア濃度が３×１
０12／cm2 となるようにＳｉのプレーナドープ層５1を
形成し、更にノンドープのＩｎＡｌＡｓ層５2 を１５nm
成長させた。次に、ノンドープのＩｎＧａＡｌＰショッ
トキーコンタクト層６を５nm、Ｓｉをドーピングした３
×１０18／cm3 の電子濃度の高濃度ｎ型のＩｎＧａＡｓ
オーミックコンタクト層７を１０nm成長させた（図３
(a) ）。以上の各層のエピタキシャル成長は、具体例１
と同様にＭＯＣＶＤ法によって行った。
【００３８】次に、具体例１と同様に、ソース、ドレイ
ンのオーミック電極９、１０を蒸着形成し、アロイ処理
によりオーミック電極９、１０下に高濃度ｎ型層１１、
１２を形成した（図３(b) ）。その後ゲート電極領域に
開口を有するレジストマスク１３を、電子ビーム露光を
利用した直接描画によって形成した。そして、ゲート領
域のオーミックコンタクト層７をリセスエッチングし
て、ＩｎＧａＡｌＰショットキーコンタクト層６を露出
させた（図３(c) ）。次に、ゲート電極金属として、Ｔ
ｉ、Ｐｔ、Ａｕを順次蒸着し、これをリフトオフ加工し
て、ゲート電極８をパターン形成した（図３(d) ）
ンのオーミック電極９、１０を蒸着形成し、アロイ処理
によりオーミック電極９、１０下に高濃度ｎ型層１１、
１２を形成した（図３(b) ）。その後ゲート電極領域に
開口を有するレジストマスク１３を、電子ビーム露光を
利用した直接描画によって形成した。そして、ゲート領
域のオーミックコンタクト層７をリセスエッチングし
て、ＩｎＧａＡｌＰショットキーコンタクト層６を露出
させた（図３(c) ）。次に、ゲート電極金属として、Ｔ
ｉ、Ｐｔ、Ａｕを順次蒸着し、これをリフトオフ加工し
て、ゲート電極８をパターン形成した（図３(d) ）
【００３９】具体例３によるＨＥＭＴの特性を測定して
従来構造と比較したところ、ドレイン飽和電流、相互コ
ンダクタンスおよびピンチオフ電圧のばらつきが約５０
％減、ゲート・ソース間逆方向リーク電流が約１／３、
ゲート・ソース間逆耐圧は約３倍であった。図４は、本
発明の第３実施例に係るＨＥＭＴを示す断面図である。
図４中、図１図示の第１実施例と対応する部分には同一
符号を付してある。
従来構造と比較したところ、ドレイン飽和電流、相互コ
ンダクタンスおよびピンチオフ電圧のばらつきが約５０
％減、ゲート・ソース間逆方向リーク電流が約１／３、
ゲート・ソース間逆耐圧は約３倍であった。図４は、本
発明の第３実施例に係るＨＥＭＴを示す断面図である。
図４中、図１図示の第１実施例と対応する部分には同一
符号を付してある。
【００４０】この実施例にあっては、ショットキーコン
タクト層が、２つの層６1 、６2 からなる。層６1 はノ
ンドープのＩｎＡｌＡｓ望ましくはＩｎ0.52Ａｌ0.48Ａ
ｓからなり、その厚さは５〜１５nm望ましくは１０nmで
ある。層６2 はノンドープのＩｎx Ｇａy Ａｌz Ｐ（こ
こで、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．
５）で厚さ５〜２０nmでショットキーコンタクト層６を
形成する。その他の点は第１実施例、より望ましくは具
体例１と同一であるため、説明を省略する。図５は、本
発明の第４実施例に係るＨＥＭＴを示す断面図である。
図５中、図１図示の第１実施例と対応する部分には同一
符号を付してある。
タクト層が、２つの層６1 、６2 からなる。層６1 はノ
ンドープのＩｎＡｌＡｓ望ましくはＩｎ0.52Ａｌ0.48Ａ
ｓからなり、その厚さは５〜１５nm望ましくは１０nmで
ある。層６2 はノンドープのＩｎx Ｇａy Ａｌz Ｐ（こ
こで、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．
５）で厚さ５〜２０nmでショットキーコンタクト層６を
形成する。その他の点は第１実施例、より望ましくは具
体例１と同一であるため、説明を省略する。図５は、本
発明の第４実施例に係るＨＥＭＴを示す断面図である。
図５中、図１図示の第１実施例と対応する部分には同一
符号を付してある。
【００４１】この実施例は所謂逆ＨＥＭＴであって、チ
ャネル層３、スペーサ層４、及び電子供給層５の順番が
第１実施例とは逆に配置される。しかしこれらの層、基
板、及び他の層の組成及び厚さは、第１実施例、より望
ましくは具体例１と同一である。従って詳細な説明は省
略する。
ャネル層３、スペーサ層４、及び電子供給層５の順番が
第１実施例とは逆に配置される。しかしこれらの層、基
板、及び他の層の組成及び厚さは、第１実施例、より望
ましくは具体例１と同一である。従って詳細な説明は省
略する。
【００４２】上述の第１乃至第４実施例において、層を
形成するＩｎＧａＡｓ及びＩｎＡｌＡｓは、基板との格
子整合がとれるように、それぞれ望ましくはＩｎ0.53Ｇ
ａ0.47Ａｓ及びＩｎ0.52Ａｌ0.48Ａｓからなる。但し、
チャネル層は、基板と格子整合しないＩｎ1-x Ｇａx Ａ
ｓ（ここで、０．２５≦ｘ≦０．４６）でもよい。ま
た、ＩｎＧａＡｌＰショットキーコンタクト層６は、格
子不整合による転位が生じる臨界膜厚以下とすることが
必要となる。ＩｎＧａＡｌＰショットキーコンタクト層
のＶ族元素Ｐは必須であるが、一部Ａｓ等が含まれてい
てもよい。
形成するＩｎＧａＡｓ及びＩｎＡｌＡｓは、基板との格
子整合がとれるように、それぞれ望ましくはＩｎ0.53Ｇ
ａ0.47Ａｓ及びＩｎ0.52Ａｌ0.48Ａｓからなる。但し、
チャネル層は、基板と格子整合しないＩｎ1-x Ｇａx Ａ
ｓ（ここで、０．２５≦ｘ≦０．４６）でもよい。ま
た、ＩｎＧａＡｌＰショットキーコンタクト層６は、格
子不整合による転位が生じる臨界膜厚以下とすることが
必要となる。ＩｎＧａＡｌＰショットキーコンタクト層
のＶ族元素Ｐは必須であるが、一部Ａｓ等が含まれてい
てもよい。
【００４３】図６は、本発明の第５実施例に係るＨＥＭ
Ｔを示す断面図であり、図７はその製造工程である。図
６及び７中、図１及び２図示の第１実施例と対応する部
分には同一符号を付してある。同第５実施例を製造工程
に従って説明する。
Ｔを示す断面図であり、図７はその製造工程である。図
６及び７中、図１及び２図示の第１実施例と対応する部
分には同一符号を付してある。同第５実施例を製造工程
に従って説明する。
【００４４】先ず、半絶縁性基板１の上にバッファ層２
を厚さ５０〜５００nm形成する。基板１が半絶縁性Ｉｎ
Ｐからなる場合は、バッファ層２は、ノンドープのＩｎ
ＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからなるよ
うにすることが望ましい。また、基板１が半絶縁性Ｇａ
Ａｓからなる場合は、バッファ層２は、基板との格子整
合がとれるようにＩｎ成分が次第に多くなるＩｎＧａＡ
ｓまたはＩｎＡｌＡｓグレーテッド・バッファ層とする
ことが望ましい。
を厚さ５０〜５００nm形成する。基板１が半絶縁性Ｉｎ
Ｐからなる場合は、バッファ層２は、ノンドープのＩｎ
ＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからなるよ
うにすることが望ましい。また、基板１が半絶縁性Ｇａ
Ａｓからなる場合は、バッファ層２は、基板との格子整
合がとれるようにＩｎ成分が次第に多くなるＩｎＧａＡ
ｓまたはＩｎＡｌＡｓグレーテッド・バッファ層とする
ことが望ましい。
【００４５】次に、厚さ１０〜１００nmでノードープの
ＩｎＧａＡｓチャネル層３を形成する。次に、厚さ１〜
３nmでノンドープのＩｎh Ｇａi Ａｌj Ｐ（ここで、ｈ
＋ｉ＋ｊ＝１、０≦ｈ≦０．９、０≦ｊ≦０．５）スペ
ーサ層４を形成する。
ＩｎＧａＡｓチャネル層３を形成する。次に、厚さ１〜
３nmでノンドープのＩｎh Ｇａi Ａｌj Ｐ（ここで、ｈ
＋ｉ＋ｊ＝１、０≦ｈ≦０．９、０≦ｊ≦０．５）スペ
ーサ層４を形成する。
【００４６】次に、シートキャリア濃度が２〜５×１０
12／cm2 となるようにＳｉ、Ｓｎ、Ｓのいずれかからな
るプレーナドープ層５1 を形成する。更にノンドープの
或いはＳｉ、Ｓｎ、ＳのいずれかがドーピングされたＩ
ｎu Ｇａv Ａｌw Ｐ（ここで、ｕ＋ｖ＋ｗ＝１、０≦ｕ
≦０．９、０＜ｗ≦０．５）層５2 を０〜５nm形成す
る。層５1 及び５2 により電子供給層が構成される。し
かし、ＩｎＧａＡｌＰ層５2 の厚さが０nmの場合は、電
子供給層は、プレーナドープ層５1 とこれに隣接するス
ペーサ層４の一部とから構成される。本発明において、
不純物がドープされた電子供給層にはこのような構造の
電子供給層をも含まれるものとする。
12／cm2 となるようにＳｉ、Ｓｎ、Ｓのいずれかからな
るプレーナドープ層５1 を形成する。更にノンドープの
或いはＳｉ、Ｓｎ、ＳのいずれかがドーピングされたＩ
ｎu Ｇａv Ａｌw Ｐ（ここで、ｕ＋ｖ＋ｗ＝１、０≦ｕ
≦０．９、０＜ｗ≦０．５）層５2 を０〜５nm形成す
る。層５1 及び５2 により電子供給層が構成される。し
かし、ＩｎＧａＡｌＰ層５2 の厚さが０nmの場合は、電
子供給層は、プレーナドープ層５1 とこれに隣接するス
ペーサ層４の一部とから構成される。本発明において、
不純物がドープされた電子供給層にはこのような構造の
電子供給層をも含まれるものとする。
【００４７】次に、厚さ１．５〜１０nmでノンドープの
Ｉｎx Ｇａy Ａｌz Ｐ（ここで、ｘ＋ｙ＋ｚ＝１、０≦
ｘ≦０．９、０≦ｚ≦０．５）ショットキーコンタクト
層６を形成する。次に、厚さ１０〜３０nmで且つ不純物
が３×１０18／cm3 の電子濃度でドーピングされた高濃
度ｎ型のＩｎＧａＡｓオーミックコンタクト層７を形成
する。これらの層２〜７は順次エピタキシャル成長で形
成する（図７(a) ）。
Ｉｎx Ｇａy Ａｌz Ｐ（ここで、ｘ＋ｙ＋ｚ＝１、０≦
ｘ≦０．９、０≦ｚ≦０．５）ショットキーコンタクト
層６を形成する。次に、厚さ１０〜３０nmで且つ不純物
が３×１０18／cm3 の電子濃度でドーピングされた高濃
度ｎ型のＩｎＧａＡｓオーミックコンタクト層７を形成
する。これらの層２〜７は順次エピタキシャル成長で形
成する（図７(a) ）。
【００４８】次に、ソース、ドレインのオーミック電極
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成する（図
７(b) ）。その後ゲート電極領域に開口を有するレジス
トマスクを１３を形成して、ゲート領域のオーミックコ
ンタクト層７をリセスエッチングして、ＩｎＧａＡｌＰ
ショットキーコンタクト層６を露出させる（図７
(c)）。
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成する（図
７(b) ）。その後ゲート電極領域に開口を有するレジス
トマスクを１３を形成して、ゲート領域のオーミックコ
ンタクト層７をリセスエッチングして、ＩｎＧａＡｌＰ
ショットキーコンタクト層６を露出させる（図７
(c)）。
【００４９】このときリセスエッチングにはリン酸系の
エッチング液、例えばリン酸と過酸化水素水からなるエ
ッチング液を用いる。このエッチング液では、ＩｎＧａ
ＡｌＰのエッチング速度がＩｎＧａＡｓのそれの１／１
０以下であって、ＩｎＧａＡｌＰとＩｎＧａＡｓの間で
大きなエッチング選択比がとれる。従って、電流モニタ
ーを行わなくても、制御性よくＩｎＧａＡｌＰショット
キーコンタクト層６を露出させることができる。
エッチング液、例えばリン酸と過酸化水素水からなるエ
ッチング液を用いる。このエッチング液では、ＩｎＧａ
ＡｌＰのエッチング速度がＩｎＧａＡｓのそれの１／１
０以下であって、ＩｎＧａＡｌＰとＩｎＧａＡｓの間で
大きなエッチング選択比がとれる。従って、電流モニタ
ーを行わなくても、制御性よくＩｎＧａＡｌＰショット
キーコンタクト層６を露出させることができる。
【００５０】次に露出したＩｎＧａＡｌＰショットキー
コンタクト層６に、従来と同様のリフトオフ加工によっ
て、Ｔｉ／Ｐｔ／Ａｕの積層膜からなるショットキーゲ
ート電極８を形成する（図７(d) ）。
コンタクト層６に、従来と同様のリフトオフ加工によっ
て、Ｔｉ／Ｐｔ／Ａｕの積層膜からなるショットキーゲ
ート電極８を形成する（図７(d) ）。
【００５１】なおゲート領域のリセスエッチングの時に
エッチング時間を長くすれば、ＩｎＧａＡｓオーミック
コンタクト層７のサイドエッチングが進み、従ってワイ
ド・リセス構造が得られる。これはゲート領域での電界
集中を緩和した場合に有効であり、これによってゲート
耐圧を上げることもできる。次に第５実施例の具体例に
ついて説明する。 ［具体例４］
エッチング時間を長くすれば、ＩｎＧａＡｓオーミック
コンタクト層７のサイドエッチングが進み、従ってワイ
ド・リセス構造が得られる。これはゲート領域での電界
集中を緩和した場合に有効であり、これによってゲート
耐圧を上げることもできる。次に第５実施例の具体例に
ついて説明する。 ［具体例４］
【００５２】先ず、半絶縁性ＩｎＰ基板１にノンドープ
のＩｎＰバッファ層２を２００nm成長させた。次に、こ
の上ＩｎＰと格子整合するノードープのＩｎ0.53Ｇａ
0.47Ａｓチャネル層３を５０nmと、ノンドープのＩｎ
0.8 Ｇａ0.1 Ａｌ0.1 Ｐスペーサ層４を３nm成長させ
た。その上にシートキャリア濃度が３×１０12／cm2 と
なるようにＳｉのプレーナドープ層５1 を形成し、更に
Ｓｉをドーピングした５×１０18／cm3 の電子濃度のＩ
ｎ0.8 Ｇａ0.1 Ａｌ0.1 Ｐ電子供給層５2 を５nm成長さ
せた。次に、ノンドープのＩｎ0.8 Ｇａ0.1 Ａｌ0.1 Ｐ
ショットキーコンタクト層６を５nm、Ｓｉをドーピング
した５×１０18／cm3 の電子濃度の高濃度ｎ型のＩｎ
0.53Ｇａ0.47Ａｓオーミックコンタクト層７を１５nm成
長させた（図７(a) ）。
のＩｎＰバッファ層２を２００nm成長させた。次に、こ
の上ＩｎＰと格子整合するノードープのＩｎ0.53Ｇａ
0.47Ａｓチャネル層３を５０nmと、ノンドープのＩｎ
0.8 Ｇａ0.1 Ａｌ0.1 Ｐスペーサ層４を３nm成長させ
た。その上にシートキャリア濃度が３×１０12／cm2 と
なるようにＳｉのプレーナドープ層５1 を形成し、更に
Ｓｉをドーピングした５×１０18／cm3 の電子濃度のＩ
ｎ0.8 Ｇａ0.1 Ａｌ0.1 Ｐ電子供給層５2 を５nm成長さ
せた。次に、ノンドープのＩｎ0.8 Ｇａ0.1 Ａｌ0.1 Ｐ
ショットキーコンタクト層６を５nm、Ｓｉをドーピング
した５×１０18／cm3 の電子濃度の高濃度ｎ型のＩｎ
0.53Ｇａ0.47Ａｓオーミックコンタクト層７を１５nm成
長させた（図７(a) ）。
【００５３】以上の各層のエピタキシャル成長は、具体
例１と同様にＭＯＣＶＤ法によって行った。成長条件
は、基板温度６５０℃、反応管圧力１００Torrで、成長
に用いた原料はＩＩＩ族がＩｎ（ＣＨ3 ）3 、Ｇａ（Ｃ
Ｈ3 ）3 、Ａｌ（ＣＨ3 ）3 、Ｖ族がＰＨ3 、Ａｓ
Ｈ3 、Ｓｉドーピング用のドーパントがＳｉ2 Ｈ6 であ
った。
例１と同様にＭＯＣＶＤ法によって行った。成長条件
は、基板温度６５０℃、反応管圧力１００Torrで、成長
に用いた原料はＩＩＩ族がＩｎ（ＣＨ3 ）3 、Ｇａ（Ｃ
Ｈ3 ）3 、Ａｌ（ＣＨ3 ）3 、Ｖ族がＰＨ3 、Ａｓ
Ｈ3 、Ｓｉドーピング用のドーパントがＳｉ2 Ｈ6 であ
った。
【００５４】次に、ソース、ドレインのオーミック電極
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成した（図
７(b) ）。その後ゲート電極領域に開口を有するレジス
トマスク１３を、電子ビーム露光を利用した直接描画に
よって形成した。そして、ゲート領域のオーミックコン
タクト層７をリセスエッチングして、ＩｎＧａＡｌＰシ
ョットキーコンタクト層６を露出させた（図７ ３(c)
）。次に、ゲート電極金属として、Ｔｉ、Ｐｔ、Ａｕ
を順次蒸着し、これをリフトオフ加工して、ゲート電極
８をパターン形成した（図７(d) ）
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成した（図
７(b) ）。その後ゲート電極領域に開口を有するレジス
トマスク１３を、電子ビーム露光を利用した直接描画に
よって形成した。そして、ゲート領域のオーミックコン
タクト層７をリセスエッチングして、ＩｎＧａＡｌＰシ
ョットキーコンタクト層６を露出させた（図７ ３(c)
）。次に、ゲート電極金属として、Ｔｉ、Ｐｔ、Ａｕ
を順次蒸着し、これをリフトオフ加工して、ゲート電極
８をパターン形成した（図７(d) ）
【００５５】具体例４によるＨＥＭＴの特性を測定した
ところ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴに比べ
て、相互コンダクタンスが５％大きくなり、また、ゲー
ト、ソース間逆方向リーク電流は１／１０になった。ま
た、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴでみられた
ようなショットキー特性の変動はなかった。 ［具体例５］
ところ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴに比べ
て、相互コンダクタンスが５％大きくなり、また、ゲー
ト、ソース間逆方向リーク電流は１／１０になった。ま
た、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴでみられた
ようなショットキー特性の変動はなかった。 ［具体例５］
【００５６】次に、図６及び７図示の第５実施例におい
て、電子供給層とスペーサ層のヘテロ界面の伝導帯不連
続がＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴよりも大き
い具体例について述べる。
て、電子供給層とスペーサ層のヘテロ界面の伝導帯不連
続がＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴよりも大き
い具体例について述べる。
【００５７】先ず、半絶縁性ＩｎＰ基板１にノンドープ
のＩｎＰバッファ層２を２００nm成長させた。次に、こ
の上ＩｎＰと格子整合するノードープのＩｎ0.53Ｇａ
0.47Ａｓチャネル層３を５０nmと、ノンドープのＩｎ
0.75Ａｌ0.25Ｐスペーサ層４を３nm成長させた。その上
にシートキャリア濃度が５×１０12／cm2 となるように
Ｓｉのプレーナドープ層５1 を形成し、更にノンドープ
のＩｎ0.75Ａｌ0.25Ｐ層５2 を３nm成長させた。次に、
ノンドープのＩｎ0.5 Ｇａ0.5 Ｐショットキーコンタク
ト層６を１．５nm、Ｓｉをドーピングした５×１０18／
cm3 の電子濃度の高濃度ｎ型のＩｎ0.53Ｇａ0.47Ａｓオ
ーミックコンタクト層７を１０nm成長させた（図７(a)
）。以上の各層の成長条件及び原料ガスは具体例４と
同一とした。
のＩｎＰバッファ層２を２００nm成長させた。次に、こ
の上ＩｎＰと格子整合するノードープのＩｎ0.53Ｇａ
0.47Ａｓチャネル層３を５０nmと、ノンドープのＩｎ
0.75Ａｌ0.25Ｐスペーサ層４を３nm成長させた。その上
にシートキャリア濃度が５×１０12／cm2 となるように
Ｓｉのプレーナドープ層５1 を形成し、更にノンドープ
のＩｎ0.75Ａｌ0.25Ｐ層５2 を３nm成長させた。次に、
ノンドープのＩｎ0.5 Ｇａ0.5 Ｐショットキーコンタク
ト層６を１．５nm、Ｓｉをドーピングした５×１０18／
cm3 の電子濃度の高濃度ｎ型のＩｎ0.53Ｇａ0.47Ａｓオ
ーミックコンタクト層７を１０nm成長させた（図７(a)
）。以上の各層の成長条件及び原料ガスは具体例４と
同一とした。
【００５８】次に、ソース、ドレインのオーミック電極
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成した（図
７(b) ）。その後ゲート電極領域に開口を有するレジス
トマスク１３を、電子ビーム露光を利用した直接描画に
よって形成した。そして、ゲート領域のオーミックコン
タクト層７をリセスエッチングして、ＩｎＧａＡｌＰシ
ョットキーコンタクト層６を露出させた（図７(c) ）。
次に、ゲート電極金属として、Ｔｉ、Ｐｔ、Ａｕを順次
蒸着し、これをリフトオフ加工して、ゲート電極８をパ
ターン形成した（図７(d) ）
９、１０を蒸着形成し、アロイ処理によりオーミック電
極９、１０下に高濃度ｎ型層１１、１２を形成した（図
７(b) ）。その後ゲート電極領域に開口を有するレジス
トマスク１３を、電子ビーム露光を利用した直接描画に
よって形成した。そして、ゲート領域のオーミックコン
タクト層７をリセスエッチングして、ＩｎＧａＡｌＰシ
ョットキーコンタクト層６を露出させた（図７(c) ）。
次に、ゲート電極金属として、Ｔｉ、Ｐｔ、Ａｕを順次
蒸着し、これをリフトオフ加工して、ゲート電極８をパ
ターン形成した（図７(d) ）
【００５９】ショットキーコンタクト層６は１．５nmと
薄いが、ＩｎＧａＡｓとＩｎＧａＰとは、ウエットエッ
チングによる選択エッチングが容易にできるので、ショ
ットキーコンタクト層６を残すようにオーミックコンタ
クト層７をエッチングすることができる。
薄いが、ＩｎＧａＡｓとＩｎＧａＰとは、ウエットエッ
チングによる選択エッチングが容易にできるので、ショ
ットキーコンタクト層６を残すようにオーミックコンタ
クト層７をエッチングすることができる。
【００６０】具体例５によるＨＥＭＴの特性を測定した
ところ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴに比べ
て、相互コンダクタンスが１０％大きくなった。これ
は、チャネル層とスペーサ層の伝導帯不連続がＩｎＡｌ
Ａｓ／ＩｎＧａＡｓ系ＨＥＭＴに比べて０．０８ｅＶ大
きくなり、２ＤＥＧのシート電子濃度が大きくなったた
めと考えられる。また、ゲート、ソース間逆方向リーク
電流は１／１００になり、ショットキー特性の変動は全
くなかった。これは、ショットキーコンタクト層の最上
部にショットキーバリアハイトが高く且つＡｌを含まな
いＩｎ0.5 Ｇａ0.5 Ｐを使用したためと考えられる。図
８は、本発明の第６実施例に係るＨＥＭＴを示す断面図
である。図８中、図６図示の第５実施例と対応する部分
には同一符号を付してある。
ところ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴに比べ
て、相互コンダクタンスが１０％大きくなった。これ
は、チャネル層とスペーサ層の伝導帯不連続がＩｎＡｌ
Ａｓ／ＩｎＧａＡｓ系ＨＥＭＴに比べて０．０８ｅＶ大
きくなり、２ＤＥＧのシート電子濃度が大きくなったた
めと考えられる。また、ゲート、ソース間逆方向リーク
電流は１／１００になり、ショットキー特性の変動は全
くなかった。これは、ショットキーコンタクト層の最上
部にショットキーバリアハイトが高く且つＡｌを含まな
いＩｎ0.5 Ｇａ0.5 Ｐを使用したためと考えられる。図
８は、本発明の第６実施例に係るＨＥＭＴを示す断面図
である。図８中、図６図示の第５実施例と対応する部分
には同一符号を付してある。
【００６１】この実施例において、半絶縁性ＩｎＰ基板
１の上には、先ず、厚さ５０〜５００nmでノードープの
ＩｎＰチャネル層３が形成される。チャネル層３はバッ
ファ層を兼ねる。
１の上には、先ず、厚さ５０〜５００nmでノードープの
ＩｎＰチャネル層３が形成される。チャネル層３はバッ
ファ層を兼ねる。
【００６２】この上に、厚さ１〜３nmでノンドープのＩ
ｎh Ｇａi Ａｌj Ｐ（ここで、ｈ＋ｉ＋ｊ＝１、０≦ｈ
≦０．９、０≦ｊ≦０．５）スペーサ層４、厚さ１０〜
３０nmで且つＳｉ、Ｓｎ、Ｓ等の不純物が３×１０18／
cm3 の電子濃度でドーピングされた高濃度ｎ型のＩｎu
Ｇａv Ａｌw Ｐ（ここで、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦
０．９、０＜ｗ≦０．５）電子供給層５、及び厚さ５〜
２０nmでノンドープのＩｎx Ｇａy Ａｌz Ｐ（ここで、
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．５）シ
ョットキーコンタクト層６が順次形成される。
ｎh Ｇａi Ａｌj Ｐ（ここで、ｈ＋ｉ＋ｊ＝１、０≦ｈ
≦０．９、０≦ｊ≦０．５）スペーサ層４、厚さ１０〜
３０nmで且つＳｉ、Ｓｎ、Ｓ等の不純物が３×１０18／
cm3 の電子濃度でドーピングされた高濃度ｎ型のＩｎu
Ｇａv Ａｌw Ｐ（ここで、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦
０．９、０＜ｗ≦０．５）電子供給層５、及び厚さ５〜
２０nmでノンドープのＩｎx Ｇａy Ａｌz Ｐ（ここで、
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦０．９、０≦ｚ≦０．５）シ
ョットキーコンタクト層６が順次形成される。
【００６３】そして第１実施例と同様に、更に、厚さ１
０〜３０nmで且つ不純物が３×１０18／cm3 の電子濃度
でドーピングされた高濃度ｎ型のＩｎＧａＡｓオーミッ
クコンタクト層７、ソース、ドレインのオーミック電極
９、１０、ショットキーゲート電極８が配設される。ま
た、アロイ処理によりオーミック電極９、１０下に高濃
度ｎ型層１１、１２が形成される。
０〜３０nmで且つ不純物が３×１０18／cm3 の電子濃度
でドーピングされた高濃度ｎ型のＩｎＧａＡｓオーミッ
クコンタクト層７、ソース、ドレインのオーミック電極
９、１０、ショットキーゲート電極８が配設される。ま
た、アロイ処理によりオーミック電極９、１０下に高濃
度ｎ型層１１、１２が形成される。
【００６４】上述の第５及び第６実施例において、上記
層４、５、５2 、及び６の組成式において、対応する各
成分の係数（例えばｈ、ｕ、ｘ）は同一である必要はな
い。また、上記各層４、５、５2 、及び６内でも夫々の
値は均一でなくともよい。すなわち、スペーサ層、電子
供給層、ショットキーコンタクト層のＩｎＧａＡｌＰの
組成比は一定である必要はない。例えば、ＩｎＧａＡｓ
チャネル層との伝導帯不連続をできるだけ大きくして２
ＤＥＧの濃度を高くするために、スペーサ層と電子供給
層をＩＩＩ族中のＡｌの比が０．２５〜０．３５と比較
的大きいＩｎＡｌＰとし、ショットキーコンタクト層の
最上部のみに、Ｉｎ0.5 Ｇａ0.5 Ｐのように格子不整合
は大きいがＡｌを全く含まない層を薄く成長させること
によって、ゲート耐圧を高め且つ表面の変質を防ぐこと
が可能となる。
層４、５、５2 、及び６の組成式において、対応する各
成分の係数（例えばｈ、ｕ、ｘ）は同一である必要はな
い。また、上記各層４、５、５2 、及び６内でも夫々の
値は均一でなくともよい。すなわち、スペーサ層、電子
供給層、ショットキーコンタクト層のＩｎＧａＡｌＰの
組成比は一定である必要はない。例えば、ＩｎＧａＡｓ
チャネル層との伝導帯不連続をできるだけ大きくして２
ＤＥＧの濃度を高くするために、スペーサ層と電子供給
層をＩＩＩ族中のＡｌの比が０．２５〜０．３５と比較
的大きいＩｎＡｌＰとし、ショットキーコンタクト層の
最上部のみに、Ｉｎ0.5 Ｇａ0.5 Ｐのように格子不整合
は大きいがＡｌを全く含まない層を薄く成長させること
によって、ゲート耐圧を高め且つ表面の変質を防ぐこと
が可能となる。
【００６５】またＩｎh Ｇａi Ａｌj Ｐ（ここで、ｈ＋
ｉ＋ｊ＝１、０≦ｈ≦０．９、０≦ｊ≦０．５）スペー
サ層において、望ましくは０＜ｊであり、より望ましく
は０．６≦ｈ≦０．８、０．２≦ｉ≦０．４、０．２≦
ｊ≦０．４である。同様に、Ｉｎu Ｇａv Ａｌw Ｐ（こ
こで、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦０．９、０＜ｗ≦０．
５）電子供給層において、望ましくは０．６≦ｕ≦０．
８、０．２≦ｖ≦０．４、０．２≦ｗ≦０．４である。
ｉ＋ｊ＝１、０≦ｈ≦０．９、０≦ｊ≦０．５）スペー
サ層において、望ましくは０＜ｊであり、より望ましく
は０．６≦ｈ≦０．８、０．２≦ｉ≦０．４、０．２≦
ｊ≦０．４である。同様に、Ｉｎu Ｇａv Ａｌw Ｐ（こ
こで、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦０．９、０＜ｗ≦０．
５）電子供給層において、望ましくは０．６≦ｕ≦０．
８、０．２≦ｖ≦０．４、０．２≦ｗ≦０．４である。
【００６６】また、層を形成するＩｎＧａＡｓ及びＩｎ
ＡｌＡｓは、基板との格子整合がとれるように、それぞ
れ望ましくはＩｎ0.53Ｇａ0.47Ａｓ及びＩｎ0.52Ａｌ
0.48Ａｓからなる。但し、チャネル層は、基板と格子整
合しないＩｎ1-x Ｇａx Ａｓ（ここで、０．２５≦ｘ≦
０．４６）でもよい。例えば、ＩｎＰ基板上に、格子不
整合を低温成長層などによって緩和したＩｎＧａＰバッ
ファ層を形成し、その上に、ＩｎＧａＡｓチャネル層
と、ＩｎＧａＡｌＰスペーサ層、電子供給層、ショット
キーコンタクト層を格子整合成長させることも可能であ
る。また、ＩｎＧａＡｌＰショットキーコンタクト層６
は、格子不整合による転位が生じる臨界膜厚以下とする
ことが必要となる。
ＡｌＡｓは、基板との格子整合がとれるように、それぞ
れ望ましくはＩｎ0.53Ｇａ0.47Ａｓ及びＩｎ0.52Ａｌ
0.48Ａｓからなる。但し、チャネル層は、基板と格子整
合しないＩｎ1-x Ｇａx Ａｓ（ここで、０．２５≦ｘ≦
０．４６）でもよい。例えば、ＩｎＰ基板上に、格子不
整合を低温成長層などによって緩和したＩｎＧａＰバッ
ファ層を形成し、その上に、ＩｎＧａＡｓチャネル層
と、ＩｎＧａＡｌＰスペーサ層、電子供給層、ショット
キーコンタクト層を格子整合成長させることも可能であ
る。また、ＩｎＧａＡｌＰショットキーコンタクト層６
は、格子不整合による転位が生じる臨界膜厚以下とする
ことが必要となる。
【００６７】第５及び第６実施例によれば、従来のＩｎ
ＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴと同程度のシート電
子濃度を持ち、且つスペーサ層、ショットキーコンタク
ト層中のＡｌの比ｒが０．３以下と小さいＨＥＭＴを作
成できる。この結果、スペーサ層、ショットキーコンタ
クト層の純度を上げ、２ＤＥＧの電子移動度を高くし、
ショットキーコンタクト層のリーク電流を減らすことが
できる。また、ゲート電極形成時に露出したショットキ
ーコンンタクト層の変質も抑えられる。
ＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴと同程度のシート電
子濃度を持ち、且つスペーサ層、ショットキーコンタク
ト層中のＡｌの比ｒが０．３以下と小さいＨＥＭＴを作
成できる。この結果、スペーサ層、ショットキーコンタ
クト層の純度を上げ、２ＤＥＧの電子移動度を高くし、
ショットキーコンタクト層のリーク電流を減らすことが
できる。また、ゲート電極形成時に露出したショットキ
ーコンンタクト層の変質も抑えられる。
【００６８】
【発明の効果】本発明の第１の視点によれば、ショット
キーコンタクト層としてＩｎＧａＡｌＰ層を用いること
によって、ゲート耐圧が高く、しかも素子特性のばらつ
きを小さくしたＨＥＭＴを得ることができる。
キーコンタクト層としてＩｎＧａＡｌＰ層を用いること
によって、ゲート耐圧が高く、しかも素子特性のばらつ
きを小さくしたＨＥＭＴを得ることができる。
【００６９】本発明の第２の視点によれば、少なくとも
電子供給層及びショットキーコンタクト層にＩｎＧａＡ
ｌＰを用いることにより、相互コンダクタンス、ゲート
耐圧などの特性が良好で、しかもこれらの特性の変動が
小さいＨＥＭＴを得ることができる。
電子供給層及びショットキーコンタクト層にＩｎＧａＡ
ｌＰを用いることにより、相互コンダクタンス、ゲート
耐圧などの特性が良好で、しかもこれらの特性の変動が
小さいＨＥＭＴを得ることができる。
【図１】本発明の第１実施例に係るＨＥＭＴを示す断面
図。
図。
【図２】本発明の第１実施例に係るＨＥＭＴの製造工程
を示す断面図。
を示す断面図。
【図３】本発明の第２実施例に係るＨＥＭＴの製造工程
を示す断面図。
を示す断面図。
【図４】本発明の第３実施例に係るＨＥＭＴを示す断面
図。
図。
【図５】本発明の第４実施例に係るＨＥＭＴを示す断面
図。
図。
【図６】本発明の第５実施例に係るＨＥＭＴを示す断面
図。
図。
【図７】本発明の第５実施例に係るＨＥＭＴの製造工程
を示す断面図。
を示す断面図。
【図８】本発明の第６実施例に係るＨＥＭＴを示す断面
図。
図。
【図９】従来例のＨＥＭＴを示す断面図。
【図１０】同従来例の製造工程を示す断面図。
１…半絶縁性基板、２…バッファ層、３…チャネル層、
４…スペーサ層、５…電子供給層、５1 …プレーナドー
プ層、６…ショットキーコンタクト層、７…オーミック
コンタクト層、８…ショットキーゲート電極、９、１０
…オーミック電極、１１、１２…ｎ型層。
４…スペーサ層、５…電子供給層、５1 …プレーナドー
プ層、６…ショットキーコンタクト層、７…オーミック
コンタクト層、８…ショットキーゲート電極、９、１０
…オーミック電極、１１、１２…ｎ型層。
フロントページの続き (56)参考文献 特開 平３−3338（ＪＰ，Ａ) 特開 昭62−252975（ＪＰ，Ａ) 特開 平３−129833（ＪＰ，Ａ) 特開 昭59−28383（ＪＰ，Ａ) 特開 昭63−228763（ＪＰ，Ａ) 特開 平２−143432（ＪＰ，Ａ) 特開 昭60−37784（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812
Claims (4)
- 【請求項１】チャネル層、スペーサ層、及びｎ型の電子
供給層を含む主構造部と、 前記チャネル層は前記スペーサ層の一方の面側に形成さ
れ、前記電子供給層は前記スペーサ層の他方の面側に形
成されることと、 前記主構造部を支持する半絶縁性半導体基板と、 前記主構造部上に形成されたショットキーコンタクト層
と、 前記ショットキーコンタクト層上に形成されたショット
キーゲート電極と、 前記ショットキーゲート電極を挟んで前記ショットキー
コンタクト層上に形成された第１及び第２オーミックコ
ンタクト層と、 前記第１オーミックコンタクト層上に形成された第１オ
ーミック電極と、 前記第２オーミックコンタクト層上に形成された第２オ
ーミック電極と、 を具備し、 前記電子供給層はＩｎm Ａｌn Ａｓ（ここで、ｍ＋ｎ＝
１、０＜ｍ、０＜ｎ）からなり、前記ショットキーコン
タクト層はＩｎx Ｇａy Ａｌz Ｐ（ここで、ｘ＋ｙ＋ｚ
＝１、０≦ｘ≦０．９、０≦ｚ≦０．５）からなること
を特徴とする高電子移動度トランジスタ。 - 【請求項２】前記第１及び第２オーミックコンタクト層
がＩｎs Ｇａt Ａｓ（ここで、ｓ＋ｔ＝１、０＜ｓ、０
＜ｔ）からなる請求項１記載のトランジスタ。 - 【請求項３】チャネル層、スペーサ層、及びｎ型の電子
供給層を含む主構造部と、 前記チャネル層は前記スペーサ層の一方の面側に形成さ
れ、前記電子供給層は前記スペーサ層の他方の面側に形
成されることと、 前記主構造部を支持する半絶縁性半導体基板と、 前記主構造部上に形成されたショットキーコンタクト層
と、 前記ショットキーコンタクト層上に形成されたショット
キーゲート電極と、 前記ショットキーゲート電極を挟んで前記ショットキー
コンタクト層上に形成された第１及び第２オーミックコ
ンタクト層と、 前記第１オーミックコンタクト層上に形成された第１オ
ーミック電極と、 前記第２オーミックコンタクト層上に形成された第２オ
ーミック電極と、 を具備し、 前記電子供給層はＩｎu Ｇａv Ａｌw Ｐ（ここで、ｕ＋
ｖ＋ｗ＝１、０≦ｕ≦０．９、０＜ｗ≦０．５）からな
り、前記ショットキーコンタクト層はノンドープのＩｎ
x Ｇａy Ａｌz Ｐ（ここで、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦
０．９、０≦ｚ≦０．５）からなることを特徴とする高
電子移動度トランジスタ。 - 【請求項４】前記スペーサ層がノンドープのＩｎh Ｇａ
i Ａｌj Ｐ（ここで、ｈ＋ｉ＋ｊ＝１、０≦ｈ≦０．
９、０≦ｊ≦０．５）からなる請求項３記載のトランジ
スタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04128967A JP3086748B2 (ja) | 1991-07-26 | 1992-05-21 | 高電子移動度トランジスタ |
| US07/918,057 US5319223A (en) | 1991-07-26 | 1992-07-24 | High electron mobility transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-187553 | 1991-07-26 | ||
| JP18755391 | 1991-07-26 | ||
| JP04128967A JP3086748B2 (ja) | 1991-07-26 | 1992-05-21 | 高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160161A JPH05160161A (ja) | 1993-06-25 |
| JP3086748B2 true JP3086748B2 (ja) | 2000-09-11 |
Family
ID=26464522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04128967A Expired - Lifetime JP3086748B2 (ja) | 1991-07-26 | 1992-05-21 | 高電子移動度トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5319223A (ja) |
| JP (1) | JP3086748B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919589B2 (en) | 2002-12-19 | 2005-07-19 | Kabushiki Kaisha Toshiba | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758803B2 (ja) * | 1992-12-17 | 1998-05-28 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3463776B2 (ja) * | 1995-06-22 | 2003-11-05 | シャープ株式会社 | ヘテロ接合半導体デバイス |
| US5767539A (en) * | 1996-04-05 | 1998-06-16 | Nec Corporation | Heterojunction field effect transistor having a InAlAs Schottky barrier layer formed upon an n-InP donor layer |
| US5844261A (en) * | 1997-06-03 | 1998-12-01 | Lucent Technologies Inc. | InAlGaP devices |
| US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| WO2000007248A1 (en) * | 1998-07-31 | 2000-02-10 | Raytheon Company | High electron mobility transistor |
| US6287946B1 (en) * | 1999-05-05 | 2001-09-11 | Hrl Laboratories, Llc | Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers |
| US20030201459A1 (en) * | 2001-03-29 | 2003-10-30 | Sheppard Scott Thomas | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP4610858B2 (ja) * | 2003-02-12 | 2011-01-12 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| US7244630B2 (en) * | 2005-04-05 | 2007-07-17 | Philips Lumileds Lighting Company, Llc | A1InGaP LED having reduced temperature dependence |
| JP5331978B2 (ja) * | 2007-09-03 | 2013-10-30 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタの製造方法及びその電界効果トランジスタ |
| US7745853B2 (en) * | 2008-06-18 | 2010-06-29 | Chang Gung University | Multi-layer structure with a transparent gate |
| FR2953328B1 (fr) * | 2009-12-01 | 2012-03-30 | S O I Tec Silicon On Insulator Tech | Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques |
| US8669591B2 (en) | 2011-12-27 | 2014-03-11 | Eta Semiconductor Inc. | E-mode HFET device |
| US9425276B2 (en) * | 2013-01-21 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | High electron mobility transistors |
| JP2016058546A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
| CN105762184A (zh) * | 2016-04-27 | 2016-07-13 | 电子科技大学 | 一种具有半绝缘层的氮化镓基高电子迁移率晶体管 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732247B2 (ja) * | 1983-10-19 | 1995-04-10 | 富士通株式会社 | 半導体装置 |
| JPS60231366A (ja) * | 1984-04-28 | 1985-11-16 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| JPS6235677A (ja) * | 1985-08-09 | 1987-02-16 | Fujitsu Ltd | 反転型高電子移動度トランジスタ装置 |
| JPS62252975A (ja) * | 1985-09-12 | 1987-11-04 | Toshiba Corp | 半導体ヘテロ接合電界効果トランジスタ |
| KR900002687B1 (ko) * | 1985-12-16 | 1990-04-23 | 후지쓰가부시끼가이샤 | Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법 |
| JP2546994B2 (ja) * | 1986-10-30 | 1996-10-23 | 富士通株式会社 | 高速電界効果半導体装置 |
| JPS63228763A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | 半導体装置 |
| US4855797A (en) * | 1987-07-06 | 1989-08-08 | Siemens Corporate Research And Support, Inc. | Modulation doped high electron mobility transistor with n-i-p-i structure |
| JPH084140B2 (ja) * | 1987-08-07 | 1996-01-17 | 日本電気株式会社 | 電界効果トランジスタ |
| JPH088352B2 (ja) * | 1987-09-17 | 1996-01-29 | 富士通株式会社 | ヘテロ接合ｆｅｔ |
| CA1301897C (en) * | 1988-02-29 | 1992-05-26 | Goro Sasaki | Method for producing an opto-electronic integrated circuit |
| JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
| JP2539268B2 (ja) * | 1989-07-12 | 1996-10-02 | 富士通株式会社 | 半導体装置 |
-
1992
- 1992-05-21 JP JP04128967A patent/JP3086748B2/ja not_active Expired - Lifetime
- 1992-07-24 US US07/918,057 patent/US5319223A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919589B2 (en) | 2002-12-19 | 2005-07-19 | Kabushiki Kaisha Toshiba | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| US5319223A (en) | 1994-06-07 |
| JPH05160161A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2539268B2 (ja) | 半導体装置 | |
| JPH0590301A (ja) | 電界効果型トランジスタ | |
| JP2005005646A (ja) | 半導体装置 | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JP2787589B2 (ja) | 半導体装置 | |
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
| JPH0738091A (ja) | 半導体装置 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| JP2910909B2 (ja) | 電界効果トランジスタ | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0878665A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |