JP3220366B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3220366B2
JP3220366B2 JP26123495A JP26123495A JP3220366B2 JP 3220366 B2 JP3220366 B2 JP 3220366B2 JP 26123495 A JP26123495 A JP 26123495A JP 26123495 A JP26123495 A JP 26123495A JP 3220366 B2 JP3220366 B2 JP 3220366B2
Authority
JP
Japan
Prior art keywords
bus bar
diode
igbt chip
fixed
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26123495A
Other languages
English (en)
Other versions
JPH09102578A (ja
Inventor
博久 山村
信紀 松平
祥太郎 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26123495A priority Critical patent/JP3220366B2/ja
Publication of JPH09102578A publication Critical patent/JPH09102578A/ja
Application granted granted Critical
Publication of JP3220366B2 publication Critical patent/JP3220366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大電流を高速スイ
ッチングする半導体装置に係り、特に、電気車駆動装置
や車載用モ−タ制御装置に用いる好適な半導体装置に関
する。
【０００２】
【従来の技術】電気車、特に電気自動車では、駆動装置
の小型軽量化が要求されている。かかる駆動装置では、
バッテリー等の直流電源からモーターを駆動する交流を
得るために、大電流を高速スイッチングする半導体装置
が用いられている。特に、最近のパワ−エレクトロニク
スの進歩によって、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇ
ａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）など
の高速大電力半導体が開発されるにいたり、その発生損
失の低減のため、内部インダクタンスを小さくすること
が重要視されている。
【０００３】そこで、例えば、特公平５−２５３９２号
公報に記載されているように、トランジスタのコレクタ
に至る通電路とエミッタに至る通電路とが互いに平行に
なるように近接することにより、磁界をキャンセルして
インダクタンスを小さくすることが知られている。
【０００４】さらに、例えば、特開平６−６９４１５号
公報に記載のように、トランジスタとダイオードの直列
回路を並列に配置する２回路内蔵方式が知られている。
かかる２回路内蔵方式においても、トランジスタのコレ
クタに至る通電路とエミッタに至る通電路とを近接平行
として、インダクタンスを小さくすることが知られてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、２回路
内蔵方式にあっては、第１の回路と第２の回路を接続す
るために、ジャンパープレートを用いているため、この
ジャンパープレートによるインダクタンスの増加が生じ
るという問題があった。
【０００６】本発明の目的は、内部インダクタンスの小
さな２回路内蔵方式の半導体装置を提供するにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１のＩＧＢＴチップと第１のダイオー
ドの直列回路からなる第１の回路と、第２のＩＧＢＴチ
ップと第２のダイオードの直列回路からなる第２の回路
を並列配置した半導体装置において、絶縁基板上に固定
された正極ブスバーと、この正極ブスバーと平行に配置
され、上記絶縁基板上に固定された出力ブスバーと、上
記正極ブスバーの上に固定されるとともに、そのコレク
タが接続された上記第１のＩＧＢＴチップと、上記正極
ブスバーの上に固定されるとともに、そのアノードが接
続された上記第２のダイオードと、上記出力ブスバーの
上に固定されるとともに、そのコレクタが接続された上
記第２のＩＧＢＴチップと、上記出力ブスバーの上に固
定されるとともに、そのアノードが接続された上記第１
のダイオードと、上記第１のＩＧＢＴチップのエミッタ
と上記出力ブスバーを接続する第１の接続導体と、上記
第２のダイオードのカソードと上記出力ブスバーを接続
する第２の接続導体と、上記第１のＩＧＢＴチップ及び
上記第２のダイオードの上方に、絶縁物を介して、上記
正極ブスバーと平行に固定された負極ブスバーと、上記
第２のＩＧＢＴチップのエミッタと上記負極ブスバーを
接続する第３の接続導体と、上記第１のダイオードのカ
ソードと上記負極ブスバーを接続する第４の接続導体と
を備えるようにしたものであり、かかる構成とすること
により、インダクタンスを低減し得るものとなる。
【０００８】上記半導体装置において、好ましくは、上
記第１及び第２の接続導体に対して、上記第３及び第４
の接続導体を平行に近接配置するようにしたものであ
り、かかる構成とすることにより、磁界キャンセリング
により、インダクタンスを低減し得るものとなる。
【０００９】上記半導体装置において、好ましくは、上
記正極ブスバーの上に固定された上記第１のＩＧＢＴチ
ップに対して、上記出力ブスバーの上に固定される上記
第１のダイオードを近接配置し、上記正極ブスバーの上
に固定された上記第２のダイオードに対して、上記出力
ブスバーの上に固定される上記第２のＩＧＢＴチップを
近接配置するようにしたものであり、交流分による磁界
キャンセリングを可能とし得るものとなる。
【００１０】上記半導体装置において、好ましくは、上
記第１の回路と上記第２の回路を対称に配置し、これに
対して、上記正極ブスバー，負極ブスバー及び出力ブス
バーを対称に配置するようにしたものであり、電流配分
を均等にし得るものとなる。
【００１１】上記半導体装置において、好ましくは、さ
らに、上記絶縁板に固定されたケースを備え、上記負極
ブスバーの一部を上記ケースにより保持するようにした
ものであり、かかる構成とすることにより、負極ブスバ
ーの保持を強固にし得るものとなる。
【００１２】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１乃至図３を用いて説明する。図１は、本発明
の一実施の形態による半導体装置の平面図であり、図２
は、図１のＸ−Ｘ断面図であり、図３は、本発明の一実
施の形態による半導体装置の回路図である。
【００１３】図１において、四角形の絶縁板１０の上に
は、四角形の枠状のケース１２が固定されている。絶縁
板１０は、例えば、窒化アルミ板からなる。絶縁板１０
の上であって、図面に向かって左側の方には、長方形の
正電極端子として用いられる正極ブスバー２０が、接合
されている。接合は、銀ローなどのロー材を用いてい
る。また、正極ブスバー２０の右側であって、絶縁板１
０の上には、出力端子として用いられる出力ブスバー２
２が、ロー付けにより接合されている。正極ブスバー２
０と出力ブスバー２２は、同一の絶縁板１０上に取り付
けられているため、互いに平行である。また、長方形の
正極ブスバー２０の長軸方向と出力ブスバー２２の長軸
方向は互いに平行であり、この点においても、正極ブス
バー２０と出力ブスバー２２は、互いに平行である。
【００１４】正極ブスバー２０の上には、図示しない半
田により、パワーモジュールであるスイッチング用のＩ
ＧＢＴチップ３０Ａ，３０Ｂと転流用のダイオード４２
Ａ，４２Ｂが固定されている。従って、電気回路的に
は、ＩＧＢＴチップ３０Ａ，３０Ｂのコレクタとダイオ
ード４２Ａ，４２Ｂのアノードが、正極ブスバー２０に
接続されている。
【００１５】ここで、ＩＧＢＴチップ３０Ａ，３０Ｂの
それぞれの電流容量を１００Ａとすると、パワーモジュ
ール全体の電流容量を２００Ａとするために、ＩＧＢＴ
チップ３０ＡとＩＧＢＴチップ３０Ｂは互いに平行に接
続されている。従って、パワーモジュール全体の電流容
量が１００Ａでよい時には、ＩＧＢＴチップ３０Ａだけ
を用いればよい。
【００１６】また、出力ブスバー２２の上には、図示し
ない半田により、パワーモジュールであるスイッチング
用のＩＧＢＴチップ３２Ａ，３２Ｂと転流用のダイオー
ド４０Ａ，４０Ｂが固定されている。従って、電気回路
的には、ＩＧＢＴチップ３２Ａ，３２Ｂのコレクタとダ
イオード４０Ａ，４０Ｂのアノードが、出力ブスバー２
２に接続されている。
【００１７】ここで、ＩＧＢＴチップ３２Ａ，３２Ｂの
それぞれの電流容量を１００Ａとすると、パワーモジュ
ール全体の電流容量を２００Ａとするために、ＩＧＢＴ
チップ３２ＡとＩＧＢＴチップ３２Ｂは互いに平行に接
続されている。従って、パワーモジュール全体の電流容
量が１００Ａでよい時には、ＩＧＢＴチップ３０Ａだけ
を用いればよい。
【００１８】出力ブスバー２２は、一体的に形成された
凹凸状の接続端子部２２ｘ１，２２ｘ２，２２ｘ３，２
２ｘ４を有しており、ＩＧＢＴチップ３０Ａのエミッタ
が、アルミワイヤ５０Ａ１によって、出力ブスバー２２
の接続端子部２２ｘ２に接続され、ＩＧＢＴチップ３０
Ｂのエミッタが、アルミワイヤ５０Ａ２によって、出力
ブスバー２２の接続端子部２２ｘ３に接続されている。
また、ダイオード４２Ｂのアノードが、アルミワイヤ５
０Ａ４によって、出力ブスバー２２の接続端子２２ｘ１
に接続され、ダイオード４２Ａのアノードが、アルミワ
イヤ５０Ａ３によって、出力ブスバー２２の接続端子２
２ｘ４に接続されている。ここで、アルミワイヤ５０Ａ
１，５０Ａ２，５０Ａ３，５０Ａ４は、それぞれ、２本
づつの線で表しているが、実際には、複数本平行に用い
られている。アルミワイヤ５０Ａ１，５０Ａ２，５０Ａ
３，５０Ａ４は、ワイヤボンデイングによって設けられ
るため、１本のワイヤの径は、限界があり、ＩＧＢＴチ
ップ若しくはダイオードから流れる電流の大きさに応じ
て、複数本使用している。
【００１９】正極ブスバー２０の上には、３本の円柱形
の絶縁物６０Ａ，６０Ｂ，６０Ｃが固定されている。ま
た、出力ブスバー２２の上には、３本の円柱形の絶縁物
６０Ｄ，６０Ｅ，６０Ｆが固定されている。そして、６
本の絶縁物６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６０Ｅ，
６０Ｆの上には、負極ブスバー２４が固定されている。
従って、負極ブスバー２４は、正極ブスバー２０と互い
に平行になっており、また、負極ブスバー２４と正極ブ
スバー２０を流れる電流の向きは、逆方向となってい
る。負極ブスバー２４は、ケース１２によっても保持さ
れている。
【００２０】負極ブスバー２４の右側には、一体的に形
成された凹凸状の接続端子部２４ｘ１，２４ｘ２，２４
ｘ３，２４ｘ４を有しており、ＩＧＢＴチップ３２Ａの
エミッタが、アルミワイヤ５０Ｂ１によって、負極ブス
バー２４の接続端子部２４ｘ２に接続され、ＩＧＢＴチ
ップ３２Ｂのエミッタが、アルミワイヤ５０Ｂ２によっ
て、負極ブスバー２４の接続端子部２４ｘ３に接続され
ている。また、ダイオード４０Ａのアノードが、アルミ
ワイヤ５０Ｂ３によって、負極ブスバー２４の接続端子
２４ｘ１に接続され、ダイオード４０Ｂのアノードが、
アルミワイヤ５０Ｂ４によって、負極ブスバー２４の接
続端子２４ｘ４に接続されている。ここで、アルミワイ
ヤ５０Ｂ１，５０Ｂ２，５０Ｂ３，５０Ｂ４は、それぞ
れ、２本づつの線で表しているが、実際には、複数本平
行に用いられている。アルミワイヤ５０Ｂ１，５０Ｂ
２，５０Ｂ３，５０Ｂ４は、ワイヤボンデイングによっ
て設けられるため、１本のワイヤの径は、限界があり、
ＩＧＢＴチップ若しくはダイオードから流れる電流の大
きさに応じて、複数本使用している。
【００２１】ここで、アルミワイヤ５０Ａ１，５０Ａ
２，５０Ａ３，５０Ａ４とアルミワイヤ５０Ｂ１，５０
Ｂ２，５０Ｂ３，５０Ｂ４は、それぞれ、平行に保たれ
ている。即ち、この点については、図２を用いて詳述す
るが、アルミワイヤ５０Ａ１とアルミワイヤ５０Ｂ１
が、互いに平行であり、しかも、流れる電流方向が逆向
きとなっており、また、アルミワイヤ５０Ａ２とアルミ
ワイヤ５０Ｂ２が、互いに平行であり、しかも、流れる
電流方向が逆向きとなっている。さらに、アルミワイヤ
５０Ａ３とアルミワイヤ５０Ｂ３が、互いに平行であ
り、しかも、流れる電流方向が逆向きとなっており、ま
た、アルミワイヤ５０Ａ４とアルミワイヤ５０Ｂ４が、
互いに平行であり、しかも、流れる電流方向が逆向きと
なっている。
【００２２】従って、ＩＧＢＴチップ３０Ａのエミッタ
は、ダイオード４０Ａのカソードに接続され、第１の直
列回路を構成している。また、ＩＧＢＴチップ３０Ｂの
エミッタは、ダイオード４０Ｂのカソードに接続され、
これも、第１の直列回路を構成している。ＩＧＢＴチッ
プ３０Ａとダイオード４０Ａの直列回路は、ＩＧＢＴチ
ップ３０Ｂとダイオード４０Ｂの直列回路と並列接続さ
れている。ＩＧＢＴチップ３０Ａとダイオード４０Ａの
直列回路の電流容量を１００Ａとし、ＩＧＢＴチップ３
０Ｂとダイオード４０Ｂの直列回路の電流容量を１００
Ａとすると、これらの回路は並列接続されており、電流
容量を２００Ａとしている。従って、電流容量を１００
Ａでよい時には、ＩＧＢＴチップ３０Ａとダイオード４
０Ａの直列回路だけを用いればよい。
【００２３】また、ＩＧＢＴチップ３２Ａのコレクタ
は、ダイオード４２Ａのアノードに接続され、第２の直
列回路を構成している。また、ＩＧＢＴチップ３２Ｂの
コレクタは、ダイオード４２Ｂのアノードに接続され、
これも、第２の直列回路を構成している。ＩＧＢＴチッ
プ３２Ａとダイオード４２Ａの直列回路は、ＩＧＢＴチ
ップ３２Ｂとダイオード４２Ｂの直列回路と並列接続さ
れている。ＩＧＢＴチップ３２Ａとダイオード４２Ａの
直列回路の電流容量を１００Ａとし、ＩＧＢＴチップ３
２Ｂとダイオード４２Ｂの直列回路の電流容量を１００
Ａとすると、これらの回路は並列接続されており、電流
容量を２００Ａとしている。従って、電流容量を１００
Ａでよい時には、ＩＧＢＴチップ３２Ａとダイオード４
２Ａの直列回路だけを用いればよい。
【００２４】第１の直列回路と第２の直列回路は、それ
ぞれ、正極ブスバー２０と負極ブスバー２４に対して並
列接続されているとともに、第１の直列回路のＩＧＢＴ
チップのエミッタとダイオードのアノードの接続点及
び、第２の直列回路のダイオードのカソードとＩＧＢＴ
チップのコレクタの接続点は、出力ブスバー２２に共通
接続されている。
【００２５】さらに、正極ブスバー２０の左側であっ
て、絶縁板１０の上には、端子台７０が取り付けられて
いる。端子台７０のうえには、半田により、ゲート抵抗
７４Ａ，７４Ｂが固定されている。ゲート抵抗７４Ａ
は、アルミワイヤ７８Ａ１によりＩＧＢＴチップ３０Ａ
のベースに接続されている。ゲート抵抗７４Ｂは、アル
ミワイヤ７８Ｂ１によりＩＧＢＴチップ３０Ｂのベース
に接続されている。また、出力ブスバー２２の右側であ
って、絶縁板１０の上には、端子台７２が取り付けられ
ている。端子台７２のうえには、半田により、ゲート抵
抗７６Ａ，７６Ｂが固定されている。ゲート抵抗７６Ａ
は、アルミワイヤ７８Ａ２によりＩＧＢＴチップ３２Ａ
のベースに接続されている。ゲート抵抗７６Ｂは、アル
ミワイヤ７８Ｂ２によりＩＧＢＴチップ３２Ｂのベース
に接続されている。
【００２６】ＩＧＢＴチップからの放熱は、絶縁板１０
を介して行われる。
【００２７】次に、図２を用いて、図１に示した本発明
の一実施の形態による半導体装置の断面構造について説
明する。
【００２８】絶縁板１０の上には、枠状のケース１２が
固定されている。絶縁板１０の上であって、図面に向か
って左側の方には、正電極端子として用いられる正極ブ
スバー２０が、接合されている。接合は、銀ローなどの
ロー材を用いている。また、正極ブスバー２０の右側で
あって、絶縁板１０の上には、出力端子として用いられ
る出力ブスバー２２が、ロー付けにより接合されてい
る。正極ブスバー２０と出力ブスバー２２は、同一の絶
縁板１０上に取り付けられているため、互いに平行であ
る。また、正極ブスバー２０の長軸方向（図面に直交す
る方向）と出力ブスバー２２の長軸方向（図面に直交す
る方向）は互いに平行であり、この点においても、正極
ブスバー２０と出力ブスバー２２は、互いに平行であ
る。
【００２９】正極ブスバー２０の上には、半田８０によ
り、パワーモジュールであるスイッチング用のＩＧＢＴ
チップ３０Ａと図示しない転流用のダイオードが固定さ
れている。従って、電気回路的には、ＩＧＢＴチップ３
０Ａのコレクタとダイオードのアノードが、正極ブスバ
ー２０に接続されている。
【００３０】また、出力ブスバー２２の上には、半田８
２により、パワーモジュールであるスイッチング用のＩ
ＧＢＴチップ３２Ａと図示しない転流用のダイオードが
固定されている。従って、電気回路的には、ＩＧＢＴチ
ップ３２Ａのコレクタとダイオードのアノードが、出力
ブスバー２２に接続されている。
【００３１】出力ブスバー２２は、一体的に形成された
凹凸状の接続端子部２２ｘ２を有しており、ＩＧＢＴチ
ップ３０Ａのエミッタが、アルミワイヤ５０Ａ１によっ
て、出力ブスバー２２の接続端子部２２ｘ２に接続され
ている。また、図示しないダイオードのカソードが、ア
ルミワイヤによって、出力ブスバー２２の接続端子に接
続されている。ここで、アルミワイヤ５０Ａ１は複数本
平行に用いられている。アルミワイヤ５０Ａ１は、ワイ
ヤボンデイングによって設けられるため、１本のワイヤ
の径は、限界があり、ＩＧＢＴチップ若しくはダイオー
ドから流れる電流の大きさに応じて、複数本使用してい
る。
【００３２】正極ブスバー２０の上には、円柱形の絶縁
物６０Ｂが固定されている。また、出力ブスバー２２の
上には、円柱形の絶縁物６０Ｅが固定されている。そし
て、これらの絶縁物６０Ｂ，６０Ｅの上には、負極ブス
バー２４が固定されている。従って、負極ブスバー２４
は、正極ブスバー２０と互いに平行になっており、ま
た、負極ブスバー２４と正極ブスバー２０を流れる電流
の向きは、逆方向となっている。
【００３３】負極ブスバー２４の右側には、一体的に形
成された凹凸状の接続端子部２４ｘ２を有しており、Ｉ
ＧＢＴチップ３２Ａのエミッタが、アルミワイヤ５０Ｂ
１によって、負極ブスバー２４の接続端子部２４ｘ２に
接続されている。また、図示しないダイオードのカソー
ドが、アルミワイヤによって、負極ブスバー２４の接続
端子に接続されている。ここで、アルミワイヤ５０Ｂ１
複数本平行に用いられている。アルミワイヤ５０Ｂ１
は、ワイヤボンデイングによって設けられるため、１本
のワイヤの径は、限界があり、ＩＧＢＴチップ若しくは
ダイオードから流れる電流の大きさに応じて、複数本使
用している。
【００３４】また、負極ブスバー２４は、絶縁物６０
Ｂ，６０Ｅを介して、正極ブスバー２０や出力ブスバー
２２とは、異なる平面上に支持されているので、負極ブ
スバー２４とＩＧＢＴチップ３２Ａのエミッタの間に
は、段差があり、従来のワイヤボンデイング技術では、
このような段差がある場合には、アルミワイヤによるボ
ンデイングが不可能であったが、近年、このような段差
のある箇所にも適用可能なボンデイング技術が開発され
たため、このような配置が可能となっている。また、正
極ブスバー２０と負極ブスバー２４の間には、円柱状の
絶縁物６０Ｂ，６０Ｅを用いているため、超音波ボンデ
イング時の共振現象を防止できる。
【００３５】ここで、アルミワイヤ５０Ａ１とアルミワ
イヤ５０Ｂ１は、それぞれ、平行に保たれている。即
ち、アルミワイヤ５０Ａ１とアルミワイヤ５０Ｂ１が、
互いに平行であり、しかも、流れる電流方向が逆向きと
なっている。
【００３６】従って、ＩＧＢＴチップ３０Ａのエミッタ
は、出力ブスバー２２の上に固定された図示しないダイ
オードのカソードに接続され、第１の直列回路を構成し
ている。また、ＩＧＢＴチップ３２Ａのコレクタは、正
極ブスバー２０の上に固定された図示しないダイオード
のアノードに接続され、第２の直列回路を構成してい
る。
【００３７】第１の直列回路と第２の直列回路は、それ
ぞれ、正極ブスバー２０と負極ブスバー２４に対して並
列接続されているとともに、第１の直列回路のＩＧＢＴ
チップのエミッタとダイオードのカソードの接続点及
び、第２の直列回路のダイオードのアノードとＩＧＢＴ
チップのコレクタの接続点は、出力ブスバー２２に共通
接続されている。
【００３８】さらに、正極ブスバー２０の左側であっ
て、絶縁板１０の上には、端子台７０が取り付けられて
いる。端子台７０のうえには、半田により、ゲート抵抗
７４Ａが固定されている。ゲート抵抗７４Ａは、アルミ
ワイヤ７８Ａ１によりＩＧＢＴチップ３０Ａのベースに
接続されている。また、出力ブスバー２２の右側であっ
て、絶縁板１０の上には、端子台７２が取り付けられて
いる。端子台７２のうえには、半田により、ゲート抵抗
７６Ａが固定されている。ゲート抵抗７６Ａは、アルミ
ワイヤ７８Ａ２によりＩＧＢＴチップ３２Ａのベースに
接続されている。絶縁板１０の裏には、銅パターン９０
が形成されており、ＩＧＢＴチップからの放熱は、絶縁
板１０を介して行われる。
【００３９】正極ブスバー２０と出力ブスバー２２は、
絶縁板１０の上に、０．４ｍｍ程度に薄くした部分をロ
ー付けにより、接合している。
【００４０】ＩＧＢＴチップ３０Ａ，３２Ａの表面は、
チップ保護のためのコーテイング剤で覆われ、さらに、
絶縁板１０の上に固定された枠状のケース１２によって
形成される空間には、チップ保護のために、ゲル１００
が充填されている。
【００４１】本実施の形態によれば、正極ブスバー２０
と出力ブスバー２２が互いに平行に配置されているた
め、インダクタンスを低減することができる。
【００４２】また、ＩＧＢＴチップが正極ブスバー２０
及び出力ブスバー２２の上に直接ついているので、配線
距離をさらに、短くできる。
【００４３】また、負極ブスバー２４を正極ブスバー２
０の上に平行に配置され、しかも、正極ブスバー２０を
流れる電流の向きと負極ブスバー２４を流れる電流の向
きが逆方向であるため、インダクタンスを低減すること
ができる。
【００４４】また、負極ブスバー２４を正極ブスバー２
０の上に平行に配置したため、従来のようなジャンパー
プレートを使用する必要がないため、インダクタンスを
低減できる。
【００４５】また、負極ブスバー２４を正極ブスバー２
０の上に平行に配置し、さらに、負極ブスバー２４と出
力ブスバー２２の上に固定されたＩＧＢＴチップのエミ
ッタを接続するアルミワイヤと、正極ブスバー２０の上
に固定されたＩＧＢＴチップのエミッタと出力ブスバー
２２を接続するアルミワイヤとを互いに平行にし、しか
も、それらを流れる電流の向きを逆方向とすることによ
り、さらに、インダクタンスを低減できる。
【００４６】次に、図３を用いて本発明の一実施の形態
による半導体装置の回路図について説明する。
【００４７】ここで、図１に示した平面図では、４個の
ＩＧＢＴチップと４個のダイオードが配置されている
が、これは、第１の直列回路が並列配置され、さらに、
第２の直列回路も並列配置されているためであり、ここ
では、１個のＩＧＢＴチップとダイオードからなる第１
の直列回路と１個のＩＧＢＴチップとダイオードからな
る第２の直列回路だけについて説明する。
【００４８】図３において、太い実線は、ブスバーを表
し、破線は、アルミワイヤを表している。
【００４９】ＩＧＢＴチップ３０Ａとダイオード４０Ａ
からなる直列回路により第１の回路を構成している。ま
た、ＩＧＢＴチップ３２Ｂとダイオード４２Ｂからなる
直列回路により第２の回路を構成している。
【００５０】正極ブスバー２０は、ＩＧＢＴチップ３０
Ａのコレクタ及びダイオード４２Ａのカソードに接続さ
れている。負極ブスバー２４は、ダイオード４０Ａのア
ノード側にアルミワイヤ５０Ｂ３を介して接続され、Ｉ
ＧＢＴチップ３２Ｂのエミッタ側にアルミワイヤ５０Ｂ
２を介して接続されている。
【００５１】また、出力ブスバー２２は、ＩＧＢＴチッ
プ３０Ａに対してアルミワイヤ５０Ａ１を介した点とダ
イオード４０Ａのカソードの接続点及びＩＧＢＴチップ
３２Ａのコレクタとダイオード４２Ａのアノード側にア
ルミワイヤ５０Ａ３を介した点との接続点に接続されて
いる。
【００５２】ＩＧＢＴチップ３０Ａのベースに信号が印
加されると、正の半波が出力ブスバー２２を介して取り
出され、ＩＧＢＴチップ３２Ａのベースに信号が印加さ
れると、負の半波が出力ブスバー２２を介して取り出さ
れて、交流信号を得られる。
【００５３】ダイオード４０Ａ及びダイオード４２Ａ
は、転流用のダイオードである。
【００５４】ここで、本実施の形態によれば、正極ブス
バーと負極ブスバーは、互いに平行に配置されるととも
に、それぞれを流れる電流の方向は逆方向であるため、
インダクタンスを低減できる。
【００５５】また、出力ブスバーと正極ブスバーも互い
に平行に配置されており、インダクタンスを低減でき
る。
【００５６】また、アルミワイヤは、対アームであるア
ルミワイヤと互いに平行であり、しかも、流れる電流の
方向は、逆方向となっており、インダクタンスを低減で
きる。
【００５７】また、正極から電流が流れチップを通って
出力端子に戻ってくるまでの往復線間は、ワイヤ高さと
絶縁物高さ程度に小さくできるので、磁界キャンセリン
グ作用により、インダクタンスを低減できる。そのた
め、各部における自己インダクタンスおよび相互インダ
クタンスが大きく減少し、それによりサ−ジ電圧を低減
でき、スイッチング損失を低減できる。複数チップで遠
い位置のチップのインダクタンスが大きく、電流アンバ
ランスが発生しやすいため、極力内部わん曲をなくし、
近接並行としインダクタンスを低減している。
【００５８】チップの線膨張係数は、銅の約１／６倍
で、窒化アルミの線膨張係数は、銅の約１／５倍で、チ
ップ、銅、窒化アルミの順に接続されているため、熱ス
トレスの影響をうけることが予想されるが、ブスバーの
ＩＧＢＴチップマウント部の厚さを最適とすることによ
り熱応力作用によりはんだ寿命に影響しないようするこ
とが可能である。
【００５９】以下、本発明の他の実施の形態について、
図４及び図５を用いて説明する。図４は、本発明の他の
実施の形態による半導体装置の平面図であり、図５は、
図４のＹ−Ｙ断面図である。
【００６０】本実施の形態では、ＩＧＢＴチップとこれ
に直列配置されるダイオードを近接させる配置としてい
る。また、ブスバーを上下対称に、即ち、対アームを形
成する第１の直列回路と第２の直列回路を対称に配置
し、これに対してブスバーを対称に配置している。な
お、ここでは、２個のＩＧＢＴチップと２個のダイオー
ドからなる配置を示しているが、図１と同様にして、４
個のＩＧＢＴチップと４個のダイオードからなる配置と
してもよい。
【００６１】図４において、四角形の絶縁板１１０の上
であって、図面に向かって左側の方には、長方形の正電
極端子として用いられる正極ブスバー１２０Ｂが、接合
されている。接合は、銀ローなどのロー材を用いてい
る。絶縁板１１０は、例えば、窒化アルミ板からなる。
また、正極ブスバー１２０の右側であって、絶縁板１１
０の上には、出力端子として用いられる出力ブスバー１
２２Ａが、ロー付けにより接合されている。正極ブスバ
ー１２０Ｂと出力ブスバー１２２Ａは、同一の絶縁板１
１０上に取り付けられているため、互いに平行である。
また、長方形の正極ブスバー１２０Ｂの長軸方向と出力
ブスバー１２２Ａの長軸方向は互いに平行であり、この
点においても、正極ブスバー１２０Ｂと出力ブスバー１
２２Ａは、互いに平行である。
【００６２】正極ブスバー１２０Ｂの上には、図示しな
い半田により、パワーモジュールであるスイッチング用
のＩＧＢＴチップ１３０Ａと転流用のダイオード１４２
Ｂが固定されている。従って、電気回路的には、ＩＧＢ
Ｔチップ１３０Ａのコレクタとダイオード１４２Ｂのカ
ソードが、正極ブスバー１２０Ｂに接続されている。
【００６３】また、出力ブスバー１２２Ａの上には、図
示しない半田により、パワーモジュールであるスイッチ
ング用のＩＧＢＴチップ１３２Ｂと転流用のダイオード
１４０Ａが固定されている。従って、電気回路的には、
ＩＧＢＴチップ１３２Ｂのコレクタとダイオード１４０
Ａのカソードが、出力ブスバー１２２Ａに接続されてい
る。
【００６４】ＩＧＢＴチップ１３０Ａのエミッタが、ア
ルミワイヤ１５０Ａ１によって、出力ブスバー１２２Ａ
に接続され、ダイオード１４２Ｂのアノードが、アルミ
ワイヤ１５０Ａ３によって、出力ブスバー１２２Ａに接
続されている。ここで、アルミワイヤ１５０Ａ１，１５
０Ａ３は、それぞれ、２本づつの線で表しているが、実
際には、複数本平行に用いられている。アルミワイヤ１
５０Ａ１，１５０Ａ３は、ワイヤボンデイングによって
設けられるため、１本のワイヤの径は、限界があり、Ｉ
ＧＢＴチップ若しくはダイオードから流れる電流の大き
さに応じて、複数本使用している。
【００６５】正極ブスバー１２０Ｂと出力ブスバー１２
２Ａの上には、３本の円柱形の絶縁物１６０Ａ，１６０
Ｂ，１６０Ｃが固定されている。そして、この絶縁物１
６０Ａ，１６０Ｂ，１６０Ｃの上には、負極ブスバー１
２４が固定されている。従って、負極ブスバー１２４
は、正極ブスバー１２０Ｂと互いに平行になっており、
また、負極ブスバー１２４と正極ブスバー１２０Ｂを流
れる電流の向きは、逆方向となっている。
【００６６】負極ブスバー１２４には、ＩＧＢＴチップ
１３２Ｂのエミッタが、アルミワイヤ１５０Ｂ１によっ
て接続され、ダイオード１４０Ａのアノードが、アルミ
ワイヤ１５０Ｂ３によって接続されている。ここで、ア
ルミワイヤ１５０Ｂ１，１５０Ｂ３は、それぞれ、２本
づつの線で表しているが、実際には、複数本平行に用い
られている。アルミワイヤ１５０Ｂ１，１５０Ｂ３は、
ワイヤボンデイングによって設けられるため、１本のワ
イヤの径は、限界があり、ＩＧＢＴチップ若しくはダイ
オードから流れる電流の大きさに応じて、複数本使用し
ている。
【００６７】ここで、アルミワイヤ１５０Ａ１，１５０
Ａ３とアルミワイヤ１５０Ｂ１，１５０Ｂ３は、それぞ
れ、平行に保たれている。即ち、この点については、図
５を用いて詳述するが、アルミワイヤ１５０Ａ１とアル
ミワイヤ１５０Ｂ１が、互いに平行であり、しかも、流
れる電流方向が逆向きとなっており、また、アルミワイ
ヤ５０Ａ３とアルミワイヤ５０Ｂ３が、互いに平行であ
り、しかも、流れる電流方向が逆向きとなっている。
【００６８】従って、ＩＧＢＴチップ１３０Ａのエミッ
タは、ダイオード１４０Ａのカソードに接続され、第１
の直列回路を構成している。また、ＩＧＢＴチップ１３
２Ｂのコレクタは、ダイオード１４２Ｂのアノードに接
続され、第２の直列回路を構成している。第１の直列回
路を構成するＩＧＢＴチップ１３０Ａとダイオード１４
０Ａは近接して配置されているため、インバータの転流
動作時に、電流がＩＧＢＴチップからダイオードに移っ
た時の交流分による磁界キャンセリングが行える。ま
た、第２の直列回路を構成するＩＧＢＴチップ１３２Ｂ
とダイオード１４２Ｂも同じ理由から近接して配置され
ている。
【００６９】第１の直列回路と第２の直列回路は、それ
ぞれ、正極ブスバー１２０Ｂと負極ブスバー１２４に対
して並列接続されているとともに、第１の直列回路のＩ
ＧＢＴチップのエミッタとダイオードのカソードの接続
点及び、第２の直列回路のダイオードのアノードとＩＧ
ＢＴチップのコレクタの接続点は、出力ブスバー１２２
Ａに共通接続されている。
【００７０】さらに、正極ブスバー１２０Ｂの左側であ
って、絶縁板１１０の上には、端子台１７０が取り付け
られている。端子台１７０のうえには、半田により、ゲ
ート抵抗１７４Ａが固定されている。ゲート抵抗１７４
Ａは、アルミワイヤ１７８Ａ１によりＩＧＢＴチップ１
３０Ａのベースに接続されている。また、出力ブスバー
１２２Ａの右側であって、絶縁板１１０の上には、端子
台１７２が取り付けられている。端子台１７２のうえに
は、半田により、ゲート抵抗１７６Ｂ１が固定されてい
る。ゲート抵抗１７６Ｂ１は、アルミワイヤ１７８Ｂ２
によりＩＧＢＴチップ１３２Ｂのベースに接続されてい
る。
【００７１】また、正極ブスバー１２０Ｂには、正極ブ
スバー１２０Ａが接続されており、正極ブスバー１２０
Ａと負極ブスバー１２４の左側の端子部分は、互いに平
行になっている。出力ブスバー１２２Ａには、出力ブス
バー１２２Ｂが接続されている。正極ブスバー１２０Ａ
と出力ブスバー１２２Ｂの構成については、図５を用い
て後述する。
【００７２】ＩＧＢＴチップからの放熱は、絶縁板１１
０を介して行われる。
【００７３】次に、図５を用いて、図４に示した本発明
の他の実施の形態による半導体装置の断面構造について
説明する。
【００７４】絶縁板１１０の上であって、図面に向かっ
て左側の方には、正電極端子として用いられる正極ブス
バー１２０Ｂが、接合されている。接合は、銀ローなど
のロー材を用いている。正極ブスバー１２０Ｂには、入
力端子として用いるＬ字状の正極ブスバー１２０Ａが半
田付けされている。また、正極ブスバー１２０Ｂの右側
であって、絶縁板１１０の上には、出力端子として用い
られる出力ブスバー１２２Ａが、ロー付けにより接合さ
れている。出力ブスバー１２２Ａには、出力端子として
用いるＬ字状の出力ブスバー１２２Ｂが半田付けされて
いる。正極ブスバー１２０Ｂと出力ブスバー１２２Ａ
は、同一の絶縁板１１０上に取り付けられているため、
互いに平行である。また、正極ブスバー１２０Ｂの長軸
方向（図面に直交する方向）と出力ブスバー１２２Ａの
長軸方向（図面に直交する方向）は互いに平行であり、
この点においても、正極ブスバー１２０Ｂと出力ブスバ
ー１２２Ａは、互いに平行である。
【００７５】正極ブスバー１２０Ｂの上には、半田１８
０により、図示しないパワーモジュールであるスイッチ
ング用のＩＧＢＴチップと転流用のダイオード１４２Ｂ
が固定されている。従って、電気回路的には、ＩＧＢＴ
チップ１３０Ａのコレクタとダイオード１４２Ｂのカソ
ードが、正極ブスバー１２０Ｂに接続されている。
【００７６】また、出力ブスバー１２２Ａの上には、半
田１８２により、パワーモジュールであるスイッチング
用のＩＧＢＴチップ１３２Ｂと図示しない転流用のダイ
オードが固定されている。従って、電気回路的には、Ｉ
ＧＢＴチップ１３２Ｂのコレクタとダイオード１４２Ｂ
のアノードが、出力ブスバー１２２Ａに接続されてい
る。
【００７７】出力ブスバー１２２Ａには、ダイオード１
４２Ｂのアノードが、アルミワイヤ１５０Ａ３によって
接続されている。ここで、アルミワイヤ１５０Ａ３は複
数本平行に用いられている。アルミワイヤ１５０Ａ３
は、ワイヤボンデイングによって設けられるため、１本
のワイヤの径は、限界があり、ＩＧＢＴチップ若しくは
ダイオードから流れる電流の大きさに応じて、複数本使
用している。
【００７８】正極ブスバー１２０Ｂ及び出力ブスバー１
２２Ａの上には、円柱形の絶縁物１６０Ｂが固定されて
いる。そして、絶縁物１６０Ｂの上には、負極ブスバー
１２４が固定されている。従って、負極ブスバー１２４
は、正極ブスバー１２０Ｂ及び正極ブスバー１２０Ａと
互いに平行になっており、また、負極ブスバー１２４と
正極ブスバー１２０Ａ，１２０Ｂを流れる電流の向き
は、逆方向となっている。また、正極ブスバー１２０Ａ
と負極ブスバー１２４の間には、絶縁物製のスペーサ１
９２を介して固定されている。
【００７９】負極ブスバー１２４の右側には、ＩＧＢＴ
チップ１３２Ｂのエミッタが、アルミワイヤ１５０Ｂ１
によって接続されている。また、図示しないダイオード
のアノードが、アルミワイヤによって、負極ブスバー１
２４の接続端子に接続されている。ここで、アルミワイ
ヤ１５０Ｂ１は、複数本平行に用いられている。アルミ
ワイヤ１５０Ｂ１は、ワイヤボンデイングによって設け
られるため、１本のワイヤの径は、限界があり、ＩＧＢ
Ｔチップ若しくはダイオードから流れる電流の大きさに
応じて、複数本使用している。
【００８０】また、負極ブスバー１２４は、絶縁物１６
０Ｂを介して、正極ブスバー１２０Ｂや出力ブスバー１
２２Ａとは、異なる平面上に支持されているので、負極
ブスバー１２４とＩＧＢＴチップ１３２Ｂのエミッタの
間には、段差があり、従来のワイヤボンデイング技術で
は、このような段差がある場合には、アルミワイヤによ
るボンデイングが不可能であったが、近年、このような
段差のある箇所にも適用可能なボンデイング技術が開発
されたため、このような配置が可能となっている。ま
た、正極ブスバー１２０Ｂと負極ブスバー１２４の間に
は、円柱状の絶縁物１６０Ｂを用いているため、超音波
ボンデイング時の共振現象を防止できる。
【００８１】ここで、アルミワイヤ１５０Ａ３とアルミ
ワイヤ１５０Ｂ１は、それぞれ、平行に保たれている。
即ち、アルミワイヤ１５０Ａ３とアルミワイヤ１５０Ｂ
１が、互いに平行であり、しかも、流れる電流方向が逆
向きとなっている。
【００８２】従って、ＩＧＢＴチップ１３２Ｂのコレク
タは、正極ブスバー１２０Ｂの上に固定された図示しな
いダイオードのアノードに接続され、第１の直列回路を
構成している。また、正極ブスバー１２０Ｂの上に固定
された図示しないＩＧＢＴチップのエミッタは、出力ブ
スバー１２２Ａの上に固定されたダイオードのカソード
に接続され、第２の直列回路を構成している。また、第
１の直列回路と第２の直列回路は、それぞれ、正極ブス
バー１２０Ｂと負極ブスバー１２４に対して並列接続さ
れているとともに、第１の直列回路のＩＧＢＴチップの
エミッタとダイオードのカソードの接続点及び、第２の
直列回路のダイオードのアノードとＩＧＢＴチップのコ
レクタの接続点は、出力ブスバー１２２Ａに共通接続さ
れている。また、第１の回路と第２の回路は、対称配置
されているため、正極ブスバー１２０Ａ，１２０Ｂ及び
負極ブスバー１２４を対称形にすることができ、第１及
び第２の回路に均等に流れるため、電流配分が均等にな
り、電流アンバランスを小さくできる。
【００８３】さらに、正極ブスバー１２０Ｂの左側であ
って、絶縁板１１０の上には、端子台１７０が取り付け
られている。端子台１７０のうえには、半田により、ゲ
ート抵抗１７４Ａが固定されている。ゲート抵抗１７４
Ａは、アルミワイヤ１７８Ａ１によりＩＧＢＴチップ１
３０Ａのベースに接続されている。また、出力ブスバー
１２２Ａの右側であって、絶縁板１１０の上には、端子
台１７２が取り付けられている。端子台１７２のうえに
は、半田により、ゲート抵抗１７６Ｂが固定されてい
る。ゲート抵抗１７６Ｂは、アルミワイヤ１７８Ｂ２に
よりＩＧＢＴチップ１３２Ｂのベースに接続されてい
る。絶縁板１１０の裏には、銅パターン１９０が形成さ
れており、ＩＧＢＴチップからの放熱は、絶縁板１１０
を介して行われる。
【００８４】正極ブスバー１２０Ｂと出力ブスバー１２
２Ａは、絶縁板１１０の上に、０．４ｍｍ程度に薄くし
た部分をロー付けにより、接合している。
【００８５】ＩＧＢＴチップの表面は、チップ保護のた
めのコーテイング剤で覆われ、さらに、その上には、チ
ップ保護のために、ゲル１００が充填されている。
【００８６】本実施の形態によれば、第１の回路と第２
の回路を対称に配置したため、正極ブスバー及び負極ブ
スバーからの電流が均等に流れるため、電流配分が均等
になる。
【００８７】また、第１の回路を構成するＩＧＢＴチッ
プとダイオードを近接して配置しているため、交流分に
よる磁界キャンセリングが可能となる。
【００８８】また、正極ブスバーと出力ブスバーが互い
に平行に配置されているため、インダクタンスを低減す
ることができる。
【００８９】また、ＩＧＢＴチップが正極ブスバー及び
出力ブスバーの上に直接ついているので、配線距離をさ
らに、短くできる。
【００９０】また、負極ブスバーを正極ブスバーの上に
平行に配置され、しかも、正極ブスバーを流れる電流の
向きと負極ブスバーを流れる電流の向きが逆方向である
ため、インダクタンスを低減することができる。
【００９１】また、負極ブスバーを正極ブスバーの上に
平行に配置したため、従来のようなジャンパープレート
を使用する必要がないため、インダクタンスを低減でき
る。
【００９２】また、負極ブスバーを正極ブスバーの上に
平行に配置し、さらに、負極ブスバーと出力ブスバーの
上に固定されたＩＧＢＴチップのエミッタを接続するア
ルミワイヤと、正極ブスバーの上に固定されたＩＧＢＴ
チップのエミッタと出力ブスバーを接続するアルミワイ
ヤとを互いに平行にし、しかも、それらを流れる電流の
向きを逆方向とすることにより、さらに、インダクタン
スを低減できる。
【００９３】また、正極から電流が流れチップを通って
出力端子に戻ってくるまでの往復線間は、ワイヤ高さと
絶縁物高さ程度に小さくできるので、磁界キャンセリン
グ作用により、インダクタンスを低減できる。そのた
め、各部における自己インダクタンスおよび相互インダ
クタンスが大きく減少し、それによりサ−ジ電圧を低減
でき、スイッチング損失を低減できる。複数チップで遠
い位置のチップのインダクタンスが大きく、電流アンバ
ランスが発生しやすいため、極力内部わん曲をなくし、
近接並行としインダクタンスを低減している。
【００９４】チップの線膨張係数は、銅の約１／６倍
で、窒化アルミの線膨張係数は、銅の約１／５倍で、チ
ップ、銅、窒化アルミの順に接続されているため、熱ス
トレスの影響をうけることが予想されるが、ブスバーの
ＩＧＢＴチップマウント部の厚さを最適とすることによ
り熱応力作用によりはんだ寿命に影響しないようするこ
とが可能である。
【００９５】
【発明の効果】本発明によれば、２回路内蔵方式の半導
体装置における内部インダクタンスを低減できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体装置の平面
図である。
【図２】図１のＸ−Ｘ断面図である。
【図３】本発明の一実施の形態による半導体装置の回路
図である。
【図４】本発明の他の実施の形態による半導体装置の平
面図である。
【図５】図４のＹ−Ｙ断面図である。
【符号の説明】
１０，１１０…絶縁板 １２…ケ−ス ２０，１２０Ａ，１２０Ｂ…正極ブスバ− ２２，１２４Ａ，１２４Ｂ…出力ブスバ− ２４，１２４…負極ブスバ− ３０Ａ，３０Ｂ，３２Ａ，３２Ｂ…ＩＧＢＴチップ ４０Ａ，４０Ｂ，４２Ａ，４２Ｂ…ダイオ−ドチップ ５０Ａ１，５０Ａ２，５０Ａ３，５０Ａ４，５０Ｂ１，
５０Ｂ２，５０Ｂ３， ５０Ｂ４，７８Ａ１，７８Ａ２，７８Ｂ１，７８Ｂ２…
アルミワイヤ ６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６０Ｅ，６０Ｆ…絶
縁物 ７０，７２…端子台 ７４Ａ，７４Ｂ，７６Ａ，７６Ｂ…チップ抵抗 ８０，８２，１８０，１８２…半田 ９０…銅板 １００…ゲル １９２…スペ−サ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内藤 祥太郎 茨城県ひたちなか市大字高場2520番地 株式会社 日立製作所 自動車機器事業 部内 (56)参考文献 特開 昭61−39563（ＪＰ，Ａ) 特開 平６−69415（ＪＰ，Ａ) 特開 平６−21323（ＪＰ，Ａ) 特開 平２−130955（ＪＰ，Ａ) 特開 昭63−193553（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１のＩＧＢＴチップと第１のダイオー
    ドの直列回路からなる第１の回路と、第２のＩＧＢＴチ
    ップと第２のダイオードの直列回路からなる第２の回路
    を並列配置した半導体装置において、 絶縁基板上に固定された正極ブスバーと、 この正極ブスバーと平行に配置され、上記絶縁基板上に
    固定された出力ブスバーと、 上記正極ブスバーの上に固定されるとともに、そのコレ
    クタが接続された上記第１のＩＧＢＴチップと、 上記正極ブスバーの上に固定されるとともに、そのアノ
    ードが接続された上記第２のダイオードと、 上記出力ブスバーの上に固定されるとともに、そのコレ
    クタが接続された上記第２のＩＧＢＴチップと、 上記出力ブスバーの上に固定されるとともに、そのアノ
    ードが接続された上記第１のダイオードと、 上記第１のＩＧＢＴチップのエミッタと上記出力ブスバ
    ーを接続する第１の接続導体と、 上記第２のダイオードのカソードと上記出力ブスバーを
    接続する第２の接続導体と、 上記第１のＩＧＢＴチップ及び上記第２のダイオードの
    上方に、絶縁物を介して、上記正極ブスバーと平行に固
    定された負極ブスバーと、 上記第２のＩＧＢＴチップのエミッタと上記負極ブスバ
    ーを接続する第３の接続導体と、 上記第１のダイオードのカソードと上記負極ブスバーを
    接続する第４の接続導体とを備えたことを特徴とする半
    導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、 上記第１及び第２の接続導体に対して、上記第３及び第
    ４の接続導体を平行に近接配置したことを特徴とする半
    導体装置。
  3. 【請求項３】請求項１記載の半導体装置において、 上記正極ブスバーの上に固定された上記第１のＩＧＢＴ
    チップに対して、上記出力ブスバーの上に固定される上
    記第１のダイオードを近接配置し、 上記正極ブスバーの上に固定された上記第２のダイオー
    ドに対して、上記出力ブスバーの上に固定される上記第
    ２のＩＧＢＴチップを近接配置したことを特徴とする半
    導体装置。
  4. 【請求項４】請求項３記載の半導体装置において、 上記第１の回路と上記第２の回路を対称に配置し、これ
    に対して、上記正極ブスバー，負極ブスバー及び出力ブ
    スバーを対称に配置したことを特徴とする半導体装置。
  5. 【請求項５】請求項１記載の半導体装置において、さら
    に、 上記絶縁板に固定されたケースを備え、 上記負極ブスバーの一部を上記ケースにより保持したこ
    とを特徴とする半導体装置。
JP26123495A 1995-10-09 1995-10-09 半導体装置 Expired - Fee Related JP3220366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26123495A JP3220366B2 (ja) 1995-10-09 1995-10-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26123495A JP3220366B2 (ja) 1995-10-09 1995-10-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001180294A Division JP3629222B2 (ja) 2001-06-14 2001-06-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH09102578A JPH09102578A (ja) 1997-04-15
JP3220366B2 true JP3220366B2 (ja) 2001-10-22

Family

ID=17359009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26123495A Expired - Fee Related JP3220366B2 (ja) 1995-10-09 1995-10-09 半導体装置

Country Status (1)

Country Link
JP (1) JP3220366B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128625B2 (en) 2014-11-18 2018-11-13 General Electric Company Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
JP4564989B2 (ja) * 2007-06-11 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置及びそれを備えた移動体
JP4565001B2 (ja) * 2007-12-27 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置及びそれを備えた移動体
JP5318698B2 (ja) * 2009-08-12 2013-10-16 日立オートモティブシステムズ株式会社 パワーモジュール
JP5581724B2 (ja) * 2010-02-22 2014-09-03 ダイキン工業株式会社 電力変換装置
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
CN115064526A (zh) 2016-06-01 2022-09-16 罗姆股份有限公司 半导体功率模块
US11211312B2 (en) 2017-11-20 2021-12-28 Rohm Co., Ltd. Semiconductor device
JP7267716B2 (ja) * 2018-11-12 2023-05-02 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128625B2 (en) 2014-11-18 2018-11-13 General Electric Company Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector

Also Published As

Publication number Publication date
JPH09102578A (ja) 1997-04-15

Similar Documents

Publication Publication Date Title
EP0588094B1 (en) Semiconductor device with reduced internal inductance
JP5121133B2 (ja) パワーモジュール組立体及び３相インバータ組立体
JP4277169B2 (ja) 電力用半導体モジュール
US6101114A (en) Power conversion system having multi-chip packages
EP0585578B1 (en) Semiconductor device with reduced floating inductance and method of fabricating same
US5038194A (en) Semiconductor device
KR100284241B1 (ko) 반도체장치
JP3220366B2 (ja) 半導体装置
JP2001274322A (ja) パワー半導体モジュール
JP4455914B2 (ja) 電力変換装置
KR940008343B1 (ko) 대전력 반도체장치
JPH0513383B2 (ja)
US5617293A (en) Bridge module
JPH1118429A (ja) 制御モジュール
JP3629222B2 (ja) 半導体装置
JP3085453B2 (ja) 半導体モジュール及びこれを用いたインバータ装置
JP2002171768A (ja) 電力変換装置
JP2003218306A (ja) 半導体装置およびその製造方法
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JPH09135155A (ja) 半導体装置
JPH0878619A (ja) 電力用半導体装置
JPH08186193A (ja) 回路基板及びそれを用いた半導体装置
JP2001007282A (ja) パワー半導体素子
JPH06342872A (ja) 半導体装置
CN116525603A (zh) 一种三相全桥电路的功率封装模块

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees