JPH0878520A - 多層配線を有する半導体装置及びその製造方法 - Google Patents
多層配線を有する半導体装置及びその製造方法Info
- Publication number
- JPH0878520A JPH0878520A JP6207031A JP20703194A JPH0878520A JP H0878520 A JPH0878520 A JP H0878520A JP 6207031 A JP6207031 A JP 6207031A JP 20703194 A JP20703194 A JP 20703194A JP H0878520 A JPH0878520 A JP H0878520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- forming
- tin
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
線形成後の熱処理においても上層配線と下層配線との接
触抵抗の増大を抑制することができる多層配線形成技術
を提供する。 【構成】 絶縁表面2上に形成され、高融点金属T,W
を主成分として含む第1の配線3,4,5と、前記第1
の配線を覆うように形成され、所定の領域にコンタクト
ホールが設けられた層間絶縁膜6と、前記第1の配線の
上面のうち前記コンタクトホールが設けられた領域で前
記第1の配線に電気的に接続するように形成され、Al
を主成分として含む第2の配線9と、前記第1の配線と
前記第2の配線とが電気的に接続される界面に配置さ
れ、前記第1の配線の主成分である高融点金属及びAl
の双方と異なり、かつ双方と実質的に反応しない材料か
らなるバリア層7とを有する。
Description
体装置及びその製造方法に関し、特に、下層配線として
高融点金属を使用した多層配線形成技術に関する。
はAl合金を主体とした積層配線が用いられていた。例
えば、Ti層の上にTiN層とAl合金層を積層したA
l/TiN/Ti積層構造、Ti層の上にAl合金を積
層したAl/Ti積層構造が用いられていた。特に、下
層配線には、一般的にAl/TiN/Ti積層構造が用
いられていた。
下層配線において配線幅、コンタクトホール径等が縮小
化してきた。これらパターンが微細化すると、Al配線
を流れる電流密度が増大し、Al配線のエレクトロマイ
グレーションによる抵抗の増大及び断線が発生しやすく
なる。このため、半導体装置の信頼性の低下が懸念され
るようになってきた。
ション耐性等の劣化による配線の信頼性に対する懸念が
増大してきた。上記問題点を解決するため、下層配線と
してAlの代わりに高融点金属のタングステン(W)を
用いる技術が注目されている。
造と同様の構造を有し、下層配線としてW層を使用した
場合の多層配線基板の断面を示す。シリコン基板50の
上にボロンリンシリケートガラス(BPSG)膜51が
形成されている。BPSG膜51表面の所定の領域にT
i層52、TiN層53、W層54がこの順序で積層さ
れた下層配線が形成されている。
層間絶縁膜55が形成されている。層間絶縁膜55に
は、下層配線と電気的接続をとるためのコンタクトホー
ルが設けられている。層間絶縁膜55の上には、Ti層
56、Al合金層57の積層構造からなる上層配線が形
成されており、上層配線は、層間絶縁膜55に設けられ
たコンタクトホールを介して下層配線と接続されてい
る。
造では、上層配線形成後のパッシベーション膜の形成あ
るいはアニール時の熱により、Al合金層57とW層5
4とがTi層56を介して反応し、接触抵抗が増加する
という問題がある。
属を使用し、上層配線形成後の熱処理においても上層配
線と下層配線との接触抵抗の増大を抑制することができ
る多層配線形成技術を提供することである。
絶縁表面上に形成され、高融点金属を主成分として含む
第1の配線と、前記第1の配線を覆うように形成され、
所定の領域にコンタクトホールが設けられた層間絶縁膜
と、前記第1の配線の上面のうち前記コンタクトホール
が設けられた領域で前記第1の配線に電気的に接続する
ように形成され、Alを主成分として含む第2の配線
と、前記第1の配線と前記第2の配線とが電気的に接続
される界面に配置され、前記第1の配線の主成分である
高融点金属及びAlの双方と異なり、かつ双方と実質的
に反応しない材料からなるバリア層とを有する。
面上に、高融点金属を主成分として含む第1の配線を形
成する工程と、前記第1の配線を覆う層間絶縁膜を形成
し、前記第1の配線の表面のうち所定の領域が露出する
ように前記層間絶縁膜にビアホールを形成するビアホー
ル形成工程と、少なくとも前記ビアホールの底面に露出
した前記第1の配線の表面に、前記第1の配線の主成分
である高融点金属及びAlの双方と反応しにくい材料か
らなるバリア層を形成するバリア層形成工程と、前記バ
リア層表面を酸化し、酸化表面層を形成するバリア層表
面酸化工程と、前記層間絶縁膜及び前記酸化表面層の上
にAlを主成分として含む第2の配線層を形成する第2
の配線層形成工程とを含む。
れる上層配線との界面に、どちらの配線材料とも反応し
にくい材料からなるバリア層を形成することにより、バ
リア層材料と上下層配線材料との反応による各層の接触
抵抗の増加を防止することができる。
を形成する前に、バリア層表面に薄い酸化層を形成す
る。バリア層上に直接Al合金層を形成すると、上層配
線のエレクトロマイグレーション耐性が劣化するが、バ
リア層表面に酸化層を形成しておくことによりエレクト
ロマイグレーション耐性の劣化を防止することができ
る。
多層配線の形成方法について説明する。なお、各工程毎
の説明のため、適宜、図3〜図7を参照しつつ説明す
る。
した基板断面を示す。シリコン基板1の表面に層間絶縁
膜としてのBPSG膜2が形成されている。なお、図に
は示さないが、シリコン基板1表面の他の領域には、半
導体素子が形成されている。
さ20nmのTi層3、厚さ50nmのTiN層4をこ
の順序に形成する。次に、TiN層4の全面に原料ガス
としてWF6 、還元性ガスとしてH2 を使用し、CVD
(化学気相成長法)により厚さ350nmのW層5を形
成する。
フィにより、W層5、TiN層4及びTi層3を所定の
領域を残してエッチングし、下層配線を形成する。図1
(C)に示すように、下層配線及びBPSG膜2表面を
覆うように、厚さ700〜900nmの層間絶縁膜6を
形成する。層間絶縁膜6は、反応ガスとしてSiH4 と
N2 Oを用いプラズマCVDによって形成された厚さ1
00nmのSiON膜と、反応ガスとしてO3 とTEO
S(テトラエチルオルソシリケート)を用いCVDによ
って形成された厚さ600〜800nmのノンドープS
iO 2 膜の2層から構成される。
領域に、下層配線と上層配線とを接続するためのビアホ
ールを形成する。図1(D)に示すように、W層5の露
出した表面のプレクリーン処理を行う。プレクリーン処
理は、Arを用いたスパッタエッチにより、W層5の表
面を厚さ30〜50nmエッチングすることにより行
う。通常のプレクリーン処理では、10nm程度のエッ
チングで十分であるが、30〜50nmエッチングする
ことにより、層間絶縁膜6がエッチングされる厚さも厚
くなるため、ビアホール開口面の周囲はなだらかな形状
になる。
ビアホール底面に露出したW層5の表面を覆うように、
窒素雰囲気中でTiターゲットを用いたリアクティブス
パッタリングにより厚さ100nmのTiN層7を形成
する。TiN層7の成膜は、基板温度500℃で行う。
次に、N2 雰囲気中で、温度450℃で30分間熱処理
を行い、TiN層表面を僅かに酸化する。これにより、
TiN層7の表面に薄いTiN酸化表面層8が形成され
る。
ィブスパッタにより形成する場合には、基板温度が上昇
する前にTiNの成膜を開始することが好ましい。以
下、TiN成膜の好ましい開始時期について図3を参照
して説明する。
間変化を示す。横軸は基板の温度上昇開始からの時間を
単位秒で表し、縦軸は層間絶縁膜6からのデガス量を任
意目盛りで表す。温度上昇開始当初は、デガス量は少な
く、時間の増加とともに増加する。特に、温度上昇開始
から約10秒経過後、デガス量の増加が大きくなる。デ
ガス量は、温度上昇開始から約30秒後に最大となり、
それ以後はしだいに減少する。
クリーン処理を行ったW層5の表面がガスにより汚染さ
れる。このため、W層5とTiN層7との接触抵抗が増
大する。接触抵抗の増大を抑制するためには、層間絶縁
膜6からのデガス量が増加する前にTiN層7の堆積を
開始すればよい。図3から、温度上昇開始後10秒以内
にTiN層7の堆積を開始すればよいことがわかる。こ
れを基板温度で表せば、200℃以下のときにTiN層
7の堆積を開始すればよいことになる。
は、温度上昇開始から5秒以上経過してTiN層の堆積
を開始することが好ましい。これを基板温度で表せば、
50℃以上のときにTiN層7の堆積を開始すればよい
ことになる。なお、堆積終了時でのTiN層表面の温度
は、400〜600℃、さらには500℃程度となるこ
とが好ましい。
ずかに酸化する理由について説明する。図4は、TiN
層あるいはTi層上に形成したAl配線の抵抗の時間変
化を示す。横軸は電流を流し始めてからの経過時間を表
し、縦軸はAl配線の抵抗を任意目盛りで表す。なお、
Al配線の幅は0.7μm、厚さは0.8μm、電流密
度は2〜3MA/cm2 、基板温度は200℃である。
N層上に形成した場合、曲線q1は、TiN層を形成
し、TiN層表面を大気にさらした後Al配線を形成し
た場合、曲線r1は、TiN層を形成した後、大気にさ
らすことなく連続してAl配線を形成した場合を示す。
Ti/TiN層上に形成した場合及びTiN層表面を大
気にさらした後Al配線を形成した場合には、通電開始
当初わずかに抵抗が増加するが、その後は、ほとんど抵
抗の増加は見られない。これに対し、曲線r1で示すよ
うに、TiN層形成後連続してAl配線を形成した場合
には、電流を流し始めてから約500時間経過すると、
抵抗の増加率が大きくなる。これは、Al配線のエレク
トロマイグレーションにより抵抗が増加するためと考え
られる。
ためには、TiN層形成後、大気にさらすかまたは熱処
理を行うことにより、表面をわずかに酸化することが好
ましい。なお、Ti/TiN層上にAl配線を形成する
方法については、後に他の実施例で説明する。
層8の上にAl合金層9を形成する。以下、Al合金層
9の形成方法について説明する。まず、TiN層7の表
面を酸化した後、基板を500℃に加熱しデガスを行
う。これにより、TiN層表面に吸着していた水分を除
去することができる。
置を示す。処理容器20の底面にほぼ平坦な上面を有す
るサセプタ24が配置されている。サセプタ24の内部
にはヒータ23が収納されている。サセプタ24の上面
のほぼ中央部には、処理容器20内にガスを導入するた
めのガス配管22が開口している。また、処理容器20
には、ガス排気用配管25が設けられており内部のガス
を排気することができる。
面とほぼ平行に処理基板21を配置する。ヒータ23で
サセプタ24の上面を加熱しながら、ガス配管22から
Arガスを導入する。Arガスはサセプタ24と処理基
板21との間隙を流れ、サセプタ24によって加熱され
る。この間隙部の圧力は、1〜20Torr程度とする
ことが好ましい。加熱されたArガスにより処理基板表
面が所望の温度まで加熱される。
示す。横軸は加熱開始からの時間を単位秒で表し、縦軸
は処理基板表面の温度を任意目盛りで表す。曲線p2
は、図5(A)に示す方法で加熱した場合を示す。曲線
q2は、ランプ加熱により加熱した場合を示す。なお、
曲線r2は表面にTiN層が形成されていない基板をラ
ンプ加熱した場合を示す。曲線q2、r2で示すように
ランプ加熱の場合、表面にTiN層が形成されていない
場合には効果があるが、TiN層が形成されている場合
には加熱の効果が少なく、所望の温度まで加熱するため
に長時間を要する。
板裏面に沿ってArガスを流しながら、ガスを媒介とし
て加熱すると、TiN層の有無に関係なく所望の温度ま
で比較的短時間に加熱することができる。加熱開始から
約40秒後にほぼ所望の温度に達する。図5(A)に示
す方法の場合、加熱を開始してから約60秒間デガスを
行うことが好ましい。なお、十分な水分のデガスを行う
ためには、TiN層表面の温度を250〜500℃とす
ることが好ましい。
TiN層7、TiN酸化表面層8のデガスを十分行うこ
とにより、後の熱処理工程でAl合金層9が陥没するこ
とを防止することができる。
のデガスを十分行わなかった場合の積層構造の断面図を
示す。図6(A)に示すように、図2(A)までと同様
の工程により層間絶縁膜6、TiN層7、TiN酸化表
面層8が形成されている。TiN酸化表面層8の上に、
デガスを行わないでAl合金層9を形成する。さらに、
Al合金層9の上にリンシリケートガラス(PSG)膜
10を形成する。
上にパッシベーション膜としてSiN膜11を形成す
る。このとき、Al合金層9の一部が陥没し、陥没部1
2が発生する。これは、TiN層7、TiN酸化表面層
8表面に吸着された水分が原因と考えられる。Al合金
層9を形成する前に十分デガスを行うことにより、この
ような陥没の発生を防止することができる。
セプタ24の温度を50〜200℃、さらに好ましくは
100℃としてArガスを流し、基板を50〜200℃
まで冷却する。その後、基板温度約350℃の条件で、
堆積速度10nm/sで厚さ0.4〜0.5μmのAl
合金層を堆積し、その後、堆積速度20nm/sで全体
の厚さが0.8〜1.0μmとなるまでAl合金層を堆
積する。この時、前半の堆積時には、サセプタのArガ
スを流さず、基板温度の上昇を抑制する。また、前半の
堆積速度を後半の堆積速度よりも遅くすることによって
も、基板温度の上昇を抑制することができる。なお、A
l合金層は、Alに0.1%のCuと0.15%のTi
が含有されたものである。
面層8のデガスを行なった後、Al合金層堆積時に基板
温度を300〜400℃程度とすることが好ましい。基
板温度を300〜400℃としてAl合金層を堆積する
ことにより、Al合金層のステップカバレージ率を改善
することができる。
を形成した場合の積層構造の断面図を示す。500℃程
度の比較的高温の基板表面に付着したAl原子群は、そ
の表面積を小さくしようとして球状になる。このため、
図7に示すようにビアホール内に堆積したAl合金層9
の表面に凹凸が生じ、ステップカバレージ率が悪くな
る。Al合金層9を形成する前に基板温度を300〜4
00℃程度とすることにより、Al合金層9の表面を滑
らかにすることができる。
面層8、TiN層7からなる上層配線積層構造を形成す
る。図2(C)は、上層配線の上にパッシベーション膜
を形成した積層配線構造の断面図を示す。
線を形成すべき領域をレジストパターンで覆い、レジス
トパターンをマスクとしてAl合金層9、TiN酸化表
面層8、TiN層7をエッチングする。次に、厚さ0.
2μmのPSG膜10を全面に形成する。その後、PS
G膜形成時のダメージを回復するために450℃で30
分程度フォーミングガス雰囲気中で熱処理を行う。フォ
ーミングガスとしては、例えば、N2 ガスに3%のH2
ガスが含まれた混合ガスを用いる。熱処理後、厚さ1.
0μmのSiN膜11を形成する。このように、PSG
膜10とSiN膜11の2層からなるパッシベーション
膜を形成する。
層配線構造においては、W層5とAl合金層9との間に
TiN層7が形成されているため、WとAlとの反応に
よる接触抵抗の増加を防止することができる。また、既
に述べたように、TiN層7を形成する際に、層間絶縁
膜6からのデガス量が増加する前にTiN層の堆積を開
始することにより、W層5とTiN層7との接触抵抗の
増加を防止することができる。
することにより、その上に形成するAl合金層9のエレ
クトロマイグレーション耐性を向上することができる。
なお、図4の曲線r1で示すように、TiN層上にAl
合金層を連続して形成する方法は、Al合金層のエレク
トロマイグレーション耐性が悪くなるというデメリット
はあるが、Al合金層とW層との間にTiN層が形成さ
れているため、AlとWとの反応による抵触抵抗の増加
を防止するという点では同様の効果が期待できる。
を設けてもよい。例えば、図1(D)に示すように、W
層5の露出した表面のプレクリーン処理を行なった後、
基板温度200〜300℃で厚さ10〜50nmのTi
層、基板温度200〜400℃で厚さ50〜150nm
のTiN層をこの順番に堆積する。
く、図2(B)で説明した方法と同様にAl合金層を堆
積する。TiN層の下にTi層を形成することにより、
Al合金層のエレクトロマイグレーション耐性を向上す
ることができる。これは、Ti層の存在により、Al合
金層の(111)配向が強まるためと考えられる。この
方法ではAl合金層堆積前にTiN層表面を酸化する必
要がないため、図1、図2に示した方法に比べて工程数
削減の効果がある。
スを十分行うことにより、Al合金層9の陥没を防止す
ることができる。また、Al合金層9を350℃程度の
比較的低温で堆積することにより、Al合金層9のステ
ップカバレージ率を向上することができる。
について説明する。図8(A)は、他の実施例による多
層配線構造の断面図を示す。シリコン基板1の表面に形
成されたBPSG膜2の上に図1(A)〜(D)の工程
と同様の方法で、W層5、TiN層4、Ti層3の3層
からなる下層配線層、及び層間絶縁膜6を形成する。
前述のプレクリーン処理した後、図2(A)の工程と同
様の条件で厚さ100nmのTiN層7を形成する。次
に、基板温度を100℃としスパッタリングにより、厚
さ30nmのTi層13を形成する。Ti層13の上に
基板温度を100℃に維持したまま、その他の条件は図
2(B)の工程と同様の条件でAl合金層9を形成す
る。なお、Ti層13及びAl合金層9の形成開始時の
基板温度は、50〜200℃でもよい。
も、W層5とAl合金層9との間にTiN層7が形成さ
れているため、WとAlとの反応による接触抵抗の増加
を防止することができる。また、Al合金層9とTiN
層7との間にTi層13が挟まれているため、図4の曲
線p1で示すように上層配線のエレクトロマイグレーシ
ョンによる抵抗の増加を抑制することができる。
は、Al合金層9とTi層13との界面におけるAlと
Tiとの反応が問題になる。AlとTiが反応しAl3
Ti合金が形成されると、Al合金層9の実効的な膜厚
が薄くなりシート抵抗が増加する。このシート抵抗の増
加はAl合金層9のTi濃度の減少、あるいはAl合金
層9形成後に行う熱処理温度の低温化により抑制するこ
とが可能である。
時間変化を示す。横軸は熱処理時間、縦軸はシート抵抗
を、それぞれ任意目盛りで表す。曲線p3は、Al合金
層9としてAlに0.1%のCuと0.15%のTiを
混入したAl合金を使用した場合、曲線q3は、Alに
0.1%のCuと0.05%のTiを混入したAl合金
を使用した場合のシート抵抗の変化を示す。
初は、熱処理時間の増加に伴ってシート抵抗は増加す
る。所定の時間が経過するとシート抵抗の増加は飽和
し、それ以上熱処理を行ってもシート抵抗はほぼ一定の
値を維持する。この一定の値までの増加量は、Ti層1
3の厚さにより決まる。このように、シート抵抗の熱処
理時間に対する変化は同様の傾向を示すが、Al合金中
のTi濃度を0.05%としたときには、曲線q3で示
すように、Ti濃度を0.15%としたときに比べてシ
ート抵抗が小さい。これは、Ti濃度を減少させたAl
合金の抵抗率が小さいためと考えられる。Ti濃度の減
少の効果を得るためには、Ti濃度を0.1%以下とす
ることが好ましい。
と同一組成のAl合金層を形成し、その後、より低い温
度で熱処理を行った場合のシート抵抗の変化を示す。熱
処理温度が低いと、熱処理時間に対するシート抵抗の増
加は緩やかになる。このため、熱処理温度を低下するこ
とにより、シート抵抗の増加を抑制することができる。
めには、上層配線形成後の熱処理の温度を400℃程度
以下とすることが好ましい。例えば、上層配線の上に形
成するパッシベーション膜堆積時の基板温度、リード線
取り出し用のパッドを露出させるためのパッシベーショ
ン膜エッチング後の熱処理温度等を400℃程度以下と
することが好ましい。
に上層配線層をパターニングする際の露光光の反射防止
膜として厚さ30〜100nmのTiN層14を形成す
る。このように、Al合金層9は、下側のTi層13と
TiN層7からなるバリアメタル層と、上側の反射防止
用のTiN層14に挟まれた構造となる。
膜温度500℃、作動ガスとしてArとN2 の混合ガス
を用いたリアクティブスパッタリングにより形成する。
このとき、TiN層7の抵抗率を小さくするために、成
膜温度は高い方が好ましい。また、混合ガス全流量に対
するN2 ガスの流量比は、70〜100%、さらには8
0%程度が好ましい。N2 ガスの流量比を80%程度と
すると、形成されるTiN層は(200)配向する傾向
が強くなる。(200)配向することにより、グレイン
サイズが大きくなり、表面がより平坦になる。さらに
は、高密度化しやすく抵抗率の低減を図ることができ
る。
れる反射防止用のTiN層14は、成膜温度を200〜
300℃とし、TiN層7と同様に作動ガスとしてAr
とN 2 の混合ガスを用いたリアクティブスパッタリング
により形成する。このとき、N2 ガスの流量比をTiN
層7の形成の場合と同様に80%程度とすると、窒素原
子が下地のAlと反応してAlNが形成される。このた
め、TiN層14とAl合金層9との接触抵抗が大きく
なる。AlNの形成を防止するためには、ArとN2 の
混合ガス全流量に対するN2 ガスの流量比を40〜60
%、さらには50%程度とすることが好ましい。
の配線を形成する場合にも2層目の配線と同様の方法に
より配線層を形成することができる。すなわち、2層目
配線の反射防止用TiN層14上に、バリアメタル層、
Al合金層及び反射防止用TiN層からなる3層目の配
線を形成することができる。2層目配線表面に反射防止
用TiN層14がある場合の3層目配線のバリアメタル
層は、2層目配線と3層目配線との接触抵抗を少なくす
るために必要となる。
アメタル層としてTiNを用いた場合について説明した
が、下層配線の主成分であるWと、上層配線の主成分で
あるAlとの双方と反応しにくい材料であればその他の
金属あるいは金属化合物を使用してもよい。例えば、T
iW、W、Ta等を使用してもよい。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
高融点金属を用いた下層配線と、その上に形成される上
層配線との接触抵抗の増加を抑制することができ、半導
体装置の信頼性及び性能の向上を図ることができる。
するための多層配線構造の断面図である。
するための多層配線構造の断面図である。
ときの、層間絶縁膜からのデガス量の時間変化を示すグ
ラフである。
合、TiN層を一旦大気にさらした後Al合金層を形成
した場合、またはTi/TiN積層構造上にAl合金層
を形成した場合に、積層配線に通電したときの、抵抗の
時間変化を示すグラフである。
略断面図、及びこのデガス処理装置を使用して基板を加
熱した場合の基板の温度変化を示すグラフである。
を示すための積層構造の断面図である。
層を形成した場合の多層配線構造の断面図である。
図、及びこの多層配線構造が形成された基板を熱処理し
た場合の上層配線層のシート抵抗の時間変化を示すグラ
フである。
Claims (15)
- 【請求項1】 絶縁表面上に形成され、高融点金属を主
成分として含む第1の配線と、 前記第1の配線を覆うように形成され、所定の領域にコ
ンタクトホールが設けられた層間絶縁膜と、 前記第1の配線の上面のうち前記コンタクトホールが設
けられた領域で前記第1の配線に電気的に接続するよう
に形成され、Alを主成分として含む第2の配線と、 前記第1の配線と前記第2の配線とが電気的に接続され
る界面に配置され、前記第1の配線の主成分である高融
点金属及びAlの双方と異なり、かつ双方と実質的に反
応しない材料からなるバリア層とを有する半導体装置。 - 【請求項2】 前記バリア層は、TiN層、TiW層、
W層、Ta層からなる群から選ばれた少なくとも1つの
層から構成される請求項1記載の半導体装置。 - 【請求項3】 さらに、前記バリア層と前記第2の配線
との界面に形成され、前記バリア層の表面を酸化して形
成した酸化表面層を含む請求項1または2記載の半導体
装置。 - 【請求項4】 前記バリア層は、Ti層とその上に形成
されたTiN層を含む少なくとも2層から構成されてい
る請求項1または2記載の半導体装置。 - 【請求項5】 前記バリア層は、TiN層であり、 さらに、前記バリア層と前記第2の配線との界面に形成
されたTi層を有し、 前記第2の配線は、Ti濃度が0.1%以下である請求
項1または3記載の半導体装置。 - 【請求項6】 絶縁表面上に、高融点金属を主成分とし
て含む第1の配線を形成する工程と、 前記第1の配線を覆う層間絶縁膜を形成し、前記第1の
配線の表面のうち所定の領域が露出するように前記層間
絶縁膜にビアホールを形成するビアホール形成工程と、 少なくとも前記ビアホールの底面に露出した前記第1の
配線の表面に、前記第1の配線の主成分である高融点金
属及びAlの双方と異なり、かつ双方と反応しにくい材
料からなるバリア層を形成するバリア層形成工程と、 前記バリア層表面を酸化し、酸化表面層を形成するバリ
ア層表面酸化工程と、 前記層間絶縁膜及び前記酸化表面層の上にAlを主成分
として含む第2の配線層を形成する第2の配線層形成工
程とを含む半導体装置の製造方法。 - 【請求項7】 さらに、前記バリア層表面酸化工程の
後、前記第2の配線層形成工程前に、少なくとも前記バ
リア層を250〜500℃の温度に加熱しバリア層表面
に吸着したガスを放出するデガス工程を含む請求項6記
載の半導体装置の製造方法。 - 【請求項8】 さらに、前記第2の配線層形成工程は前
記バリア層表面を300〜400℃にして前記第2の配
線を形成する請求項7記載の半導体装置の製造方法。 - 【請求項9】 絶縁表面上に、高融点金属を主成分とし
て含む第1の配線を形成する工程と、 前記第1の配線を覆う層間絶縁膜を形成し、前記第1の
配線の表面のうち所定の領域が露出するように前記層間
絶縁膜にビアホールを形成するビアホール形成工程と、 少なくとも前記ビアホールの底面に露出した前記第1の
配線の表面に、TiNからなるバリア層を形成するバリ
ア層形成工程と、 少なくとも前記バリア層表面に、Ti層を形成するTi
層形成工程と、 前記層間絶縁膜及び前記Ti層の上に、Alを主成分と
して含み、Ti濃度が0.1%以下である第2の配線層
を形成する第2の配線層形成工程とを含む半導体装置の
製造方法。 - 【請求項10】 前記Ti層形成工程は、前記第1の配
線の表面温度が50〜200℃でTi層を形成し、 前記第2の配線層形成工程は、前記Ti層形成工程とほ
ぼ同じ温度で前記第2の配線を形成する請求項9記載の
半導体装置の製造方法。 - 【請求項11】 前記バリア層形成工程は、前記層間絶
縁膜及び第1の配線の表面を加熱し、該表面温度が50
〜200℃のときにTiN層の堆積を開始し、該TiN
層の堆積終了時には、該TiN層表面の温度が400〜
600℃となるように温度制御しつつ、少なくとも前記
ビアホールの底面に露出した前記第1の配線の表面にT
iN層を堆積する請求項6〜10のいずれかに記載の半
導体装置の製造方法。 - 【請求項12】 絶縁表面上に、高融点金属を主成分と
して含む第1の配線を形成する工程と、 前記第1の配線を覆う層間絶縁膜を形成し、前記第1の
配線の表面のうち所定の領域が露出するように前記層間
絶縁膜にビアホールを形成するビアホール形成工程と、 少なくとも前記ビアホールの底面に露出した前記第1の
配線の表面に、Ti層を形成する工程と、 少なくとも前記Ti層表面に、TiNからなるバリア層
を形成するバリア層形成工程と、 前記層間絶縁膜及び前記バリア層の上に、Alを主成分
として含む第2の配線層を形成する第2の配線層形成工
程とを含む半導体装置の製造方法。 - 【請求項13】 さらに、ビアホール形成工程の後に、
Arを用いたスパッタエッチングにより、前記ビアホー
ル底面に露出した前記第1の配線の表面及び前記層間絶
縁膜の表面を30〜50nmエッチングする工程を含む
請求項6〜12のいずれかに記載の半導体装置の製造方
法。 - 【請求項14】 さらに、前記第2の配線層の表面に、
反応ガスとしてArとN2 を含む混合ガスを用い、混合
ガスの流量に対するN2 ガスの流量比が40〜60%の
条件でリアクティブスパッタリングによりTiN層を形
成する工程を含む請求項6〜13のいずれかに記載の半
導体装置の製造方法。 - 【請求項15】 さらに、前記第2の配線層を部分的に
エッチングして所定のパターンの第2の配線を形成する
工程と、 前記第2の配線を覆うように、400℃以下の温度でパ
ッシベーション膜を形成する工程を含む請求項6〜14
のいずれかに記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20703194A JP3599199B2 (ja) | 1994-08-31 | 1994-08-31 | 多層配線を有する半導体装置の製造方法 |
US08/502,894 US5847459A (en) | 1994-08-31 | 1995-07-17 | Multi-level wiring using refractory metal |
KR1019950021317A KR100211627B1 (ko) | 1994-08-31 | 1995-07-20 | 다층배선을 가지는 반도체장치 및 그 제조방법 |
US09/159,601 US6204167B1 (en) | 1994-08-31 | 1998-09-24 | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20703194A JP3599199B2 (ja) | 1994-08-31 | 1994-08-31 | 多層配線を有する半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878520A true JPH0878520A (ja) | 1996-03-22 |
JP3599199B2 JP3599199B2 (ja) | 2004-12-08 |
Family
ID=16533063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20703194A Expired - Lifetime JP3599199B2 (ja) | 1994-08-31 | 1994-08-31 | 多層配線を有する半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5847459A (ja) |
JP (1) | JP3599199B2 (ja) |
KR (1) | KR100211627B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0807974A1 (fr) * | 1996-04-10 | 1997-11-19 | STMicroelectronics S.A. | Interconnexions multicouches à faible capacité parasite latérale |
JPH11345872A (ja) * | 1998-05-11 | 1999-12-14 | Samsung Electronics Co Ltd | 金属配線連結方法 |
KR100235959B1 (ko) * | 1996-10-22 | 1999-12-15 | 김영환 | 반도체소자의 금속배선 제조방법 |
US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
US7279416B2 (en) | 2003-06-03 | 2007-10-09 | Samsung Electronics Co., Ltd. | Methods of forming a conductive structure in an integrated circuit device |
JP2010219130A (ja) * | 2009-03-13 | 2010-09-30 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6005277A (en) * | 1996-07-15 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | ARC layer enhancement for reducing metal loss during via etch |
US20040222525A1 (en) * | 1997-03-14 | 2004-11-11 | Rhodes Howard E. | Advanced VLSI metallization |
US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
US6188097B1 (en) * | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
US6034420A (en) * | 1997-12-18 | 2000-03-07 | Advanced Micro Devices, Inc. | Electromigration resistant patterned metal layer gap filled with HSQ |
JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
US6413858B1 (en) | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
JP2001274143A (ja) * | 2000-03-28 | 2001-10-05 | Tdk Corp | ドライエッチング方法、微細加工方法及びドライエッチング用マスク |
US7038320B1 (en) * | 2001-02-20 | 2006-05-02 | Advanced Micro Devices, Inc. | Single damascene integration scheme for preventing copper contamination of dielectric layer |
US6426293B1 (en) * | 2001-06-01 | 2002-07-30 | Advanced Micro Devices, Inc. | Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant |
US20040203230A1 (en) * | 2002-01-31 | 2004-10-14 | Tetsuo Usami | Semiconductor device having multilayered conductive layers |
US6777328B2 (en) * | 2002-01-31 | 2004-08-17 | Oki Electric Industry Co., Ltd. | Method of forming multilayered conductive layers for semiconductor device |
US6800494B1 (en) * | 2002-05-17 | 2004-10-05 | Advanced Micro Devices, Inc. | Method and apparatus for controlling copper barrier/seed deposition processes |
JP2005244178A (ja) * | 2004-01-26 | 2005-09-08 | Toshiba Corp | 半導体装置の製造方法 |
US7462560B2 (en) * | 2005-08-11 | 2008-12-09 | United Microelectronics Corp. | Process of physical vapor depositing mirror layer with improved reflectivity |
KR100835442B1 (ko) | 2006-12-21 | 2008-06-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 구조 및 그 제조 방법 |
KR101550526B1 (ko) * | 2014-02-21 | 2015-09-04 | 에스티에스반도체통신 주식회사 | 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4566026A (en) * | 1984-04-25 | 1986-01-21 | Honeywell Inc. | Integrated circuit bimetal layer |
JPS61133646A (ja) * | 1984-12-03 | 1986-06-20 | Toshiba Corp | 半導体装置の製造方法 |
JPS62118525A (ja) * | 1985-11-19 | 1987-05-29 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS62213159A (ja) * | 1986-03-13 | 1987-09-19 | Matsushita Electronics Corp | 半導体装置の電極配線層 |
US5055908A (en) * | 1987-07-27 | 1991-10-08 | Texas Instruments Incorporated | Semiconductor circuit having metallization with TiW |
JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
JP2537413B2 (ja) * | 1989-03-14 | 1996-09-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
US5278448A (en) * | 1991-03-19 | 1994-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2533414B2 (ja) * | 1991-04-09 | 1996-09-11 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
JP2655213B2 (ja) * | 1991-10-14 | 1997-09-17 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
JP2924450B2 (ja) * | 1992-05-22 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
JP2861629B2 (ja) * | 1992-05-27 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
US5416045A (en) * | 1993-02-18 | 1995-05-16 | Micron Technology, Inc. | Method for chemical vapor depositing a titanium nitride layer on a semiconductor wafer and method of annealing tin films |
JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
US5385868A (en) * | 1994-07-05 | 1995-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Upward plug process for metal via holes |
US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
-
1994
- 1994-08-31 JP JP20703194A patent/JP3599199B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-17 US US08/502,894 patent/US5847459A/en not_active Expired - Lifetime
- 1995-07-20 KR KR1019950021317A patent/KR100211627B1/ko not_active IP Right Cessation
-
1998
- 1998-09-24 US US09/159,601 patent/US6204167B1/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0807974A1 (fr) * | 1996-04-10 | 1997-11-19 | STMicroelectronics S.A. | Interconnexions multicouches à faible capacité parasite latérale |
KR100235959B1 (ko) * | 1996-10-22 | 1999-12-15 | 김영환 | 반도체소자의 금속배선 제조방법 |
US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
US6787913B2 (en) | 1997-11-21 | 2004-09-07 | Nec Electronics Corporation | Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same |
JPH11345872A (ja) * | 1998-05-11 | 1999-12-14 | Samsung Electronics Co Ltd | 金属配線連結方法 |
JP4653866B2 (ja) * | 1998-05-11 | 2011-03-16 | 三星電子株式会社 | 金属配線連結方法 |
US7279416B2 (en) | 2003-06-03 | 2007-10-09 | Samsung Electronics Co., Ltd. | Methods of forming a conductive structure in an integrated circuit device |
JP2010219130A (ja) * | 2009-03-13 | 2010-09-30 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100211627B1 (ko) | 1999-08-02 |
JP3599199B2 (ja) | 2004-12-08 |
US5847459A (en) | 1998-12-08 |
US6204167B1 (en) | 2001-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0878520A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
JP3128811B2 (ja) | 半導体装置の製造方法 | |
JP2000077411A (ja) | 半導体装置及びその製造方法 | |
KR100319588B1 (ko) | 배선구조의 형성방법 | |
JPH04259242A (ja) | 半導体装置の製造方法 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
US6448172B1 (en) | Manufacturing method of forming interconnection in semiconductor device | |
US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
JP3495034B1 (ja) | 半導体装置の製造方法 | |
JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
JP3283965B2 (ja) | 半導体装置およびその製造方法 | |
JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
JPH06204218A (ja) | 半導体装置の製造方法 | |
JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
JP3120471B2 (ja) | 半導体装置の製造方法 | |
JPH11186263A (ja) | 半導体装置およびその製造方法 | |
JPH0574961A (ja) | 半導体装置の製造方法 | |
JP3315252B2 (ja) | 半導体装置の製造方法 | |
JP3641488B2 (ja) | 多層配線構造の形成方法 | |
JPH01124238A (ja) | 半導体集積回路用配線およびその形成方法 | |
JPH07183300A (ja) | 配線の形成方法 | |
JPS62290150A (ja) | 半導体装置及びその製造方法 | |
JPH06275725A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |