JPS62118525A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62118525A JPS62118525A JP25897685A JP25897685A JPS62118525A JP S62118525 A JPS62118525 A JP S62118525A JP 25897685 A JP25897685 A JP 25897685A JP 25897685 A JP25897685 A JP 25897685A JP S62118525 A JPS62118525 A JP S62118525A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- titanium
- tungsten
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、詳しくは、熱処
理に対し安定な配線構造をもった半導体装置の製造方法
に関する。
理に対し安定な配線構造をもった半導体装置の製造方法
に関する。
従来の技術
シリコン基板上に形成した拡散層と配線との接続穴であ
るコンタクトホール部に、化学気相成長２ベーノ 法（ＣＶＤ法）によりタングステンシリサイド膜を形成
した後、連続してタングステン膜を形成し、微細なコン
タクトホールをタングステンシリサイド膜およびタング
ステン膜で埋め、第一の配線を形成した後、さらに第二
の配線を形成した場合の例を第２図（ａ）〜（Ｃ）の工
程順断面図により、説明を行う。
るコンタクトホール部に、化学気相成長２ベーノ 法（ＣＶＤ法）によりタングステンシリサイド膜を形成
した後、連続してタングステン膜を形成し、微細なコン
タクトホールをタングステンシリサイド膜およびタング
ステン膜で埋め、第一の配線を形成した後、さらに第二
の配線を形成した場合の例を第２図（ａ）〜（Ｃ）の工
程順断面図により、説明を行う。
捷ず、第２図（ａ）に示すようにシリコン基板１に形成
した拡散層２土に絶縁膜３をＣＶＤ法により形成した後
、拡散層２に接続するコンタクトホール４を形成する。
した拡散層２土に絶縁膜３をＣＶＤ法により形成した後
、拡散層２に接続するコンタクトホール４を形成する。
つぎに、反応ガスにＳｉＨ４、ＷＦ６を用い、化学気相
成長法によりタングステンシリサイド膜１３を形成する
。その後、反応ガスを８ｉＨ４、ＷＦ６から、ＷＦ６と
Ｈ２に換え、連続してタングステン膜６を形成する。つ
ぎに、タングステンシリサイド膜１３とタングステン膜
６からなる配線のパターンニングを行う。その後、第２
図（０）に示すように、タングステン膜６上に層間絶縁
を行うための硼燐硅酸ガラス（ＢＰＳＧ ）膜１０を形
成し、高温中でのアニールによりＢＰＳＧ膜１Ｑのフロ
ーを行う１．最後に、タングステン膜と第二の配線との
接続を行う／とめの第二のコンタクトホール１１を形成
１．／こ後、第二の配線Ａ」Ｆｌ−Ｃあるアルミニウム
膜１２４・スパッタ法で形成！２、パターンニングを行
い第二の配線を形成する。。
成長法によりタングステンシリサイド膜１３を形成する
。その後、反応ガスを８ｉＨ４、ＷＦ６から、ＷＦ６と
Ｈ２に換え、連続してタングステン膜６を形成する。つ
ぎに、タングステンシリサイド膜１３とタングステン膜
６からなる配線のパターンニングを行う。その後、第２
図（０）に示すように、タングステン膜６上に層間絶縁
を行うための硼燐硅酸ガラス（ＢＰＳＧ ）膜１０を形
成し、高温中でのアニールによりＢＰＳＧ膜１Ｑのフロ
ーを行う１．最後に、タングステン膜と第二の配線との
接続を行う／とめの第二のコンタクトホール１１を形成
１．／こ後、第二の配線Ａ」Ｆｌ−Ｃあるアルミニウム
膜１２４・スパッタ法で形成！２、パターンニングを行
い第二の配線を形成する。。
発明が解決し」、つとする問題点
上記方法により、シリコン基板と接触１゛る第一・の配
線を形成ｌ−１第二の配線との層間絶縁膜であるＢＰＳ
Ｇ膜のフロー４８００℃程度の品温で行いＢＰＳＧ膜の
平和化を行った場合、第２図（Ｃ） Ｖこ示すように、
′シリコン基板と第一の配線とか接触するコンタクトホ
ール部において、シリコン基板中のシリコンとタングス
テンｊ摸中のタングステンの反応が起り、タングステン
シリサイド層が形成される。このシリサイド化に３：す
、シリコン基枦への侵食が進み、シリコン基板と第一・
の配線とか短絡（−でし甘う。そのため、上記の従来の
方法では、高温の熱処理かできない、。
線を形成ｌ−１第二の配線との層間絶縁膜であるＢＰＳ
Ｇ膜のフロー４８００℃程度の品温で行いＢＰＳＧ膜の
平和化を行った場合、第２図（Ｃ） Ｖこ示すように、
′シリコン基板と第一の配線とか接触するコンタクトホ
ール部において、シリコン基板中のシリコンとタングス
テンｊ摸中のタングステンの反応が起り、タングステン
シリサイド層が形成される。このシリサイド化に３：す
、シリコン基枦への侵食が進み、シリコン基板と第一・
の配線とか短絡（−でし甘う。そのため、上記の従来の
方法では、高温の熱処理かできない、。
本発明に１」＝記問題点をｉｆｆ決するものであり、多
層配線を必要とする超ＬＳＩにおいて非常に有効な半導
体装置の製造方法を提（ｊＪする。
層配線を必要とする超ＬＳＩにおいて非常に有効な半導
体装置の製造方法を提（ｊＪする。
問題点を解決するだめの手段
本発明し１、シリコン基板と第一の配線とを接続するコ
ンタクトポール部にチタン膜を形成した後、シリコン基
板とチタン膜の界面に窒素を注入１〜、その後タングス
テン膜を形成するものであり、高温の熱処理により、シ
リコンとチタン膜との界面に、チタンと注入した窒素と
の化合物であるチタンナイトライドが形成される。さら
に、タングステン膜とチタン膜との界面には、チタンと
タングステンの合金が形成される。つ１す、シリコン基
板と、配線であるタングステン膜との間に、チタンナイ
トライド層とチタン・タングステンの合金層との二層を
形成するものである。
ンタクトポール部にチタン膜を形成した後、シリコン基
板とチタン膜の界面に窒素を注入１〜、その後タングス
テン膜を形成するものであり、高温の熱処理により、シ
リコンとチタン膜との界面に、チタンと注入した窒素と
の化合物であるチタンナイトライドが形成される。さら
に、タングステン膜とチタン膜との界面には、チタンと
タングステンの合金が形成される。つ１す、シリコン基
板と、配線であるタングステン膜との間に、チタンナイ
トライド層とチタン・タングステンの合金層との二層を
形成するものである。
作用
チタンナイトライドおよびチタンとタングステンとの合
金（たとえば、Ｔｉ６Ｗ２ 、 Ｔｉ４Ｗ６ 、 Ｔｉ
２ＷＢなど）Ｃｔシリコン原子と、配線材料であるタン
グステン原子との相互拡散を防止する効果、つまり拡散
障壁としての効果が極めて犬である。本発明５７・− の場合、シリコン基板十にチタンナイトライド層とチタ
ンＱタングステン合金層との二層を・同時に形成するこ
とができるため、これらがシリコン原子とタングステン
原子との反応の防１１Ｖｃ極めて有効な手段となり、高
温の熱処理に十分面１えうる配線構造となる。
金（たとえば、Ｔｉ６Ｗ２ 、 Ｔｉ４Ｗ６ 、 Ｔｉ
２ＷＢなど）Ｃｔシリコン原子と、配線材料であるタン
グステン原子との相互拡散を防止する効果、つまり拡散
障壁としての効果が極めて犬である。本発明５７・− の場合、シリコン基板十にチタンナイトライド層とチタ
ンＱタングステン合金層との二層を・同時に形成するこ
とができるため、これらがシリコン原子とタングステン
原子との反応の防１１Ｖｃ極めて有効な手段となり、高
温の熱処理に十分面１えうる配線構造となる。
実施例
以下本発明の一実施例を用いて、本発明を具体的に詳述
する。第１図（ＩＬ）〜（ｄ）は本発明を用いて二層配
線を形成した場合の半導体集積回路の製造Ｔ程順断面図
である。
する。第１図（ＩＬ）〜（ｄ）は本発明を用いて二層配
線を形成した場合の半導体集積回路の製造Ｔ程順断面図
である。
まず、第１図偽）に示すようにシリコン基板１に形成し
た拡散層２１：Ｐｃ０ＶＤ法により厚さ約１．０μｍ絶
縁膜３を形成１２だ後、拡散層２と電気的に接続するだ
めのコンタクトポール４を形成する。
た拡散層２１：Ｐｃ０ＶＤ法により厚さ約１．０μｍ絶
縁膜３を形成１２だ後、拡散層２と電気的に接続するだ
めのコンタクトポール４を形成する。
つぎに、第２図（ｂ）ｒ：示１ように６００人厚０チタ
ン５をスパッタ法により形成した後、全面に、イオン注
入法により、加速電圧１０ＫｅＶ、ドーズ量Ｉ Ｘ １
０１６／ ｄの条件で窒素を注入し、拡散層２とチタン
６との界面のミキシングを行う。つぎに、６八−／ 第１図（Ｃ）に示すように、減圧ＣＶＤ法により約１
、０ ｐｍ厚タングステン膜６を全面に形成する。反応
ガスには、ＷＦ６およびＨ２を用いる。反応湯度ｄ１約
３５０°Ｃ，反応圧力は、４００！ＩＴｏｒｒである。
ン５をスパッタ法により形成した後、全面に、イオン注
入法により、加速電圧１０ＫｅＶ、ドーズ量Ｉ Ｘ １
０１６／ ｄの条件で窒素を注入し、拡散層２とチタン
６との界面のミキシングを行う。つぎに、６八−／ 第１図（Ｃ）に示すように、減圧ＣＶＤ法により約１
、０ ｐｍ厚タングステン膜６を全面に形成する。反応
ガスには、ＷＦ６およびＨ２を用いる。反応湯度ｄ１約
３５０°Ｃ，反応圧力は、４００！ＩＴｏｒｒである。
１だ、タングステン膜の成長が表面反応律速型の条件で
タングステン膜６を形成しているため、第１図（Ｃ）に
示すように、約１ 、ＯＩｉｍ Ｘ １ 、０μｍの微
細なコンタクトホール部は、タングステン膜６で埋−ま
ってし捷う。つぎに、タングステン膜６を配線としてパ
ターンニングを行った後、第１ 図（ｄ）に示すように
、第一の配線であるタングステン膜６と第二の配線との
絶縁を行うため、ＣＶＤ法により、約１，０μｍのＢＰ
ＳＧ膜１ｏ全１ｏする。ポロンおよびリン濃度は、それ
ぞれ４ｗｔ％、ＪＷｔチである。ＢＰＳＧ膜１ｏ全１ｏ
でメルトフローする拐料である。本実施例では、８００
°ＣでＩＩＰ８Ｇ膜のフローおよび焼きしめを行った。
タングステン膜６を形成しているため、第１図（Ｃ）に
示すように、約１ 、ＯＩｉｍ Ｘ １ 、０μｍの微
細なコンタクトホール部は、タングステン膜６で埋−ま
ってし捷う。つぎに、タングステン膜６を配線としてパ
ターンニングを行った後、第１ 図（ｄ）に示すように
、第一の配線であるタングステン膜６と第二の配線との
絶縁を行うため、ＣＶＤ法により、約１，０μｍのＢＰ
ＳＧ膜１ｏ全１ｏする。ポロンおよびリン濃度は、それ
ぞれ４ｗｔ％、ＪＷｔチである。ＢＰＳＧ膜１ｏ全１ｏ
でメルトフローする拐料である。本実施例では、８００
°ＣでＩＩＰ８Ｇ膜のフローおよび焼きしめを行った。
その彼、第一の配線と第二の配線との電気的な接続が必
要な部分に、バイアホール１１を形成する。最後に、第
二の配線である約１．０μｍ厚のアルミニウム膜１２を
スパッタ法で形成後、パターン二ング丁イ′ｆ！合・経
て、第二の配線の形成う、・兇了する、１１だ、タンク
ステン企士リブテンに置き換えてもほとＡ７ど同じ作用
・効果かある５、発明の効果 本発明によノ１〜は、シリコン基板上に形成した拡散層
と配線との接続部に、シリコン原イに対（７、拡散Ｋ”
＋”となるチタンシイ１ライド層」、・よびブタンとタ
ングステンの合金層４′セルフアライン（自己整合）で
形成することが容易であり、シリコン基板と接続Ｉ７て
いる第一の配線であるタングステン膜を形成１７／こ後
の１１′ＩＩ （１，を処坤がｈ］能となる。そのため
、第一の配線と第一ミの配線との層間絶縁に低温でフロ
ーするＢＰＳＧ膜を月１いた場合、ＢＰＳＧ膜の平Ｊ！
１化が容易にできる。通常の低温のプロセスの場合、層
間絶縁膜のイＪ［）化に、エッチバック法やシリカ膜の
塗イｔｉ ／！−：なと繁剋１な工程を必要とするのに
対し、本発明を用いた」易合、高温中でのフローにより
一″ｌ’、 Ｊ’ｊｉ化が可能なため、超ＬＳＩの多層
配線の形成が極めて容易である。
要な部分に、バイアホール１１を形成する。最後に、第
二の配線である約１．０μｍ厚のアルミニウム膜１２を
スパッタ法で形成後、パターン二ング丁イ′ｆ！合・経
て、第二の配線の形成う、・兇了する、１１だ、タンク
ステン企士リブテンに置き換えてもほとＡ７ど同じ作用
・効果かある５、発明の効果 本発明によノ１〜は、シリコン基板上に形成した拡散層
と配線との接続部に、シリコン原イに対（７、拡散Ｋ”
＋”となるチタンシイ１ライド層」、・よびブタンとタ
ングステンの合金層４′セルフアライン（自己整合）で
形成することが容易であり、シリコン基板と接続Ｉ７て
いる第一の配線であるタングステン膜を形成１７／こ後
の１１′ＩＩ （１，を処坤がｈ］能となる。そのため
、第一の配線と第一ミの配線との層間絶縁に低温でフロ
ーするＢＰＳＧ膜を月１いた場合、ＢＰＳＧ膜の平Ｊ！
１化が容易にできる。通常の低温のプロセスの場合、層
間絶縁膜のイＪ［）化に、エッチバック法やシリカ膜の
塗イｔｉ ／！−：なと繁剋１な工程を必要とするのに
対し、本発明を用いた」易合、高温中でのフローにより
一″ｌ’、 Ｊ’ｊｉ化が可能なため、超ＬＳＩの多層
配線の形成が極めて容易である。
第１図は本発明の一実施例の半導体装置の製造方法を示
す二Ｉニ程断面図、第２図は従来の半導体装置の製造方
法を示す工程断面図である。 ６・ チタン、６ タングステン膜、７−・・・チタ
ンシリサイド層、８・・・チタンナイトライド層、９
・・・チタンタングステン層。
す二Ｉニ程断面図、第２図は従来の半導体装置の製造方
法を示す工程断面図である。 ６・ チタン、６ タングステン膜、７−・・・チタ
ンシリサイド層、８・・・チタンナイトライド層、９
・・・チタンタングステン層。
Claims (2)
- （１）シリコン基板上にチタン膜を形成する工程と、上
記シリコン基板とチタン膜界面に窒素を注入する工程と
、上記チタン膜上に高融点金属膜を形成することを備え
たことを特徴とする半導体装置の製造方法。 - （２）高融点金属膜が、モリブデンまたはタングステン
からなる特許請求の範囲第１項記載の半導体装置の製造
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25897685A JPS62118525A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25897685A JPS62118525A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62118525A true JPS62118525A (ja) | 1987-05-29 |
Family
ID=17327628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25897685A Pending JPS62118525A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62118525A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421942A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH03218626A (ja) * | 1989-11-14 | 1991-09-26 | Mitsubishi Electric Corp | 半導体装置の配線接触構造 |
| US5847459A (en) * | 1994-08-31 | 1998-12-08 | Fujitsu Limited | Multi-level wiring using refractory metal |
-
1985
- 1985-11-19 JP JP25897685A patent/JPS62118525A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421942A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH03218626A (ja) * | 1989-11-14 | 1991-09-26 | Mitsubishi Electric Corp | 半導体装置の配線接触構造 |
| US5847459A (en) * | 1994-08-31 | 1998-12-08 | Fujitsu Limited | Multi-level wiring using refractory metal |
| US6204167B1 (en) | 1994-08-31 | 2001-03-20 | Fujitsu Limited | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4398335A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| US4866009A (en) | Multilayer wiring technique for a semiconductor device | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| EP0194950A2 (en) | High temperature interconnect system for an integrated circuit | |
| JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
| JPH0464226A (ja) | 金属フッ化膜を備えた電子装置 | |
| JPS62118525A (ja) | 半導体装置の製造方法 | |
| JPH0194657A (ja) | 半導体装置用電極・配線 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPS6399546A (ja) | 半導体装置の製造方法 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JPS6213051A (ja) | 半導体装置の製造方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPH0677162A (ja) | 半導体装置とその製法 | |
| JPH02222139A (ja) | 半導体装置 | |
| JPH0245958A (ja) | 半導体装置及びその製造方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH0714833A (ja) | 半導体装置の製造方法 | |
| JPS6352476A (ja) | 半導体装置とその製造方法 | |
| JPH01286447A (ja) | 半導体装置及びその製造方法 |