JPH0574961A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574961A JPH0574961A JP23798791A JP23798791A JPH0574961A JP H0574961 A JPH0574961 A JP H0574961A JP 23798791 A JP23798791 A JP 23798791A JP 23798791 A JP23798791 A JP 23798791A JP H0574961 A JPH0574961 A JP H0574961A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- semiconductor device
- annealing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ、ＬＳＩなどの半導体装置の製造方法、
より詳しくは、該半導体装置の配線の形成方法に関し、
Ｔｉ／ＴｉＮバリア層を用いた多層配線において、Ｔｉ
Ｎ層と上層金属層との反応（相互拡散）を抑制し、Ｓｉ
基板ないしポリシリコンまたはシリサイドの層とのコン
タクト信頼性を向上させ、かつ該多層配線自身の信頼性
を向上させる。 【構成】 Ｔｉ層５とＴｉＮ層６とからなるバリア層お
よびその上の金属層８を含んでなる半導体装置の多層構
造配線を形成する方法において、該金属層８の形成前
に、ＴｉＮ層６を酸化して薄い酸化膜７を形成し、その
際に、ＴｉＮの酸化膜７の反射強度を酸化前のＴｉＮの
反射強度に対して0.６５〜0.９（測定入射波長：４８０
nmにて）とするように構成する。
より詳しくは、該半導体装置の配線の形成方法に関し、
Ｔｉ／ＴｉＮバリア層を用いた多層配線において、Ｔｉ
Ｎ層と上層金属層との反応（相互拡散）を抑制し、Ｓｉ
基板ないしポリシリコンまたはシリサイドの層とのコン
タクト信頼性を向上させ、かつ該多層配線自身の信頼性
を向上させる。 【構成】 Ｔｉ層５とＴｉＮ層６とからなるバリア層お
よびその上の金属層８を含んでなる半導体装置の多層構
造配線を形成する方法において、該金属層８の形成前
に、ＴｉＮ層６を酸化して薄い酸化膜７を形成し、その
際に、ＴｉＮの酸化膜７の反射強度を酸化前のＴｉＮの
反射強度に対して0.６５〜0.９（測定入射波長：４８０
nmにて）とするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ、ＬＳＩなどの半
導体装置の製造方法、より詳しくは、該半導体装置の配
線の形成方法に関する。近年の半導体装置の高集積化に
伴い、配線とＳｉ基板のソース、ドレインなどのＮ+ 領
域（或いはＰ+ 領域）との電気的なコンタクトの信頼
性、さらに配線自身の信頼性を維持するのが難しくな
り、信頼性を向上させる工夫が求められている。そこ
で、配線を多層化してバリアメタル層を用いることが行
われている。
導体装置の製造方法、より詳しくは、該半導体装置の配
線の形成方法に関する。近年の半導体装置の高集積化に
伴い、配線とＳｉ基板のソース、ドレインなどのＮ+ 領
域（或いはＰ+ 領域）との電気的なコンタクトの信頼
性、さらに配線自身の信頼性を維持するのが難しくな
り、信頼性を向上させる工夫が求められている。そこ
で、配線を多層化してバリアメタル層を用いることが行
われている。
【０００２】
【従来の技術】バリアメタル層としＴｉ／ＴｉＮ層が提
案されている。なお、Ｔｉ層は、ＴｉＮ層よりもかなり
薄く、密着性を高めるためおよびＴｉＮとＳｉとのコン
タクト抵抗を下げるためにバリアメタルのＴｉＮ層の下
に形成してある。このＴｉ／ＴｉＮバリア層とその上の
Ａｌ合金層と多層配線においては、例えば、スパッタリ
ングでＴｉ層を形成し、続けてスパッタリングでＴｉＮ
層を形成し、窒素（Ｎ2 ）雰囲気中でアニールし（４０
０〜４５０℃にて）、スパッタエッチングで表面クリー
ニングし、そしてＡｌ合金層をスパッタリング（または
真空蒸着）で形成している。アニールはＴｉＮ層中の窒
化されていないＴｉを窒化するためである。また、スパ
ッタリングによるＴｉＮ層形成の代わりに、Ｔｉ層をＮ
2 雰囲気中でアニールしてＴｉＮ層を形成することもで
きる。
案されている。なお、Ｔｉ層は、ＴｉＮ層よりもかなり
薄く、密着性を高めるためおよびＴｉＮとＳｉとのコン
タクト抵抗を下げるためにバリアメタルのＴｉＮ層の下
に形成してある。このＴｉ／ＴｉＮバリア層とその上の
Ａｌ合金層と多層配線においては、例えば、スパッタリ
ングでＴｉ層を形成し、続けてスパッタリングでＴｉＮ
層を形成し、窒素（Ｎ2 ）雰囲気中でアニールし（４０
０〜４５０℃にて）、スパッタエッチングで表面クリー
ニングし、そしてＡｌ合金層をスパッタリング（または
真空蒸着）で形成している。アニールはＴｉＮ層中の窒
化されていないＴｉを窒化するためである。また、スパ
ッタリングによるＴｉＮ層形成の代わりに、Ｔｉ層をＮ
2 雰囲気中でアニールしてＴｉＮ層を形成することもで
きる。
【０００３】
【発明が解決しようとする課題】このＴｉ／ＴｉＮバリ
ア層の採用によって、配線に起因する半導体装置の信頼
性や歩留りの低下をかなり回避することができる。しか
し、上層金属（Ａｌ、Ａｌ合金、Ｃｕ、Ａｕなど）とＴ
ｉＮとの反応を十分に防ぐことができないので、バリア
層のバリア性をより高める必要がある。
ア層の採用によって、配線に起因する半導体装置の信頼
性や歩留りの低下をかなり回避することができる。しか
し、上層金属（Ａｌ、Ａｌ合金、Ｃｕ、Ａｕなど）とＴ
ｉＮとの反応を十分に防ぐことができないので、バリア
層のバリア性をより高める必要がある。
【０００４】なお、ＴｉＮのアニール処理の時に、Ｔｉ
Ｎ層表面が酸化されることがあるが、通常は上述したよ
うに表面クリーニングを施しており、この酸化量および
酸化膜質を管理することは困難であり、かつ制御する方
法がない。本発明の目的は、Ｔｉ／ＴｉＮバリア層を用
いた多層配線において、ＴｉＮ層と上層金属層との反応
（相互拡散）を抑制し、Ｓｉ基板ないしポリシリコンま
たはシリサイドの層とのコンタクト信頼性を向上させ、
かつ該多層配線自身の信頼性を向上させることであり、
そのような多層配線を有する半導体装置の製造方法をも
提供することである。
Ｎ層表面が酸化されることがあるが、通常は上述したよ
うに表面クリーニングを施しており、この酸化量および
酸化膜質を管理することは困難であり、かつ制御する方
法がない。本発明の目的は、Ｔｉ／ＴｉＮバリア層を用
いた多層配線において、ＴｉＮ層と上層金属層との反応
（相互拡散）を抑制し、Ｓｉ基板ないしポリシリコンま
たはシリサイドの層とのコンタクト信頼性を向上させ、
かつ該多層配線自身の信頼性を向上させることであり、
そのような多層配線を有する半導体装置の製造方法をも
提供することである。
【０００５】
【課題を解決するための手段】上述の目的が、Ｔｉ層と
ＴｉＮ層とからなるバリア層およびその上の金属層を含
んでなる多層構造配線を有する半導体装置を製造する方
法において、該金属層の形成前に、ＴｉＮ層を酸化し
て、該ＴｉＮ層および該金属層とが反応せずかつ電気的
な導通がとれる程度の薄い酸化膜を形成する工程を有す
ることを特徴とする半導体装置の製造方法によって達成
される。
ＴｉＮ層とからなるバリア層およびその上の金属層を含
んでなる多層構造配線を有する半導体装置を製造する方
法において、該金属層の形成前に、ＴｉＮ層を酸化し
て、該ＴｉＮ層および該金属層とが反応せずかつ電気的
な導通がとれる程度の薄い酸化膜を形成する工程を有す
ることを特徴とする半導体装置の製造方法によって達成
される。
【０００６】ＴｉＮの酸化膜の反射強度を酸化前のＴｉ
Ｎの反射強度に対して0.６５〜0.９（測定入射波長：４
８０nmにて）とすることが好ましい。金属層はＡｌ、Ａ
ｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ
−Ｔｉ、ＣｕまたはＡｕであり、かつＴｉ層はＳｉ基
板、ポリシリコン層またはシリサイド層と接触している
ことが好ましい。
Ｎの反射強度に対して0.６５〜0.９（測定入射波長：４
８０nmにて）とすることが好ましい。金属層はＡｌ、Ａ
ｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ
−Ｔｉ、ＣｕまたはＡｕであり、かつＴｉ層はＳｉ基
板、ポリシリコン層またはシリサイド層と接触している
ことが好ましい。
【０００７】また、生じさせるＴｉＮの酸化膜の膜厚は
５nm以下であり、これよりも厚いと配線のコンタクト抵
抗が大きく増加してしまう。反射強度は、薄膜厚測定器
（例えば、キャノン製ＴＭ００５）によってＴｉＮ層の
酸化前と酸化後と測定して、測定の入射光の波長に応じ
て、「ＴｉＮ酸化膜／ＴｉＮ」の反射強度割合を下記の
表１のようにするのが望ましい。
５nm以下であり、これよりも厚いと配線のコンタクト抵
抗が大きく増加してしまう。反射強度は、薄膜厚測定器
（例えば、キャノン製ＴＭ００５）によってＴｉＮ層の
酸化前と酸化後と測定して、測定の入射光の波長に応じ
て、「ＴｉＮ酸化膜／ＴｉＮ」の反射強度割合を下記の
表１のようにするのが望ましい。
【０００８】
【表１】
【０００９】この範囲内であれば、コンタクト抵抗を大
きく増加することなく、ＴｉＮ層のバリア性を向上させ
る。
きく増加することなく、ＴｉＮ層のバリア性を向上させ
る。
【００１０】
【作用】本発明では、ＴｉＮ層とその上の金属層との間
に薄いＴｉＮの酸化膜を形成しており、これがＴｉＮと
金属層との相互拡散を抑制し、かつ上層金属のＴｉＮ粒
界拡散をも抑制する。このことによって、ＴｉＮ層を含
む多層配線と半導体（Ｓｉ）基板のＮ+ 領域（或いはＰ
+ 領域）とのコンタクト部分における接合の信頼性が向
上し、そして、該多層配線のエレクトロマイグレーショ
ンのＭＴＦ（平均寿命）が延びる。ＴｉＮの酸化膜の膜
厚が５nm以下に制御してあるので、ＴｉＮ層とＡｌ合金
層とのコンタクトに問題はない。さらに、たとえ上層金
属層がエレクトロマイグレーションあるいはストレスマ
イグレーションによる破断となっても、ＴｉＮ層が電気
抵抗の増加を軽減して、いわゆる、積層（多層）化のメ
リットを保つことができる。
に薄いＴｉＮの酸化膜を形成しており、これがＴｉＮと
金属層との相互拡散を抑制し、かつ上層金属のＴｉＮ粒
界拡散をも抑制する。このことによって、ＴｉＮ層を含
む多層配線と半導体（Ｓｉ）基板のＮ+ 領域（或いはＰ
+ 領域）とのコンタクト部分における接合の信頼性が向
上し、そして、該多層配線のエレクトロマイグレーショ
ンのＭＴＦ（平均寿命）が延びる。ＴｉＮの酸化膜の膜
厚が５nm以下に制御してあるので、ＴｉＮ層とＡｌ合金
層とのコンタクトに問題はない。さらに、たとえ上層金
属層がエレクトロマイグレーションあるいはストレスマ
イグレーションによる破断となっても、ＴｉＮ層が電気
抵抗の増加を軽減して、いわゆる、積層（多層）化のメ
リットを保つことができる。
【００１１】
【実施例】以下、添付図面を参照して、本発明の実施例
を含む実験によって本発明を詳細に説明する。図１に示
すような、多層配線を備えた半導体装置を作製し、その
過程でのＴｉＮ層形成後のアニール処理条件を変えるこ
とで本発明の効果を調べる。
を含む実験によって本発明を詳細に説明する。図１に示
すような、多層配線を備えた半導体装置を作製し、その
過程でのＴｉＮ層形成後のアニール処理条件を変えるこ
とで本発明の効果を調べる。
【００１２】実験１ 先ず、Ｐ- 型Ｓｉ基板（ウエハー）１を用意し、選択酸
化によってＳｉＯ2 層２を形成し、そして、イオン注入
によってＮ+ 領域３のコンタクト領域を形成する。全面
にＢＰＳＧ層（厚さ４００nm）４をＣＶＤ法によって堆
積し、ホトリソグラフィ法でＢＰＳＧ層４をエッチング
してコンタクト領域３を表出させる（コンタクト・ホー
ル径0.６μｍ）。次に、スパッタリングによってＴｉ層
（厚さ２０nm）５を全面に堆積し、その上にスパッタリ
ングによってＴｉＮ層（厚さ１００nm）６を全面に堆積
する。これを加熱炉に入れて、アニール処理（３０分）
を施し、その際のアニール温度および雰囲気を下記のよ
うに設定する。
化によってＳｉＯ2 層２を形成し、そして、イオン注入
によってＮ+ 領域３のコンタクト領域を形成する。全面
にＢＰＳＧ層（厚さ４００nm）４をＣＶＤ法によって堆
積し、ホトリソグラフィ法でＢＰＳＧ層４をエッチング
してコンタクト領域３を表出させる（コンタクト・ホー
ル径0.６μｍ）。次に、スパッタリングによってＴｉ層
（厚さ２０nm）５を全面に堆積し、その上にスパッタリ
ングによってＴｉＮ層（厚さ１００nm）６を全面に堆積
する。これを加熱炉に入れて、アニール処理（３０分）
を施し、その際のアニール温度および雰囲気を下記のよ
うに設定する。
【００１３】（１）アニール雰囲気に酸素ガスを添加す
る。 アニール温度（℃）… 300 、350 、375 、400、425
および450 アニール雰囲気 … Ｎ2 ８０％±５％（２４リット
ル／分）およびＯ2 ２０％±５％（６リットル／分） （２）アニール雰囲気に酸素ガスを添加しない。
る。 アニール温度（℃）… 300 、350 、375 、400、425
および450 アニール雰囲気 … Ｎ2 ８０％±５％（２４リット
ル／分）およびＯ2 ２０％±５％（６リットル／分） （２）アニール雰囲気に酸素ガスを添加しない。
【００１４】 アニール温度（℃）… 400 および450 アニール雰囲気 … Ｎ2 １００％（３０リットル／
分） アニール雰囲気が酸素ガスを含んでいるので、加熱炉内
でＴｉＮ層の表面が酸化されて、ＴｉＮの酸化膜７を形
成する。アニール雰囲気の窒素ガスと酸素ガスとの比率
を大気での比率と同じにすることにより、加熱炉への出
し入れの際のＴｉＮの酸化効果を割合を下げる。また、
アニール温度は４５０℃以下にして、ＴｉＮの酸化膜７
の厚さが５nmを越えないようにする。
分） アニール雰囲気が酸素ガスを含んでいるので、加熱炉内
でＴｉＮ層の表面が酸化されて、ＴｉＮの酸化膜７を形
成する。アニール雰囲気の窒素ガスと酸素ガスとの比率
を大気での比率と同じにすることにより、加熱炉への出
し入れの際のＴｉＮの酸化効果を割合を下げる。また、
アニール温度は４５０℃以下にして、ＴｉＮの酸化膜７
の厚さが５nmを越えないようにする。
【００１５】アニール処理後に、スパッタリングによっ
てＡｌ−Ｃｕ−Ｔｉ合金を厚さ３００nm堆積して、上層
金属層８を形成し、ホトリソグラフィ法で積層した層４
〜７をエッチングして所定パターンの多層配線９とす
る。このようにして、多層配線付きの半導体装置が得ら
れる。一方、上述のアニール処理を施すことなく、この
上層金属層８を形成し、エッチングして多層配線９とし
て半導体装置を製造する。
てＡｌ−Ｃｕ−Ｔｉ合金を厚さ３００nm堆積して、上層
金属層８を形成し、ホトリソグラフィ法で積層した層４
〜７をエッチングして所定パターンの多層配線９とす
る。このようにして、多層配線付きの半導体装置が得ら
れる。一方、上述のアニール処理を施すことなく、この
上層金属層８を形成し、エッチングして多層配線９とし
て半導体装置を製造する。
【００１６】反射強度について アニール処理の前および後で、キャノン製の薄膜厚測定
器（ＴＭ００５）にてＴｉＮ層とその酸化膜に所定波長
の光を当て、その反射強度を測定して、図２に示す結果
が得られた。なお、Ｓｉ基板１の反射強度も測定して示
してある。温度４００℃、酸素ガス２０％含有の雰囲気
でのアニール処理の場合には、得られた結果から計算に
よって、入射波長ごとの「ＴｉＮ酸化膜／ＴｉＮ」の反
射強度割合を求めると、表２となる。
器（ＴＭ００５）にてＴｉＮ層とその酸化膜に所定波長
の光を当て、その反射強度を測定して、図２に示す結果
が得られた。なお、Ｓｉ基板１の反射強度も測定して示
してある。温度４００℃、酸素ガス２０％含有の雰囲気
でのアニール処理の場合には、得られた結果から計算に
よって、入射波長ごとの「ＴｉＮ酸化膜／ＴｉＮ」の反
射強度割合を求めると、表２となる。
【００１７】
【表２】
【００１８】また、温度３５０℃、酸素ガス２０％含有
の雰囲気でのアニール処理の場合には、入射波長ごとの
「ＴｉＮ酸化膜／ＴｉＮ」の反射強度割合を同様に求め
ると、表３となる。
の雰囲気でのアニール処理の場合には、入射波長ごとの
「ＴｉＮ酸化膜／ＴｉＮ」の反射強度割合を同様に求め
ると、表３となる。
【００１９】
【表３】
【００２０】コンタクト抵抗について 所定の多層配線を形成した半導体装置におけるコンタク
ト抵抗を測定し、さらに、コンタクト抵抗のアニール温
度依存性を調べるために、該半導体装置を５００℃×
３０分または４５０℃×３０分の加熱処理を施してコ
ンタクト抵抗を測定した。得られた結果を図３に示す。
ト抵抗を測定し、さらに、コンタクト抵抗のアニール温
度依存性を調べるために、該半導体装置を５００℃×
３０分または４５０℃×３０分の加熱処理を施してコ
ンタクト抵抗を測定した。得られた結果を図３に示す。
【００２１】コンタクト抵抗はアニール時に酸素ガスを
添加すると、抵抗は高くなる（アニール温度４００℃で
の比較で）。さらに、アニール温度が高くなるほど、か
つ熱処理温度が高いほど、抵抗も上昇する。この点か
ら、ＴｉＮの酸化膜の厚さには制限がある。接合リーク（Junction Leak)について 所定の多層配線を形成した半導体装置における接合リー
ク不良率のアニール温度依存性を調べるために、該半導
体装置を５００℃×３０分の加熱処理を２回または３
回繰り返した。得られた結果を図４に示す。
添加すると、抵抗は高くなる（アニール温度４００℃で
の比較で）。さらに、アニール温度が高くなるほど、か
つ熱処理温度が高いほど、抵抗も上昇する。この点か
ら、ＴｉＮの酸化膜の厚さには制限がある。接合リーク（Junction Leak)について 所定の多層配線を形成した半導体装置における接合リー
ク不良率のアニール温度依存性を調べるために、該半導
体装置を５００℃×３０分の加熱処理を２回または３
回繰り返した。得られた結果を図４に示す。
【００２２】アニール温度が高いほど、不良率は低くな
り、バリア性が高められている。配線のシート抵抗について 形成した多層配線自身のシート抵抗のアニール温度依存
性を、４５０℃×１５０分または４５０℃×３３０
分の加熱処理を施してシート抵抗の上昇率として求め
た。得られた結果を図５に示す。
り、バリア性が高められている。配線のシート抵抗について 形成した多層配線自身のシート抵抗のアニール温度依存
性を、４５０℃×１５０分または４５０℃×３３０
分の加熱処理を施してシート抵抗の上昇率として求め
た。得られた結果を図５に示す。
【００２３】アニール時の酸素添加でＴｉＮの酸化膜が
あると、幾分か上昇率が抑えられ、また、アニール温度
の高いほうが上昇率が低い。実験２ Ｓｉ基板を熱酸化してＳｉＯ2 層（厚さ１００nm）を形
成し、その上に上述した実験１と同様にスパッタリング
でＴｉ層およびＴｉＮ層を連続的に積層形成する。そし
て、その後のアニール処理をアニール温度を４５０℃一
定にして次のような条件にて行う。
あると、幾分か上昇率が抑えられ、また、アニール温度
の高いほうが上昇率が低い。実験２ Ｓｉ基板を熱酸化してＳｉＯ2 層（厚さ１００nm）を形
成し、その上に上述した実験１と同様にスパッタリング
でＴｉ層およびＴｉＮ層を連続的に積層形成する。そし
て、その後のアニール処理をアニール温度を４５０℃一
定にして次のような条件にて行う。
【００２４】（１）アニール雰囲気を窒素のみとして、
３０リットル／分のＮ2 を流し、３０分アニールを１
回あるいは３回行う。 （２）アニール雰囲気に酸素ガスを添加し、その添加量
（Ｎ2 ３０リットル／分に加える量）を0.３５リット
ル／分、1.０リットル／分および2.０リットル／分
として、アニール時間３０分とする。
３０リットル／分のＮ2 を流し、３０分アニールを１
回あるいは３回行う。 （２）アニール雰囲気に酸素ガスを添加し、その添加量
（Ｎ2 ３０リットル／分に加える量）を0.３５リット
ル／分、1.０リットル／分および2.０リットル／分
として、アニール時間３０分とする。
【００２５】アニール処理の前および後で、実験１と同
じにキャノン製の薄膜厚測定器（ＴＭ００５）にてＴｉ
Ｎ層とその酸化膜に所定波長の光を当て、その反射強度
を測定して、図６に示す結果が得られた。なお、Ｓｉ基
板の反射強度も測定して示してある。得られた結果から
計算によって、入射波長ごとの「ＴｉＮ酸化膜／Ｔｉ
Ｎ」の反射強度割合を求めると、表４となる。
じにキャノン製の薄膜厚測定器（ＴＭ００５）にてＴｉ
Ｎ層とその酸化膜に所定波長の光を当て、その反射強度
を測定して、図６に示す結果が得られた。なお、Ｓｉ基
板の反射強度も測定して示してある。得られた結果から
計算によって、入射波長ごとの「ＴｉＮ酸化膜／Ｔｉ
Ｎ」の反射強度割合を求めると、表４となる。
【００２６】
【表４】
【００２７】
【発明の効果】以上説明したように、本発明によれば、
Ａｌ−Ｃｕ−ＴｉのようなＳｉを含有しない金属層に対
してバリア性が向上し、Ａｌ−ＳｉのようにＳｉを含有
する金属層でもバリア性が改善できる。従来ＴｉＮバリ
ア層は２００nm程度の厚さで形成されていたが、本発明
ではその半分の１００nm程度でも同等のバリア性を有す
る。また、エレクトロマイグレーションのＭＴＦが延び
るなどで多層配線の信頼性が向上する。さらに、本発明
の方法を用いると、安定した膜厚のＴｉＮの酸化膜形成
が可能となる。
Ａｌ−Ｃｕ−ＴｉのようなＳｉを含有しない金属層に対
してバリア性が向上し、Ａｌ−ＳｉのようにＳｉを含有
する金属層でもバリア性が改善できる。従来ＴｉＮバリ
ア層は２００nm程度の厚さで形成されていたが、本発明
ではその半分の１００nm程度でも同等のバリア性を有す
る。また、エレクトロマイグレーションのＭＴＦが延び
るなどで多層配線の信頼性が向上する。さらに、本発明
の方法を用いると、安定した膜厚のＴｉＮの酸化膜形成
が可能となる。
【図１】本発明に係る方法で製作された多層配線付き半
導体装置の部分断面図である。
導体装置の部分断面図である。
【図２】ＴｉＮ層のアニール処理前後の「ＴｉＮ酸化膜
／ＴｉＮ」の反射強度割合を示すグラフである。
／ＴｉＮ」の反射強度割合を示すグラフである。
【図３】多層配線のコンタクト抵抗とアニール条件との
関連を示すグラフである。
関連を示すグラフである。
【図４】多層配線による接合リーク不良とアニール条件
との関連を示すグラフである。
との関連を示すグラフである。
【図５】多層配線のシート抵抗とアニール条件との関連
を示すグラフである。
を示すグラフである。
【図６】ＴｉＮ層のアニール処理前後の「ＴｉＮ酸化膜
／ＴｉＮ」の反射強度割合を示すグラフである。
／ＴｉＮ」の反射強度割合を示すグラフである。
１…半導体基板 ３…Ｎ+ （Ｐ+ ）領域 ４…ＢＰＳＧ ５…Ｔｉ層 ６…ＴｉＮ層 ７…ＴｉＮの酸化膜 ６…金属層 ９…多層配線
Claims (4)
- 【請求項１】 Ｔｉ層とＴｉＮ層とからなるバリア層お
よびその上の金属層を含んでなる多層構造配線を有する
半導体装置を製造する方法において、前記金属層（８）
の形成前に、前記ＴｉＮ層（６）を酸化して、該ＴｉＮ
層および該金属層とが反応せずかつ電気的な導通がとれ
る程度の薄い酸化膜（７）を形成することを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記ＴｉＮの酸化膜の反射強度を酸化前
のＴｉＮの反射強度に対して0.６５〜0.９（測定入射波
長：４８０nmにて）とすることを特徴とする請求項１記
載の製造方法。 - 【請求項３】 前記金属層（８）はＡｌ、Ａｌ−Ｃｕ、
Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ｃ
ｕまたはＡｕであることを特徴とする請求項１記載の製
造方法。 - 【請求項４】 前記Ｔｉ層（５）はＳｉ基板（１）、ポ
リシリコン層またはシリサイド層と接触していることを
特徴とする請求項１記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23798791A JPH0574961A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23798791A JPH0574961A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574961A true JPH0574961A (ja) | 1993-03-26 |
Family
ID=17023440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23798791A Pending JPH0574961A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574961A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066891A (en) * | 1994-04-28 | 2000-05-23 | Nippondenso Co., Ltd | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same |
| KR100267104B1 (ko) * | 1997-08-25 | 2000-11-01 | 윤종용 | 다층확산방지막을이용한반도체장치의콘택형성방법 |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821339A (ja) * | 1981-07-29 | 1983-02-08 | Toshiba Corp | 半導体酸化膜形成方法 |
| JPH02249273A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Epson Corp | 半導体装置 |
| JPH04196122A (ja) * | 1990-11-26 | 1992-07-15 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1991
- 1991-09-18 JP JP23798791A patent/JPH0574961A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821339A (ja) * | 1981-07-29 | 1983-02-08 | Toshiba Corp | 半導体酸化膜形成方法 |
| JPH02249273A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Epson Corp | 半導体装置 |
| JPH04196122A (ja) * | 1990-11-26 | 1992-07-15 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066891A (en) * | 1994-04-28 | 2000-05-23 | Nippondenso Co., Ltd | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same |
| US6348735B1 (en) | 1994-04-28 | 2002-02-19 | Nippondenso Co., Lt. | Electrode for semiconductor device and method for manufacturing same |
| KR100267104B1 (ko) * | 1997-08-25 | 2000-11-01 | 윤종용 | 다층확산방지막을이용한반도체장치의콘택형성방법 |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4555540B2 (ja) | 半導体装置 | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US4998157A (en) | Ohmic contact to silicon substrate | |
| JP4647184B2 (ja) | 半導体装置の製造方法 | |
| US6204167B1 (en) | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| JPH0629468A (ja) | 薄膜抵抗の製造方法 | |
| JPH0574961A (ja) | 半導体装置の製造方法 | |
| JP3158598B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07201859A (ja) | 配線形成方法および半導体装置 | |
| JPH06314690A (ja) | 半導体装置及びその製造方法 | |
| JP3283965B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JPH09298238A (ja) | 配線形成方法 | |
| JP3045850B2 (ja) | Ａｌ−Ｓｉ系合金配線の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JP3896492B2 (ja) | 酸化窒化チタン膜評価法と配線形成法 | |
| JPH01124238A (ja) | 半導体集積回路用配線およびその形成方法 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH06140403A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980120 |