JP3539417B2 - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3539417B2 JP3539417B2 JP2001349194A JP2001349194A JP3539417B2 JP 3539417 B2 JP3539417 B2 JP 3539417B2 JP 2001349194 A JP2001349194 A JP 2001349194A JP 2001349194 A JP2001349194 A JP 2001349194A JP 3539417 B2 JP3539417 B2 JP 3539417B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial layer
- semiconductor device
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、炭化珪素半導体装置及びその製造方法に係り、特に、不純物注入後の活性化熱処理を行う際に、基板厚みの変化による注入層の抵抗値の変化を防止する技術に関する。
【0002】
【従来の技術】
低オン抵抗、高耐圧等の優れた特性を有する半導体素子として、トレンチゲート型SiC(炭化珪素)MOS−FETが有望視されている。
【0003】
このような半導体素子を製造する際には、不純物注入後の活性化アニール(活性化熱処理)を高温(例えば、1500℃)で行うと、基板表面が荒れたり、不純物が外向拡散(アウトディフュージョン)するという問題が発生する。
【0004】
そこで、このような問題を解決するために、例えば特開平10−125611号公報(以下、従来例という)に記載された炭化珪素半導体装置の製造方法が知られている。
【0005】
図4は、該従来例に記載された炭化珪素半導体装置の製造方法の処理手順を示す説明図であり、以下、同図を参照しながら、従来例の処理手順について説明する。まず、同図(a)に示すように、n+型単結晶半導体基板1、n-型エピタキシャル層2、及びp型エピタキシャル層3からなるSiC基板100を用意し、更に、表面にマスク材20を形成する。その後、不純物としてN+をイオン注入する。
【0006】
次いで、同図(b)に示すように、基板表面にエピタキシャル膜5を成長させる。このエピタキシャル膜5が、注入した不純物Nの外向拡散や母材であるSi、Cの蒸発を防止するための、キャップ膜として機能する。この状態で、基板温度を1500℃に保持し、不純物であるNを活性化させる。ここで、図中の符号30に示す「×」印は、不純物であるNが活性化する前の状態、符号31に示す「○」印は、不純物Nが活性化した状態を示している。
【0007】
そして、同図(c)に示すように、エピタキシャル層5(キャップ膜)をドライエッチング等により除去し、同図(d)に示すように、層間絶縁膜8、及び電極40を形成することにより、MOSFETを形成することができる。
【0008】
このような手順を用いることにより、高温発生時には、キャップ膜により、基板表面が保護されるので、基板表面が荒れることや、不純物の外向拡散といった問題を解決することができる。
【0009】
【発明が解決しようとする課題】
しかしながら、上述した従来例では、キャップ膜(エピタキシャル層5)を除去する際に、基板表面の一部をも除去することがあり、このような場合には、イオン注入層の厚さが変わってしまい、注入層の抵抗値が変化するという問題があった。
【0010】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、基板を保護するために用いるキャップ膜を除去する手順を必要としない炭化珪素半導体装置及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本願請求項1に記載の発明は、炭化珪素基板中にイオン注入法を用いて不純物を導入した不純物領域が形成された炭化珪素半導体装置において、前記炭化珪素基板の表面をエピタキシャル層でキャップし、且つ、前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成することを特徴とする炭化珪素半導体装置。
【0012】
請求項2に記載の発明は、炭化珪素基板中にイオン注入法を用いて不純物を導入した不純物領域が形成された炭化珪素半導体装置において、前記炭化珪素基板をエピタキシャル雰囲気中に晒した状態で活性化熱処理を加えることにより、該炭化珪素基板表面にエピタキシャル層を形成し、且つ、前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成することを特徴とする。
【0013】
請求項3に記載の発明は、前記電極の材料は、ニッケル(Ni)、タングステン(W)、チタン(Ti)、タンタル(Ta)、白金(Pt)のうちのいずれかであることを特徴とする。
【0014】
請求項4に記載の発明は、炭化珪素基板中に、イオン注入法を用いて、不純物を導入した不純物領域を形成するステップと、前記炭化珪素基板の表面をエピタキシャル層を用いてキャップするステップと、前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成するステップと、を有することを特徴とする。
【0015】
請求項5に記載の発明は、炭化珪素基板中に、イオン注入法を用いて、不純物を導入した不純物領域を形成するステップと、前記炭化珪素基板をエピタキシャル雰囲気中に晒した状態で活性化熱処理を行うことにより、該炭化珪素基板の表面にエピタキシャル層を形成するステップと、前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成するステップと、を有することを特徴とする。
【0016】
請求項6に記載の発明は、前記電極の材料は、ニッケル(Ni)、タングステン(W)、チタン(Ti)、タンタル(Ta)、白金(Pt)のうちのいずれかであることを特徴とする。
【0017】
【発明の効果】
請求項1の発明では、炭化珪素基板の表面にエピタキシャル層を形成してこれをキャップ層とし、その後、炭化珪素基板内に形成された不純物領域を活性化熱処理するので、基板表面が荒れたり、注入した不純物が外向拡散するという問題を回避することができる。更に、電極の材料として、珪素と反応する金属を用いているので、エピタキシャル層を除去する必要がない。従って、注入層の抵抗値が変化する等の問題を回避することができる。
【0018】
請求項2の発明では、炭化珪素基板をエピタキシャル雰囲気中で、活性化熱処理することにより、該炭化珪素基板内に形成された不純物領域を活性化することができ、更に、基板表面にエピタキシャル層が形成される。従って、基板表面が荒れたり、注入した不純物が外向拡散するという問題を回避することができる。更に、電極の材料として、珪素と反応する金属を用いているので、エピタキシャル層を除去する必要がない。従って、抵抗値が変化する等の問題を回避することができる。
【0019】
請求項3の発明では、電極材料として用いる金属として、ニッケル、タングステン、チタン、タンタル、或いは白金のうちのいずれかを用いるので、請求項1、請求項2に記載した効果をより向上させることができる。
【0020】
請求項4の発明では、炭化珪素基板の表面にエピタキシャル層を形成してこれをキャップ層とし、その後、炭化珪素基板内に形成された不純物領域を活性化熱処理するので、基板表面が荒れたり、注入した不純物が外向拡散するという問題を回避することができる。また、電極の材料として、珪素と反応する金属を用いているので、エピタキシャル層を除去する工程を省略することができ、更に、エピタキシャル層を除去しないので、注入層の抵抗値が変化する等の問題を回避することができる。
【0021】
請求項5の発明では、炭化珪素基板をエピタキシャル雰囲気中で、活性化熱処理することにより、該炭化珪素基板内に形成された不純物領域を活性化することができ、更に、基板表面にエピタキシャル層が形成される。従って、基板表面が荒れたり、注入した不純物が外向拡散するという問題を回避することができる。また、電極の材料として、珪素と反応する金属を用いているので、エピタキシャル層を除去する工程を省略することができる。更に、エピタキシャル層を除去しないので、注入層の抵抗値が変化する等の問題を回避することができる。
【0022】
請求項6の発明では、電極材料として用いる金属として、ニッケル、タングステン、チタン、タンタル、或いは白金のうちのいずれかを用いるので、請求項4、請求項5に記載した効果をより向上させることができる。
【0023】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の一実施形態に係る炭化珪素半導体装置の構成を示す断面図である。なお、本実施形態では、炭化珪素半導体装置の一例として、トレンチゲート型SiCパワーMOSFETについて説明する。
【0024】
同図に示すように、トレンチゲート型SiCパワーMOSFETは、n+型炭化珪素単結晶基板1上に、n-型炭化珪素エピタキシャル層2が形成され、その上にはp型炭化珪素エピタキシャル層3が形成されている。
【0025】
更に、p型炭化珪素エピタキシャル層3上には、イオン注入と熱処理によってn+型ソース領域4が形成されている。
【0026】
その上面には、エピタキシャル層5が形成される。また、このエピタキシャル層5の一部にはトレンチが形成され、該トレンチは、n-型炭化珪素エピタキシャル層2に達する深さにまで達している。また、トレンチ内にはゲート酸化膜6が形成され、更に、その内側にはポリシリコンゲート電極7が形成されている。
【0027】
エピタキシャル層5の一部は、エピタキシャル層5の珪素と、ソース電極9の電極材料との反応層50を形成しており、該エピタキシャル層5の上面全体は層間絶縁膜8で覆われている。
【0028】
更に、n+型炭化珪素単結晶基板1の裏面には、ドレイン電極10が形成され、トレンチゲート型SiCパワーMOSFETを構成している。
【0029】
次に、図1に示した如くの、トレンチゲート型SiCパワーMOSFETを製造する手順について、図2、図3を参照しながら説明する。
【0030】
まず、図2(a)に示すように、n+型炭化珪素単結晶基板1と、n-型炭化珪素エピタキシャル層2、及びp型炭化珪素エピタキシャル層3からなるSiC基板100を用意する。
【0031】
そして、同図(b)に示すように、不純物として燐原子70をp型炭化珪素エピタキシャル層3へイオン注入する。この際のイオン注入条件としては、例えば、基板温度800℃、注入エネルギー20〜180keVの範囲で総ドーズ量が7×1015cm-2であるとする。
【0032】
次に、同図(c)に示すように、酸化膜を堆積し、これをパターニングしてマスク材20を形成する。その後、反応性イオンエッチングにより、n-型炭化珪素エピタキシャル層2へ達する深さのトレンチ60を形成し、マスク材20を除去する。
【0033】
その後、図3(d)に示すように、CVD装置内においてSiC基板100を熱処理し、基板温度を1500℃に保持した状態で、SiH4、C3H8、H2、N2ガスを流し、基板表面にエピタキシャル膜5を形成しつつイオン注入した燐原子70を活性化させる。
【0034】
このエピタキシャル膜5は、活性化熱処理時のキャップ膜として機能すると共に、デバイス動作時において蓄積型チャネル領域としても機能するものである。従って、このエピタキシャル膜5の膜厚は、キャップ膜として機能するのに十分、且つ、蓄積型チャネルとして機能する膜厚であれば良い。本実施形態において、膜厚は例えば2000〜2500Åである。
【0035】
また、p型炭化珪素エピタキシャル層3にイオン注入された燐原子70は、電気的に活性化することにより、p型炭化珪素エピタキシャル層3の上部にn+型ソース領域4を形成する。
【0036】
次いで、図3(e)に示すように、トレンチ60内にゲート酸化膜6、ポリシリコンゲート電極7を形成し、SiC基板100の表面全体を層間絶縁膜8で被う。
【0037】
その後、図3(f)に示すようにフォトレジスト、及びエッチングによりコンタクトホールを開口し、電子線蒸着によりソース電極材料としてのニッケル(Ni)を堆積させ、アルゴン雰囲気中で1000℃1分間のコンタクトアニールを行う。
【0038】
このコンタクトアニール時に、ニッケル原子がエピタキシャル層5中の珪素と反応し、反応層50が形成されソース電極9が形成される。
【0039】
最後に、n+型炭化珪素単結晶基板1の裏面にスパッタ法によりアルミニウムを堆積させドレイン電極10を形成して、トレンチゲート型SiCパワーMOSFETを完成させる。
【0040】
上記で説明してきたように、エピタキシャル層5中の珪素と反応するニッケルを電極材料に用いることにより、活性化熱処理(活性化アニール)時にキャップ膜として用いたエピタキシャル層5を除去することなく、ソース電極9を形成することができる。
【0041】
従って、エピタキシャル層5を除去する必要がなく、n+型ソース領域4の厚みも変わることが無いので、従来のように、n+型ソース領域4の厚みが変化することに起因する抵抗値の変化を無くすことができ、良好な電極を形成することができる。
【0042】
なお、本発明は、上記したトレンチゲート型SiCパワーMOSFETに限らず、SiC基板にイオン注入して形成した半導体領域を有し、且つ、その上面に電極を形成するものであれば、他の炭化珪素半導体装置の製造方法にも適用することができる。
【0043】
また、本実施例では反応層50を形成するソース電極9の材料として、ニッケルを用いた例で説明したが、他にも珪素と反応する金属として、タングステン(W)、チタン(Ti)、タンタル(Ta)、白金(Pt)を用いても同様の効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る炭化珪素半導体装置(トレンチゲート型SiCパワーMOSFET)の構成を示す断面図である。
【図2】(a)〜(c)は、図1に示した炭化珪素半導体装置を作成する手順を示す説明図である。
【図3】(d)〜(f)は、図1に示した炭化珪素半導体装置を作成する手順を示す説明図である。
【図4】従来例に記載された炭化珪素半導体装置の作成手順を示す説明図である。
【符号の説明】
1 n+型炭化珪素単結晶基板
2 n-型炭化珪素エピタキシャル層
3 p型炭化珪素エピタキシャル層
4 n+型ソース領域
5 エピタキシャル層
6 ゲート酸化膜
7 ポリシリコンゲート電極
8 層間絶縁膜
9 ソース電極
10 ドレイン電極
20 マスク材料
50 反応層
60 トレンチ
70 電気的に不活性な燐原子
100 SiC基板
Claims (6)
- 炭化珪素基板中にイオン注入法を用いて不純物を導入した不純物領域が形成された炭化珪素半導体装置において、
前記炭化珪素基板の表面をエピタキシャル層でキャップし、且つ、前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成することを特徴とする炭化珪素半導体装置。 - 炭化珪素基板中にイオン注入法を用いて不純物を導入した不純物領域が形成された炭化珪素半導体装置において、
前記炭化珪素基板をエピタキシャル雰囲気中に晒した状態で活性化熱処理を加えることにより、該炭化珪素基板表面にエピタキシャル層を形成し、且つ、前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成することを特徴とする炭化珪素半導体装置。 - 前記電極の材料は、ニッケル(Ni)、タングステン(W)、チタン(Ti)、タンタル(Ta)、白金(Pt)のうちのいずれかであることを特徴とする請求項1または請求項2のいずれかに記載の炭化珪素半導体装置。
- 炭化珪素基板中に、イオン注入法を用いて、不純物を導入した不純物領域を形成するステップと、
前記炭化珪素基板の表面をエピタキシャル層を用いてキャップするステップと、
前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成するステップと、を有することを特徴とする
ことを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素基板中に、イオン注入法を用いて、不純物を導入した不純物領域を形成するステップと、
前記炭化珪素基板をエピタキシャル雰囲気中に晒した状態で活性化熱処理を行うことにより、該炭化珪素基板の表面にエピタキシャル層を形成するステップと、
前記エピタキシャル層を取り除かずに、珪素と反応する金属からなる電極を前記不純物領域の上面に形成するステップと、
を有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記電極の材料は、ニッケル(Ni)、タングステン(W)、チタン(Ti)、タンタル(Ta)、白金(Pt)のうちのいずれかであることを特徴とする請求項4または請求項5のいずれかに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349194A JP3539417B2 (ja) | 2001-11-14 | 2001-11-14 | 炭化珪素半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349194A JP3539417B2 (ja) | 2001-11-14 | 2001-11-14 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003152182A JP2003152182A (ja) | 2003-05-23 |
JP3539417B2 true JP3539417B2 (ja) | 2004-07-07 |
Family
ID=19161900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001349194A Expired - Fee Related JP3539417B2 (ja) | 2001-11-14 | 2001-11-14 | 炭化珪素半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3539417B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4691989B2 (ja) * | 2004-01-27 | 2011-06-01 | 富士電機システムズ株式会社 | 炭化けい素半導体素子の製造方法 |
JP4851075B2 (ja) * | 2004-08-26 | 2012-01-11 | 新電元工業株式会社 | 半導体装置の製造方法 |
JP4899405B2 (ja) * | 2004-11-08 | 2012-03-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP4632797B2 (ja) * | 2005-01-21 | 2011-02-16 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法 |
CN101395701B (zh) | 2006-03-22 | 2010-06-02 | 三菱电机株式会社 | 电力用半导体器件 |
US7989882B2 (en) * | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
WO2012164817A1 (ja) | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | 半導体素子およびその製造方法 |
CN117276307A (zh) * | 2022-06-10 | 2023-12-22 | 中国科学院微电子研究所 | 薄膜晶体管及其制备方法、存储器、显示器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125620A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
JP3580052B2 (ja) * | 1996-10-17 | 2004-10-20 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
JP4568930B2 (ja) * | 1998-10-16 | 2010-10-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
2001
- 2001-11-14 JP JP2001349194A patent/JP3539417B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003152182A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841436B2 (en) | Method of fabricating SiC semiconductor device | |
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
US7569496B2 (en) | Method for manufacturing SiC semiconductor device | |
EP2015348A2 (en) | Method for manufacturing a SiC semiconductor device | |
JP2005229105A (ja) | 半導体素子およびその製造方法 | |
JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
JP3333896B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3953696B2 (ja) | 半導体装置の製造方法 | |
JP2005056872A (ja) | 半導体装置の製造方法 | |
JPH0621099A (ja) | GaAs MESFETの製造方法 | |
KR950027916A (ko) | 반도체장치의 제조방법 | |
JPH0748562B2 (ja) | 半導体装置の製造方法 | |
JP3580052B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2000082810A (ja) | 炭化けい素トレンチ型mos半導体素子の製造方法および炭化けい素トレンチ型mos半導体素子 | |
JPH0550129B2 (ja) | ||
JP2003069039A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP3033525B2 (ja) | 半導体装置の製造方法 | |
JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
JP4104891B2 (ja) | 半導体装置の製造方法 | |
JP2003168653A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |