JPH0855850A - 硬質セラミック材料等を用いた不活性化方法及び構造 - Google Patents

硬質セラミック材料等を用いた不活性化方法及び構造

Info

Publication number
JPH0855850A
JPH0855850A JP7052145A JP5214595A JPH0855850A JP H0855850 A JPH0855850 A JP H0855850A JP 7052145 A JP7052145 A JP 7052145A JP 5214595 A JP5214595 A JP 5214595A JP H0855850 A JPH0855850 A JP H0855850A
Authority
JP
Japan
Prior art keywords
depositing
layer
hard ceramic
integrated circuit
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7052145A
Other languages
English (en)
Other versions
JP2921556B2 (ja
Inventor
George Argos Jr
アルゴス ジュニア ジョージ
John D Spano
ディー スパーノ ジョン
Steven D Traynor
ディー トレイノアー スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramtron International Corp
Original Assignee
Ramtron International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramtron International Corp filed Critical Ramtron International Corp
Publication of JPH0855850A publication Critical patent/JPH0855850A/ja
Application granted granted Critical
Publication of JP2921556B2 publication Critical patent/JP2921556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 水素ガスの存在するところで劣化する強誘電
体装置やその他の装置を有する集積回路のための理想的
な不活性化層を提供する。 【構成】 集積回路の不活性化方法は、集積回路の表面
上に硬質層を高周波スパッタリングする工程を含む。硬
質層３４は、ドーピングされた及びドーピングされない
チタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸
塩、スズ酸塩、ハフニウム酸塩、及びマンガン酸塩のよ
うなセラミック材料とすることができ、このセラミック
材料は強誘電体相又は非強誘電体相のいずれかである。
炭化物のような集積回路の加工では通常見られない硬質
で通常は非強誘電体である他の物質を用いることもでき
る。もし、不活性化されることが求められている集積回
路が、強誘電体装置を含むのであれば、硬質不活性化層
は、集積された強誘電体装置において用いられるのと同
じ物質から製作することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、概略的には、集積回路
の不活性化に関する。特に、本発明は、強誘電体及びセ
ラミックであることができる極めて硬質な不活性化層を
持つ強誘電体装置を有する集積回路の不活性化に関す
る。
【０００２】
【従来の技術】一般に、二酸化シリコン及び窒化シリコ
ンは、集積回路を不活性化するために用いられる。これ
らの物質は、集積回路を不活性化するための工業的標準
であり、多くの種類の集積回路において有効に用いられ
る。
【０００３】
【発明が解決しようとする課題】化学蒸着法（ＣＶＤ）
により堆積された窒化シリコンの厚い層は、ほとんどの
集積回路にとって好ましい不活性化物質であるが、強誘
電物質を含む集積回路において用いることができない。
この理由は、窒化シリコンを堆積させる従来のＣＶＤ技
術では、水素ガスが存在するからである。強誘電物質
は、水素が存在するところでは強誘電性能を失って劣化
する傾向がある。例えば、一般的な強誘電物質であるジ
ルコンチタン酸鉛（ＰＺＴ）で作られたコンデンサの性
能は、水素が存在するところでは劣化する。集積回路の
パッケージは、それ自身が望ましくない水素ガスの発生
源ともなりうる。不活性化層としての窒化シリコンをス
パッタリング成膜することは可能であるが、現在の技術
では、スパッタリングによる不活性化層の品質は、ＣＶ
Ｄ窒化シリコン不活性化層の品質と同じではない。この
ため、二酸化シリコンが、強誘電体集積回路のための代
わりの不活性化物質として用いられる。二酸化シリコン
による不活性化は、多くの応用において用いることがで
きるが、それは理想的な不活性化物質ではない。二酸化
シリコンは、水素に対する良好な障壁、又は、カリウ
ム、ナトリウム及び他の移動性イオンからなる移動性イ
オン汚染に対する障壁とはならない。加えて、二酸化シ
リコンは、パッケージングの間に集積回路に加えられる
機械的圧力を十分には減少させず、このことは性能をも
劣化させる。
【０００４】望まれることは、水素ガス及び移動性イオ
ン汚染を防ぎそしてパッケージングの間の圧力を十分に
減少させるための構造上の完全状態をも有する強誘電体
集積回路のための理想的な不活性化物質である。
【０００５】そこで、本発明の主要な目的は、水素ガス
の存在するところで劣化する強誘電体装置やその他の装
置を有する集積回路のための理想的な不活性化層を提供
することにある。
【０００６】本発明の他の目的は、集積回路に既に存在
する物質層、即ち、集積された強誘電体装置において用
いられる強誘電物質を用いた不活性化層を提供すること
にある。
【０００７】
【発明の概要】本発明によれば、集積回路の不活性化方
法は、集積回路の表面上に硬質層を高周波（ＲＦ）スパ
ッタリングする工程を含む。硬質層は、ドーピングされ
た及びドーピングされないチタン酸塩、ジルコン酸塩、
ニオブ酸塩、タンタル酸塩、スズ酸塩、ハフニウム酸
塩、及びマンガン酸塩のようなセラミック材料とするこ
とができ、このセラミック材料は強誘電体相又は非強誘
電体相のいずれかである。炭化物のような集積回路の加
工では通常見られない硬質非強誘電体からなる他の物質
を用いることもできる。もし、不活性化されることが求
められている集積回路が、強誘電体装置を含むのであれ
ば、硬質不活性化層は、集積された強誘電体装置におい
て用いられるのと同じ物質から製作することができる。
硬質不活性化層が堆積される前に、任意の二酸化シリコ
ン絶縁層を集積回路の表面上に堆積することができる。
不活性化層による集積回路のいかなる汚染をも防ぐため
に、任意の二酸化シリコン層が用いられる。同様に、不
活性化層による集積回路パッケージのいかなる汚染をも
防ぐために、不活性化層の上に、二酸化シリコン、窒化
シリコン、又はポリマー材料のような任意のシーリング
層を堆積させることができる。一旦、硬質不活性化層と
いくつかの任意の層とが形成されたならば、これらの層
は下にある集積回路のボンディングパッドに近付けるよ
うにエッチングされる。
【０００８】以上の及び他の本発明の目的、特徴及び利
点が、添付図面を参照して進められる本発明の好ましい
実施例の以下の詳細な説明によって、より容易に明らか
になる。
【０００９】
【実施例】図１を参照すると、集積された強誘電体メモ
リセル１０は、強誘電体コンデンサ１０Ａ及び１０Ｄと
電界効果トランジスタ（ＦＥＴ）１０Ｂ及び１０Ｃを有
する。特に、強誘電体メモリセル１０は、実際には、共
通のビットライン接点を分配する２個の１トランジス
タ、１コンデンサ（１Ｔ−１Ｃ）メモリセルである。メ
モリセル１０は、基板又はエピタキシャル層１２と、１
対のメモリセルに関係するトランジスタを隣のトランジ
スタから絶縁するための厚いフィールド酸化層１４と、
トランジスタ１０Ｂ及び１０Ｃのドレイン及びソース領
域を形成する拡散領域１６と、それぞれがワード線（図
示せず）に接続されるか又はワード線の一部を形成する
ゲート電極１８と、絶縁層２０及び２２とを有する。コ
ンデンサ１０Ａ及び１０Ｄは、複数のメモリセルに順に
接続される共通のプレート線に接続され、一般にはプラ
チナで作られた下部電極２４を有する。コンデンサ１０
Ａ及び１０Ｄは、強誘電体絶縁層２６と普通はプラチナ
で作られる上部電極２８をも有する。コンデンサの上部
電極２８は、金属化層３０によってトランジスタ１０Ｂ
及び１０Ｃの個々のソース領域に接続されている。金属
化層３０は、トランジスタ１０Ｂ及び１０Ｃの共通ドレ
インにも接続され、共通ビット線の接点を形成する。図
１に示されるように、メモリセル１０は、不活性化層を
除いて集積回路において製作される。メモリセル１０
は、本発明による不活性化され得る典型的な強誘電体集
積回路の一例としてのみ示され、それゆえ、強誘電体関
連の金属化構造において一般に見られる障壁及び接着層
は示されていない。実際には、いかなる強誘電体集積回
路又は強誘電体でない集積回路でさえも、本発明によっ
て不活性化され得る。
【００１０】図２を参照すると、本発明の一態様によれ
ば、二酸化シリコン（ＳｉＯ2）の絶縁層３２は、集積
回路の全表面上に引き続いて堆積される。二酸化シリコ
ン層３２は、プラズマＣＶＤ装置（ＰＥＣＶＤ）におい
て堆積される。好ましくは、二酸化シリコン層３２は、
３００゜Ｃ〜４５０゜Ｃの範囲でもよいが、約４００゜
Ｃの望ましい温度において、プラズマ環境にあるテトラ
エチルオルトケイ酸塩（ＴＥＯＳ）と酸素（Ｏ2）の反
応によって堆積される。この反応は、二重の周波数の電
源を用いて発生するプラズマを用いることによって促進
される。約１３．５６［ＭＨｚ］の高い周波数電源は、
堆積容器の上部電極に印加され、約１００［ＫＨｚ］〜
４００［ＫＨｚ］の低い周波数電源は、堆積容器の下部
電極に印加される。高い周波数の電力レベルは、０〜２
０００［Ｗ］の範囲内に設定され、好ましくは約５００
［Ｗ］以内である。低い周波数の電力レベルは、独立に
設定できるが、０〜２０００［Ｗ］の範囲内であり、約
５００［Ｗ］に設定される。堆積容器の圧力は、約１〜
５［Ｔｏｒｒ］の範囲内に設定され、好ましくは約２．
７［Ｔｏｒｒ］に設定される。二酸化シリコン絶縁層３
２は、５００〜３０，０００オングストロームの範囲内
の厚さに堆積され、好ましくは約７，０００オングスト
ロームの厚さに堆積される。二酸化シリコン絶縁層３２
を形成する好ましい方法が詳細に述べられたが、層３２
は全く任意であり、他の方法を用いることができる。層
３２を用いる第１の理由は、以下に説明されるように、
後に追加される硬質不活性化層３４と集積回路の残りの
部分、特に、メモリセル１０の能動装置との間に実際の
又は認められた汚染があるかもしれないからである。層
３２を用いる他の理由は、以下にさらに詳細に説明され
る導電性硬質セラミック層３４を絶縁するからである。
【００１１】図３を参照すると、硬質材料の不活性化層
３４が、二酸化シリコン層３２上に引続いてスパッタリ
ング堆積される。もし層３２が省略されるならば、不活
性化層３４は、不活性化されていない集積回路の表面上
に直接、スパッタリング堆積される。層３４は、ドーピ
ングされた又はドーピングされないチタン酸塩（ＰｂＴ
ｉＯ3のようなＴｉＯ3を含む化合物）、ジルコン酸塩
（ＰｂＺｒＯ3のようなＺｒＯ3を含む化合物）、ニオブ
酸塩（ＬｉＮｂＯ3のようなＮｂＯ3を含む化合物）、タ
ンタル酸塩（ＬｉＴａＯ3のようなＴａＯ3を含む化合
物）、スズ酸塩（ＰｂＳｎＯ3のようなＳｎＯ3を含む化
合物）、ハフニウム酸塩（ＰｂＨｆＯ3のようなＨｆＯ3
を含む化合物）、マンガン酸塩、ＰＺＴ（ＰｂＺｒxＴ
ｉ1-xＯ3、ここでｘは約０．５）、及び化学式Ｐｂ（Ｔ
ｉ，Ｚｒ，Ｓｎ，Ｈｆ）Ｏ3による鉛、チタン、ジルコ
ニウム、スズ、及びハフニウムからなる他の固溶体のよ
うな、通常は強誘電体である物質のうちの一つからなる
硬質セラミック材料から形成できる。適切な不純物材料
は、カルシウム、ランタン、鉛、ストロンチウム、その
他である。層３４は、ホウ化物（ホウ化アルミニウム
（ＡｌＢ）のようなホウ素を含む化合物）、炭化物（炭
化タングステン（ＷＣ）、炭化ジルコニウム（Ｚｒ
Ｃ）、炭化シリコン（ＳｉＣ）のような炭素を含む化合
物）、窒化物（窒化チタン（ＴｉＮ）のような窒素を含
む化合物）、及び酸化物（酸化アルミニウム（Ａｌ
2Ｏ3）のような酸素を含む化合物）のような、通常は強
誘電体ではない材料の一つからなる硬質セラミック材料
から作ることもできる。層３４は、主として、不活性化
層として、汚染の障壁として、構造上の完全状態のため
に用いられる。電界（強誘電性）を保持する能力は、こ
のように用いられる材料にとって必要ない。それゆえ、
層３４は、材料が強誘電性又は導電性にかかわらず、モ
ース硬度７以上（又は、ヌープ硬度８２０以上）を持つ
他の硬質材料から作ることもできる。ウエハ上にターゲ
ットから高周波（ＲＦ）又は直流（ＤＣ）スパッタリン
グによって堆積されるいかなるいかなる硬質材料も、通
常は集積回路の加工に関係しない材料でさえも、用いる
ことができる。
【００１２】理想的には、層３４の材料は、集積化され
た不揮発性メモリ回路における強誘電体コンデンサにお
ける絶縁体として一般に用いられる材料と同じ、ドーピ
ングされた又はドーピングされないＰＺＴである。それ
ゆえ、同じ強誘電体ＰＺＴ材料は、本発明による集積化
された不活性化回路における２つの機能を与える、即
ち、強誘電体コンデンサのための絶縁層として機能と、
引続く全集積回路のための不活性化層としての機能であ
る。しかしながら、たとえ強誘電体コンデンサにおいて
用いられる物質と不活性化層３４において用いられる物
質とがセラミック及び強誘電体であったとしても、強誘
電体コンデンサにおいて用いられる物質と不活性化層３
４において用いられる物質とは異なってもよい。もしＰ
ＺＴが用いられるなら、ＲＦスパッタ堆積によって好ま
しくは約３０００オングストロームの厚さに、又は、５
００〜３０，０００オングストロームの間の厚さの範囲
内に堆積される。スパッタ堆積容器圧力は、好ましくは
約３［Ｔｏｒｒ］であり、０．２〜１０［Ｔｏｒｒ］の
間の範囲の圧力である。容器内の気体は、理想的にはア
ルゴンであるが、他の適当な気体を用いることもでき
る。ウエハパレットの温度は、好ましくは、約２００゜
Ｃに設定され、２３〜９００゜Ｃの温度範囲内である。
プラズマを発生させるために印加される電力は、好まし
くは、約１０００［Ｗ］であり、又は、約５０〜２００
０［Ｗ］の範囲内にある。層３４のスパッタリングに関
する説明は、ＰＺＴの例によってものみなされており、
他の種類の不活性化材料を適用するため変更することが
できる。
【００１３】図４を参照すると、本発明の他の態様によ
ると、もしシーリング層３６が不活性化層によるパッケ
ージのいかなる汚染の可能性をも避けるために必要と思
われるならば、最後のシーリング層３６を硬質不活性化
層３４上に堆積することができる。シーリング層３６
は、二酸化シリコン層３２に関して上に説明されたよう
に、堆積された二酸化シリコンとすることができ、ま
た、窒化シリコンとすることさえもできる。尚、不活性
化層３４が形成されているのであるから、シーリング層
３６はＰＥＣＶＤによる厚い窒化シリコンとすることが
できる。不活性化層３４は、水素の有効な障壁を形成
し、それゆえ下の強誘電体層に損傷を与えることなくＰ
ＥＣＶＤプロセスを用いることができる。ポリマー材料
のような他のいかなる不活性化物質も、シーリング層３
６のために用いることができる。層３２のように、シー
リング層３６も任意であり、もし硬質セラミック層３４
による実際の又は検知される汚染の問題があれば用いら
れるだけである。それゆえ、層３６として用いられる物
質の厚さと種類は、硬質不活性化層３４とパッケージと
の間に起こると考えられるいかなる汚染をも避けるよう
に選択されるべきである。もし、そのような汚染の問題
が存在しないようであれば、シーリング層３６は削除で
きる。層３６を用いる他の理由は、以下にさらに詳細に
説明されるように、導電性の硬質セラミック層３４を密
封（シール）し及び電気的に絶縁することである。
【００１４】図５を参照すると、一般的な強誘電体集積
回路４０の概略的な断面図には、本発明による３層不活
性化構造が示されている。また、一般的な強誘電体金属
化構造において見られる障壁層及び接着層は明瞭のため
に省略されている。図５において、硬質不活性化層３４
は電気的絶縁体である、即ち、非常に高い抵抗値を持
つ。集積回路４０は、基板又はエピタキシャル層１２
と、それぞれが電極２４及び２８と強誘電体絶縁層２６
とを含む２つの強誘電体コンデンサを有する。それぞれ
の強誘電体コンデンサスタックは、絶縁構造２２によっ
て側面は絶縁されている。金属配線層３０は、強誘電体
コンデンサのそれぞれの上部電極２８に接続している。
集積回路パッケージへの電気的接続のための金属ボンデ
ィングパッド３８が基板１２上に示されている。集積回
路４０は、任意の二酸化シリコン層３２、硬質絶縁不活
性化層３４及び任意のシーリング層３６によって不活性
化される。３つの不活性化層はボンディングパッド３８
を完全に覆っており、それゆえ３つの不活性化層は集積
回路４０のこの部分から取除かれなければならない。図
６には、同じ一般的な集積回路４０が示されており、図
の中では、ボンディングパッド３８に電気的に接続させ
るための道４２を形成するため、不活性化層が標準的な
フォトリソグラフィ技術によってパターンが形成され、
エッチングされた。不活性化層３２，３４，３６の組合
せ、又は、層３４単独で、化学ウエットエッチング技
術、反応性イオンエッチング技術、又は物理的スパッタ
エッチング技術、又は他のそれらの組合せによってエッ
チングされることができる。図６において、ボンディン
グパッド３８に接続するため道４２に置かれたボンディ
ングワイヤ（図示せず）が、不活性化層３４の端部に接
触してもよい。層３４は電気的絶縁層であるから、層３
４の端部へのそのような接触は、いかなる電気的な問題
を生じない。
【００１５】図７を参照すると、本発明による不活性化
構造の第１の２つの不活性化層を有する一般的な強誘電
体集積回路５０の概略的な断面図が示されている。図７
において、硬質不活性化層３４は電気的導電体であり、
即ち、非常に低い抵抗値を持つ。集積回路５０は、図５
に示される前述の集積回路４０におけるのと同じ材料の
層及び構造１２，２２，２４，２６，２８，３０を含
む。集積回路パッケージへの電気的接続のために金属ボ
ンディングパッド３８は図７において基板１２上に示さ
れている。集積回路５０は、二酸化シリコン層３２及び
硬質導電性不活性化層３４で不活性化される。尚、集積
回路５０にとっては、二酸化シリコン層３２は任意では
なきく、集積回路５０の表面と導電性不活性化層３４と
を絶縁するため備えられなければならない。不活性化層
３２及び３４は、ボンディングパッド３８を完全に覆っ
ており、それゆえ、不活性化層３２及び３４は、集積回
路４０のこの部分から取除かれなければならない。図８
には、集積回路５０が示されており、図の中では、不活
性化層は、ボンディングパッド３８を露出させる道４２
を形成するために標準的なフォトリソグラフィ技術によ
りパターン形成され、エッチングされた。不活性化層３
２及び３４は、化学ウエットエッチング技術、反応性イ
オンエッチング技術、物理的スパッタエッチング技術、
又は、それらの他の組合せによってエッチングできる。
図９において、絶縁シーリング層３６は堆積され、パタ
ンーン形成され、エッチングされる。道４２は、層３２
及び３４の上に重ねられ、これらを覆うシーリング層３
６によって僅かに狭められている。それゆえ、シーリン
グ層３６は、層３２と関連して、導電性の不活性化層３
４を完全に覆い、それによって道４２に置かれたボンデ
ィングワイヤへの電気的接触をなくすることができる。
導電性不活性化層３４の端部は、完全に絶縁されている
ので、ボンディングパッドやボンディングワイヤとの間
の電気的短絡のいかなる問題も存在しない。金属層３０
のような導電体の容量負荷の問題があるかもしれないの
で、導電性不活性化層３４は最適ではない。しかし、も
し回路速度が低ければ、静電負荷効果は最小になるかも
しれず、導電体である硬質不活性化物質を層３４のため
に選択することができる。
【００１６】集積回路にとって新規な不活性化構造が示
された。不活性化層のための硬質セラミック又は他のそ
のような材料を用いることの利点は、不活性化層が集積
回路の表面にかき傷に対する保護を与えることである。
硬質セラミック物質が用いられる他の利点は、不活性化
層が集積回路に対して静電帯電（ＥＳＤ）保護を与える
ことである。
【００１７】本発明の好ましい実施例において本発明の
原理を説明し図解したが、本発明が、そのような原理か
ら逸脱せずに、構成及び細部において改良できること
は、当業者によって認識されている。例えば、セラミッ
ク、強誘電体、又は他の硬質材料のような、本発明の教
示内の不活性化層の無数の候補がある。不活性化層に用
いられる材料は、不活性化される集積回路の強誘電体装
置において用いられるものと同じ材料を使うことも又は
使わないこともできる。それゆえ、特許請求の範囲の意
図及び範囲内に含まれるすべての修正及び変更について
特許請求する。
【００１８】
【発明の効果】本発明の利点は、水素ガスと、ナトリウ
ムや湿気や他の汚染物質のような移動性イオンの侵入を
妨げることによって集積回路の強誘電体装置の損傷を防
ぐために、不活性化層が障壁層として機能することであ
る。
【００１９】本発明の他の利点は、不活性化層の堆積
に、集積回路の強誘電体装置の性能を劣化させる水素含
有ガスを必要としないことである。
【００２０】本発明の他の利点は、不活性化層の硬さ及
び構造的な頑丈さにより、不活性化された集積回路のそ
の後のパッケージングにおける応力が十分減少すること
である。
【００２１】本発明の他の利点は、不活性化層が集積回
路の表面にかき傷保護を与えることである。
【００２２】本発明の他の利点は、不活性化層が集積回
路のＥＳＤ保護を与えることである。
【図面の簡単な説明】
【図１】 従来の不活性化されていない強誘電体メモリ
セルの断面図である。
【図２】 図１の強誘電体メモリセルに本発明による任
意の二酸化シリコン絶縁層を備えた断面図である。
【図３】 図２に本発明による硬質不活性化層をさらに
備えた断面図である。
【図４】 図３に本発明による任意のシーリング層をさ
らに備えた断面図である。
【図５】 本発明による絶縁層、絶縁硬質不活性化層、
及びシーリング層により不活性化された強誘電体装置と
ボンディングパッドとを有する集積回路の概略的な断面
図である。
【図６】 図５において不活性化層がボンディングパッ
ドの真上でエッチングされた概略的な断面図である。
【図７】 本発明による絶縁層及び導電性硬質不活性化
層で不活性化された強誘電体装置とボンディングパッド
とを有する集積回路の概略的な断面図である。
【図８】 図７において２つの不活性化層がボンディン
グパッドの真上以上でエッチング除去された概略的な断
面図である。
【図９】 図８において、第１の２つの不活性化層をシ
ールし、導電性硬質不活性化層をボンディングパッド又
はボンディングワイヤに接触させず、電気的に絶縁する
ように、ボンディングパッドの真上がエッチング除去さ
れたシーリング層をさらに備えた概略的な断面図であ
る。
【符号の説明】
１０ 強誘電体メモリセル、 １０Ａ，１０Ｄ 強誘電
体コンデンサ、 １０Ｂ，１０Ｃ ＦＥＴ、 １２ 基
板又はエピタキシャル層、 １４ フィールド酸化層１
４、 １６ 拡散領域１６、 １８ ゲート電極１８、
２０，２２絶縁層、 ２４ 下部電極、 ２６ 強誘
電体絶縁層、 ２８ 上部電極、 ３０ 金属化層３
０、 ３２ 二酸化シリコン絶縁層（二酸化シリコン
層）、 ３４ 導電性硬質セラミック層（不活性化
層）、 ３６ シーリング層、 ３８金属ボンディング
パッド、 ４０，５０ 集積回路、 ４２ 道。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４５１ 27/108 21/8242 21/8247 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１ (72)発明者 ジョン ディー スパーノ アメリカ合衆国、 コロラド州 80949、 コロラド スプリングス、 ピー オー ボックス 50254 (72)発明者 スティーブン ディー トレイノアー アメリカ合衆国、 コロラド州 80919、 コロラド スプリングス、 モント ウ ッドメン コート 1510

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の表面上に硬質セラミック層を
    堆積させる工程を有する集積回路の表面を不活性化する
    方法。
  2. 【請求項２】 硬質セラミック層を堆積させる前記工程
    は、硬質セラミック強誘電体層を堆積させる工程を有す
    る請求項１記載の方法。
  3. 【請求項３】 硬質セラミック層を堆積させる前記工程
    は、ドーピングされた及びドーピングされないチタン酸
    塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、スズ酸
    塩、ハフニウム酸塩、及びマンガン酸塩のうちの一つの
    材料を堆積させる工程を有する請求項１記載の方法。
  4. 【請求項４】 硬質セラミック層を堆積させる前記工程
    は、ホウ化物及び炭化物のうちの一つの材料を堆積させ
    る工程を有する請求項１記載の方法。
  5. 【請求項５】 硬質セラミック層を堆積させる前記工程
    は、硬質セラミック層を高周波スパッタリング形成する
    工程を有する請求項１記載の方法。
  6. 【請求項６】 硬質セラミック層を堆積させる前に、集
    積回路の表面上に絶縁層を堆積させる工程をさらに有す
    る請求項１記載の方法。
  7. 【請求項７】 絶縁層を堆積させる前記工程は、二酸化
    シリコン層を堆積させる工程を有する請求項６記載の方
    法。
  8. 【請求項８】 二酸化シリコン層を堆積させる前記工程
    は、約４００゜Ｃの温度のプラズマ環境においてテトラ
    エチルオルトケイ酸塩（ＴＥＯＳ）を酸素と反応させる
    工程を有する請求項７記載の方法。
  9. 【請求項９】 ２つの周波数のＣＶＤ容器を用いること
    によって、テトラエチルオルトケイ酸塩（ＴＥＯＳ）プ
    ラズマと酸素との反応を促進させる工程をさらに有する
    請求項８記載の方法。
  10. 【請求項１０】 ボンディングパッドを有する集積回路
    の部分の上の前記硬質セラミック層をエッチングする工
    程をさらに有する請求項１記載の方法。
  11. 【請求項１１】 前記硬質セラミック層の表面上にシー
    リング層を堆積させる工程をさらに有する請求項１記載
    の方法。
  12. 【請求項１２】 シーリング層を堆積させる前記工程
    は、二酸化シリコン、窒化シリコン、及び、ポリマー材
    料のうちの一つの材料を堆積させる工程を有する請求項
    １１記載の方法。
  13. 【請求項１３】 強誘電物質で作られた強誘電体装置を
    含む集積回路の表面を不活性化する方法において、前記
    集積回路の表面上に硬質セラミック層を堆積させる工程
    を有する方法。
  14. 【請求項１４】 硬質セラミック層を堆積させる前記工
    程が、硬質セラミック強誘電体層を堆積させる工程を有
    する請求項１３記載の方法。
  15. 【請求項１５】 硬質セラミック層を堆積させる前記工
    程が、前記強誘電体装置を作るために用いられるものと
    同じ強誘電物質の層を堆積させる工程を有する請求項１
    ３記載の方法。
  16. 【請求項１６】 硬質セラミック層を堆積させる前記工
    程は、ドーピングされた及びドーピングされないチタン
    酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、スズ
    酸塩、ハフニウム酸塩、及び、マンガン酸塩のうちの一
    つの材料を堆積させる工程を有する請求項１３記載の方
    法。
  17. 【請求項１７】 硬質セラミック層を堆積させる前記工
    程は、ホウ化物及び炭化物のうちの一つの材料を堆積さ
    せる工程を有する請求項１３記載の方法。
  18. 【請求項１８】 硬質セラミック層を堆積させる前記工
    程は、硬質セラミック層を高周波スパッタリングする工
    程を有する請求項１３記載の方法。
  19. 【請求項１９】 硬質セラミック層を堆積させる前に、
    前記集積回路の表面上に絶縁層を堆積させる工程をさら
    に有する請求項１３記載の方法。
  20. 【請求項２０】 絶縁層を堆積させる前記工程は、二酸
    化シリコン層を堆積させる工程を有する請求項１９記載
    の方法。
  21. 【請求項２１】 ボンディングパッドを有する集積回路
    の部分の上の前記硬質セラミック層をエッチングする工
    程をさらに有する請求項１３記載の方法。
  22. 【請求項２２】 前記硬質セラミック層の表面上にシー
    リング層を堆積させる工程をさらに有する請求項１３記
    載の方法。
  23. 【請求項２３】 シーリング層を堆積させる前記工程
    は、二酸化シリコン、窒化シリコン、及び、ポリマー材
    料のうちの一つの材料を堆積させる工程を有する請求項
    ２２記載の方法。
  24. 【請求項２４】 集積回路の表面上に硬質セラミック層
    を有する集積回路の表面の不活性化構造。
  25. 【請求項２５】 前記硬質セラミック層が硬質セラミッ
    ク強誘電体層を有する請求項２４記載の不活性化構造。
  26. 【請求項２６】 前記硬質セラミック層が、ドーピング
    された及びドーピングされないチタン酸塩、ジルコン酸
    塩、ニオブ酸塩、タンタル酸塩、スズ酸塩、ハフニウム
    酸塩、マンガン酸塩、及び、炭化物のうちの一つの材料
    を有する請求項２４記載の不活性化構造。
  27. 【請求項２７】 前記硬質セラミック層が、ホウ化物及
    び炭化物のうちの一つの材料を有する請求項２４記載の
    不活性化構造。
  28. 【請求項２８】 前記硬質セラミック層が、約３０００
    オングストロームの厚さである請求項２４記載の不活性
    化構造。
  29. 【請求項２９】 前記集積回路の表面と前記硬質セラミ
    ック層との間に絶縁層をさらに有する請求項２４記載の
    不活性化構造。
  30. 【請求項３０】 前記絶縁層材料が、二酸化シリコンを
    有する請求項２９記載の不活性化構造。
  31. 【請求項３１】 前記絶縁層が、約７０００オングスト
    ロームの厚さである請求項２９記載の不活性化構造。
  32. 【請求項３２】 前記硬質セラミック層の表面上にシー
    リング層をさらに有する請求項２４記載の不活性化構
    造。
  33. 【請求項３３】 前記シーリング層が、二酸化シリコ
    ン、窒化シリコン、及び、ポリマー材料のうちの一つの
    材料を有する請求項３２記載の不活性化構造。
  34. 【請求項３４】 前記シーリング層が、約７０００オン
    グストロームの厚さである請求項３２記載の不活性化構
    造。
  35. 【請求項３５】 前記集積回路が強誘電物質で作られた
    強誘電体装置を有し、前記硬質セラミック層が強誘電体
    装置を作るために使われたものと同じ強誘電物質の層で
    ある請求項２４記載の不活性化構造。
  36. 【請求項３６】 前記強誘電体装置及び前記硬質セラミ
    ック層において用いられた強誘電物質は、ドーピングさ
    れた又はドーピングされないジルコンチタン酸鉛を有す
    る請求項３５記載の不活性化構造。
  37. 【請求項３７】 強誘電物質から作られた装置を含む集
    積回路の表面の不活性化構造において、 前記集積回路の表面上に第１の二酸化シリコン絶縁層
    と、 強誘電セラミック層が前記集積回路の装置において用い
    られたものと同じ強誘電物質を有する第２の硬質絶縁強
    誘電セラミック層と、 第３の二酸化シリコン又は窒化シリコンシーリング層と
    を有する不活性化構造。
  38. 【請求項３８】 集積回路の表面の不活性化構造におい
    て、 前記集積回路の表面上に第１の二酸化シリコン絶縁層
    と、 第２の硬質導電性セラミック層と、 第３の二酸化シリコン又は窒化シリコンシーリング層と
    を有し、 前記第１及び第３の層が前記第２の層の端部を包み、電
    気的に絶縁させる不活性化構造。
JP7052145A 1994-03-11 1995-03-13 硬質セラミック材料等を用いた不活性化方法及び構造 Expired - Lifetime JP2921556B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/212,495 US5438023A (en) 1994-03-11 1994-03-11 Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
US212495 1994-03-11

Publications (2)

Publication Number Publication Date
JPH0855850A true JPH0855850A (ja) 1996-02-27
JP2921556B2 JP2921556B2 (ja) 1999-07-19

Family

ID=22791262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7052145A Expired - Lifetime JP2921556B2 (ja) 1994-03-11 1995-03-13 硬質セラミック材料等を用いた不活性化方法及び構造

Country Status (4)

Country Link
US (2) US5438023A (ja)
EP (1) EP0671765B1 (ja)
JP (1) JP2921556B2 (ja)
DE (1) DE69413665T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
JP2001068639A (ja) * 1999-06-28 2001-03-16 Hyundai Electronics Ind Co Ltd 半導体デバイス及びその製造方法
US6509597B2 (en) 2000-10-05 2003-01-21 Hitachi, Ltd. Ferroelectric memory device
JP2003273325A (ja) * 2002-03-15 2003-09-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2007004295A1 (ja) * 2005-07-05 2007-01-11 Fujitsu Limited 半導体装置及びその製造方法
WO2007004282A1 (ja) * 2005-07-04 2007-01-11 Fujitsu Limited 半導体装置及びその製造方法
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
WO2007116501A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JP5018771B2 (ja) * 2006-03-30 2012-09-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698473A (en) * 1994-03-16 1997-12-16 Advanced Micro Devices, Inc. Method for forming a silane based boron phosphorous silicate planarization structure
US5705041A (en) * 1994-04-07 1998-01-06 Texas Instruments Incorporated Method of minimizing surface effects in thin ferroelectrics
JP2907322B2 (ja) * 1995-05-18 1999-06-21 日本電気株式会社 不揮発性半導体記憶装置
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US6172590B1 (en) 1996-01-22 2001-01-09 Surgx Corporation Over-voltage protection device and method for making same
KR100207459B1 (ko) * 1996-02-21 1999-07-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
KR100200704B1 (ko) * 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US5736759A (en) * 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element
US5864932A (en) * 1996-08-20 1999-02-02 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
EP0837504A3 (en) 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
US5920453A (en) * 1996-08-20 1999-07-06 Ramtron International Corporation Completely encapsulated top electrode of a ferroelectric capacitor
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
DE19738549C1 (de) * 1997-09-03 1998-12-10 Siemens Ag Verpackte integrierte Schaltung
KR100269309B1 (ko) 1997-09-29 2000-10-16 윤종용 고집적강유전체메모리장치및그제조방법
US6091132A (en) * 1997-12-19 2000-07-18 Stmicroelectronics, Inc. Passivation for integrated circuit sensors
US6064094A (en) * 1998-03-10 2000-05-16 Oryx Technology Corporation Over-voltage protection system for integrated circuits using the bonding pads and passivation layer
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
US6207465B1 (en) * 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
JP3236262B2 (ja) * 1998-06-16 2001-12-10 松下電器産業株式会社 強誘電体メモリ装置
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
US6750110B1 (en) * 1998-07-23 2004-06-15 Micron Technology, Inc. Continuous good step coverage CVD platinum metal deposition
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
EP0996160A1 (en) * 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Contact structure for a semiconductor device
US6174735B1 (en) * 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
JP2000150810A (ja) * 1998-11-17 2000-05-30 Toshiba Microelectronics Corp 半導体装置及びその製造方法
JP3114710B2 (ja) 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
US6255157B1 (en) 1999-01-27 2001-07-03 International Business Machines Corporation Method for forming a ferroelectric capacitor under the bit line
US6121648A (en) * 1999-03-31 2000-09-19 Radiant Technologies, Inc Ferroelectric based memory devices utilizing hydrogen getters and recovery annealing
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
JP2000294771A (ja) * 1999-04-02 2000-10-20 Fuji Electric Co Ltd プレーナ型半導体装置
TW425696B (en) * 1999-09-10 2001-03-11 Samsung Electronics Co Ltd Semiconductor memory device having capacitor encapsulated with multiple layers and method of manfacturing the same
US20050009209A1 (en) * 1999-11-10 2005-01-13 Stmicroelectronics S.R.L. Process for selectively sealing ferroelectric capactive elements incorporated in semiconductor integrated non-volatile memory cells
IT1314025B1 (it) 1999-11-10 2002-12-03 St Microelectronics Srl Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su
KR100362189B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
KR100358137B1 (ko) * 1999-12-30 2002-10-25 주식회사 하이닉스반도체 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
EP1207558A1 (en) 2000-11-17 2002-05-22 STMicroelectronics S.r.l. Contact structure for ferroelectric memory device
US6630702B2 (en) * 2001-03-27 2003-10-07 Sharp Laboratories Of America, Inc. Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same
JP2004522303A (ja) 2001-04-19 2004-07-22 エスティーマイクロエレクトロニクス ソチエタ レスポンサビリタ リミテ 集積された半導体デバイスのためのコンタクト構造
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
WO2004007098A1 (en) * 2002-07-15 2004-01-22 Eagle Ultrasound As High frequency and multi frequency band ultrasound transducers based on ceramic films
US6812110B1 (en) 2003-05-09 2004-11-02 Micron Technology, Inc. Methods of forming capacitor constructions, and methods of forming constructions comprising dielectric materials
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
CN1926686B (zh) * 2004-05-28 2010-08-18 富士通微电子株式会社 半导体装置及其制造方法
US8598044B2 (en) * 2005-03-25 2013-12-03 Renesas Electronics Corporation Method of fabricating a semiconductor device
US8361811B2 (en) * 2006-06-28 2013-01-29 Research In Motion Rf, Inc. Electronic component with reactive barrier and hermetic passivation layer
US20080001292A1 (en) * 2006-06-28 2008-01-03 Marina Zelner Hermetic Passivation Layer Structure for Capacitors with Perovskite or Pyrochlore Phase Dielectrics
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
JP5720647B2 (ja) * 2012-09-03 2015-05-20 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6174893B2 (ja) * 2013-04-16 2017-08-02 ローム株式会社 半導体装置および半導体装置の製造方法
EP3128544B1 (en) 2014-04-03 2021-01-20 Murata Manufacturing Co., Ltd. Variable capacitance device and production method therefor

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733685A (en) * 1968-11-25 1973-05-22 Gen Motors Corp Method of making a passivated wire bonded semiconductor device
US5024964A (en) * 1970-09-28 1991-06-18 Ramtron Corporation Method of making ferroelectric memory devices
US4040874A (en) * 1975-08-04 1977-08-09 General Electric Company Semiconductor element having a polymeric protective coating and glass coating overlay
US4149301A (en) * 1977-07-25 1979-04-17 Ferrosil Corporation Monolithic semiconductor integrated circuit-ferroelectric memory drive
JPS59105364A (ja) * 1982-12-08 1984-06-18 Hitachi Ltd 半導体装置
US4675715A (en) * 1982-12-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor integrated circuit vertical geometry impedance element
JPS59119733A (ja) * 1982-12-24 1984-07-11 Toshiba Corp 半導体装置
JPS60100464A (ja) * 1983-11-07 1985-06-04 Hitachi Ltd 半導体装置
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
JPS6223149A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 半導体記憶装置
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
JPS6323069A (ja) * 1986-03-26 1988-01-30 Mitsubishi Heavy Ind Ltd シ−ル材
US4753856A (en) * 1987-01-02 1988-06-28 Dow Corning Corporation Multilayer ceramic coatings from silicate esters and metal oxides
US4759823A (en) * 1987-06-02 1988-07-26 Krysalis Corporation Method for patterning PLZT thin films
JP2681982B2 (ja) * 1988-03-23 1997-11-26 ソニー株式会社 半導体装置
JPH01253257A (ja) * 1988-04-01 1989-10-09 Fuji Electric Co Ltd 半導体集積デバイス
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
JPH02183566A (ja) * 1989-01-10 1990-07-18 Sharp Corp トライアック
JPH02184079A (ja) * 1989-01-11 1990-07-18 Seiko Epson Corp 強誘電体記憶装置の形成法
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
EP0415750B1 (en) * 1989-08-30 1994-11-09 Nec Corporation Thin-film capacitors and process for manufacturing the same
US5053917A (en) * 1989-08-30 1991-10-01 Nec Corporation Thin film capacitor and manufacturing method thereof
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
US5369296A (en) * 1990-07-24 1994-11-29 Ramtron International Corporation Semiconductor device having a ferroelectric film in a through-hole
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
US5119154A (en) * 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect
US5081559A (en) * 1991-02-28 1992-01-14 Micron Technology, Inc. Enclosed ferroelectric stacked capacitor
US5266355A (en) * 1992-06-18 1993-11-30 Eastman Kodak Company Chemical vapor deposition of metal oxide films
EP0586149A1 (en) * 1992-08-31 1994-03-09 Dow Corning Corporation Hermetic protection for integrated circuits, based on a ceramic layer

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
JP2001068639A (ja) * 1999-06-28 2001-03-16 Hyundai Electronics Ind Co Ltd 半導体デバイス及びその製造方法
US6627462B1 (en) 1999-06-28 2003-09-30 Hyundai Electronics Industries Co., Ltd. Semiconductor device having a capacitor and method for the manufacture thereof
US6509597B2 (en) 2000-10-05 2003-01-21 Hitachi, Ltd. Ferroelectric memory device
US6770492B2 (en) 2000-10-05 2004-08-03 Renesas Technology Corporation Ferroelectric memory device
JP2003273325A (ja) * 2002-03-15 2003-09-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPWO2007004282A1 (ja) * 2005-07-04 2009-01-22 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
WO2007004282A1 (ja) * 2005-07-04 2007-01-11 Fujitsu Limited 半導体装置及びその製造方法
JP4985401B2 (ja) * 2005-07-04 2012-07-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7982254B2 (en) 2005-07-04 2011-07-19 Fujitsu Semiconductor Limited Semiconductor device and method of fabricating the same
WO2007004295A1 (ja) * 2005-07-05 2007-01-11 Fujitsu Limited 半導体装置及びその製造方法
US8076212B2 (en) 2005-07-05 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JP4998262B2 (ja) * 2005-07-05 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JPWO2007004295A1 (ja) * 2005-07-05 2009-01-22 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7750485B2 (en) 2005-07-05 2010-07-06 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US8076780B2 (en) 2005-12-27 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
JPWO2007074529A1 (ja) * 2005-12-27 2009-06-04 富士通株式会社 半導体装置とその製造方法
JP4998270B2 (ja) * 2005-12-27 2012-08-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8906705B2 (en) 2005-12-27 2014-12-09 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
US9059033B2 (en) 2005-12-27 2015-06-16 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
JP5018771B2 (ja) * 2006-03-30 2012-09-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2007116501A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JPWO2007116501A1 (ja) * 2006-03-31 2009-08-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP5353237B2 (ja) * 2006-03-31 2013-11-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5578867A (en) 1996-11-26
DE69413665T2 (de) 1999-06-17
EP0671765A1 (en) 1995-09-13
EP0671765B1 (en) 1998-09-30
DE69413665D1 (de) 1998-11-05
US5438023A (en) 1995-08-01
JP2921556B2 (ja) 1999-07-19

Similar Documents

Publication Publication Date Title
JP2921556B2 (ja) 硬質セラミック材料等を用いた不活性化方法及び構造
US6737694B2 (en) Ferroelectric memory device and method of forming the same
JP3212930B2 (ja) 容量及びその製造方法
US6627462B1 (en) Semiconductor device having a capacitor and method for the manufacture thereof
US6605835B2 (en) Ferroelectric memory and its method of fabrication
JP3257587B2 (ja) 誘電体膜を用いた半導体装置の製造方法
KR100714467B1 (ko) 캐패시터 오버 플러그 구조체용 배리어
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2005528788A (ja) 信頼性が改善された強誘電体メモリ集積回路
JP4594517B2 (ja) キャパシタを備えた半導体素子及びその製造方法
US7528429B2 (en) Ferroelectric capacitor and semiconductor device
JP2000091509A5 (ja)
US20010006241A1 (en) Semicconductor device having a capacitor and method for the manufacture thereof
JP3111940B2 (ja) 容量及びその製造方法
US6525357B1 (en) Barrier layers ferroelectric memory devices
KR100326242B1 (ko) 반도체장치의커패시터형성방법
JP3871407B2 (ja) 半導体装置およびその製造方法
JPH1174471A (ja) 半導体装置およびその製造方法
KR100247224B1 (ko) 강유전체 메모리 소자의 제조방법
JP2007103769A (ja) 半導体装置
JP2000260956A (ja) 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法
JP2001177069A (ja) キャパシタを備えた半導体素子及びその製造方法
KR100326243B1 (ko) 래치업방지를위한씨모스트랜지스터형성방법
KR100282217B1 (ko) 반도체 메모리 장치의 제조 방법
KR20010004364A (ko) 막 들림을 방지할 수 있는 반도체 메모리 소자 제조 방법