JP5018771B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5018771B2 JP5018771B2 JP2008509588A JP2008509588A JP5018771B2 JP 5018771 B2 JP5018771 B2 JP 5018771B2 JP 2008509588 A JP2008509588 A JP 2008509588A JP 2008509588 A JP2008509588 A JP 2008509588A JP 5018771 B2 JP5018771 B2 JP 5018771B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- hydrogen diffusion
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁膜中に埋め込まれたフローティングゲートを有し、フローティングゲートに記憶情報を表わす電荷を蓄積することによって情報を記憶する。情報の書き込み、消去には絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。
従来では、微細化の進む強誘電体キャパシタ構造や配線を覆うように層間絶縁膜を形成する場合、当該層間絶縁膜におけるボイドの発生を抑止すべく、層間絶縁膜の形成に高密度プラズマCVD法を用いる等の様々な技術的工夫がなされてきた。
以下、本発明を適用した具体的な緒実施形態として、いわゆるスタック型のFeRAMを開示する。ここでは便宜上、FeRAMの構成をその製造方法と共に説明する。
図2A〜図5Cは、第1の実施形態によるスタック型のFeRAMの製造方法を工程順に示す概略断面図である。
詳細には、トランジスタ構造20a,20bを覆うように、保護膜21及び絶縁膜22を順次堆積する。ここで、保護膜21としては、シリコン酸化膜を材料とし、CVD法により膜厚20nm程度に堆積する。絶縁膜22としては、例えばプラズマSiO膜(膜厚20nm程度)、プラズマSiN膜(膜厚80nm程度)及びプラズマTEOS膜(膜厚1000nm程度)を順次成膜した積層構造を形成し、積層後、化学機械研磨(CMP)により膜厚が700nm程度となるまで研磨する。
詳細には、絶縁膜22及び保護膜21をリソグラフィー及びそれに続くドライエッチングにより加工し、ソース/ドレイン領域18の一方の表面の一部を露出させるビア孔を形成する。
次に、プラズマCVD法により、膜厚200nm程度のプラズマTEOS膜38を形成する。
次に、MOCVD法により、450℃〜650℃程度、ここでは550℃にて下部電極層44上に強誘電体である例えばPZTからなる強誘電体膜45を膜厚100nm程度に堆積する。この際、強誘電体膜45が成膜当初アモルファス状態にある場合はRTA処理を施して当該強誘電体膜45を結晶化する。既に強誘電体45が結晶化している場合は必ずしもRTA処理を必要としない。
そして、スパッタ法により、下層上部電極層46上に例えばIrを膜厚100nm程度に堆積し、上部電極層47を形成する。
詳細には、上層上部電極層47上に、CVD法等により例えばTEOS膜を膜厚600nm程度に堆積し、ハードマスク材料48を形成する。
詳細には、層間絶縁膜54の表層を例えばCMP法により除去し、層間絶縁膜54の表面を平坦化する。ここで図示のように、層間絶縁膜54に内包されるようにボイド55が発生した場合には、ボイド55の上部を適宜開口させる程度に研磨除去する。このとき、層間絶縁膜54の表面は、当該表面からボイド55の上部が開口した状態で平坦化される。ボイド55の開口部を55aと記す。
Layer Deposition)法)。
詳細には、例えばCVD法により、シリコン酸化膜を膜厚30nm程度に堆積し、キャップ絶縁膜57を形成する。
次に、スパッタ法により、例えばTiNとTiの積層膜を膜厚70nm程度に堆積してバリアメタル膜63を形成する。
本実施形態では、第1の実施形態と同様にスタック型のFeRAMの製造方法を示すが、第1の実施形態の装置構成に加え、配線の層間絶縁膜にも本発明を適用する。
図6A〜図7Cは、第2の実施形態によるスタック型のFeRAMの製造方法のうち、その主要工程のみを示す概略断面図である。図示の例では、多層配線構造のうちの最上層を除く或る1層(5層構造であれば、5層目を除く1層目〜4層目のうちの1層)の形成工程を示している。従ってこの場合、当該或る1層が1層目の配線構造であれば、配線下にはプラグ60等が接続されており、2層目〜4層目のうちの1層であれば、配線下にはその下層の配線構造のプラグ等が接続されている。以下では便宜上、プラグ60等又は上記のプラグ等を含む下部構造を、単に下部構造100として示す。
詳細には、強誘電体メモリキャパシタ構造30a,30bの強誘電体膜45に対して低ダメージとなる材料・条件、例えばCVD法により含有水分量の抑制されたPE−TEOS−SiOを用いて、配線104を覆うように下部構造100上に層間絶縁膜105を形成する。このとき、各配線104が近接して配置されており、強誘電体膜45に対して低ダメージとなる材料・条件で層間絶縁膜105を形成したため、各配線104間の領域を層間絶縁膜105で完全に埋め込むことはできず、層間絶縁膜105内の当該領域に空隙(ボイド)106が発生する。
詳細には、層間絶縁膜105の表層を例えばCMP法により除去し、層間絶縁膜105の表面を平坦化する。ここで図示のように、層間絶縁膜54に内包されるようにボイド106が発生した場合には、ボイド106の上部を適宜開口させる程度に研磨除去する。このとき、層間絶縁膜105の表面は、当該表面からボイド106の上部が開口した状態で平坦化される。ボイド106の開口部を106aと記す。
詳細には、例えばCVD法により、シリコン酸化膜を膜厚30nm程度に堆積し、キャップ絶縁膜108を形成する。
詳細には、リソグラフィー及びドライエッチングにより、配線104の上方に整合した部位で、キャップ絶縁膜108、水素拡散防止膜107、及び層間絶縁膜105をパターニングする。このパターニングにより、各配線104の表面の一部を露出させるビア孔111を形成する。
詳細には、ビア孔111の各壁面を覆うように、スパッタ法により例えばTiN膜を膜厚75nm程度に堆積して、下地膜(グルー膜)112を形成する。そして、CVD法によりグルー膜112を介してビア孔111を埋め込むように、W,TiAlN,TiN,Ti,Al,Cu,Ru,SRO,Irの単膜又は積層膜、ここではW膜を形成する。その後、キャップ絶縁膜108をストッパーとしてW膜及びグルー膜112を研磨し、ビア孔111内をグルー膜112を介してWで埋め込むプラグ113を形成する。
以下、第2の実施形態の変形例について説明する。本例では、第2の実施形態の装置構成に加え、多層配線構造の最上層の配線構造にも本発明を適用する。
詳細には、強誘電体膜45に対して低ダメージとなる材料・条件、例えばCVD法により含有水分量の抑制されたPE−TEOS−SiOを用いて、配線124を覆うように下部構造200上に層間絶縁膜125を形成する。このとき、各配線124が近接して配置されており、強誘電体メモリキャパシタ構造30a,30bの強誘電体膜45に対して低ダメージとなる材料・条件で層間絶縁膜125を形成したため、各配線124間の領域を層間絶縁膜125で完全に埋め込むことはできず、層間絶縁膜125内の当該領域に空隙126が発生する。
詳細には、例えばPE−CVD法により、シリコン窒化膜を膜厚30nm程度に堆積し、カバー膜128を形成する。
(1)第1の実施形態に加えて、配線構造130のみに本発明を適用する。
(2)配線構造110,130のみに本発明を適用する。
(3)配線構造130のみに本発明を適用する。
Claims (12)
- 半導体基板と、
前記半導体基板の上方に形成されており、下部電極と上部電極とにより強誘電体を材料とするキャパシタ膜を挟持してなるキャパシタ構造と、
前記キャパシタ構造を覆う第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された、前記キャパシタ構造の特性劣化を防止する第1の水素拡散防止膜と
を含み、
前記第1の層間絶縁膜の表層部分には第1の空隙があり、前記第1の空隙の上部が前記第1の層間絶縁膜の表面から開口した状態とされており、
前記第1の水素拡散防止膜は、前記第1の空隙の少なくとも内壁面上に形成され、かつ、前記第1の空隙上に閉塞部分を有することを特徴とする半導体装置。 - 前記第1の水素拡散防止膜は、Al酸化物,Al窒化物,Ta酸化物,Ta窒化物,Ti酸化物,及びZr酸化物よりなる群から選ばれた1種を材料として形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の層間絶縁膜は、その上面が平坦化されており、
当該平坦化により前記第1の空隙の上部が前記第1の層間絶縁膜の表面から開口した状態とされていることを特徴とする請求項1に記載の半導体装置。 - 前記第1の層間絶縁膜は、含有水分量の抑制されたPE−TEOS−SiOからなることを特徴とする請求項1に記載の半導体装置。
- 前記第1の水素拡散防止膜上に形成されたキャップ絶縁膜を更に含むことを特徴とする請求項1に記載の半導体装置。
- 前記第1の水素拡散防止膜の上方に形成された配線と、
前記配線を覆う第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された、前記キャパシタ構造の特性劣化を防止する第2の水素拡散防止膜と
を更に含み、
前記第2の層間絶縁膜の表層部分には第2の空隙が発生し、前記第2の空隙の上部が前記第2の層間絶縁膜の表面から開口した状態とされており、
前記第2の水素拡散防止膜は、前記第2の空隙の少なくとも内壁面を覆うように形成されていることを特徴とする請求項1に記載の半導体装置。 - 半導体基板の上方に、下部電極と上部電極とにより強誘電体を材料とするキャパシタ膜を挟持してなるキャパシタ構造を形成する工程と、
前記キャパシタ構造を覆うように第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜の表層部分に発生した第1の空隙の上部を、前記第1の層間絶縁膜の表面から開口させる工程と、
前記第1の層間絶縁膜上に、前記第1の空隙の少なくとも内壁面を覆いつつ、前記第1の空隙を閉塞するように、前記キャパシタ構造の特性劣化を防止する第1の水素拡散防止膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記第1の水素拡散防止膜を、Al酸化物,Al窒化物,Ta酸化物,Ta窒化物,Ti酸化物,及びZr酸化物よりなる群から選ばれた1種を材料として形成することを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第1の水素拡散防止膜を、MO−CVD法により形成することを特徴とする請求項8に記載の半導体装置の製造方法。
- MO−CVD法により下層を成膜する工程と、スパッタ法により上層を成膜する工程とを任意の順序で行って、前記第1の水素拡散防止膜を形成することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記第1の空隙の上部を前記第1の層間絶縁膜の表面から開口させる工程では、前記第1の層間絶縁膜の上面を平坦化し、当該平坦化により前記第1の空隙の上部が前記第1の層間絶縁膜の表面から開口した状態とすることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第1の水素拡散防止膜の上方に配線を形成する工程と、
前記配線を覆うように、第2の層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜の表層部分に発生した第2の空隙の上部を、前記第2の層間絶縁膜の表面から開口させる工程と、
前記第2の層間絶縁膜上に、前記第2の空隙の少なくとも内壁面を覆うように、前記キャパシタ構造の特性劣化を防止する第2の水素拡散防止膜を形成する工程と
を更に含むことを特徴とする請求項7に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/306632 WO2007116436A1 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007116436A1 JPWO2007116436A1 (ja) | 2009-08-20 |
JP5018771B2 true JP5018771B2 (ja) | 2012-09-05 |
Family
ID=38580745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008509588A Expired - Fee Related JP5018771B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5018771B2 (ja) |
WO (1) | WO2007116436A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380944B2 (ja) * | 2008-08-04 | 2014-01-08 | 富士通セミコンダクター株式会社 | 強誘電体メモリとその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758104A (ja) * | 1993-06-30 | 1995-03-03 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH0855850A (ja) * | 1994-03-11 | 1996-02-27 | Ramtron Internatl Corp | 硬質セラミック材料等を用いた不活性化方法及び構造 |
JP2002141485A (ja) * | 1999-06-17 | 2002-05-17 | Fujitsu Ltd | 半導体装置 |
JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2006019571A (ja) * | 2004-07-02 | 2006-01-19 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006032671A (ja) * | 2004-07-16 | 2006-02-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086776A (ja) * | 2001-09-10 | 2003-03-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005183842A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005347491A (ja) * | 2004-06-02 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2006
- 2006-03-30 WO PCT/JP2006/306632 patent/WO2007116436A1/ja active Application Filing
- 2006-03-30 JP JP2008509588A patent/JP5018771B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758104A (ja) * | 1993-06-30 | 1995-03-03 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH0855850A (ja) * | 1994-03-11 | 1996-02-27 | Ramtron Internatl Corp | 硬質セラミック材料等を用いた不活性化方法及び構造 |
JP2002141485A (ja) * | 1999-06-17 | 2002-05-17 | Fujitsu Ltd | 半導体装置 |
JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2006019571A (ja) * | 2004-07-02 | 2006-01-19 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006032671A (ja) * | 2004-07-16 | 2006-02-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2007116436A1 (ja) | 2009-08-20 |
WO2007116436A1 (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4025829B2 (ja) | 半導体装置及びその製造方法 | |
JP4316358B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP5109394B2 (ja) | 半導体装置及びその製造方法 | |
US7781812B2 (en) | Semiconductor device for non-volatile memory and method of manufacturing the same | |
US20080237866A1 (en) | Semiconductor device with strengthened pads | |
KR100830108B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20120077288A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4887802B2 (ja) | 半導体装置とその製造方法 | |
KR100973703B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4791191B2 (ja) | 半導体装置及びその製造方法 | |
US20060175642A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5168273B2 (ja) | 半導体装置とその製造方法 | |
JP4713286B2 (ja) | 半導体装置及びその製造方法 | |
JP2008198885A (ja) | 半導体装置およびその製造方法 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
US20080128858A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4929588B2 (ja) | 半導体装置及びその製造方法 | |
JP2005327847A (ja) | 半導体装置及びその製造方法 | |
JP4809354B2 (ja) | 半導体装置とその製造方法 | |
JP2010225928A (ja) | 半導体記憶装置及びその製造方法 | |
JP4899666B2 (ja) | 半導体装置及びその製造方法 | |
JP5018771B2 (ja) | 半導体装置及びその製造方法 | |
JP2010093064A (ja) | 半導体装置及びその製造方法 | |
JP2005093605A (ja) | 半導体装置およびその製造方法 | |
JP2006253194A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5018771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |