JPH0845867A - 半導体装置の製造方法および表示装置 - Google Patents

半導体装置の製造方法および表示装置

Info

Publication number
JPH0845867A
JPH0845867A JP28519294A JP28519294A JPH0845867A JP H0845867 A JPH0845867 A JP H0845867A JP 28519294 A JP28519294 A JP 28519294A JP 28519294 A JP28519294 A JP 28519294A JP H0845867 A JPH0845867 A JP H0845867A
Authority
JP
Japan
Prior art keywords
semiconductor layer
gas
polycrystalline silicon
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28519294A
Other languages
English (en)
Inventor
Masaru Takeuchi
勝 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP28519294A priority Critical patent/JPH0845867A/ja
Publication of JPH0845867A publication Critical patent/JPH0845867A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】低温で半導体層に不純物をドーピングすること
が可能な半導体装置の製造方法を提供する。 【構成】ソース・ドレイン領域5の形成には、水素ガス
およびヘリウムで希釈したホスフィンガスによるイオン
シャワーを用いる。その際、ヘリウムガスのイオン化確
率は水素ガスのそれよりも大きいため、ヘリウムガスの
方が水素ガスよりも容易に分解されてイオン化される。
その結果、水素ガスおよびホスフィンガスは高周波エネ
ルギーによってイオン化されることに加え、水素ガスお
よびホスフィンガスの分子とヘリウムイオンとが衝突す
ることによってもイオン化が促進される。従って、ホス
フィンガスのイオン化確率は大幅に向上し、多結晶シリ
コン膜2へのリンイオンの注入効率も向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法お
よび表示装置に関するものである。
【0002】
【従来の技術】近年、アクティブマトリクス方式の液晶
ディスプレイ(LCD;Liquid Crystal Display)が高
画質な表示装置として注目されている。そのアクティブ
マトリクス方式LCDの画素駆動素子(画素駆動用トラ
ンジスタ)として、透明絶縁基板上に形成された多結晶
シリコン膜を能動層に用いた薄膜トランジスタ(以下、
多結晶シリコンTFT(Thin Film Transistor)とい
う)の開発が進められている。
【0003】多結晶シリコンTFTは、非晶質シリコン
膜を能動層に用いた薄膜トランジスタ(以下、非晶質シ
リコンTFTという)に比べ、移動度が大きく駆動能力
が高いという利点がある。そのため、多結晶シリコンT
FTを用いれば、高性能なLCDを実現できる上に、画
素部(表示部)だけでなく周辺駆動回路(ドライバ)ま
でも同一基板上に一体にして形成することができる。
【0004】従来の多結晶シリコンTFTは、1000℃程
度の高温の工程(高温プロセスと呼ばれる)を使って形
成されていた。高温プロセスは長年に渡る十分な技術的
蓄積のあるLSI技術を踏襲したものである。そのた
め、高温プロセスで形成された多結晶シリコンTFT
(高温多結晶シリコンTFTと呼ばれる)は、素子特
性,信頼性,再現性に優れている。しかし、高温プロセ
スはプロセス温度が高いため、基板には石英ガラスを使
わざるを得ない。石英ガラスは大型化に伴って著しく高
価になる上に現在のところ大型化には限りがあるため、
基板の寸法が制限を受ける。そのため、コスト的に見合
うLCDのパネルサイズは2型以下となり、ビデオカメ
ラのビューファインダ用や液晶プロジェクタ用としては
十分に使用できるものの、直視用としてはパネルサイズ
が小さすぎて使用できない。
【0005】一方、非晶質シリコンTFTは、400 ℃以
下の低温の工程を使って形成可能なため、基板に通常の
ガラスを使うことができる。通常のガラスは石英ガラス
の約1/10の価格で寸法にも制限がないが、LCD用に市
販されている高耐熱ガラス(例えば、米国Corning Inc.
製の「7059」)でも600 ℃程度の耐熱温度しかない。
【0006】そこで、基板に通常のガラス(高耐熱ガラ
ス)を使用できるように、多結晶シリコンTFTを600
℃程度以下の低温の工程(低温プロセスと呼ばれる)を
使って形成することが求められている。低温プロセスで
形成された多結晶シリコンTFTは低温多結晶シリコン
TFTと呼ばれる。低温多結晶シリコンTFTで問題と
なるのは、能動層となる多結晶シリコン膜の形成方法、
ゲート絶縁膜の形成方法、ソース・ドレイン領域の形成
方法などである。
【0007】単結晶シリコン基板上に形成される通常の
MOSトランジスタ(バルクトランジスタ)の場合、ソ
ース・ドレイン領域を形成するには、まず、基板に不純
物のイオン注入を行い、次に、900 ℃程度以上の高温の
熱処理を行うことで注入したイオンを活性化させる。
【0008】これと同様にして多結晶シリコン膜にソー
ス・ドレイン領域を形成するには、やはり、不純物のイ
オン注入を行った後で、900 ℃程度以上の高温の熱処理
を行わなければならない。また、多結晶シリコン膜に不
純物のイオン注入を行うとイオンが注入された領域が非
晶質化するため、その非晶質化した領域を多結晶化させ
るためにも900 ℃程度以上で熱処理を行うことが不可欠
である。従って、バルクトランジスタと同様の方法で多
結晶シリコンTFTを作成するとなると、基板に通常の
ガラスは使用できないことになる。
【0009】そこで、水素ガスで希釈したホスフィン
(PH3 )ガスまたはジボラン(B26 )ガスによる
イオンシャワーを用いて多結晶シリコン膜にソース・ド
レイン領域を形成する方法が提案されている。すなわ
ち、図3に示すように、絶縁基板1上に形成された多結
晶シリコン膜2に、リンイオンまたはボロンイオンのド
ーピングを行うのと同時に、水素イオン(プロトン)ビ
ームを照射する。具体的には、非質量分析型イオンシャ
ワー(イオン打ち込み)装置を用い、水素とホスフィン
またはジボランとの混合ガスに高周波エネルギーを印加
してプラズマを発生させる。すると、水素イオンが発生
すると共に、ホスフィンまたはジボランが分解されてリ
ンイオンまたはボロンイオンが発生する。その結果、特
別な熱処理工程を設けなくても、多結晶シリコン膜2に
不純物を拡散させて活性化させることが可能になり、ソ
ース・ドレイン領域を形成することができる。また、不
純物の拡散をより確実にするために熱処理を行うとして
も、その温度は300 ℃程度以下で十分となる。さらに、
イオンシャワーを用いれば、多結晶シリコン膜2の不純
物がドーピングされた領域がイオン注入の場合のように
非晶質化することがないため、非晶質化した領域を多結
晶化させるための熱処理も不要になる。従って、絶縁基
板1に通常のガラス(高耐熱ガラス)を使用することが
できる。
【0010】また、多結晶シリコン膜2に水素イオンビ
ームを照射することで、多結晶シリコン膜2の水素化処
理も同時に行われる。すなわち、多結晶シリコンは結晶
面や結晶粒界におけるシリコン原子の結合が十分ではな
く、結晶欠陥(ダングリングボンド)が多いという欠点
がある。結晶欠陥があると固定電荷や界面準位が形成さ
れやすいため、多結晶シリコンTFTの電気的特性を向
上させることが難しくなる。そこで、多結晶シリコンの
欠陥部分に水素原子を結合させることにより、欠陥を減
らして結晶構造を安定化させる処理が行われる。これが
水素化処理である。従来、水素化処理の方法としては、
多結晶シリコン膜を水素プラズマ中にさらす方法、水素
を含む非晶質シリコン膜やシリコン窒化膜などを多結晶
シリコン膜上に形成し、その後の熱処理で当該膜中の水
素を多結晶シリコン膜に拡散させる方法、などが用いら
れている。しかし、多結晶シリコン膜2に水素イオンビ
ームを照射すれば水素化処理も同時に行われるため、水
素化処理のための特別な工程を設ける必要がなくなり、
製造工程が簡略化されてスループットも向上する。
【0011】
【発明が解決しようとする課題】しかし、水素とホスフ
ィンまたはジボランとの混合ガスに高周波エネルギーを
印加してプラズマを発生させる際、水素ガスのイオン化
確率が小さいため、印加した高周波エネルギーの大部分
が水素ガスのイオン化に消費される。そのため、ホスフ
ィンガスまたはジボランガスの分解効率が低下してイオ
ン化確率も低下し、多結晶シリコン膜2へのリンイオン
またはボロンイオンの注入効率が悪化する。その結果、
多結晶シリコン膜2に必要な量の不純物をドーピングで
きなくなり、多結晶シリコン膜2に形成されたソース・
ドレイン領域を十分に低抵抗化するのが難しくなる。ソ
ース・ドレイン領域の抵抗値が高くなると、多結晶シリ
コンTFTの素子特性は劣化する。
【0012】ところで、水素ガスのイオン化エネルギー
を見越して、その分だけ高周波エネルギーを大きくして
おけば、多結晶シリコン膜に十分な不純物をドーピング
することができるため、ソース・ドレイン領域を十分に
低抵抗化することが可能になる。しかし、現在の非質量
分析型イオンシャワー装置が発生可能な高周波エネルギ
ー(最大加速電圧)には規格上の限界があるため、むや
みに高周波エネルギーを大きくすることはできない。ま
た、高周波エネルギーを大きくすると消費電力も増大す
るため、生産コストが高くなってしまう。
【0013】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。 1)低温プロセスによる半導体層への不純物のドーピン
グに際して、スループットを向上させることが可能な半
導体装置の製造方法を提供する。
【0014】2)低温プロセスによる半導体層への不純
物のドーピングに際して、半導体層を十分に低抵抗化さ
せることが可能な半導体装置の製造方法を提供する。 3)素子特性の優れたトランジスタを高いスループット
で製造することが可能な半導体装置の製造方法を提供す
る。
【0015】4)画質の優れた表示装置の製造方法を提
供することに係り、特に、高スループットな製造方法を
提供する。
【0016】
【課題を解決するための手段】請求項1に記載の発明
は、不純物のイオンシャワーを照射することで半導体層
へ不純物をドーピングする工程を備えたことをその要旨
とする。
【0017】請求項2に記載の発明は、p型またはn型
不純物を含むガスと、半導体層の粒界を補償する元素を
含むガスとの混合ガスによるイオンシャワーを照射する
ことで半導体層へ不純物をドーピングする工程を備えた
ことをその要旨とする。
【0018】請求項3に記載の発明は、p型またはn型
不純物を含むガスと、半導体層の粒界を補償する元素を
含むガスと、不活性ガスとの混合ガスによるイオンシャ
ワーを照射することで半導体層へ不純物をドーピングす
る工程を備えたことをその要旨とする。
【0019】請求項4に記載の発明は、半導体層の粒界
を補償する元素を含むガスと不活性ガスとの混合ガスで
希釈したp型またはn型不純物を含むガスに高周波エネ
ルギーを印加してプラズマを発生させ、半導体層へ不純
物イオンのドーピングを行うのと同時に、半導体層の粒
界を補償する元素のイオンビームと不活性ガスのイオン
ビームとを半導体層へ照射する工程を備えたことをその
要旨とする。
【0020】請求項5に記載の発明は、半導体層上にゲ
ート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート
電極を形成する工程と、ゲート電極を用いた自己整合技
術により半導体層にソース領域およびドレイン領域を形
成するため、p型またはn型不純物を含むガスと、半導
体層の粒界を補償する元素を含むガスと、不活性ガスと
の混合ガスによるイオンシャワーを照射することで半導
体層へ不純物をドーピングする工程とを備えたことをそ
の要旨とする。
【0021】請求項6に記載の発明は、半導体層上にゲ
ート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート
電極を形成する工程と、ゲート電極を用いた自己整合技
術により半導体層にソース領域およびドレイン領域を形
成するため、半導体層の粒界を補償する元素を含むガス
と不活性ガスとの混合ガスで希釈したp型またはn型不
純物を含むガスに高周波エネルギーを印加してプラズマ
を発生させ、半導体層へ不純物イオンのドーピングを行
うのと同時に、半導体層の粒界を補償する元素のイオン
ビームと不活性ガスのイオンビームとを半導体層へ照射
する工程とを備えたことをその要旨とする。
【0022】請求項7に記載の発明は、請求項5または
請求項6に記載の半導体装置の製造方法において、半導
体層と同一材料からなるゲート電極を形成することをそ
の要旨とする。
【0023】請求項8に記載の発明は、請求項5または
請求項6に記載の半導体装置の製造方法において、金属
材料からなるゲート電極を形成することをその要旨とす
る。請求項9に記載の発明は、請求項5〜8のいずれか
1項に記載の半導体装置の製造方法において、半導体層
を絶縁基板上に形成する工程を備えたことをその要旨と
する。
【0024】請求項10に記載の発明は、請求項9に記
載の半導体装置の製造方法によって製造された半導体装
置を画素駆動素子として用いることをその要旨とする。
【0025】
【作用】請求項1に記載の発明によれば、不純物のイオ
ンシャワーを照射することで、特別な熱処理工程を設け
なくても、半導体層に不純物を拡散させて活性化させる
ことができる。そして、半導体層として多結晶シリコン
膜を用いた場合、不純物がドーピングされた多結晶シリ
コン膜が非晶質化することはないため、非晶質化した領
域を多結晶化させるための熱処理も不要になる。その結
果、製造工程を簡略化することが可能になり、スループ
ットを向上させることができる。また、不純物の拡散を
より確実なものとするために熱処理を行うとしても、低
温の処理で十分となるため、スループットが低下するこ
とはない。
【0026】請求項2に記載の発明によれば、請求項1
に記載の発明の作用に加え、半導体として多結晶シリコ
ン膜を用いると共に、半導体層の粒界を補償する元素を
含むガスとして水素ガスを用いれば、多結晶シリコン膜
への不純物のドーピングと水素化処理とを同時に行うこ
とができる。そのため、水素化処理のための特別の工程
を設ける必要がなくなり、スループットを向上させるこ
とができる。
【0027】請求項3に記載の発明は、請求項2に記載
の発明と同様の作用を有する。また、請求項3に記載の
発明において、不活性ガスのイオン化確率の方が半導体
層の粒界を補償する元素を含むガスのイオン化確率より
も大きくなるように、各ガスを選択すれば、不活性ガス
の方が半導体層の粒界を補償する元素を含むガスよりも
容易に分解されてイオン化される。その結果、不純物を
含むガスのイオン化確率は大幅に向上し、半導体層への
不純物イオンの注入効率も向上する。従って、半導体層
を十分に低抵抗化することができる。
【0028】請求項4に記載の発明は、請求項2に記載
の発明と同様の作用を有する。また、請求項4に記載の
発明において、不活性ガスのイオン化確率の方が半導体
層の粒界を補償する元素を含むガスのイオン化確率より
も大きくなるように、各ガスを選択すれば、高周波エネ
ルギーを印加してプラズマを発生させる際に、不活性ガ
スの方が半導体層の粒界を補償する元素を含むガスより
も容易に分解されてイオン化される。その結果、半導体
層の粒界を補償する元素を含むガスおよび不純物を含む
ガスは高周波エネルギーによってイオン化されることに
加え、半導体層の粒界を補償する元素を含むガスおよび
不純物を含むガスの分子と不活性ガスのイオンとが衝突
することによってもイオン化が促進される。従って、不
純物を含むガスのイオン化確率は大幅に向上し、半導体
層への不純物イオンの注入効率も向上する。そのため、
むやみに高周波エネルギーを大きくしなくても、半導体
層を十分に低抵抗化することができる。また、高周波エ
ネルギーを大きくしなくてもよいため、消費電力を低減
することが可能になり、生産コストを低く抑えることが
できる。
【0029】請求項5に記載の発明によれば、請求項3
に記載の発明と同様の作用により、半導体層に形成され
たソース領域およびドレイン領域を十分に低抵抗化する
ことができ、素子特性の優れたトランジスタを得ること
ができる。
【0030】請求項6に記載の発明によれば、請求項4
に記載の発明と同様の作用により、半導体層に形成され
たソース領域およびドレイン領域を十分に低抵抗化する
ことができ、素子特性の優れたトランジスタを得ること
ができる。
【0031】請求項7に記載の発明によれば、半導体層
と同一材料からなるゲート電極を形成することにより、
能動層となる半導体層とゲート電極と仕事関数が一致
し、トランジスタの閾値電圧を低下させることができ
る。
【0032】請求項8に記載の発明によれば、ゲート電
極として低抵抗な金属を用いることにより、ゲート電極
を低抵抗化することができる。請求項9に記載の発明に
よれば、素子特性の優れた薄膜トランジスタを高いスル
ープットで製造することができる。
【0033】請求項10に記載の発明によれば、素子特
性の優れた薄膜トランジスタを画素駆動素子として用い
ることで、画質の優れた表示装置を高いスループットで
製造することができる。
【0034】
【実施例】以下、本発明をプレーナ型の多結晶シリコン
TFTに具体化した一実施例の製造方法を図1および図
2に従って説明する。尚、本実施例において、図3に示
した従来例と同じ構成部材については符号を等しくす
る。
【0035】工程1(図1(a)参照);絶縁基板(石
英ガラス,高耐熱ガラス)1上に能動層となるノンドー
プの多結晶シリコン膜2(膜厚;500 Å)を形成する。
多結晶シリコン膜2の形成方法には以下のものがある。
【0036】多結晶シリコン膜2を直接形成する方
法;常圧CVD法,減圧CVD法,プラズマCVD法,
光励起CVD法,蒸着法,EB(Electron Beam )蒸着
法,MBE(Molecular Beam Epitaxy)法,スパッタ法
などを用いる。
【0037】この中では、モノシラン(SiH4 )また
はジシラン(Si2 6 )の熱分解を利用する減圧CV
D法が一般的であり、最も高品質な多結晶シリコン膜2
を形成することができる。減圧CVD法では、処理温度
が550 ℃以下では非晶質、620 ℃以上では多結晶とな
る。
【0038】また、プラズマ中でのモノシランまたはジ
シランの熱分解を利用するプラズマCVD法も用いられ
る。プラズマCVD法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス(ヘリウム,ネオン,アル
ゴン,クリプトン,キセノン,ラドン)を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。
【0039】非晶質シリコン膜を形成した後に多結晶
化させて多結晶シリコン膜2を形成する方法;固相成長
法や溶融再結晶化法を用いる。固相成長法は、非晶質シ
リコン膜に600 ℃前後で20時間前後の長時間の熱処理を
行うことにより、固体のままで多結晶化させて多結晶シ
リコン膜を得る方法である。
【0040】溶融再結晶化法は、非晶質シリコン膜の表
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やRTA
(Rapid Thermal Annealing )法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。RTA法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。
【0041】工程2(図1(b)参照);多結晶シリコ
ン膜2上にゲート絶縁膜3(膜厚;1000Å) を形成す
る。ゲート絶縁膜3の形成方法には以下のものがある。
【0042】[1] 酸化法を用いてシリコン酸化膜を形成
する方法;高温酸化法(乾燥酸素を用いるドライ酸化
法,湿った酸素を用いるウェット酸化法,水蒸気雰囲気
中での酸化法),低温酸化法(高圧水蒸気雰囲気中での
酸化法,酸素プラズマ中での酸化法),陽極酸化法など
を用いる。
【0043】この中では、600 ℃程度の低温酸化法が一
般的である。尚、高温酸化法を用いる場合には、絶縁基
板1に石英ガラスを使用する必要がある。 [2] 被着法を用いてシリコン酸化膜,シリコン窒化膜,
シリコン窒酸化膜(SiOx y )を形成する方法;C
VD法やPVD法を用いる。また、各膜を組み合わせて
多層構造にする方法もある。
【0044】CVD法には常圧CVD法,減圧CVD
法,プラズマCVD法,光励起CVD法がある。シリコ
ン酸化膜の形成には、モノシランまたはジシランの熱分
解,有機オキシシラン(TEOSなど)の熱分解,ハロ
ゲン化珪素の加水分解などを用いる。シリコン窒化膜の
形成には、アンモニアおよびジクロルシラン(SiH2
Cl2 ),アンモニアおよびモノシラン,窒素およびモ
ノシランなどの熱分解などを用いる。シリコン窒酸化膜
は酸化膜と窒化膜の両膜の特性をもつもので、シリコン
窒化膜の形成の系に酸化窒素(N2 O)を少量導入する
ことで形成できる。
【0045】PVD法には蒸着法,EB蒸着法,MBE
法,スパッタ法などがある。続いて、ゲート絶縁膜3上
にゲート電極4を形成して所望の形状にパターニングす
る。ゲート電極4の材質としては、不純物をドープした
多結晶シリコン(ドープドポリシリコン),金属シリサ
イド,ポリサイド,高融点金属単体,その他の金属(ア
ルミ,金,銀,銅など)などが用いられる。
【0046】不純物をドープした多結晶シリコンの形成
方法には以下のものがある。 (1) まず、上記した多結晶シリコン膜2の形成方法と同
様にして、ノンドープの多結晶シリコン膜を形成する。
次に、そのノンドープの多結晶シリコン膜に不純物をド
ープして、ゲート電極4として使用することができるま
でに低抵抗化する。多結晶シリコン膜への不純物のドー
プ方法には、(a) 多結晶シリコン膜上に不純物拡散源と
なる膜(PSG(Phospho-Silicate Glass)膜,BSG
(Boro-Silicate Glass)膜など)を形成後に熱処理を行
うことで、不純物拡散源となる膜中の不純物を多結晶シ
リコン膜中へ拡散させる方法、(b) イオン注入またはイ
オンシャワーを用いる方法がある。尚、後記するソース
・ドレイン領域の形成と同時に、ゲート電極4となる多
結晶シリコン膜へ不純物をドープしてもよい。その場
合、この工程2では、ノンドープの多結晶シリコン膜を
形成後にパターニングしてゲート電極4を形成するだけ
で、ゲート電極4への不純物のドープについては行わな
くてよい。
【0047】(2) CVD法によって多結晶シリコン膜を
形成する際に、原料ガスに不純物を含んだガスを混入さ
せ、多結晶シリコン膜の形成と不純物のドープとを同時
に行う。
【0048】また、金属シリサイド,ポリサイド,高融
点金属単体,その他の金属によってゲート電極4を形成
する場合には、CVD法またはPVD法が用いられる。 工程3(図1(c)参照);自己整合技術により、ゲー
ト電極4をマスクとして多結晶シリコン膜2にソース・
ドレイン領域5を形成する。ソース・ドレイン領域5の
形成には、水素ガスおよびヘリウムで希釈したホスフィ
ンガスによるイオンシャワーを用いる。すなわち、多結
晶シリコン膜2に、リンイオンのドーピングを行うのと
同時に、水素イオンビームおよびヘリウムイオンビーム
を照射する。具体的には、非質量分析型イオンシャワー
装置を用い、水素とヘリウムとホスフィンとの混合ガス
に高周波エネルギーを印加してプラズマを発生させる。
すると、水素イオンおよびヘリウムイオンが発生すると
共に、ホスフィンが分解されてリンイオンが発生する。
その結果、特別な熱処理工程を設けなくても、多結晶シ
リコン膜2に不純物を拡散させて活性化させることが可
能になり、ソース・ドレイン領域5を形成することがで
きる。また、不純物の拡散をより確実にするために熱処
理を行うとしても、その温度は300 ℃程度以下で十分と
なる。さらに、イオンシャワーを用いれば、ソース・ド
レイン領域5がイオン注入の場合のように非晶質化する
ことはないため、非晶質化した領域を多結晶化させるた
めの熱処理も不要になる。従って、絶縁基板1に通常の
ガラス(高耐熱ガラス)を使用することができる。
【0049】ここで、水素とヘリウムとホスフィンとの
混合ガスに高周波エネルギーを印加してプラズマを発生
させる際、ヘリウムガスのイオン化確率は水素ガスのそ
れよりも大きいため、ヘリウムガスの方が水素ガスより
も容易に分解されてイオン化される。その結果、水素ガ
スおよびホスフィンガスは高周波エネルギーによってイ
オン化されることに加え、水素ガスおよびホスフィンガ
スの分子とヘリウムイオンとが衝突することによっても
イオン化が促進される。
【0050】従って、従来例(水素とホスフインとの混
合ガス)におけるホスフィンガスのイオン化確率に比
べ、本実施例(水素とヘリウムとホスフインとの混合ガ
ス)におけるホスフィンガスのイオン化確率は大幅に向
上することになる。その結果、多結晶シリコン膜2への
リンイオンの注入効率も向上する。
【0051】本発明者は、非晶質シリコンを600 ℃で20
時間かけて固相成長させた多結晶シリコン膜2につい
て、以下の各条件で実験を行った。 実験1;ホスフィンガス(5%希釈水素ガスベース)の
みを用いた場合 (ホスフィンガス流量;20sccm,高周波電力(RFパワ
ー);80W ,加速電圧;55kV,リンドーズ量;1×1016
dose/cm2,圧力;359.1 ×10-4Pa) 上記条件でドーピング後の多結晶シリコン膜2(ソース
・ドレイン領域5)のシート抵抗を四端子法で測定した
が、抵抗値が高すぎて測定不能であった。これは、ドー
ピングによって多結晶シリコン膜2が非晶質化したため
であると考えられる。つまり、ホスフィンガスに水素ガ
スを添加しないと、多結晶シリコン膜2(ソース・ドレ
イン領域5)を低抵抗化することはできないことがわか
る。
【0052】実験2;ホスフィンガス(5%希釈水素ベ
ース)と水素ガスの混合ガスを用いた場合(従来例に相
当) (ホスフィンガス流量;8sccm ,水素ガス流量;42scc
m,RFパワー;80W ,加速電圧;55kV,リンドーズ
量;1×1016dose/cm2,圧力;532.0 ×10-4Pa) 上記条件でドーピング後の多結晶シリコン膜2のシート
抵抗を四端子法で測定した結果、680 Ω/□であった。
【0053】実験3;ホスフィンガス(5%希釈水素ガ
スベース)と水素ガスとヘリウムガスとの混合ガスを用
いた場合(本実施例に相当) (ホスフィンガス流量;8sccm ,水素ガス流量;22scc
m,ヘリウムガス流量;20sccm,高周波(RF)パワ
ー;80W ,加速電圧;55kV,リンドーズ量;1×10 16do
se/cm2,圧力;532.0 ×10-4Pa) 上記条件でドーピング後の多結晶シリコン膜2のシート
抵抗を四端子法で測定した結果、247 Ω/□であった。
【0054】このように、実験3(本実施例)において
は、多結晶シリコン膜2のシート抵抗を、同じ高周波エ
ネルギー(RFパワー)で実験2(従来例)の約1/3 に
することができる。ちなみに、実験2において、実験3
と同じシート抵抗を得るためには、RFパワーを80W →
200Wに増大させる必要があった。つまり、RFパワーに
ついてみると、実験3におけるリンイオンの注入効率
は、実験2におけるそれの2.5 倍になる。この注入効率
は、水素ガスとヘリウムガスの混合比を最適化すること
で、さらに向上させることが可能である。つまり、水素
ガスとヘリウムガスの混合比;H2 /(H2 +He)=
0.01〜0.8 が適当であり、好ましくは0.2〜0.7 、特に
好ましくは0.2 〜0.5 である。この範囲より狭くなると
多結晶シリコン膜2のシート抵抗が高くなる傾向があ
り、広くなると多結晶シリコン膜2の表面荒れが大きく
なる傾向がある。
【0055】また、多結晶シリコン膜2に水素イオンビ
ームを照射することで、多結晶シリコン膜2の水素化処
理も同時に行われる。 工程4(図2参照);デバイスの全面に層間絶縁膜6を
形成する。層間絶縁膜6としては、CVD法やPVD法
によって形成されたシリコン酸化膜,各種シリケートガ
ラス,シリコン窒化膜などが用いられる。
【0056】その後、ソース・ドレイン領域5とコンタ
クトするコンタクトホール6aを層間絶縁膜6に形成
し、ソース・ドレイン電極7を形成してnチャネルの多
結晶シリコンTFTが完成する。
【0057】このように、本実施例によれば、多結晶シ
リコン膜2へのリンイオンの注入効率を向上させること
で、多結晶シリコン膜2に必要な量の不純物を効率良く
ドーピングすることができる。そのため、むやみに高周
波エネルギーを大きくしなくても、多結晶シリコン膜2
(ソース・ドレイン領域5)を十分に低抵抗化すること
ができる。従って、素子特性の優れた低温多結晶シリコ
ンTFTを形成することができる。また、高周波エネル
ギーを大きくしなくてもよいため、消費電力を低減する
ことが可能になり、生産コストを低く抑えることができ
る。
【0058】さらに、イオンシャワーを用いることで、
ソース・ドレイン領域5の形成に熱処理工程を設ける必
要がなくなる。そして、ソース・ドレイン領域5の形成
時に水素化処理も同時に行われるため、水素化処理のた
めの特別な工程を設ける必要もなくなる。その結果、本
実施例によれば、製造工程を簡略化することが可能にな
り、スループットを向上させることができる。尚、ソー
ス・ドレイン領域5の形成に熱処理工程を設ける場合で
も、300 ℃程度の低温の処理で十分となるため、昇温お
よび降温に要する時間は短いものとなり、スループット
を低下させることはない。
【0059】そして、このような素子特性の優れた多結
晶シリコンTFTをアクティブマトリクス方式LCDの
画素駆動素子として用いることで、LCDの画質を向上
させることができる。さらに、多結晶シリコンTFTの
スループットを向上させることにより、LCDのスルー
プットを向上させることもできる。
【0060】ところで、ゲート電極4の材質に多結晶シ
リコンを用いた場合には、ゲート電極4と能動層(多結
晶シリコン膜2)とが同じ材質となり仕事関数が一致す
るため、多結晶シリコンTFTの閾値電圧(Vth)を低
下させることができる。一方、ゲート電極4の材質に金
属を用いた場合には、ゲート電極4を低抵抗化すること
ができる。
【0061】尚、上記実施例は以下のように変更しても
よく、その場合でも同様の作用および効果を得ることが
できる。 (1)ホスフィンガスをn型不純物を含んだ他のガスに
置き代える。そのようなガスとしては、PF3 ,P
5 ,PCl3 ,PCl5 ,AsH3 ,AsF3 ,As
5 ,AsCl3 ,AsCl5 などがある。
【0062】(2)ホスフィンガスをp型不純物を含ん
だガスに置き代え、pチャネルの多結晶シリコンTFT
を形成する。そのようなガスとしては、ジボランガス,
BF 3 ,BCl3 ,BBr3 などがある。
【0063】(3)ヘリウムガスを他の不活性ガス(ネ
オン,アルゴン,クリプトン,キセノン,ラドン)に置
き代える。各不活性ガスのイオン化確率は水素ガスのそ
れよりも大きいため、いずれの不活性ガスにおいても上
記実施例と同じ作用および効果を得ることができる。但
し、不活性ガスの分子量が大きくなるほど、そのプラズ
マによって多結晶シリコン膜2が受けるダメージは大き
くなる。従って、分子量が小さい不活性ガスほど望まし
く、ヘリウムガスが最も好適となる。
【0064】(4)水素ガスを多結晶シリコン膜2の粒
界を補償する適宜な元素によるガスに置き代える。その
ような元素としては、水素の他にフッ素,塩素, 臭素な
どがある。これらの元素ガスのイオン化確率は各不活性
ガスのそれよりも大きいため、いずれの元素ガスにおい
ても上記実施例と同じ作用および効果を得ることができ
る。但し、補償のためのガスとして水素ガスを用いた場
合には約400 ℃で結合が取れてしまうが、フッ素ガス,
塩素, 臭素を用いた場合には約450 〜500 ℃まで結合が
維持できるという特徴がある。
【0065】(5)多結晶シリコン膜2のチャネル領域
2aに不純物をドーピングして多結晶シリコンTFTの
閾値電圧を制御する。固相成長法で形成した多結晶シリ
コンTFTにおいては、nチャネルトランジスタではデ
ィプレッション方向に閾値電圧がシフトし、pチャネル
トランジスタではエンハンスメント方向に閾値電圧がシ
フトする傾向にある。特に、水素化処理を行った場合に
は、その傾向がより顕著となる。この閾値電圧のシフト
を抑えるには、チャネル領域2aに不純物をドーピング
すればよい。
【0066】(6)プレーナ型だけでなく、逆プレーナ
型,スタガ型,逆スタガ型の多結晶シリコンTFTまた
は非晶質シリコンTFTに適用する。 (7)絶縁基板1をセラミックス基板やシリコン酸化膜
などの絶縁層に置き代え、LCDではなく密着型イメー
ジセンサや三次元ICなどに適用する。
【0067】(8)多結晶シリコン膜2を非晶質シリコ
ン膜に置き代え、非晶質シリコンTFTを形成する。 (9)多結晶シリコン膜2を単結晶シリコン膜に置き代
える。また、多結晶シリコン膜2を単結晶シリコン基板
に置き代え、バルクトランジスタを形成する。
【0068】(10)多結晶シリコンTFTを、LCD
ではなくダイナミックRAM(DRAM)のメモリセル
内の電荷転送素子やスタティックRAM(SRAM)の
メモリセル内の負荷素子などに用いる。
【0069】以上、各実施例について説明したが、各実
施例から把握できる請求項以外の技術的思想について、
以下にそれらの効果と共に記載する。 (イ)請求項9に記載の半導体装置の製造方法におい
て、デバイスの全面に層間絶縁膜を形成する工程と、そ
の層間絶縁膜にソース領域およびドレイン領域とコンタ
クトするコンタクトホールを形成する工程と、ソース電
極およびドレイン電極を形成する工程とを備えた半導体
装置の製造方法。
【0070】このようにすれば、薄膜トランジスタを完
成させることができる。 (ロ)請求項5〜9のいずれか1項に記載の半導体装置
の製造方法において、半導体層のチャネル領域に相当す
る部分に不純物をドーピングする工程を備えた半導体装
置の製造方法。
【0071】このようにすれば、トランジスタの閾値電
圧を制御することができる。ところで、本明細書におい
て、発明の構成に係る部材は以下のように定義されるも
のとする。
【0072】(a)絶縁基板としては、石英ガラス,高
耐熱ガラス,高耐熱樹脂,セラミックスなどのあらゆる
絶縁材料による基板を含むだけでなく、表面にシリコン
酸化膜などの絶縁層を設けた金属基板などの導電性基板
をも含むものとする。
【0073】(b)半導体層としては多結晶シリコン膜
だけでなく、非晶質シリコン膜,単結晶シリコン膜,単
結晶シリコン基板をも含むものとする。
【0074】
【発明の効果】
1)低温プロセスによる半導体層への不純物のドーピン
グに際して、スループットを向上させることが可能な半
導体装置の製造方法を提供することができる。
【0075】2)低温プロセスによる半導体層への不純
物のドーピングに際して、半導体層を十分に低抵抗化さ
せることが可能な半導体装置の製造方法を提供すること
ができる。
【0076】3)素子特性の優れたトランジスタを高い
スループットで製造することが可能な半導体装置の製造
方法を提供することができる。 4)画質の優れた表示装置を高いスループットで製造す
ることができる。
【図面の簡単な説明】
【図1】一実施例の製造方法を説明するための概略断面
図。
【図2】一実施例の製造方法を説明するための概略断面
図。
【図3】従来例の製造方法を説明するための概略断面
図。
【符号の説明】
1 絶縁基板 2 半導体層としての多結晶シリコン膜 3 ゲート絶縁膜 4 ゲート電極 5 ソース領域またはドレイン領域(ソース・ドレイン
領域)

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 不純物のイオンシャワーを照射すること
    で半導体層へ不純物をドーピングする工程を備えた半導
    体装置の製造方法。
  2. 【請求項2】 p型またはn型不純物を含むガスと、半
    導体層の粒界を補償する元素を含むガスとの混合ガスに
    よるイオンシャワーを照射することで半導体層へ不純物
    をドーピングする工程を備えた半導体装置の製造方法。
  3. 【請求項3】 p型またはn型不純物を含むガスと、半
    導体層の粒界を補償する元素を含むガスと、不活性ガス
    との混合ガスによるイオンシャワーを照射することで半
    導体層へ不純物をドーピングする工程を備えた半導体装
    置の製造方法。
  4. 【請求項4】 半導体層の粒界を補償する元素を含むガ
    スと不活性ガスとの混合ガスで希釈したp型またはn型
    不純物を含むガスに高周波エネルギーを印加してプラズ
    マを発生させ、半導体層へ不純物イオンのドーピングを
    行うのと同時に、半導体層の粒界を補償する元素のイオ
    ンビームと不活性ガスのイオンビームとを半導体層へ照
    射する工程を備えた半導体装置の製造方法。
  5. 【請求項5】 半導体層上にゲート絶縁膜を形成する工
    程と、 ゲート絶縁膜上にゲート電極を形成する工程と、 ゲート電極を用いた自己整合技術により半導体層にソー
    ス領域およびドレイン領域を形成するため、p型または
    n型不純物を含むガスと、半導体層の粒界を補償する元
    素を含むガスと、不活性ガスとの混合ガスによるイオン
    シャワーを照射することで半導体層へ不純物をドーピン
    グする工程とを備えた半導体装置の製造方法。
  6. 【請求項6】 半導体層上にゲート絶縁膜を形成する工
    程と、 ゲート絶縁膜上にゲート電極を形成する工程と、 ゲート電極を用いた自己整合技術により半導体層にソー
    ス領域およびドレイン領域を形成するため、半導体層の
    粒界を補償する元素を含むガスと不活性ガスとの混合ガ
    スで希釈したp型またはn型不純物を含むガスに高周波
    エネルギーを印加してプラズマを発生させ、半導体層へ
    不純物イオンのドーピングを行うのと同時に、半導体層
    の粒界を補償する元素のイオンビームと不活性ガスのイ
    オンビームとを半導体層へ照射する工程とを備えた半導
    体装置の製造方法。
  7. 【請求項7】 請求項5または請求項6に記載の半導体
    装置の製造方法において、半導体層と同一材料からなる
    ゲート電極を形成する半導体装置の製造方法。
  8. 【請求項8】 請求項5または請求項6に記載の半導体
    装置の製造方法において、金属材料からなるゲート電極
    を形成する半導体装置の製造方法。
  9. 【請求項9】 請求項5〜8のいずれか1項に記載の半
    導体装置の製造方法において、半導体層を絶縁基板上に
    形成する工程を備えた半導体装置の製造方法。
  10. 【請求項10】 請求項9に記載の半導体装置の製造方
    法によって製造された半導体装置を画素駆動素子として
    用いる表示装置。
JP28519294A 1994-05-27 1994-11-18 半導体装置の製造方法および表示装置 Pending JPH0845867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28519294A JPH0845867A (ja) 1994-05-27 1994-11-18 半導体装置の製造方法および表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11569094 1994-05-27
JP6-115690 1994-05-27
JP28519294A JPH0845867A (ja) 1994-05-27 1994-11-18 半導体装置の製造方法および表示装置

Publications (1)

Publication Number Publication Date
JPH0845867A true JPH0845867A (ja) 1996-02-16

Family

ID=26454158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28519294A Pending JPH0845867A (ja) 1994-05-27 1994-11-18 半導体装置の製造方法および表示装置

Country Status (1)

Country Link
JP (1) JPH0845867A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969398A (en) * 1997-08-07 1999-10-19 Mitsubishi Denki Kabushiki Kaisha Method for producing a semiconductor device and a semiconductor device
JP2002151524A (ja) * 2000-08-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002176003A (ja) * 2000-12-07 2002-06-21 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
WO2009034699A1 (ja) * 2007-09-10 2009-03-19 Panasonic Corporation 半導体装置の製造方法
CN102339737A (zh) * 2010-07-16 2012-02-01 住友重机械工业株式会社 等离子体掺杂装置及等离子体掺杂方法
JP2012089859A (ja) * 2000-08-14 2012-05-10 Semiconductor Energy Lab Co Ltd El表示装置及びその作製方法
JP2013235992A (ja) * 2012-05-10 2013-11-21 Ulvac Japan Ltd イオン注入法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969398A (en) * 1997-08-07 1999-10-19 Mitsubishi Denki Kabushiki Kaisha Method for producing a semiconductor device and a semiconductor device
JP2002151524A (ja) * 2000-08-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012089859A (ja) * 2000-08-14 2012-05-10 Semiconductor Energy Lab Co Ltd El表示装置及びその作製方法
JP2002176003A (ja) * 2000-12-07 2002-06-21 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
WO2009034699A1 (ja) * 2007-09-10 2009-03-19 Panasonic Corporation 半導体装置の製造方法
CN102339737A (zh) * 2010-07-16 2012-02-01 住友重机械工业株式会社 等离子体掺杂装置及等离子体掺杂方法
JP2012039085A (ja) * 2010-07-16 2012-02-23 Sumitomo Heavy Ind Ltd プラズマドーピング装置及びプラズマドーピング方法
JP2013235992A (ja) * 2012-05-10 2013-11-21 Ulvac Japan Ltd イオン注入法

Similar Documents

Publication Publication Date Title
KR100375289B1 (ko) 반도체장치와표시장치및그들의제조방법
US6544823B1 (en) Method of manufacturing semiconductor device
US6261875B1 (en) Transistor and process for fabricating the same
JPH0613407A (ja) 薄膜半導体装置及びその製造方法
JPH0845867A (ja) 半導体装置の製造方法および表示装置
JPH0422120A (ja) 薄膜半導体装置の製造方法
JPH06301056A (ja) 薄膜半導体装置の製造方法
JP3108331B2 (ja) 薄膜トランジスタの製造方法
JPH09129889A (ja) 半導体装置の製造方法
JPH0974201A (ja) 薄膜トランジスタの製造方法及び液晶ディスプレイ
JPH08181302A (ja) 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JPH0756189A (ja) 薄膜半導体装置およびその製造方法
JPH06112222A (ja) 薄膜半導体装置及びその製造方法
JP3084159B2 (ja) 薄膜トランジスタの製造方法
JPH07111331A (ja) 薄膜半導体装置の製造方法
JPH0393273A (ja) 薄膜半導体装置の製造方法
JP2995833B2 (ja) 薄膜半導体装置の製造方法
JP2003197638A (ja) 薄膜トランジスタ及びその製造方法
JP3185790B2 (ja) 薄膜半導体装置の製造方法
JPH0837307A (ja) 半導体装置の製造方法および液晶ディスプレイ
KR0129817B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
JP3357038B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置の製造方法
JP4337555B2 (ja) 半導体装置の製造方法
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法