JP2002176003A - 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 - Google Patents

半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子

Info

Publication number
JP2002176003A
JP2002176003A JP2000373052A JP2000373052A JP2002176003A JP 2002176003 A JP2002176003 A JP 2002176003A JP 2000373052 A JP2000373052 A JP 2000373052A JP 2000373052 A JP2000373052 A JP 2000373052A JP 2002176003 A JP2002176003 A JP 2002176003A
Authority
JP
Japan
Prior art keywords
semiconductor layer
adsorbed
substrate
gas
dopant ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000373052A
Other languages
English (en)
Other versions
JP4802364B2 (ja
Inventor
Akio Machida
暁夫 町田
Setsuo Usui
節夫 碓井
Dharam Pal Gosain
ダラム・パル・ゴサイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000373052A priority Critical patent/JP4802364B2/ja
Priority to PCT/JP2001/010726 priority patent/WO2002047138A1/ja
Priority to US10/433,849 priority patent/US6984552B2/en
Priority to CNB018202942A priority patent/CN1251307C/zh
Priority to KR1020037007594A priority patent/KR100863446B1/ko
Publication of JP2002176003A publication Critical patent/JP2002176003A/ja
Priority to US11/225,326 priority patent/US20060027810A1/en
Application granted granted Critical
Publication of JP4802364B2 publication Critical patent/JP4802364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】低耐熱性基板を使用した場合においても、低濃
度の不純物拡散領域を制御性良く形成する。 【解決手段】半導体層をドーピングする際に、基板上に
半導体層を形成した後、プラズマ照射時に水素ガスを導
入するなどの手段によって半導体層の表面に吸着するド
ーパントイオンの量を制御し、エキシマレーザーなどに
よって吸着したドーパントイオンを半導体層内で活性化
させることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体層のドーピ
ング方法、薄膜半導体素子の製造方法、及び薄膜半導体
素子に関し、特にエキシマレーザアニールによる結晶化
半導体層を用いたドーピング方法や薄膜トランジスタな
どの薄膜半導体素子の製造方法、多結晶質シリコン等か
らなる半導体層をチャンネルに用いた薄膜半導体素子に
関する。
【０００２】
【従来の技術】
【０００３】高度情報化時代の進展に伴い、入出力装置
の重要性が急激に増しており、装置の高機能化が求めら
れている。さらに、近年携帯端末機の普及は目覚しく、
それに伴い、従来のガラス基板に対して、軽量性、可と
う性、非破壊性に優れているプラスチック基板上へのＴ
ＦＴ作製技術が望まれている。このような状況のなかで
薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔoｒ）を用いたアクティブマトリクス液晶
表示素子（ＡＭ−ＬＣＤ）や、密着型イメージセンサ
（ＣＩＳ）等の研究開発が活発に行われている。
【０００４】シリコンからなる半導体膜をチャンネルに
用いた薄膜トランジスタを、キャリア走行層（活性層）
の構成材料から分類すると、非晶質シリコン（アモルフ
ァスシリコン：ａ−Ｓｉ）からなる半導体膜を用いたも
のと結晶相を有する多結晶質シリコン（非単結晶の結晶
質シリコン）からなる半導体膜を用いたものとに分類す
ることができる。多結晶質シリコンとしては主として多
結晶シリコン（ｐｏｌｙ−Ｓｉ）、または微結晶シリコ
ン（μｃ−Ｓｉ）が知られている。
【０００５】多結晶シリコン（ｐｏｌｙ−Ｓｉ）あるい
は微結晶シリコン（μｃ−Ｓｉ）などの多結晶質シリコ
ン（非単結晶の結晶質シリコン）からなる半導体は、ア
モルファスシリコンからなる半導体と比較してキャリア
の移動度が１０倍から１００倍程度大きいという特徴が
あり、スイッチング素子の構成材料として非常に優れた
特性を有している。また多結晶質シリコンを活性層に用
いた薄膜トランジスタは高速動作が可能なことから、近
年では各種論理回路（例えばドミノ論理、ＣＭＯＳトラ
ンスミッションゲート回路）やこれらを用いたマルチプ
レクサ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＣＣＤ、ＲＡＭ、
さらに液晶表示装置、エレクトロルミネセンス表示装置
等の駆動回路などを構成するスイッチング素子としても
注目されている。また、近年、このような多結晶シリコ
ンをチャンネル半導体膜として用いた薄膜トランジスタ
（ＴＦＴ）をスイッチング素子及び周辺の駆動回路とし
て採用したアクティブマトリクス型液晶表示装置が注目
されている。安価な非結晶質のガラス基板を用いて低温
成膜ができる多結晶シリコン半導体膜を用いて薄膜トラ
ンジスタアレイを構成することにより、反射型や大面
積、高精細、高画質かつ安価なパネルディスプレイ（例
えばフラット型テレビジョン）を実現できる可能性があ
るからである。
【０００６】一方、ｐｏｌｙ−ＳｉＴＦＴを液晶表示装
置等の画素選択用スイッチング素子に用いる場合、オフ
電流が大きく、表示品質が低いという問題がある。従来
の単結晶のＭＯＳトランジスタでは、ゲート逆バイアス
において、チャンネルがソース又はドレインと逆極性に
なり、空乏層が形成されて十分な耐圧及び整流性を示す
ため、リーク電流の増加はなかった。しかしながら、ｐ
ｏｌｙ−ＳｉＴＦＴでは半導体膜を構成する結晶粒子の
粒界、あるいは粒子内の欠陥を経由して電流が流れてし
まうため、大きなリーク電流が発生するという問題があ
る。さらに、ＭＯＳトランジスタは、それほど大きなゲ
ート逆バイアスでは用いられないために、リーク電流は
問題とはならなかった。ところが、例えばアクティブマ
トリクス型液晶表示装置に用いられるｐｏｌｙ−ＳｉＴ
ＦＴでは、約１０Ｖ以上の逆バイアス下で用いられるた
め、リーク電流が大きな問題となる。この問題は、液晶
表示装置の画素選択用薄膜トランジスタにｐｏｌｙ−Ｓ
ｉを用いる場合に特に重要な問題である。
【０００７】このリーク電流を低減するためには、ドレ
イン端での電界を緩和することが効果的であり、これま
でにＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造（電子通信学会総合全国大会，２−２０，ｐ
ｐ．２７１ １９７８）が効果的である事が知られてい
る。これはドレイン端に低ドーズの例えば１ｘ１０１４
／ｃｍ２以下で不純物を活性化した領域を形成しドレイ
ン端での電界を緩和するものである。
【０００８】薄膜トランジスタのようなＬＤＤ構造は、
従来、例えば以下のような工程により形成されている。
まず水素を含有する非晶質シリコン（ａ−Ｓｉ：Ｈ）膜
をガラス基板上に形成し、ランプアニールで水素抜きを
行う。その後レーザ結晶化で、多結晶シリコン（ｐｏｌ
ｙ−Ｓｉ）半導体膜を形成した後、ゲート絶縁膜および
ゲート電極を形成し、このゲート電極をマスクとして不
純物イオンのヘビードープを行う。このときゲート電極
はチャネル領域およびＬＤＤ領域を覆うようにパターニ
ングしておく。ついでゲート電極をチャネル領域のみを
覆うように再度パターニングする。そして再度パターニ
ングしたゲート電極をマスクと不純物イオンのライトド
ープを行う。この結果ＬＤＤ構造の形成が可能となる。
このような工程は、例えば特開２０００−２２８５２６
号公報にその記載がある。
【０００９】このような手法によりＬＤＤ構造を形成す
る場合、ゲート電極のパターニング時のマスクずれなど
により、チャネル領域の両側でＬＤＤ長（チャネル領域
とコンタクト領域との間のＬＤＤ領域の厚さ）が異なっ
たり、ばらついたりするという問題がある。このため薄
膜トランジスタの特徴がばらつき、また薄膜トランジス
タの生産性が低下してしまうという問題がある。また、
マスク合わせマージンを確保するため、ＬＤＤ長を約２
μｍ以下にすることはできない。このためＬＤＤ領域が
高抵抗になり、キャリアの移動度が減少してしまうとい
う問題がある。従って、ＬＤＤ長の制御性が良い自己整
合型プロセスで、低ドーズ量の例えば１ｘ１０１４／ｃ
ｍ２以下での制御性が充分であるプロセスの開発が重要
である。
【００１０】ところで、ｐｏｌｙ−ＳｉＴＦＴは製造工
程上プロセス最高温度が１０００℃程度に達し、耐熱性
に優れた石英ガラス等がｐｏｌｙ−ＳｉＴＦＴ製造用の
絶縁基板として用いられている。すなわち製造プロセス
上、比較的低融点のガラス基板を使用することは困難と
されている。しかしながら、液晶ディスプレイの低コス
ト化の為には低融点ガラス板材料の使用が必要不可欠で
ある。そこで、近年プロセス最高温度が６００℃以下に
なる所謂低温プロセスの開発が進められ、実際にデバイ
スの作製がなされている。さらに、最近では、より低温
で大面積化が容易であるプラスチック基板を用いる事も
検討されている。プラスチック基板の変形温度は、耐熱
性のある材料によって形成された場合でも、せいぜい２
００℃である。従って、基板がプラスチックにより形成
されている場合には、全てのプロセスを２００℃以下と
いう従来に比較して超低温の条件で行わせざるを得な
い。
【００１１】液晶ディスプレイの大型化に伴い、低温プ
ロセスのｐｏｌｙ−ＳｉＴＦＴでは大面積の半導体薄膜
にスループット良く不純物を注入できるイオンドーピン
グ法やプラズマドーピング法が用いられている。イオン
ドーピング法は不純物気体をイオン化した後、質量分離
を行うことなく電界加速して大面積の半導体薄膜に一括
して不純物イオンを照射するものであり、プラズマドー
ピング法は不純物気体と成膜ガスを同時にイオン化し、
基板表面に不純物イオンと共に成膜する方法である。こ
れに対し、イオンインプランテーションは不純物イオン
の質量分離を行った後、イオンビームにして半導体薄膜
を照射するものである。このように大面積可に有利なで
イオンドーピング法や、プラズマドーピング法である
が、一方で、これらのプロセスは膜中に水素を多量に含
んでしまうため、プラスチック基板のようなさらに低温
でのプロセスでは水素抜きの温度（４００℃）が得られ
ずエキシマレーザーによる結晶化（ＥＬＡ: Excimer La
ser Anneal）時に内部の水素が噴出し膜を破壊してしま
うという問題が起こってしまう。また、原理上、自己整
合型のプロセスには向かないなどの問題もある。
【００１２】ところで、最近、２００℃以下のプロセス
でドーピング可能な方法としてLaser-Induced Melting
of Predeposited Impurity Doping法 (レーザーインデ
ュースド・メルティング・プレディポジッテド・インピ
ュイティ・ドーピング法；ＬＩＭＰＩＤ法)が注目され
ている。これは不純物気体をイオン化し、半導体薄膜表
面に不純物イオンを吸着させた後、エキシマレーザーに
より膜中に溶かし込む方法で、膜中に水素を取り込まな
いだけでなく、自己整合化プロセスにも最適であり、低
温プロセスへの最適性と併せて注目されている（特開昭
６１−１３８１３１号公報、特開昭６２−００２５３１
号公報、特開昭６２−２６４６１９号公報、及び特開平
９−２９３８７８号公報参照）。
【００１３】
【発明が解決しようとする課題】エキシマレーザーを用
いたＬＩＭＰＩＤ法は自己整合化プロセスにも最適であ
り、低温プロセスへの最適性と併せて注目されている。
このＬＩＭＰＩＤ法では１ｘ１０１５〜１ｘ１０１６／
ｃｍ２程度の高ドーズ量で不純物を半導体薄膜中に電気
的に活性化することができる。しかしながら、１ｘ１０
１４／ｃｍ２以下で不純物のドーズ量を精密良く制御す
ることは原理上困難である。これは、例えばＳｉ最表面
に１原子層の不純物イオンが吸着した場合でも、エキシ
マレーザーアニールによって１ｘ１０１５〜１ｘ１０
１６／ｃｍ２程度の高ドーズ量で不純物が活性化されて
しまうからである。さらに、従来の方法では１原子層の
不純物イオンの吸着は極めて短時間で起こるため、低ド
ーズ量での制御は困難であった。
【００１４】図１３はプラズマ照射によって燐を吸着さ
せた後でエキシマレーザーを用いたアニ−ルを施した場
合のシート抵抗を示すグラフである。図１３に示す実験
においては、不活性ガスであるアルゴンガスによって、
フォスフィン（PH３）を種々の分圧としながらシート抵
抗σｓの値が測定されている。なお、この実験におい
て、プラズマ照射条件は、アルゴンガスは流量５〜１５
０ｓｃｃｍであり、フォスフィン・水素の流量は３〜１
０ｓｃｃｍであり、全圧力は４７５ｍTorr、基板温度１
３０℃、RFパワー２０W、照射時間は１分である。ま
た、エキシマレーザーを用いたアニ−ルの条件が３０８
nmのXeClエキシマレーザーを用い、３００ｍJ／ｃｍ２
のエネルギー密度で、オーバーラップ率９８％である。
図１３からも明かなように、フォスフィンの分圧を変え
た場合であっても、結果としてのシート抵抗σｓの値に
大きな変化がなく、分圧の制御によっては不純物拡散領
域の不純物濃度は制御できないことが示されている。
【００１５】一方、従来のイオンインプランテーション
では自己整合化プロセスにも最適であり、低ドーズ量の
コントロールは可能である。しかし、一般にシリコン基
板に対してのプロセスでは、プロセス中に基板の温度が
上昇してしまうため、基板の静電チャックで冷却板吸着
させ、裏面から放熱する方法をとっているが、この方法
はプラスチック基板の熱伝導性、電気伝導性を考えた場
合困難である。また、大面積の半導体薄膜に対して一括
して不純物を打ち込むことはできず、液晶ディスプレイ
の製造に際してスループットが悪化するという課題もあ
る。
【００１６】そこで、本発明は、上述の技術的な課題に
鑑み、低耐熱性基板を使用した場合においても、低濃度
の不純物拡散領域を制御性良く形成することが可能な半
導体層のドーピング方法、薄膜半導体素子の製造方法、
及び薄膜半導体素子の提供を目的とする。
【００１７】
【課題を解決するための手段】上述の課題を解決するた
め、本発明の半導体層のドーピング方法は、基板上に半
導体層が形成される工程と、前記半導体層の表面に吸着
するドーパントイオンの量を制御する工程と、吸着した
ドーパントイオンを前記半導体層内で活性化させる工程
とを有することを特徴とする。
【００１８】ここで半導体層の表面に吸着するドーパン
トイオンの量を制御する方法としては、例えば、半導体
層を形成する材料のダングリングボンドの終端量を制御
する方法や、半導体層の表面に吸着されたドーパントイ
オンをエッチングにより部分的に除去する方法が挙げら
れる。ダングリングボンドの終端量を制御する方法につ
いて例示すると、水素イオンをダングリングボンドの終
端部に吸着させる方法や、半導体層が形成される基板の
温度を変化させる方法があり、より具体的には吸着する
ドーパントイオンのドーパントガスをドーパントイオン
濃度が１％未満となるように水素ガス、或いは水素ガス
及び不活性ガスの混合ガスでで希釈する方法を用いるこ
とができる。
【００１９】上述の本発明の半導体層のドーピング方法
によれば、基板上に形成された半導体層の表面にドーパ
ントイオンが吸着されることになるが、そのドーパント
イオンの量が制御されるため、半導体層に導入されて活
性化される量も精密に制御でき、特に低耐熱性基板上に
低濃度不純物拡散領域が再現性良く形成される。
【００２０】また、本発明の薄膜半導体素子の製造方
法、および半導体層の抵抗制御方法は、基板上に半導体
層が形成される工程と、前記半導体層の表面に吸着する
ドーパントイオンの量を制御する工程と、吸着したドー
パントイオンを前記半導体層内で活性化させる工程とを
有することを特徴とする。また、本発明の薄膜半導体素
子は上述の製造方法を用いて製造されることを特徴とす
る。
【００２１】
【発明の実施の形態】以下、本発明の半導体層のドーピ
ング方法の一実施形態について、図１を用いて説明す
る。本実施形態の半導体層のドーピング方法は、その基
本的な工程を示したものであり、プラスチックなどの低
耐熱性絶縁基板上に形成されたシリコン層に対しても制
御性良く低濃度不純物拡散領域を形成できる製法であ
る。
【００２２】初めに、図１の（ａ）に示すように、絶縁
基板上に半導体層であるシリコン層１１が形成されてお
り、この段階ではエキシマレーザーのレーザービームの
照射によって結晶化がなされているものとする。このシ
リコン層１１の表面では、例えば微結晶の形式でシリコ
ン原子１１ａが存在する。各シリコン原子１１ａからは
一部のシリコン原子１１ａからダングリングボンド１１
ｂが出ている構成とされる。
【００２３】次に図１の（ｂ）に示すように、半導体成
膜ガスを含まないドーパントガスからなるプラズマを使
用してシリコン層１１の表面のダングリングボンド１１
ｂを終端させるようにドーパントガスイオンを吸着させ
る。ここでドーパントガスは燐イオン１２ｐを含むＰＨ
３ガスを水素Ｈ２で希釈したガスであり、プラズマガス
中には燐イオン１２ｐと水素イオン１２ｈが混在して、
これら燐イオン１２ｐと水素イオン１２ｈがそれぞれダ
ングリングボンド１１ｂを終端させるようにシリコン層
１１の表面に吸着される。仮に、燐イオン１２ｐのみの
存在下ではシリコン層１１の表面の殆どのダングリング
ボンド１１ｂに燐イオン１２ｐが吸着してしまい、不活
性ガスで燐系ガスの分圧を下げた場合でも低濃度の拡散
領域の形成が困難であった（図１３参照）が、本実施形
態では水素イオン１２ｈが燐イオン１２ｐによるダング
リングボンド１１ｂの終端量を制御することになり、シ
リコン層１１の表面での燐イオン１２ｐの濃度を吸着段
階で下げることができる。
【００２４】続いて、図１の（ｃ）に示すように、絶縁
基板１０上のシリコン層１１の表面にエキシマレーザー
のビームを照射して、シリコン層１１の表面に吸着して
いる燐イオン１２ｐをシリコン層１１中に拡散させる。
エキシマレーザーの照射によって、シリコン層１１は瞬
間的に溶融し、吸着されていた燐イオン１２ｐを膜中に
溶かし込む。この時、ダングリングボンド１１ｂの一部
を終端していた水素イオン１２ｈはガス化してＰＨ３ガ
スとして雰囲気ガス中に蒸発し、一方、燐イオン１２ｐ
はシリコン層１１に拡散して低濃度の不純物拡散領域を
形成して行く。水素イオン１２ｈがダングリングボンド
１１ｂを終端するように吸着していたことから、燐イオ
ン１２ｐは低濃度に拡散され、特にシリコン層にＴＦＴ
のＬＤＤ構造を形成した場合の低濃度不純物領域を制御
性良く形成することができる。
【００２５】本実施形態のドーピング方法では、不純物
が吸着する濃度を精密に制御する手段として、半導体層
の表面に吸着するドーパントイオンの量を制御すること
が行われており、その方法として、水素イオンを吸着さ
せるガスを流してドーパントイオンのト゛ーパントガスを
希釈することが行われ、これに加えて基板温度を変化さ
せたり、ガスの流量や分圧を制御したり、ドーパントイ
オンのト゛ーパントガスと水素系のガスの混合ガスを更に
不活性ガスで希釈したり、さらには吸着のためのプラズ
マ照射の条件を制御することも可能である。また、一旦
半導体層の表面に吸着したト゛ーパントイオンをエッチン
グなどの方法で取り除くことも可能であり、水素プラズ
マ処理工程を追加して半導体層の表面に吸着するドーパ
ントイオンの量を制御することもできる。ト゛ーパントイ
オンをエッチングなどの方法で取り除く方法とガスの流
量や分圧を制御や基板温度の制御と組み合わせることも
可能である。
【００２６】ドーパントガスに水素ガスを混ぜることに
より、プラズマ処理中にシリコン層の表面にドーピング
イオンの吸着と同時に水素のパッシベーションが生ず
る。水素によってパッシベーションされたシリコンのボ
ンドにドーピングイオンが吸着するためには、SiとHの
結合を切断する必要があるため、ドーピングイオンの吸
着速度を遅らせることにより、プロセスウインドを大き
くしてプロセスの制御性を向上させることができる。一
方、室温付近でシリコン表面に吸着した水素は比較的安
定であり、特に水素が燐と同時に吸着している場合、P
−Si−Hの複合体を形成し、水素の解離エネルギーが上
昇し、Si−Hの結合は安定である。他方、この結合は基
板温度が１００℃程度になると壊れ易くなる。そこでLD
D構造の低濃度不純物拡散領域を形成する場合では、燐
の吸着量を少なくする必要があり、室温付近で水素を大
量に含んだガスでドーピングガスを含んだプラズマを照
射すれば良く、ソース・ドレイン領域のように高濃度不
純物拡散領域を形成する場合では、燐の吸着量を多くす
る必要があり、水素濃度を減らし、基板温度を上昇させ
てプラズマを照射させることでエキシマレーザーアニー
ル後の薄膜の抵抗を精度良く制御することができる。
【００２７】吸着されたドーパントイオンは、図１の
（ｃ）のようにエキシマレーザーの如きエネルギービー
ムの照射によって活性化されるが、ドーパントイオンの
活性化と基板上の半導体層の再結晶化を同時に行うよう
にすることも可能である。ドーパントイオンの活性化や
基板上の半導体層の再結晶化にエネルギービームの一例
として、エキシマレーザーを使用する場合、ＡｒＦエキ
シマレーザー、ＸｅＦエキシマレーザー、ＸｅＣｌエキ
シマレーザー、ＫｒＦエキシマレーザー等を用いること
ができる。ドーパントイオンの活性化の手段としては、
エキシマレーザーなどのエネルギービームを使用するこ
とが挙げられるが、これらに限定されずにランプアニー
ルやファーネスアニールなどの加熱手段を使用しても良
い。
【００２８】ドーパントイオンの吸着時のプラズマ照射
条件を制御する場合、ドーピングガスに水素ガスあるい
は不活性ガスと水素ガスの混合ガスを混合したガスから
プラズマを生成してプラズマの照射を行うことが可能で
あるが、これに限らずドーピングガスを含有するガスの
プラズマ照射前或いは照射後で水素プラズマ照射を行う
ようにしても良い。一般に、ドーピングガスを希釈する
水素ガスの濃度が高い程、不純物拡散濃度をさげること
ができ、また、半導体層表面の温度が低い場合ほど不純
物拡散濃度をさげることができる。プラズマ照射条件
は、ドーパントガスと水素ガスを含有する混合ガスの流
量や圧力、基板温度や、照射時間、RFパワーなどの各条
件であり、これらをそれぞれ制御或いはこれらの組み合
わせを制御することで、再現性良く低濃度不純物拡散領
域を形成することができる。
【００２９】本件発明者は、半導体層の表面に吸着する
ドーパントイオン量を制御するための手段として、希釈
ガスによって制御する方法、プラズマ照射時間によって
制御する方法、基板温度によって制御する方法、水素プ
ラズマ処理によって制御する方法についての実験を行っ
ており、ここではその実験結果から得られたデータにつ
いて図２乃至図６を参照しながら説明する。
【００３０】図２はドーパントガスとしてフォスフィン
（ＰＨ３）を使用し、そのフォスフィン（ＰＨ３）の濃
度が約１％となるように水素ガス（Ｈ２）で希釈し、さ
らにそれを希釈するガスとして、不活性ガスとしてのア
ルゴンと水素の混合ガスを水素分圧０％（アルゴン分圧
１００％）から水素分圧１００％（水素分圧０％）の範
囲で変化させて混合し、その上で、厚み７０nmの非単結
晶シリコン膜に前記混合ガスを用いてプラズマ照射を行
い、その場合のシート抵抗(ｓを測定したものである。
測定結果として、横軸は水素含有ドーパントガスとアル
ゴンとの混合ガスの混合比を示し、縦軸は薄膜半導体層
のシート抵抗(ｓを示す。なお、この測定において、フ
ォスフィン（ＰＨ３）に水素ガス（Ｈ２）を約９９％と
なるように含有させたガスは６９ｍTorrであり、アルゴ
ンと水素の混合ガス中のアルゴンガス分圧は４０６・X
ｍTorr（Xは数値（％））であり、アルゴンと水素の混
合ガス中の水素ガス分圧は４０６・（１００−X）ｍTor
r（Xは数値（％））である。
【００３１】この図２からも明かなように、特にアルゴ
ンガスの分圧の低いすなわち水素ガスの分圧の高い領域
で、５ｘ１０３〜６ｘ１０３Ω／ｃｍ２程度の高抵抗化
が可能とされ、水素ガスがドーパントガスに対して希釈
する効果が現れている。すなわち、水素ガスが存在する
ことで薄膜半導体膜上に水素ガスが高い割合で吸着さ
れ、その分だけ燐の濃度を低減して高抵抗化が実現され
ていることが分かる。
【００３２】図３はエキシマレーザーのエネルギー密度
（ｍJ／ｃｍ２）に対する燐イオンの濃度変化を測定し
た図であり、アルゴン分圧が１００％の場合は黒四角で
示す点で表され、水素分圧が１００％の場合は黒丸で示
す点で表されている。一般のエキシマレーザーのエネル
ギー密度が低い方が燐イオンの濃度が高くなっている
が、アルゴン分圧が１００％の場合の方が水素分圧が１
００％の場合に比べて燐イオンの濃度が高くなり、低濃
度不純物拡散領域を形成する場合にはアルゴン分圧より
も水素分圧を高くした場合の方が望ましいことが分か
る。
【００３３】本件発明者は、プラズマ照射時間とシート
抵抗値の関係についても実験を行っている。実験は膜厚
７０nmの非単結晶シリコン層に対して、プラズマ照射時
間による制御された燐の吸着と、エキシマレーザーアニ
ールによる活性化を図ったものである。図４において、
横軸はプラズマ照射時間（秒）であり、縦軸はシート抵
抗値(ｓ（Ω／ｃｍ２）である。図４からも明かなよう
に、プラズマ照射時間を長くする程、そのシート抵抗値
(ｓが低下する傾向があり、プラズマ照射時間を短くす
ることで不純物拡散領域の高抵抗化を図ることができ
る。シート抵抗値(ｓの低下はほぼ指数関数的な変化を
示しており、照射開始後の短い時間で、抵抗値が大きく
低下していくことが分かる。なお、この実験において、
照射時間以外のプラズマ照射条件は、フォスフィン（PH
３）と９９％の水素（H２）の混合ガスを流量１０ｓｃ
ｃｍとし、アルゴンガスを流量５０ｓｃｃｍで導入し、
圧力を４７５ｍTorr、基板温度を１３０℃、RFパワーを
２０Wに設定している。また、活性化のためのエキシマ
レーザーアニールの条件については、エキシマレーザー
としてXeCｌエキシマレーザー（波長３０８nm）が使用
され、９８％のオーバーラップ率で順じ照射したもので
ある。
【００３４】半導体層の表面に吸着するドーパントイオ
ン量を制御するための手段としては、さらにプラズマ照
射時の基板温度の制御も有効であることが、実験から見
出されている。図５は基板温度（K）を変化させて膜厚
７０nmの非単結晶シリコン層のシート抵抗値(ｓの変化
を測定したものである。図５において、横軸が基板温度
（K）であり、縦軸がシート抵抗値(ｓ（Ω／ｃｍ２）で
ある。図５からも明かなように、プラズマ照射時の基板
温度を高くする程、そのシート抵抗値(ｓが低下する傾
向があり、プラズマ照射時の基板温度を高くすることで
不純物拡散領域の高抵抗化を図ることができる。なお、
この実験において、基板温度以外のプラズマ照射条件
は、フォスフィン（PH３）と９９％の水素（H２）の混
合ガスを流量１０ｓｃｃｍとし、アルゴンガスを流量５
０ｓｃｃｍで導入し、圧力を４７５ｍTorr、基板温度を
１３０℃、RFパワーを２０W、そしてプラズマ照射時間
を１分に設定している。また、活性化のためのエキシマ
レーザーアニールの条件については、エキシマレーザー
としてXeCｌエキシマレーザー（波長３０８nm）が使用
され、９８％のオーバーラップ率で順じ照射したもので
ある。
【００３５】更に、半導体層の表面に吸着するドーパン
トイオン量を制御するための手段としては、水素プラズ
マ処理工程を加えるようにすることでも可能であり、図
６に示すように、ドーピングガスを用いたプラズマ照射
を行った後、水素ガスを用いたプラズマ照射を行って、
既に半導体薄膜の表面に吸着している燐イオンを水素イ
オンに置換して、吸着するドーパントイオン量を制御す
ることができる。図６はシート抵抗値(ｓ（Ω／ｃ
ｍ２）の水素プラズマ照射依存性を示す図であり、図６
において、横軸は水素プラズマの照射時間（秒）であ
り、縦軸はシート抵抗値（Ω／ｃｍ２）である。水素プ
ラズマ処理の時間が長くなる程、シート抵抗値(ｓが増
大する傾向にある。従って、水素プラズマ処理の時間を
制御することで、所望のシート抵抗値（Ω／ｃｍ２）を
有する不純物拡散領域を形成ことができることになる。
なお、この実験において、半導体膜として膜厚４０nmの
非単結晶シリコン膜が使用され、ドーピングガスのプラ
ズマ照射条件は、フォスフィン（PH３）と９９％の水素
（H２）の混合ガスを流量１０ｓｃｃｍとし、アルゴン
ガスを流量５０ｓｃｃｍで導入し、圧力を４７５ｍTor
r、基板温度を１３０℃、RFパワーを２０W、そしてプラ
ズマ照射時間を１分に設定している。また、水素プラズ
マ照射条件は、水素ガス（H２）を流量５０ｓｃｃｍと
し、圧力を２００ｍTorr、RFパワーを２０Wに設定して
いる。また、活性化のためのエキシマレーザーアニール
の条件については、エキシマレーザーとしてXeCｌエキ
シマレーザー（波長３０８nm）が使用され、９８％のオ
ーバーラップ率で順じ照射したものである。
【００３６】以上の実験結果からも明かなように、本実
施形態の半導体層のドーピング方法では、半導体層の表
面に吸着するドーパントイオンの量を制御することが行
われており、具体的には、水素イオンを吸着させるガス
を流してドーパントイオンのト゛ーパントガスを希釈する
ことが行われ、これに加えて基板温度を変化させたり、
ガスの流量や分圧を制御したり、ドーパントイオンのト゛
ーパントガスと水素系のガスの混合ガスを更に不活性ガ
スで希釈したり、さらには吸着のためのプラズマ照射の
条件、例えば基板温度やプラズマ照射時間を制御するこ
とも可能である。また、一旦半導体層の表面に吸着した
ト゛ーパントイオンをエッチングなどの方法で取り除くこ
とも可能であり、水素プラズマ処理工程を追加して半導
体層の表面に吸着するドーパントイオンの量を制御する
こともできる。
【００３７】ここでエキシマレーザーを用いたＬＩＭＰ
ＩＤ法について説明すると、基本的にはドーパントガス
をイオン化し、半導体薄膜表面にドーパントイオンを吸
着させた後にエキシマレーザーなどのエネルギービーム
の照射によって膜中に不純物イオンを溶かし込む方法で
あり、特に低温でのプロセスが実現されるために注目さ
れている技術である。本実施形態の半導体層のドーピン
グ方法においては、そのドーパントの吸着工程で半導体
層の表面に吸着するドーパントイオンの量を制御するこ
とが行われるが、該吸着工程後はエキシマレーザーを用
いたＬＩＭＰＩＤ法と同じ工程でドーピングを行うもの
である。
【００３８】このＬＩＭＰＩＤ法は、特に面内のドーピ
ングの均一性に優れており、特に低濃度の不純物を拡散
させる場合に好適である。図７はCVD装置でシリコンな
どの薄膜を形成した場合の膜厚分布であり、図中の番号
１〜番号９で示した点がシート抵抗の測定ポイントであ
る。この測定ポイント番号１〜番号９の各点でのシート
抵抗の分布が図８に示されている。測定はフォスフィン
と水素（PH３／H２）の混合ガスの分圧を３９ｍTorrと
し、水素ガスの分圧を２１８ｍTorrとし、アルゴンガス
の分圧を２１８ｍTorrとした第１のガスと、フォスフィ
ンと水素（PH３／H２）の混合ガスの分圧を７１ｍTorr
とし、アルゴンガスの分圧を４０４ｍTorrとした第２の
ガスについて、それぞれウエハ面内での分布を調べたも
のである。この図８からも明かなように、ＬＩＭＰＩＤ
法を用いた場合ではシート抵抗値は面内で略均一にさ
れ、従って良好な再現性が得られることになる。
【００３９】さらに図９はＬＩＭＰＩＤ法での再現性を
示した図であり、アモルファスシリコン膜を被覆させ、
レーザーアニ−ルを施した状態においてのシート抵抗値
の変動を測定した結果を示す図である。図９中、上側の
分布はフォスフィンと水素（PH３／H２）の混合ガスの
流量を９ｓｃｃｍとし、水素ガスの流量を９２ｓｃｃｍ
とし、アルゴンガスの流量を５０ｓｃｃｍとした第１の
条件下のデータであり、下側の分布はフォスフィンと水
素（PH３／H２）の混合ガスの流量を９ｓｃｃｍとし、
アルゴンガスの流量を５０ｓｃｃｍとした第２の条件下
のデータである。図９中の四角の印部分は或日に処理し
たときのデータであり、三角の印部分はその約6日後に
再度処理したときのデータである。これら四角の印部分
と三角の印部分は良く重なっており、ＬＩＭＰＩＤ法で
は再現性に優れた素子の形成が可能であることが分か
る。
【００４０】本発明によるドーピングプロセスは、特に
低温でのプロセスに最適であるため、例えば基板にプラ
スチックを用いることが出来る。ここで図１０及び図１
１を参照して、本発明の実施形態として基板にプラスチ
ック基板を用いたプロセスについて説明する。本実態形
態はＰチャネル型の薄膜トランジスタを絶縁基板上に形
成して、アクティブマトリクス型表示装置の能動素子基
板に用いる薄膜半導体装置を作製する例である。尚、Ｎ
チャネル型の薄膜トランジスタを形成する場合も全く同
様である。
【００４１】まず図１０の（a）において、絶縁基板１
５には有機高分子材料からなるいわゆるプラスチック材
料を用いることができる。ここで、プラスチック材料と
はポリエチレンテレフタレート、ポリエチレンナフタレ
ート、ポリカーボネートなどのポリエステル類、ポリプ
ロピレンなどのポリオレフィン類、ポリフェニリンスル
フィドなどのポリフェニリンスルフィド類、ポリアミド
類、芳香族ポリアミド類、ポリエーテルケトン類、ポリ
イミド類、アクリル系樹脂、ＰＭＭＡなどである。特に
ポリエチレンテレフタレート、アセテート、ポリフェニ
レンスルフィド、ポリカーボネートや、ポリエーテルス
ルホン、ポリスチレン、ナイロン、ポリプロピレン、ポ
リ塩化ビニル、アクリル系樹脂、ＰＭＭＡなどの汎用的
なプラスチック材料は、好適に使用できる。また、絶縁
基板１５をフィルムの形態で用いる場合は、機械的安定
性や強度の点から二軸延伸されていることが好ましい。
さらに、プラスチック基板の吸湿性を抑えるための酸化
シリコン膜などのバリア層１６を基板裏面に成膜してお
くことにより、真空装置内から大気圧に晒すとき及びそ
の後のプロセスにおける基板１５の変形を抑えることが
できる。図１０の（a）に示すように、酸化シリコンの
バリア層１６はプラスチック製の絶縁基板１５の表面に
も成膜しておくとより効果的である。
【００４２】また、絶縁基板１５には、あらかじめ熱的
なバッファー層２０を形成しておくことが望ましい。熱
的なバッファー層２０としては無機材料のＳｉＯ２膜、
ＳｉＮｘ膜等を約１００〜２００μｍの厚みで成膜して
措くと良いが、このときに基板１５の有機高分子材料と
有機材料の熱膨張の違いによりエネルギービーム照射時
に膜が剥離することを防ぐ目的で、図１０の（a）に示
すように、基板より熱的軟化点の低い有機高分子材料の
アクリル樹脂等を別のバッファー層１７として多層構造
に用いるとより効果的である。
【００４３】このようなプラスチック基板の耐熱用バッ
ファー層１７、２０が形成された上面にトランジスタの
活性層となるべき非単結晶性の半導体薄膜２１を成膜す
る。本実施形態では、成膜装置にはスパッタ装置を用い
て、プラスチック製絶縁基板１５を痛めない２００℃以
下、望ましくは１５０℃以下に基板温度を設定して約２
０〜１００μｍの膜厚で堆積を行う。次に基板１５にエ
ネルギービーム、例えばエキシマレーザーを用いて非単
結晶性の半導体薄膜２１を結晶化（微結晶化）させ半導
体多結晶膜２２を形成する。エキシマレーザーの照射に
よる結晶化に於いても、基板１５のプラスチックの温度
はプラスチック基板を痛めない２００℃以下、望ましく
は１５０℃以下になるように、レーザーの照射エネルギ
ー、時間の最適化を行う必要がある。この時、レーザビ
ームのエネルギー密度を約３００ｍＪ／ｃｍ２に設定
し、例えばライン状に整形したレーザビームを基板に対
して走査しながら繰り返し部分的に重ねて照射すること
が望ましい。ライン状に整形されたレーザビームの形状
は一例として長手方向の寸法が１２０ｍｍであり、幅寸
法が０．５ｍｍである。このレーザビームを幅方向に沿
って部分的に重ねながら照射するが、この際の重ね量
（オーバラップ量）は９８％に設定した。この半導体多
結晶膜２２の上面に、図１０の（ｂ）に示すように、反
応性スパッタ法により、ＳｉＯ２膜のゲート絶縁膜２３
を成膜する。これにより半導体薄膜を被覆するゲート絶
縁膜となるＳｉＯ２が得られる。場合によってはこのＳ
ｉＯ２の上にＳｉＮｘさらにその上に再びＳｉＯ２膜を
連続成膜してゲート絶縁膜としても良い。
【００４４】続いて、ゲート絶縁膜２３の上にゲート電
極２４をパターニングする。ゲート電極２４の形成は、
例えば、Ａｌ，Ｍｏ，Ｔａ，Ｔｉ，Ｃｒ等の金属膜、高
濃度で不純物がドーピングされた多結晶シリコン膜、高
濃度ドープ多結晶シリコンと金属の積層膜、又は上述し
た材料の合金膜を成膜し、所定に形状にパタニングして
ゲート電極に加工する。次にこのゲート電極２４をマス
クにしてＳｉＯ２膜２３をアイランド状にパタニングす
る。これにより、薄膜トランジスタのゲート絶縁膜２３
が形成できる。続いてＬＤＤ領域の作製に入る。ドーピ
ングガスに水素ガス又は不活性ガスと水素ガスの混合ガ
ス用いた混合気体を用いてプラズマを発生させ、図１０
の（ｃ）に示すように、半導体薄膜表面にドーピングイ
オンと水素イオンを吸着させる。このとき半導体薄膜表
面の温度が高温側から室温に近くなるほど、希釈ガス水
素の濃度が長い程ドーズ量が増えるが、この増加は時間
と共にある一定濃度に漸近する。これは燐が吸着した領
域には燐が吸着しにくいことにより、燐による被覆率が
上昇する程、吸着率が減少するためによる。本実施形態
では基板温度を室温にし、ＰＨ３ガス（ＰＨ３濃度１％
となるようにＨ２で希釈）９sccm、水素希釈ガス１００
sccmを混合したドーピング用原料気体を用い、５００ｍ
ＴorrにてＲＦ電源を用いて２０Ｗで約１分間のプラズ
マ照射を行い表面に燐イオンを吸着させている。前述の
ように、当該吸着工程では、希釈ガスの流量を制御する
ことで半導体多結晶膜２２の表面に吸着するドーパント
イオンの量を制御することが行われており、具体的に
は、基板温度を変化させたり、ドーパントイオンのト゛ー
パントガスと水素系のガスの混合ガスを更に不活性ガス
で希釈したり、さらには吸着のためのプラズマ照射の条
件、例えば基板温度やプラズマ照射時間を制御すること
も可能である。また、一旦半導体多結晶膜２２の表面に
吸着したト゛ーパントイオンをエッチングなどの方法で取
り除くことも可能であり、水素プラズマ処理工程を追加
して半導体多結晶膜２２の表面に吸着するドーパントイ
オンの量を制御することもできる。
【００４５】その後、図１１の（ｄ）に示すように、再
びエネルギービームを照射して半導体多結晶膜２２の表
面に吸着しているドーパントを膜中に溶かし込むと共に
活性化する。このときのエネルギービームは前述と同様
に例えばXeClエキシマレーザー（波長３０８nm）を使用
し、望ましくは半導体薄膜を結晶化（微結晶化）させた
とき以上の高エネルギーであることが望ましい。なお、
本実施形態ではレーザービームのエネルギー密度を約３
００ｍＪ／ｃｍ２に設定している。これによりゲート電
極２４でマスクされた以外の半導体膜が低ドーズ量で活
性化され、低濃度不純物領域２２Lが形成される。
【００４６】次にゲート電極２４にサイドウォール２５
を形成する。例えばＰＥ−ＣＶＤ法によりゲート電極２
４を含む全面にＳｉＯ２膜を堆積させる。しかる後、異
方性選択エッチング（例えば反応性イオンエッチング
（ＲＩＥ））等により、ゲート電極２４をストッパーと
して図１１の（ｅ）に示すように、ゲート電極２４及び
ゲート絶縁膜層２３の側面にのみＳｉＯ２膜をサイドウ
ォール２５として残存させる。そしてドーピングガスに
水素ガス又は不活性ガスと水素ガスの混合ガス用いた混
合気体を用いてプラズマを発生させ、ゲート電極とサイ
ドウォールをマスクとして、半導体薄膜表面に再度吸着
させる。次いで再びXeClエキシマレーザー（波長３０８
nm）などのエネルギービームを照射して半導体薄膜表面
（低濃度不純物領域２２L）に吸着しているドーパント
を膜中に溶かし込むと共に活性化し、高濃度不純物領域
２２Hを形成するヘビードープを行う。本実施形態で
は、基板温度を１２０℃にし、ＰＨ３ガス（ＰＨ３濃度
１％となるようにＨ２で希釈）９sccm、Ａｒ希釈ガス５
０sccmを混合したドーピング用原料気体を用い、５００
ｍＴorrにてＲＦ電源を用いて２０Ｗで約１分間のプラ
ズマ照射を行い表面に燐イオンを吸着させた。このと
き、希釈ガスはＨｅガスでもＮｅガス等の他の不活性ガ
スでも構わない。このときのエネルギービームは前述と
同様に行い、本例ではレーザビームのエネルギー密度を
約３１０ｍＪ／ｃｍ２に設定した。これによりゲート電
極２４とサイドウォールでマスク２５された以外の半導
体膜が高ドーズ量で活性化される。高濃度不純物領域２
２Hと低濃度不純物領域２２Lの形成のためのドーパント
は燐などの同じドーパントであっても良く、また異なる
ドーパントであっても良い。
【００４７】高濃度不純物領域２２Hの活性化の後、層
間絶縁膜２８を形成し、所要のコンタクトホールを形成
してアルミニューム膜を約１０００μｍの厚みで成膜
し、図１１の（ｆ）に示すように、所定の形状にパタニ
ングして配線電極２７とする。、この配線電極２７はコ
ンタクトホールを介して薄膜トランジスタのソース・ド
レイン領域に接続している。次いでＳｉＯ２膜を約４０
０ｎｍの厚みで成膜し、パシベーション膜とする。この
パシベーション膜は薄膜トランジスタ及び配線電極２７
を被覆している。この後、必要ならば基板の耐熱温度の
範囲で基板加熱を行い、パッシベーション膜をキャップ
膜として層間絶縁膜２８に含まれる水素原子を半導体薄
膜中に拡散させて、所謂水素化処理を実施する。
【００４８】図１２は、アクティブマトリクス型の表示
装置を構成する場合の素子断面図である。プラスチック
製の絶縁基板４０の両面に酸化シリコンのバリア層４１
が形成され、プラスチック製基板４０の耐熱用バッファ
ー層４２、４３が積層されて、その上に高濃度不純物領
域４４Hと低濃度不純物領域４４Lの半導体薄膜が形成さ
れている。特に低濃度不純物領域４４Lは、例えば希釈
ガスの流量を制御することで半導体薄膜の表面に吸着す
るドーパントイオンの量を制御することが行われてお
り、基板温度を変化させたり、ドーパントイオンのト゛ー
パントガスと水素系のガスの混合ガスを更に不活性ガス
で希釈したり、さらには吸着のためのプラズマ照射の条
件、例えば基板温度やプラズマ照射時間を制御すること
などによって、精密その不純物濃度が所要の低濃度とな
るように制御されている。
【００４９】一対の低濃度不純物領域４４Lの間のチャ
ネル領域上には、シリコン酸化膜４６を介してゲート電
極４７が形成されており、層間絶縁膜４５に設けられた
コンタクトホールには配線電極層４８が高濃度不純物領
域４４Hからなる薄膜トランジスタのソース・ドレイン
領域に接続する。パッシベーション膜４９の表面にＩＴ
Ｏ等からなる透明導電膜を成膜し、所定の形状にパタニ
ングして画素電極５０に加工する。この画素電極５０は
配線電極層４８に接続され、予めパシベーション膜４９
及び層間絶縁膜４５に開口したコンタクトホールを介し
て薄膜トランジスタのソース・ドレイン領域に接続す
る。なお、この薄膜半導体装置を能動素子基板としてア
クティブマトリクス型の液晶表示装置を組み立てる場合
には、予め対向電極が形成せれた別の絶縁基板を所定の
間隙を介して絶縁基板４０に接合し、且つこの間隙に液
晶等の電気光学物質を配置すれば良い。
【００５０】なお、上述の実施形態は、半導体層のドー
ピング法と、それを用いた薄膜半導体素子の製造方法に
ついて説明しているが、さらに本発明の半導体層のドー
ピング法は、制御性良く半導体層の高抵抗化を図る方法
であるため、半導体薄膜の表面に吸着するドーパントイ
オンの量を制御する工程を利用して抵抗層の抵抗値を制
御する方法としても利用できる。
【００５１】
【発明の効果】上述のように、本発明の半導体層のドー
ピング法によれば、低耐熱性基板を使用した場合におい
ても、低濃度の不純物拡散領域を制御性良く形成するこ
とが可能であり、特に薄膜トランジスタにおけるLDD構
造の低濃度不純物領域を制御性良く形成することが可能
である。
【図面の簡単な説明】
【図１】本発明の半導体層のドーピング方法の実施形態
の一例を示す工程断面図であり、（a）はイオン吸着前
のシリコン層表面の状態を示し、（ｂ）は燐イオンと共
に水素イオンも吸着された状態を示し、（ｃ）はエキシ
マレーザーの照射による活性化工程を示す。
【図２】本発明に基づく実験結果に従った希釈ガスの混
合比とシート抵抗の関係を示す特性図である。
【図３】本発明に基づく実験結果に従った希釈ガスの混
合比と燐濃度の関係を示す特性図である。
【図４】本発明に基づく実験結果に従ったシート抵抗と
プラズマ照射時間の関係を示す特性図である。
【図５】本発明に基づく実験結果に従った基板温度とシ
ート抵抗の関係を示す特性図である。
【図６】本発明に基づく実験結果に従った水素プラズマ
処理時間とシート抵抗の関係を示す特性図である。
【図７】CVD成膜後の従ったウエハ内膜厚分布とシート
抵抗評価点を示す模式図である。
【図８】LIMPID法によるシート抵抗の面内分布を示す図
である。
【図９】LIMPID法によって反復して形成した場合のシー
ト抵抗値を示す図である。
【図１０】本発明の半導体層のドーピング方法の実施形
態の一例として、薄膜トランジスタの形成方法の例を説
明する工程断面図であり、（a）は半導体多結晶膜の形
成工程までの工程断面図であり、（ｂ）は半導体薄膜を
結晶化する工程までの工程断面図であり、（ｃ）はドー
パントイオンと水素イオンの吸着工程までの工程断面図
である。
【図１１】本発明の半導体層のドーピング方法の実施形
態の一例として、図１０に続いて前記薄膜トランジスタ
の形成方法の例を説明する工程断面図であり、（ｄ）は
半導体多結晶膜の活性化工程までの工程断面図であり、
（ｅ）は半導体薄膜への高濃度のドーピング工程までの
工程断面図であり、（ｆ）は薄膜トランジスタにおける
配線工程までの工程断面図である。
【図１２】本発明の薄膜半導体素子の製造方法の実施形
態の一例によって形成された液晶表示装置における薄膜
トランジスタの素子構造を示す断面図である。
【図１３】従来のプロセスを用いた場合におけるPH３分
圧とシート抵抗の関係を示す特性図である。
【符号の説明】
１０ 絶縁基板 １１ シリコン層 １１a シリコン原子 １１ｂ ダングリングボンド １２ｐ 燐イオン １２ｈ 水素イオン １５、４０ 絶縁基板 １６、４１ バリア層 １７、２０、４２、４３ バッファー層 ２２、４４ 半導体多結晶膜 ２２L、４４L 低濃度不純物拡散領域 ２２H、４４H 高濃度不純物拡散領域 ２３、４６ ゲート絶縁膜 ２４、４７ ゲート電極 ２５ サイドウオール ２７ 配線電極 ５０ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｇ０２Ｆ 1/1368 Ｇ０２Ｆ 1/136 ５００ (72)発明者 ダラム・パル・ゴサイン 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2H092 JA34 JA37 JA41 JA46 JB22 JB31 KA04 KA05 KA10 MA08 MA13 MA18 MA27 MA30 NA25 NA27 NA29 PA01 5F052 AA02 BA07 BB07 CA09 DA02 DB07 JA01 5F110 AA17 BB02 CC02 DD01 DD13 EE03 EE04 EE06 EE09 EE14 EE32 EE44 FF02 FF03 FF09 FF10 FF28 GG02 GG13 GG24 GG32 GG43 HJ01 HJ15 HJ18 HJ23 HL03 HM15 NN02 NN23 NN54 PP03 QQ23

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体層が形成される工程と、
    前記半導体層の表面に吸着するドーパントイオンの量を
    制御する工程と、吸着したドーパントイオンを前記半導
    体層内で活性化させる工程とを有することを特徴とする
    半導体層のドーピング方法。
  2. 【請求項２】 前記半導体層を形成する材料のダングリ
    ングボンドの終端量を制御することで前記半導体層の表
    面に吸着するドーパントイオンの量を制御する請求項１
    記載の半導体層のドーピング方法。
  3. 【請求項３】 前記終端量を制御するために、水素イオ
    ンを前記ダングリングボンドの終端部に吸着させること
    を特徴とする請求項２記載の半導体層のドーピング方
    法。
  4. 【請求項４】 前記ダングリングボンドの終端量の制御
    は、ドーパントイオンが１％未満となる水素を含むガス
    で前記吸着するドーパントイオンのドーパントガスを希
    釈して行われることを特徴とする請求項２記載の半導体
    層のドーピング方法。
  5. 【請求項５】 前記ダングリングボンドの終端量の制御
    は、前記半導体層が形成される前記基板の温度を変化さ
    せることで行われることを特徴とする請求項２記載の半
    導体層のドーピング方法。
  6. 【請求項６】 前記ダングリングボンドの終端量の制御
    は、前記吸着するドーパントイオンのドーパントガスを
    水素を含むガス及び不活性ガスの混合ガスで希釈して行
    われることを特徴とする請求項２記載の半導体層のドー
    ピング方法。
  7. 【請求項７】 前記ダングリングボンドの終端量の制御
    は、前記吸着するドーパントイオンに照射されるプラズ
    マ照射条件を制御することで行われることを特徴とする
    請求項２記載の半導体層のドーピング方法。
  8. 【請求項８】 前記半導体層の表面に吸着されたドーパ
    ントイオンをエッチングにより部分的に除去することで
    前記半導体層の表面に吸着するドーパントイオンの量を
    制御する請求項１記載の半導体層のドーピング方法。
  9. 【請求項９】 前記ドーパントイオンは燐イオンである
    ことを特徴とする請求項１記載の半導体層のドーピング
    方法。
  10. 【請求項１０】 前記半導体層はシリコンを主材料とす
    ることを特徴とする請求項１記載の半導体層のドーピン
    グ方法。
  11. 【請求項１１】 前記ドーパントイオンの吸着工程の前
    に、前記半導体層の結晶化が行われることを特徴とする
    請求項１記載の半導体層のドーピング方法。
  12. 【請求項１２】 前記基板は耐熱温度が２００℃以下の
    低耐熱性基板であることを特徴とする請求項１記載の半
    導体層のドーピング方法。
  13. 【請求項１３】 前記低耐熱性基板は有機高分子材料基
    板であることを特徴とする請求項１２記載の半導体層の
    ドーピング方法。
  14. 【請求項１４】 前記ドーパントイオンはレーザーアニ
    ール、ファーネスアニ−ル、およびランプアニ−ルのい
    ずれか又はそれらの組み合わせによって活性化されるこ
    とを特徴とする請求項１記載の半導体層のドーピング方
    法。
  15. 【請求項１５】 前記ドーパントイオンは半導体層の表
    面に吸着した状態でレーザー照射により前記半導体層内
    に導入されて活性化されることを特徴とする請求項１記
    載の半導体層のドーピング方法。
  16. 【請求項１６】 基板上に半導体層が形成される工程
    と、前記半導体層の表面に吸着するドーパントイオンの
    量を制御する工程と、吸着したドーパントイオンを前記
    半導体層内で活性化させる工程とを有することを特徴と
    する薄膜半導体素子の製造方法。
  17. 【請求項１７】 前記半導体層はSOI構造の薄膜トラン
    ジスタの素子領域に用いられ、前記ドーパントイオンの
    量が制御された領域は前記薄膜トランジスタの低濃度の
    不純物拡散領域を構成することを特徴とする請求項１６
    記載の薄膜半導体素子の製造方法。
  18. 【請求項１８】 前記基板は耐熱温度が２００℃以下の
    低耐熱性基板であることを特徴とする請求項１６記載の
    薄膜半導体素子の製造方法。
  19. 【請求項１９】 前記低耐熱性基板は有機高分子材料基
    板であることを特徴とする請求項１７記載の薄膜半導体
    素子の製造方法。
  20. 【請求項２０】 半導体層の表面に吸着するドーパント
    イオンの量を制御する工程と、吸着したドーパントイオ
    ンを前記半導体層内で活性化する工程とを有することを
    特徴とする半導体層の抵抗制御方法。
  21. 【請求項２１】 絶縁基板上に薄膜の半導体層が形成さ
    れ、その半導体層にソース領域及びドレイン領域が形成
    され、そのソース領域及びドレイン領域のチャンネル側
    の領域には、前記半導体層の表面に吸着するドーパント
    イオンの量を制御し次いで吸着した前記ドーパントイオ
    ンを活性化させて形成された低濃度の不純物拡散領域を
    形成してなること特徴とする薄膜半導体素子。
JP2000373052A 2000-12-07 2000-12-07 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 Expired - Fee Related JP4802364B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000373052A JP4802364B2 (ja) 2000-12-07 2000-12-07 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
PCT/JP2001/010726 WO2002047138A1 (fr) 2000-12-07 2001-12-07 Procede de dopage d'une couche a semi-conducteur, procede de production d'un element a semi-conducteur en couche mince et element a semi-conducteur en couche mince
US10/433,849 US6984552B2 (en) 2000-12-07 2001-12-07 Method for doping semiconductor layer, method for producing thin film semiconductor element and thin film semiconductor element
CNB018202942A CN1251307C (zh) 2000-12-07 2001-12-07 半导体掺杂及电阻控制法、半导体器件及其制造方法
KR1020037007594A KR100863446B1 (ko) 2000-12-07 2001-12-07 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
US11/225,326 US20060027810A1 (en) 2000-12-07 2005-09-13 Method for doping semiconductor layer, method for manufacturing thin film semiconductor device, and thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000373052A JP4802364B2 (ja) 2000-12-07 2000-12-07 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法

Publications (2)

Publication Number Publication Date
JP2002176003A true JP2002176003A (ja) 2002-06-21
JP4802364B2 JP4802364B2 (ja) 2011-10-26

Family

ID=18842498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373052A Expired - Fee Related JP4802364B2 (ja) 2000-12-07 2000-12-07 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法

Country Status (5)

Country Link
US (2) US6984552B2 (ja)
JP (1) JP4802364B2 (ja)
KR (1) KR100863446B1 (ja)
CN (1) CN1251307C (ja)
WO (1) WO2002047138A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554290B1 (ko) 2004-11-12 2006-02-24 홍진수 단일 타겟을 이용한 도핑박막 제조방법
JP2006339205A (ja) * 2005-05-31 2006-12-14 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
US7351622B2 (en) 2005-07-22 2008-04-01 Samsung Electronics Co., Ltd. Methods of forming semiconductor device
WO2008090763A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置の製造方法及び半導体製造装置
JP2010503202A (ja) * 2006-08-31 2010-01-28 アプライド マテリアルズ インコーポレイテッド 高い吸光係数を有する光吸収層を堆積させるための低温ｈｄｐｃｖｄ過程による注入ドーパントの動的表面アニーリング法
JP2012039085A (ja) * 2010-07-16 2012-02-23 Sumitomo Heavy Ind Ltd プラズマドーピング装置及びプラズマドーピング方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
US20050118770A1 (en) * 2003-10-01 2005-06-02 Texas Instruments, Inc. Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
KR20060000478A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 역 순위 공정에 의한 박막 트랜지스터의 제조방법
KR100617065B1 (ko) * 2004-07-15 2006-08-30 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US20090233383A1 (en) * 2005-02-23 2009-09-17 Tomohiro Okumura Plasma Doping Method and Apparatus
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
US8124529B2 (en) * 2006-06-01 2012-02-28 Texas Instruments Incorporated Semiconductor device fabricated using a metal microstructure control process
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US8116807B2 (en) * 2007-01-07 2012-02-14 Apple Inc. Airplane mode indicator on a portable multifunction device
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
CN102023431B (zh) * 2009-09-18 2013-06-12 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
US20120302048A1 (en) * 2011-05-27 2012-11-29 Applied Materials, Inc. Pre or post-implant plasma treatment for plasma immersed ion implantation process
JP6587818B2 (ja) * 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
KR101969679B1 (ko) 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
KR20210102557A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6411323A (en) * 1987-07-03 1989-01-13 Sony Corp Semiconductor manufacturing device
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0487340A (ja) * 1990-07-31 1992-03-19 Tdk Corp 薄膜トランジスタの製造方法
JPH06204154A (ja) * 1993-01-07 1994-07-22 Toshiba Corp 半導体装置の製造方法
JPH07135170A (ja) * 1994-04-20 1995-05-23 Hitachi Ltd 半導体装置の製造方法
JPH07183237A (ja) * 1993-11-10 1995-07-21 Hitachi Ltd 半導体への不純物導入方法及び装置
JPH0845867A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
JP2000058836A (ja) * 1998-08-04 2000-02-25 Sony Corp 半導体装置の製造方法
JP2000068518A (ja) * 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
JP3180122B2 (ja) 1989-07-27 2001-06-25 潤一 西澤 不純物ドーピングの方法
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
CN1269196C (zh) * 1994-06-15 2006-08-09 精工爱普生株式会社 薄膜半导体器件的制造方法
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3773717B2 (ja) * 1999-09-16 2006-05-10 尚弘 佐藤 歯科用ペースト状陶材
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US6570223B1 (en) * 1999-11-22 2003-05-27 Sony Corporation Functional device and method of manufacturing the same
WO2001098411A1 (fr) * 2000-06-21 2001-12-27 Mitsui Chemicals Inc. Materiau de scellement pour cellules d'affichage a cristaux liquides plastiques
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US20030108749A1 (en) * 2001-12-06 2003-06-12 Sunder Ram Plastic substrates with polysiloxane coating for TFT fabrication

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6411323A (en) * 1987-07-03 1989-01-13 Sony Corp Semiconductor manufacturing device
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0487340A (ja) * 1990-07-31 1992-03-19 Tdk Corp 薄膜トランジスタの製造方法
JPH06204154A (ja) * 1993-01-07 1994-07-22 Toshiba Corp 半導体装置の製造方法
JPH07183237A (ja) * 1993-11-10 1995-07-21 Hitachi Ltd 半導体への不純物導入方法及び装置
JPH07135170A (ja) * 1994-04-20 1995-05-23 Hitachi Ltd 半導体装置の製造方法
JPH0845867A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
JP2000058836A (ja) * 1998-08-04 2000-02-25 Sony Corp 半導体装置の製造方法
JP2000068518A (ja) * 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554290B1 (ko) 2004-11-12 2006-02-24 홍진수 단일 타겟을 이용한 도핑박막 제조방법
JP2006339205A (ja) * 2005-05-31 2006-12-14 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP4579054B2 (ja) * 2005-05-31 2010-11-10 大日本印刷株式会社 薄膜トランジスタ搭載パネル及びその製造方法
US7351622B2 (en) 2005-07-22 2008-04-01 Samsung Electronics Co., Ltd. Methods of forming semiconductor device
JP2010503202A (ja) * 2006-08-31 2010-01-28 アプライド マテリアルズ インコーポレイテッド 高い吸光係数を有する光吸収層を堆積させるための低温ｈｄｐｃｖｄ過程による注入ドーパントの動的表面アニーリング法
WO2008090763A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置の製造方法及び半導体製造装置
US7754503B2 (en) 2007-01-22 2010-07-13 Panasonic Corporation Method for producing semiconductor device and semiconductor producing apparatus
JP5237833B2 (ja) * 2007-01-22 2013-07-17 パナソニック株式会社 半導体装置の製造方法及び半導体製造装置
JP2012039085A (ja) * 2010-07-16 2012-02-23 Sumitomo Heavy Ind Ltd プラズマドーピング装置及びプラズマドーピング方法

Also Published As

Publication number Publication date
KR20030061423A (ko) 2003-07-18
US20060027810A1 (en) 2006-02-09
KR100863446B1 (ko) 2008-10-16
CN1251307C (zh) 2006-04-12
US20040110343A1 (en) 2004-06-10
JP4802364B2 (ja) 2011-10-26
WO2002047138A1 (fr) 2002-06-13
US6984552B2 (en) 2006-01-10
CN1479941A (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US6573564B2 (en) Semiconductor device and fabrication method thereof
US7588981B2 (en) Semiconductor device and manufacturing method thereof
US6995053B2 (en) Vertical thin film transistor
JP5298094B2 (ja) 半導体装置及びその作製方法
JP2002184710A (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
US20070032049A1 (en) Process for manufacturing a semiconductor device
KR20020092255A (ko) 반도체막, 반도체장치 및 이들의 제조방법
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
US6486046B2 (en) Method of forming polycrystalline semiconductor film
JPH11307777A (ja) トップゲート型薄膜トランジスタ及びその製造方法
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
JP2001156295A (ja) 半導体装置の作製方法
JP2002190606A (ja) トップゲート型薄膜トランジスタの製造方法
JP2000133811A (ja) 薄膜トランジスタの製造方法
JP3286404B2 (ja) 薄膜トランジスタの製造方法
CN117476651A (zh) 阵列基板、显示面板及阵列基板的制备方法
JP2002033483A (ja) 薄膜半導体装置の製造方法
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JP3190841B2 (ja) 順スタガ型薄膜トランジスタ
JPH0575126A (ja) 薄膜トランジスタの製造方法
JP2000323717A (ja) 薄膜トランジスタおよびこの薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees