JPH0393273A - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法

Info

Publication number
JPH0393273A
JPH0393273A JP23099589A JP23099589A JPH0393273A JP H0393273 A JPH0393273 A JP H0393273A JP 23099589 A JP23099589 A JP 23099589A JP 23099589 A JP23099589 A JP 23099589A JP H0393273 A JPH0393273 A JP H0393273A
Authority
JP
Japan
Prior art keywords
gas
film
thin film
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23099589A
Other languages
English (en)
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23099589A priority Critical patent/JPH0393273A/ja
Publication of JPH0393273A publication Critical patent/JPH0393273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、薄膜半導体装置の製造方法に関わり、特に、
絶縁ゲート型電界効果トランジスタあるいはTFT(T
hin  Film  TransistO゜r)のゲ
ート絶縁膜の形成方法に関する.[従来の技術] 近年、 SOI  (Silicon   On   
工nsulator)あるいは、三次元ICや、大型液
晶表示パネルや、高速で高解像度の密着型イメージセン
サ等へのニーズが高まるにつれて、低温で良質のゲート
絶縁膜を形成する技術が重要となってきた.熱酸化法は
、900〜1200℃程度の高温プロセスであるため、
 (1)安価なガラス基板上に索子を形成できない. 
(2〉不純物の横拡散. (3〉三次元ICでは下層部
の素子に悪影響(不純物の拡散など)を与える等の問題
がある.現在、CVD法や、光CVD法や、プラズマC
VD法などでゲート酸化膜を形成する技術が検討されて
いる. [le明が解決しようとする課題] しかしながら、従来の方法で形成した酸化膜は、ゲート
絶縁耐圧が低く、界面準位密度が高いというような問題
点がある,poly−Siやゲート酸化膜が圧縮応力を
持つとき優れたTPT特性が得られるという説がある.
しかし、前記各種CVD法により形成された酸化膜は応
力をほとんど持たない. 本発明は、この様な問題点を解決し、優れたゲート酸化
膜を形成して良好なトランジスタ特性を有・する電界効
果トランジスタや薄膜トランジスタを実現することを目
的としている. [課題を解決するための手段] 本発明の薄膜半導体装置の製造方法は、 (1〉絶縁ゲ
ート型電界効果トランジスタの製造方法に於て、ゲート
絶縁膜をスパッタ法により形成することを特徴とする. さらに、 (2) 前記スパッタ法は、ターゲットとし
てSiを用い、放電ガスとして02(酸素)ガス、また
は02ガスとAr(アルゴン)ガスの混合ガスを用いる
ことを特徴とする. [実施例] 第1図(a)に於で、1−1は非晶貿絶縁基板である.
石英基板あるいはガラス基板などが用いられる.SiO
2で覆われたSi基板を用いることもある.石英基板あ
るいはSingで覆われたSi基板を用いる場合は12
00℃の高温プロセスにも耐えることができるが、ガラ
ス基板を用いる場合は軟化温度が低いために約600℃
以下の低温プロセスに制限される.はじめに非品質絶縁
基[1−1上に非晶買シリコン薄膜1−2を堆積させる
.該非晶質シリコン薄膜1−2は一様で、微小な結晶子
は含まれておらず結晶成長の核が全く存在しないことが
望ましい.堆積方法としてはEB (Electron
  Beam)蒸着法やスパッタ法やCVD法や光CV
D法やプラズマCvD法がある.プラズマCVD法は、
光起電力素子や、フォトダイオードや、感光ドラムなど
を作製する場合によく用いられる方法である.非晶買シ
リコン薄膜を堆積させるには、シランガス(SiHa)
をヘリウムガス(H.)あるいは水素ガス(H2)で適
した漬度に希釈し、高周波電圧を印加して、分解堆積さ
せる.プラズマCVD法の場合は、基板温度が500℃
以下でも成膜できる.また、デボ直前に水素プラズマあ
るいはアルゴンプラズマ処理を行えば、基板表面の清浄
化と成膜を連続的に行うことができる.その後、400
℃〜50O℃のアニールを行い非晶買シリコン薄膜から
水素を放出させる. 次に、前記シリコン薄膜1−2を固相成長させる.固相
成長方法は、石英管による炉アニールが便利である.ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる,IXI(I”から1
xlO−”Torrの高真空雰囲気でアニールを行って
もよい.固相成長アニール温度は500℃〜700℃と
する.この様な低温アニールでは選択的に、結晶成長の
活性化エネルギーの小さな結晶方位を持つ結晶粒のみが
成長し、しかもゆっくりと大きく成長する.第1図(b
)において、1−3は固相成長したシリコン薄膜を示し
ており、1−4は結晶粒界を示している. 次に前記固相成長したシリコン薄膜1−3をフォトリソ
グラフィ法によりパターニングして第1図(C)に示す
ように島状にする. 次に第1図(d)に示されているように、スパッタ法に
より、ゲート酸化膜1−5を形成する.スパッタ方式と
してはプラズマをターゲット近傍に圧縮してスパッタを
行うマグネトロン方式が広く用いられている.ターゲッ
トとしてはSiを用い゛る.放電ガスとしては02ガス
単体の他に、02ガスとArガスの混合ガスを用いる.
02ガス単体の場合は、反応チャンバー内の内圧や、0
2ガス流量によってSiO2の膜買を制御する,02ガ
スとArガスの混合ガスの場合は、前記内圧や前記流量
のほかに、02ガスとArガスとの混合比を変えること
によってSiO2の膜質を制御する.この様にすると緻
密で表面形状の滑らかなSiO2膜が得られる.スパッ
タ中の基板温度は、数十〜数百℃である.その後、60
0℃以下の低温で熱処理してもよい.成膜されたゲート
酸化膜は、熱処理することによってより緻密で界面準位
の少ない優れた膜となる. 次に第1図(e)に示されるように、ゲート電極1−6
を形成する.該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニュウムやクロムなどのような金属膜、あるいはITO
やSn02などのような透明性導電膜などを用いること
ができる.成膜方法としては、CVD法、スパッタ法、
真空蒸着禎、等の方法があるが、ここでの詳しい説明は
省略する. 続いて第1図(f)に示すように、前記ゲート電極1−
6をマスクとして不純物をイオン注入し、自己整合的に
ソース領域1−7およびドレイン領域1−8を形成する
.前記不純物としては、Nchトランジスタを作製する
場合はP゜あるいはAs0を用い、Pch}ランジスタ
を作製する場合はB゜等を用いる.不純物添加方法とし
ては、イオン注入法の他に、レーザードーピング法ある
いはプラズマドーピング法などの方法がある.1−9で
示される矢印は不純物のイオンビームを表している・.
前記非晶買絶縁基板1−1として石英基板を用いた場合
には熱拡散法を使うことができる.不純物漬度は、IX
IOI%から1×1021Cmり程度とする. 続いて第1図(g)に示されるように、層間絶縁膜1−
10を積層する.該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる.絶縁性が良好ならば膜厚は
いくらでもよいが、数千人か・ら数μm程度が普通であ
る.窒化膜の形成方法としては、LPCVD法あるいは
プラズマCVD法などが簡単である.反応には、アンモ
ニアガス( N H 3)とシランガスと窒素ガスとの
混合ガス、あるいはシランガスと窒素ガスとの混合ガス
などを用いる. ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンを導入すると.ゲート酸化膜界面などに存
在するダングリングボンドなどの欠陥が不活性化される
.この様な水素化工程は、層藺絶縁膜1−9を積層する
前におこなってもよい. 次に第1図(h)に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極1−11およびドレイン電極1−
12とする.該ソース電極及びドレイン電極は、アルミ
ニュウムなどの金属材料で形成する.この様にして薄膜
トランジスタが形成される. [′発明の効果] 従来、放電ガスがArガス単体だったので堆積されたS
iO2膜の表面状態はスパッタ圧依存性が大きく、圧力
の増大とともに表面の荒れが激しかった.02ガスを用
いるとスパッタダメージが減少することが知られている
.本発明によれば、放電ガスとして02ガス単体、ある
いは02ガスとArガスの混合ガスを用いるので表面形
状が非常に滑らかで熱酸化SiO2膜と同程度の緻密な
Sin2膜が得られる. スパッタ時の内圧によりSiO2膜の膜貿を制御するこ
とが可能であり、内圧を低くすると緻密な膜となる. 02ガスとArガスの混合比を変えることによりSiO
z膜の組成比を制御することができる.放電ガスとして
Arガス単体を用いて堆積されたSiO2膜の絶縁耐圧
は約2 M V / c mと低いのに対し、本発明の
ように02ガスを混合することにより絶縁耐圧を著しく
向上でき、その値は約7MV / c mとなり熱酸化
SiO2膜とほぼ同程度となるJ O2ガスとArガスの混合ガスを用いて堆積されたSi
O2膜の比抵抗は約5X10”Ω・cmであり、熱酸化
SiOa膜と同程度の非常に優れた絶縁性を有している
. 数十〜数百℃の基板温度で堆積可能なので、軟化温度の
低いガラス基板を用いることもできる.低温で熱酸化S
iO2膜に近い特性を有するゲート絶縁膜を得ることが
できるので、SOI技術の発展に大きく寄与するもので
ある.工程数はまったく増えない.600℃以下の低温
のプロセスでも作製が可能なので、価格が安くて耐熱温
度が低いガラス基板をもちいることができる.優れたシ
リコン薄膜が得られるのにかかわらずコストアップとは
ならない. 本発明によって得られたゲート絶縁膜と大粒径多結晶シ
リコン薄膜を用いて薄膜トランジスタを作成すると、優
れた特性が得られる.従来に比べて、薄膜トランジスタ
のON電流は増大しOFF電流は小さくなる.またスレ
ッシュホルド電圧も小゛さくなりトランジスタ特性が大
きく改善される.NチャネルとPチャネルとの特性の不
釣合いさも改善される. 非品質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される.さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある.また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい.本発明を
、光電変換素子とその゛走査回路を同一チップ内に集積
した密着型イメージセンサーに応用した場合には、読み
取り速度の高速化、高解像度化、さらに階調をとる場合
に非常に大きな効果をうみだす.高解像度化が達成され
るとカラ一読み取り用密着型イメージセンサーへの応用
も容易となる.もちろん電源電圧の低減、消費電流の低
減、信頼性の向上に対してもその効果は大きい.ま゛た
低温プロセスによって作製することができるので、密着
型イメージセンサーチップの長尺化が可能となり、一本
のチップでA4サイズあるいはA3サイズの様な大型フ
ァクシミリ用の読み取り装置を実現できる.従って、セ
ンサーチップの二本継ぎのような手数がかかり信頼性の
悪い技術を回避することができ、実装歩留りも向上され
る.石英基板やガラス基板だけではなく、サファイア基
板(Al203)あるいはM g O−A l 203
,BP,CaF2等の結晶性絶縁基板も用いることがで
きる. 以上実施例では薄膜トランジスタを例として説明したが
、通常のMOS}ランジスタやバイボーラトランジスタ
あるいはへテロ接合パイボーラト゜ランジス夕なと薄膜
を利用した素子に対しても、本発明を応用することがで
きる.また、三次元デバイスのようなSOI技術を利用
した素子に対しても、本発明を応用することができる.
【図面の簡単な説明】
第1図(a)から(h)は、本発明の実施例を示′す工
程断面図である. 1 − 3 1−5 シリコン薄膜 ゲート酸化膜 以上 第 1 図

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁ゲート型電界効果トランジスタの製造方法に
    於て、ゲート絶縁膜をスパッタ法により形成することを
    特徴とする薄膜半導体装置の製造方法。
  2. (2)前記スパッタ法は、ターゲットとしてSiを用い
    、放電ガスとしてO_2(酸素)ガス、、またはO_2
    ガスとAr(アルゴン)ガスの混合ガスを用いることを
    特徴とする請求項1記載の薄膜半導体装置の製造方法。
JP23099589A 1989-09-06 1989-09-06 薄膜半導体装置の製造方法 Pending JPH0393273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23099589A JPH0393273A (ja) 1989-09-06 1989-09-06 薄膜半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23099589A JPH0393273A (ja) 1989-09-06 1989-09-06 薄膜半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0393273A true JPH0393273A (ja) 1991-04-18

Family

ID=16916585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23099589A Pending JPH0393273A (ja) 1989-09-06 1989-09-06 薄膜半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0393273A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231472A (ja) * 1990-02-06 1991-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JPH05152569A (ja) * 1991-11-25 1993-06-18 Casio Comput Co Ltd 電界効果型薄膜トランジスタおよびその製造方法
JPH08125197A (ja) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体装置の作製装置
US6586346B1 (en) 1990-02-06 2003-07-01 Semiconductor Energy Lab Method of forming an oxide film
JP2007064481A (ja) * 2005-08-29 2007-03-15 Woodward Governor Co スプリング付勢アキュムレータを有する電気流体圧式アクチュエータ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231472A (ja) * 1990-02-06 1991-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
US6586346B1 (en) 1990-02-06 2003-07-01 Semiconductor Energy Lab Method of forming an oxide film
US6960812B2 (en) 1990-02-06 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US7301211B2 (en) 1990-02-06 2007-11-27 Semiconductor Energy Laboratory Co. Ltd. Method of forming an oxide film
JPH05152569A (ja) * 1991-11-25 1993-06-18 Casio Comput Co Ltd 電界効果型薄膜トランジスタおよびその製造方法
JPH08125197A (ja) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体装置の作製装置
JP2007064481A (ja) * 2005-08-29 2007-03-15 Woodward Governor Co スプリング付勢アキュムレータを有する電気流体圧式アクチュエータ

Similar Documents

Publication Publication Date Title
JP3306258B2 (ja) 半導体装置の製造方法
JP2917392B2 (ja) 半導体装置の製造方法
JPH113860A (ja) 薄膜トランジスタの製造方法
JP3178715B2 (ja) 薄膜半導体装置の製造方法
JP2917388B2 (ja) 半導体装置の製造方法
JPH0393273A (ja) 薄膜半導体装置の製造方法
JPH03104209A (ja) 半導体装置の製造方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JPH034564A (ja) 半導体装置の製造方法
JP2751420B2 (ja) 半導体装置の製造方法
JPH06112222A (ja) 薄膜半導体装置及びその製造方法
JPH09181324A (ja) 多結晶シリコン薄膜トランジスターの製造方法
JPH03241874A (ja) 薄膜半導体装置の製造方法
JP2995833B2 (ja) 薄膜半導体装置の製造方法
JPH03241873A (ja) 薄膜半導体装置の製造方法
JP3185790B2 (ja) 薄膜半導体装置の製造方法
JPH03120872A (ja) 半導体装置及びその製造方法
JPH03108319A (ja) 半導体装置の製造方法
JP2805830B2 (ja) 半導体装置の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JP3185789B2 (ja) 薄膜半導体装置の製造方法
JPH03289129A (ja) 薄膜半導体装置の製造方法
JP2988483B1 (ja) 薄膜半導体装置の製造方法
JPH04286370A (ja) 薄膜トランジスタの製造方法
JP3055170B2 (ja) 薄膜半導体装置の製造方法