JPH084078B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH084078B2 JPH084078B2 JP60115032A JP11503285A JPH084078B2 JP H084078 B2 JPH084078 B2 JP H084078B2 JP 60115032 A JP60115032 A JP 60115032A JP 11503285 A JP11503285 A JP 11503285A JP H084078 B2 JPH084078 B2 JP H084078B2
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- contact hole
- film
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 229910021332 silicide Inorganic materials 0.000 claims description 49
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［概要］ 本発明は、半導体装置の半絶縁性基板の表面の所定領
域に、金属シリサイドを形成する方法であって、例えば
基板のコンタクトホール部等に、金属シリサイドを平坦
に充填する際等に有効であり、その方法として、まず表
面全体に一様に金属シリサイド膜を被着した後、開口部
に被着している金属シリサイド膜のみに、光、電子ビー
ム、イオンビーム等のいずれかを投射することにより、
その部分の金属シリサイド膜のみを結晶化し、それによ
って結晶化した金属シリサイドと結晶化していない金属
シリサイドのエッチングレートの差を利用して、結晶化
した開口部の金属シリサイドを残して、他の結晶化され
ていない金属シリサイドをエッチングして除去するもの
である。
域に、金属シリサイドを形成する方法であって、例えば
基板のコンタクトホール部等に、金属シリサイドを平坦
に充填する際等に有効であり、その方法として、まず表
面全体に一様に金属シリサイド膜を被着した後、開口部
に被着している金属シリサイド膜のみに、光、電子ビー
ム、イオンビーム等のいずれかを投射することにより、
その部分の金属シリサイド膜のみを結晶化し、それによ
って結晶化した金属シリサイドと結晶化していない金属
シリサイドのエッチングレートの差を利用して、結晶化
した開口部の金属シリサイドを残して、他の結晶化され
ていない金属シリサイドをエッチングして除去するもの
である。
［産業上の利用分野］ 本発明は、半導体装置の製造方法に係り、特に半絶縁
膜および絶縁膜の開口部等に金属シリサイドを平坦に充
填する方法に関するものである。
膜および絶縁膜の開口部等に金属シリサイドを平坦に充
填する方法に関するものである。
近時、高度の情報処理機器の普及により、それらに使
用されている半導体装置も高集積化されて微細構造にな
ると共に、高性能化と高信頼性が要求されている。
用されている半導体装置も高集積化されて微細構造にな
ると共に、高性能化と高信頼性が要求されている。
従来、半導体装置におけるコンタクトホールの配線
は、アルミニウムが主体で行われているが、例えば基板
の活性層がｎ型の場合には、アルミニウム内にシリコン
が拡散してｐ型シリコンになってｐ−ｎ接合を生じ、そ
のためにコンタクトホールの接合部分の抵抗が大きくな
るという不都合があり、従ってアルミニウムの代わり
に、このような危険のない金属シリサイドを使用するこ
とが行われている。
は、アルミニウムが主体で行われているが、例えば基板
の活性層がｎ型の場合には、アルミニウム内にシリコン
が拡散してｐ型シリコンになってｐ−ｎ接合を生じ、そ
のためにコンタクトホールの接合部分の抵抗が大きくな
るという不都合があり、従ってアルミニウムの代わり
に、このような危険のない金属シリサイドを使用するこ
とが行われている。
然しながら、金属シリサイドをコンタクトホールに平
坦に充填することには、多くの困難があり、そのために
容易に充填できる製造方法が要望されている。
坦に充填することには、多くの困難があり、そのために
容易に充填できる製造方法が要望されている。
［従来の技術］ 第２図は、従来のアルミニウムの配線を示す断面図で
ある。
ある。
基板１にｎ型の半導体領域２が形成され、その表面に
絶縁物３として例えば二酸化シリコン膜があり、その二
酸化シリコン膜に開口部を設けてコンタクトホール４が
形成されている。
絶縁物３として例えば二酸化シリコン膜があり、その二
酸化シリコン膜に開口部を設けてコンタクトホール４が
形成されている。
このコンタクトホールからの配線５は、一般に蒸着や
スパッタ法によりアルミニウムで行われている。
スパッタ法によりアルミニウムで行われている。
このような、半導体基板の活性領域がｐ型の場合には
問題がないが、ｎ型の活性領域の場合には、シリコンの
表面に被着された配線のアルミニウム中のシリコンが、
表面の接触部に順々に堆積し、その結果、アルミニウム
が拡散したシリコン領域６がｐ型シリコンになって、開
口部の周辺に堆積し、ｐ−ｎジャンクションが形成され
るために、この部分が高抵抗になり、結果的にコンタク
トホールからの配線抵抗が大になるという欠点がある。
問題がないが、ｎ型の活性領域の場合には、シリコンの
表面に被着された配線のアルミニウム中のシリコンが、
表面の接触部に順々に堆積し、その結果、アルミニウム
が拡散したシリコン領域６がｐ型シリコンになって、開
口部の周辺に堆積し、ｐ−ｎジャンクションが形成され
るために、この部分が高抵抗になり、結果的にコンタク
トホールからの配線抵抗が大になるという欠点がある。
第３図は、この対策として、配線をアルミニウムで行
う代わりに、金属シリサイドを用いてコンタクトホール
に充填する方法の断面であるが、従来の、基板７表面の
コンタクトホール部８に金属シリサイド９を充填する際
には、基板の表面全体に金属シリサイド膜を被着した
後、その表面にレジスト膜10を被膜してパターニングを
行い、コンタクトホール部分にのみ金属シリサイドを残
して、不要の金属シリサイドはエッチングして除去する
方法が行われているが、この製造方法では、コンタクト
ホールに充填された金属シリサイド９の平坦化が劣ると
いう欠点がある。
う代わりに、金属シリサイドを用いてコンタクトホール
に充填する方法の断面であるが、従来の、基板７表面の
コンタクトホール部８に金属シリサイド９を充填する際
には、基板の表面全体に金属シリサイド膜を被着した
後、その表面にレジスト膜10を被膜してパターニングを
行い、コンタクトホール部分にのみ金属シリサイドを残
して、不要の金属シリサイドはエッチングして除去する
方法が行われているが、この製造方法では、コンタクト
ホールに充填された金属シリサイド９の平坦化が劣ると
いう欠点がある。
［発明が解決しようとする問題点］ 上記、従来のアルミニウムの配線では、コンタクトホ
ールにおけるｐ−ｐ接合の抵抗があり、金属シリサイド
を利用する場合には、平坦化が困難であることが問題点
である。
ールにおけるｐ−ｐ接合の抵抗があり、金属シリサイド
を利用する場合には、平坦化が困難であることが問題点
である。
［問題点を解決するための手段］ 本発明の半導体装置の製造方法は、基板表面に形成し
た絶縁膜に設けたコンタクトホールに金属シリサイドを
形成する方法であって、この絶縁膜の表面及びこのコン
タクトホール内のこの基板の表面に延在する金属シリサ
イド膜を形成した後、この金属シリサイド膜のこのコン
タクトホールの形成領域に選択的にエネルギービームを
照射する工程と、ついで、エネルギービームの照射によ
り結晶化された金属シリサイド膜と結晶化されていない
金属シリサイド膜との間のエッチングレートの差を利用
し、この絶縁膜表面の結晶化されていないこの金属シリ
サイド膜をエッチングにより除去し、このコンタクトホ
ール内の結晶化された金属シリサイドを残留させる工程
とを含むように構成する。
た絶縁膜に設けたコンタクトホールに金属シリサイドを
形成する方法であって、この絶縁膜の表面及びこのコン
タクトホール内のこの基板の表面に延在する金属シリサ
イド膜を形成した後、この金属シリサイド膜のこのコン
タクトホールの形成領域に選択的にエネルギービームを
照射する工程と、ついで、エネルギービームの照射によ
り結晶化された金属シリサイド膜と結晶化されていない
金属シリサイド膜との間のエッチングレートの差を利用
し、この絶縁膜表面の結晶化されていないこの金属シリ
サイド膜をエッチングにより除去し、このコンタクトホ
ール内の結晶化された金属シリサイドを残留させる工程
とを含むように構成する。
本発明においては、基板表面に形成した絶縁膜の表面
及びこの絶縁膜に設けたコンタクトホール内のこの基板
の表面に延在する金属シリサイド膜を形成し、この金属
シリサイド膜のこのコンタクトホールの形成領域に光、
電子ビーム、イオンビーム等のエネルギービームを選択
的に照射して金属シリサイド膜を結晶化すると、この絶
縁膜の表面の金属シリサイド膜のエッチングレートが、
結晶化したコンタクトホール内の金属シリサイドのエッ
チングレートよりも著しく大きいので、ついでこの絶縁
膜表面のこの金属シリサイド膜をエッチングにより除去
しても、このコンタクトホール内に金属シリサイドを残
留させることが可能となり、コンタクトホールを結晶化
した金属シリサイドにより平坦化することが可能とな
る。
及びこの絶縁膜に設けたコンタクトホール内のこの基板
の表面に延在する金属シリサイド膜を形成し、この金属
シリサイド膜のこのコンタクトホールの形成領域に光、
電子ビーム、イオンビーム等のエネルギービームを選択
的に照射して金属シリサイド膜を結晶化すると、この絶
縁膜の表面の金属シリサイド膜のエッチングレートが、
結晶化したコンタクトホール内の金属シリサイドのエッ
チングレートよりも著しく大きいので、ついでこの絶縁
膜表面のこの金属シリサイド膜をエッチングにより除去
しても、このコンタクトホール内に金属シリサイドを残
留させることが可能となり、コンタクトホールを結晶化
した金属シリサイドにより平坦化することが可能とな
る。
［実施例］ 第１図（ａ）〜第１図（ｄ）は、本発明の製造方法の
実施例を示す断面図である。
実施例を示す断面図である。
第１図（ａ）で、基板11があり、その表面に絶縁膜12
として、例えば二酸化シリコン膜があって、その所定の
位置が開口されて、コンタクトホール13が設けられてい
る。
として、例えば二酸化シリコン膜があって、その所定の
位置が開口されて、コンタクトホール13が設けられてい
る。
第１図（ｂ）は、絶縁膜12の表面の全面に金属シリサ
イド膜14として、例えばタングステンシリサイド（WS
ix）を一様に形成したものである。
イド膜14として、例えばタングステンシリサイド（WS
ix）を一様に形成したものである。
第１図（ｃ）は、マスク15を用いて、コンタクトホー
ル13に充填させているタングステンシリサイドに、光、
電子ビーム、イオンビーム等のいずれかの投射エネルギ
ービーム16を矢印にて示すように投射してエネルギーを
与え、その部分の金属シリサイドの結晶化を行なったも
のであるが、光であればレーザ光線がよく、例えばアル
ゴンレーザ等が使用されるし、電子ビームやイオンビー
ムを使用する場合には、マスクを用いなくとも走査する
ことによりエネルギーを与えることで、コンタクトホー
ル部の金属シリサイド17の結晶化が行われる。
ル13に充填させているタングステンシリサイドに、光、
電子ビーム、イオンビーム等のいずれかの投射エネルギ
ービーム16を矢印にて示すように投射してエネルギーを
与え、その部分の金属シリサイドの結晶化を行なったも
のであるが、光であればレーザ光線がよく、例えばアル
ゴンレーザ等が使用されるし、電子ビームやイオンビー
ムを使用する場合には、マスクを用いなくとも走査する
ことによりエネルギーを与えることで、コンタクトホー
ル部の金属シリサイド17の結晶化が行われる。
第１図（ｄ）は、このように結晶化を行った後に、ウ
ェットエッチング又はドライエッチングを行ったもので
あるが、結晶化した金属シリサイドはエッチングされに
くい為に、エッチングがされずにそのまま残存し、他の
不要領域の金属シリサイドはエッチングにより除去され
て、その結果極めて平坦なコンタクトホールの配線が形
成できる。
ェットエッチング又はドライエッチングを行ったもので
あるが、結晶化した金属シリサイドはエッチングされに
くい為に、エッチングがされずにそのまま残存し、他の
不要領域の金属シリサイドはエッチングにより除去され
て、その結果極めて平坦なコンタクトホールの配線が形
成できる。
［発明の効果］ 以上、詳細に述べたように、本発明の半導体装置の製
造方法によれば、金属シリサイドを充填した極めて平坦
なコンタクトホールを形成することができ、高品質の半
導体素子を提供し得るという効果大なるものがある。
造方法によれば、金属シリサイドを充填した極めて平坦
なコンタクトホールを形成することができ、高品質の半
導体素子を提供し得るという効果大なるものがある。
第１図（ａ）〜第１図（ｄ）は、本発明の金属シリサイ
ドをコンタクトホールに充填する方法を示す断面図、 第２図は、従来のアルミニウムの配線を示す断面図、第
３図は、従来の金属シリサイドをコンタクトホールに充
填する方法を示す断面図である。図において、11は基
板、12は絶縁膜、13はコンタクトホール、14は金属シリ
サイド膜、15はマスク、16は投射エネルギービーム、17
はコンタクトホール部の金属シリサイド、
ドをコンタクトホールに充填する方法を示す断面図、 第２図は、従来のアルミニウムの配線を示す断面図、第
３図は、従来の金属シリサイドをコンタクトホールに充
填する方法を示す断面図である。図において、11は基
板、12は絶縁膜、13はコンタクトホール、14は金属シリ
サイド膜、15はマスク、16は投射エネルギービーム、17
はコンタクトホール部の金属シリサイド、
Claims (1)
- 【請求項１】基板表面に形成した絶縁膜に設けたコンタ
クトホールに金属シリサイドを形成する方法であって、 前記絶縁膜の表面及び前記コンタクトホール内の前記基
板の表面に延在する金属シリサイド膜を形成した後、該
金属シリサイド膜の前記コンタクトホールの形成領域に
選択的にエネルギービームを照射する工程と、 ついで、エネルギービームの照射により結晶化された金
属シリサイド膜と結晶化されていない金属シリサイド膜
との間のエッチングレートの差を利用し、前記絶縁膜表
面の結晶化されていない前記金属シリサイド膜をエッチ
ングにより除去し、前記コンタクトホール内の結晶化さ
れた金属シリサイドを残留させる工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115032A JPH084078B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115032A JPH084078B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271827A JPS61271827A (ja) | 1986-12-02 |
| JPH084078B2 true JPH084078B2 (ja) | 1996-01-17 |
Family
ID=14652522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115032A Expired - Lifetime JPH084078B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084078B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2853143B2 (ja) * | 1989-02-25 | 1999-02-03 | ソニー株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694671A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Manufacture of mis field-effect semiconductor device |
| JPS5756928A (en) * | 1980-09-22 | 1982-04-05 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58138053A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置およびその製造方法 |
| JPS59100520A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59126634A (ja) * | 1983-01-10 | 1984-07-21 | Nec Corp | パタ−ン形成方法 |
-
1985
- 1985-05-27 JP JP60115032A patent/JPH084078B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61271827A (ja) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358340A (en) | Submicron patterning without using submicron lithographic technique | |
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JPH084078B2 (ja) | 半導体装置の製造方法 | |
| JPH0693442B2 (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0467333B2 (ja) | ||
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JP3132847B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPS6161545B2 (ja) | ||
| JPH01191443A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPS62198135A (ja) | 半導体装置およびその製造方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH04236450A (ja) | 半導体装置の製造方法 | |
| JPH11135478A (ja) | 半導体装置の製造方法 | |
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| JPH05144847A (ja) | 半導体素子の電極の形成方法 |