JP2808674B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2808674B2 JP2808674B2 JP13952789A JP13952789A JP2808674B2 JP 2808674 B2 JP2808674 B2 JP 2808674B2 JP 13952789 A JP13952789 A JP 13952789A JP 13952789 A JP13952789 A JP 13952789A JP 2808674 B2 JP2808674 B2 JP 2808674B2
- Authority
- JP
- Japan
- Prior art keywords
- convex pattern
- film
- pattern
- convex
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に凸状パタ
ーンの平坦化方法に関する。
ーンの平坦化方法に関する。
半導体基板上に形成された配線等の凸状パターンによ
る凹凸を絶縁膜等により平坦化した後、この絶縁膜をエ
ッチバックして凸パターンの上部を露出させる所謂平坦
化頭出し技術は、ショトキーゲート形電界効果トランジ
スタの高抵抗なゲート配線上に低抵抗配線を重ね合わせ
る工程や、リフトオフ方法により形成された配線金属の
うち微細な絶縁膜パターン上に残された不要な部分を除
去する工程やスルーホール工程を含まない層間の相互配
線等に広く用いられている。
る凹凸を絶縁膜等により平坦化した後、この絶縁膜をエ
ッチバックして凸パターンの上部を露出させる所謂平坦
化頭出し技術は、ショトキーゲート形電界効果トランジ
スタの高抵抗なゲート配線上に低抵抗配線を重ね合わせ
る工程や、リフトオフ方法により形成された配線金属の
うち微細な絶縁膜パターン上に残された不要な部分を除
去する工程やスルーホール工程を含まない層間の相互配
線等に広く用いられている。
従来この平坦化頭出しの平坦化に用いる膜はフォトレ
ジストやSOG等の塗布膜が用いられて来た。
ジストやSOG等の塗布膜が用いられて来た。
しかしながら従来の平坦化方法においては、この塗布
膜の性質上、基板表面に凹凸があり頭出ししようとする
凸状パターンがこの凹凸に跨って形成されている場合に
は適用できなかった。即ち高い段の上に形成された凸状
パターンの上部を覆う塗布膜の厚さは、低い段の上に形
成されている凸状パターンの上部に比べ薄くなる為、エ
ッチバックの際頭出しが完了する時点が場所によって異
なってくる。第３図はこの様子を示したものである。
膜の性質上、基板表面に凹凸があり頭出ししようとする
凸状パターンがこの凹凸に跨って形成されている場合に
は適用できなかった。即ち高い段の上に形成された凸状
パターンの上部を覆う塗布膜の厚さは、低い段の上に形
成されている凸状パターンの上部に比べ薄くなる為、エ
ッチバックの際頭出しが完了する時点が場所によって異
なってくる。第３図はこの様子を示したものである。
すなわち、第３図（ａ）のように、表面に段差のある
半導体基板１の上の各段に金属配線２が形成されている
ときに、これらの金属配線２の頭出しを行なう場合第３
図（ｂ）に示すように、絶縁性塗布膜10は低い段の上に
は厚く高い段の上には薄く形成される。
半導体基板１の上の各段に金属配線２が形成されている
ときに、これらの金属配線２の頭出しを行なう場合第３
図（ｂ）に示すように、絶縁性塗布膜10は低い段の上に
は厚く高い段の上には薄く形成される。
従ってこの状態から絶縁性塗布膜10をエッチバックし
ていくと、第３図（ｃ）に示すように、より低い段に形
成されている金属配線の頭出しが完了する前により高い
段に形成されちる金属配線の周囲の絶縁性塗布膜10が完
全に除去され、半導体基板１の表面が露出してしまう。
このため従来の平坦化頭出し技術は、頭出ししようとす
る凸状パターンが平坦な表面状態の上に形成されている
場合に限られるという欠点があった。
ていくと、第３図（ｃ）に示すように、より低い段に形
成されている金属配線の頭出しが完了する前により高い
段に形成されちる金属配線の周囲の絶縁性塗布膜10が完
全に除去され、半導体基板１の表面が露出してしまう。
このため従来の平坦化頭出し技術は、頭出ししようとす
る凸状パターンが平坦な表面状態の上に形成されている
場合に限られるという欠点があった。
上述した従来の平坦化頭出し技術が塗布膜の性質状平
坦な表面状態の上に形成された凸状パターンにしか適用
できなかったのに対し、本発明は塗布膜を用いず、CVD
成長膜のステップカバレッジの良好な性質を利用するこ
とにより、表面が平坦な場合は勿論、表面に凹凸を有す
る半導体基板状に形成さた凸状パターンに対しても適用
できるという相違点を有する。
坦な表面状態の上に形成された凸状パターンにしか適用
できなかったのに対し、本発明は塗布膜を用いず、CVD
成長膜のステップカバレッジの良好な性質を利用するこ
とにより、表面が平坦な場合は勿論、表面に凹凸を有す
る半導体基板状に形成さた凸状パターンに対しても適用
できるという相違点を有する。
また、従来の平坦化頭出しの技術は、半導体基板上の
全ての凸パターンに対して頭出しが成されるのに対し、
本発明はフォトレジストのパターニングにより、頭出し
の必要な凸パターンのみを選択的に頭出しすることがで
きるという相違点を有する。
全ての凸パターンに対して頭出しが成されるのに対し、
本発明はフォトレジストのパターニングにより、頭出し
の必要な凸パターンのみを選択的に頭出しすることがで
きるという相違点を有する。
本発明の半導体装置の製造方法は、表面に凹部領域と
凸部領域からなる凹凸段差を有する半導体基板上の該凹
部領域と凸部領域に導体膜からなる凸状パターンを形成
する工程と、前記半導体基板上の全面にCVD法により絶
縁膜を成長させる工程と、全面レジストを塗布したのち
パターニングし前記凸状パターンのうち所望の凸状パタ
ーンの上部のレジストを開口部を形成する工程と、この
パターニングされたレジストをマスクとして所望の凸状
パターン周辺の前記絶縁膜をウォットエッチング法によ
り除去する工程と、前記レジストを除去したのち再度全
面にCVD法による絶縁膜を成長する工程と、この絶縁膜
をエッチングバックすることにより前記所望の凸状パタ
ーンの上部を露出させる工程とを含んで構成される。
凸部領域からなる凹凸段差を有する半導体基板上の該凹
部領域と凸部領域に導体膜からなる凸状パターンを形成
する工程と、前記半導体基板上の全面にCVD法により絶
縁膜を成長させる工程と、全面レジストを塗布したのち
パターニングし前記凸状パターンのうち所望の凸状パタ
ーンの上部のレジストを開口部を形成する工程と、この
パターニングされたレジストをマスクとして所望の凸状
パターン周辺の前記絶縁膜をウォットエッチング法によ
り除去する工程と、前記レジストを除去したのち再度全
面にCVD法による絶縁膜を成長する工程と、この絶縁膜
をエッチングバックすることにより前記所望の凸状パタ
ーンの上部を露出させる工程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明
する為の工程順に示した半導体チップの断面図である。
する為の工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、表面に段差を有する半導
体基板１の上の格段に金属配線２が形成されている場合
にこれらの配線の頭出しを行なう場合について説明す
る。
体基板１の上の格段に金属配線２が形成されている場合
にこれらの配線の頭出しを行なう場合について説明す
る。
まず第１図（ｂ）に示すように、全面にCVD法によるS
iO2膜３を金属配線２と同じ厚さで成長させる。
iO2膜３を金属配線２と同じ厚さで成長させる。
次に第１図（ｃ）に示すようにフォトレジスト４を塗
布したのちパターニングし、金属配線２の上部に開口部
５を形成する。次でこのフォトレジストパターンをマス
クとして開口部５下のSiO2膜３をHF系のウェットエッチ
ング液によりエッチングして除去する。このときのフォ
トレジストをパターンニングする際のマスクパターン
は、例えば金属配線２を加工する為に用いたマスクの明
暗を反転させたパターンを用いる。このパターンを用い
てもウェットエッチングの際のサイドエッチングによ
り、金属配線２の周辺のSiO2膜３は除去される為、フォ
トレジスト４を除去した後は金属配線２とSiO2膜３との
間に溝ができたような状態になる。このフォトレジスト
のパターンニングの際の目合せ精度は通常のプロセスで
用いられる標準的な精度で充分であり特別高い精度は必
要でない。また焦点ずれによるフォトレジストのダレも
問題にならない。少なくとも金属配線２の上部が開口さ
れていれば充分である。
布したのちパターニングし、金属配線２の上部に開口部
５を形成する。次でこのフォトレジストパターンをマス
クとして開口部５下のSiO2膜３をHF系のウェットエッチ
ング液によりエッチングして除去する。このときのフォ
トレジストをパターンニングする際のマスクパターン
は、例えば金属配線２を加工する為に用いたマスクの明
暗を反転させたパターンを用いる。このパターンを用い
てもウェットエッチングの際のサイドエッチングによ
り、金属配線２の周辺のSiO2膜３は除去される為、フォ
トレジスト４を除去した後は金属配線２とSiO2膜３との
間に溝ができたような状態になる。このフォトレジスト
のパターンニングの際の目合せ精度は通常のプロセスで
用いられる標準的な精度で充分であり特別高い精度は必
要でない。また焦点ずれによるフォトレジストのダレも
問題にならない。少なくとも金属配線２の上部が開口さ
れていれば充分である。
次に第１図（ｄ）に示すように、フォトレジスト４を
除去した後、再度CVD法によるSiO2膜3Aを成長させる。
このSiO2膜５は金属配線２とSiO2膜３との間の溝を埋め
込むように成長する為、ある程度の厚さ以上に成長する
と、この溝による表面の凹凸はほとんど目立たなくな
る。そこでこの状態からSiO2膜をCF4系のガスを用いた
ドライエッチングによりエッチバックしていくと、第１
図（ｅ）に示すように、各段の金属配線はほぼ同時に頭
出しされる。
除去した後、再度CVD法によるSiO2膜3Aを成長させる。
このSiO2膜５は金属配線２とSiO2膜３との間の溝を埋め
込むように成長する為、ある程度の厚さ以上に成長する
と、この溝による表面の凹凸はほとんど目立たなくな
る。そこでこの状態からSiO2膜をCF4系のガスを用いた
ドライエッチングによりエッチバックしていくと、第１
図（ｅ）に示すように、各段の金属配線はほぼ同時に頭
出しされる。
尚、金属配線の中で頭出しが不要か又は、頭出しをす
ると後の工程で不都合が生じるような配線パターンが含
まれている場合は、第１図（ｃ）におけるフォトレジス
ト４のパターンニングの際、その配線パターンの上部が
開口されないようにマスクパターンを修正しておけばよ
く、頭出しの必要な配線パターンのみを選択的に頭出し
することも可能である。
ると後の工程で不都合が生じるような配線パターンが含
まれている場合は、第１図（ｃ）におけるフォトレジス
ト４のパターンニングの際、その配線パターンの上部が
開口されないようにマスクパターンを修正しておけばよ
く、頭出しの必要な配線パターンのみを選択的に頭出し
することも可能である。
第２図は本発明の第２の実施例を説明する為の工程順
に示した半導体チップの縦断面図である。
に示した半導体チップの縦断面図である。
平坦化頭出しは金属配線の頭出し以外に凸部に付着し
た不要な金属を除去する為に用いられることもある。第
２図（ａ）はリフトオフ法により金属配線7Aを形成した
直後の状態を示している。半導体基板１の上には予め微
細なSiO2パターン６が形成されており、この上部の金属
７はリフトオフの際のレジストパターンでは目合せ精度
上除去することが困難な為、リフトオフのレジストパタ
ーンはこのSiO2パターン６の上部にも配線金属が付着す
るようになっている。第２の実施例はこのSiO2パターン
６の上の配線金属７を除去する為の頭出しの例である。
た不要な金属を除去する為に用いられることもある。第
２図（ａ）はリフトオフ法により金属配線7Aを形成した
直後の状態を示している。半導体基板１の上には予め微
細なSiO2パターン６が形成されており、この上部の金属
７はリフトオフの際のレジストパターンでは目合せ精度
上除去することが困難な為、リフトオフのレジストパタ
ーンはこのSiO2パターン６の上部にも配線金属が付着す
るようになっている。第２の実施例はこのSiO2パターン
６の上の配線金属７を除去する為の頭出しの例である。
第２図（ｂ）に示すように第１の実施例と同様、CVD
法によるSiN膜８を全面に成長させる。但しここでは凸
パターンがSiO2で形成されている為SiO2に対し選択的に
除去することが可能なSiN膜８を用いる。
法によるSiN膜８を全面に成長させる。但しここでは凸
パターンがSiO2で形成されている為SiO2に対し選択的に
除去することが可能なSiN膜８を用いる。
次に第２図（ｃ）に示すように、第１の実施例と同様
に、凸パターン部を除く領域をフォトレジスト４で覆い
180℃程度に加熱されたH3PO4により凸パターン周辺のSi
N膜８を除去する。
に、凸パターン部を除く領域をフォトレジスト４で覆い
180℃程度に加熱されたH3PO4により凸パターン周辺のSi
N膜８を除去する。
更に第２図（ｅ）に示すように、フォトレジスト４の
除去、SiN膜９の成長、SiN膜９のエッチバックを行なっ
て、凸パターンの頭出しが完了する。この状態で、金属
配線7AはSiN膜８により保護されており、凸パターン上
部の配線金属７のみをウェットエッチング又はドライエ
ッチングにより除去することができる。
除去、SiN膜９の成長、SiN膜９のエッチバックを行なっ
て、凸パターンの頭出しが完了する。この状態で、金属
配線7AはSiN膜８により保護されており、凸パターン上
部の配線金属７のみをウェットエッチング又はドライエ
ッチングにより除去することができる。
以上説明したように本発明によれば、半導体基板上の
凹凸段差の有無に係わらずその基板上に形成された凸パ
ターン全体を同時に頭出しすることが出来る効果があ
る。またフォトレジストのパターニングにより、頭出し
の必要な凸パターンのみを選択的に頭出しすることがで
きる効果もある。
凹凸段差の有無に係わらずその基板上に形成された凸パ
ターン全体を同時に頭出しすることが出来る効果があ
る。またフォトレジストのパターニングにより、頭出し
の必要な凸パターンのみを選択的に頭出しすることがで
きる効果もある。
第１図（ａ）〜（ｅ）及び第２図（ａ）〜（ｅ）は本発
明の第１及び第２の実施例を説明する為の工程順に示し
た半導体チップの断面図、第３図（ａ）〜（ｃ）は従来
例を説明するための半導体チップの断面図である。 １……半導体基板、２……金属配線、3,3A……SiO2膜、
４……フォトレジスト、５……開口部、６……SiO2パタ
ーン、７……配線金属、7A……金属配線、8,9……SiN
膜、10……絶縁性塗布膜。
明の第１及び第２の実施例を説明する為の工程順に示し
た半導体チップの断面図、第３図（ａ）〜（ｃ）は従来
例を説明するための半導体チップの断面図である。 １……半導体基板、２……金属配線、3,3A……SiO2膜、
４……フォトレジスト、５……開口部、６……SiO2パタ
ーン、７……配線金属、7A……金属配線、8,9……SiN
膜、10……絶縁性塗布膜。
Claims (1)
- 【請求項１】表面に凹部領域と凸部領域からなる凹凸段
差を有する半導体基板上の該凹部領域と凸部領域に導体
膜からなる凸状パターンを形成する工程と、前記半導体
基板上の全面にCVD法により絶縁膜を成長させる工程
と、全面にレジストを塗布したのちパターニングし前記
凸状パターンのうち所望の凸状パターンの上部のレジス
トに開口部を形成する工程と、このパターニングされた
レジストをマスクとして所望の凸状パターン周辺の前記
絶縁膜をウェットエッチング法により除去する工程と、
前記レジストを除去したのち再度全面にCVD法による絶
縁膜を成長する工程と、この絶縁膜をエッチバックする
ことにより前記所望の凸状パターンの上部を露出させる
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13952789A JP2808674B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13952789A JP2808674B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH034536A JPH034536A (ja) | 1991-01-10 |
| JP2808674B2 true JP2808674B2 (ja) | 1998-10-08 |
Family
ID=15247363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13952789A Expired - Lifetime JP2808674B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808674B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100271035B1 (ko) * | 1997-07-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법(liquid crystal display and method for manufacturing the same) |
| US6335781B2 (en) | 1998-12-17 | 2002-01-01 | Lg Electronics, Inc. | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer |
| CN111211151B (zh) * | 2020-01-13 | 2022-12-02 | 云谷（固安）科技有限公司 | 一种功能槽制作方法、显示面板及其制作方法 |
-
1989
- 1989-05-31 JP JP13952789A patent/JP2808674B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH034536A (ja) | 1991-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH06333818A (ja) | 半導体装置の製造方法及びこれに用いられる装置 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPS59181029A (ja) | 半導体装置の製造方法 | |
| JPH05275539A (ja) | 半導体装置の製造方法 | |
| JPS61193451A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPH021125A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH02156633A (ja) | 半導体装置の製造方法 |