JP2853143B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2853143B2 JP2853143B2 JP1044265A JP4426589A JP2853143B2 JP 2853143 B2 JP2853143 B2 JP 2853143B2 JP 1044265 A JP1044265 A JP 1044265A JP 4426589 A JP4426589 A JP 4426589A JP 2853143 B2 JP2853143 B2 JP 2853143B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide film
- crystallized
- metal silicide
- film
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置の製造方法、特に高融点金属シリ
サイド膜を有する半導体装置の製造方法に関する。
サイド膜を有する半導体装置の製造方法に関する。
（B.発明の概要） 本発明は、上記の半導体装置の製造方法において、 半導体素子の特性の変動等を伴うことなく高融点金属
シリサイド膜の低抵抗化を図るため、 非晶質の高融点金属シリサイド膜に対してその表面部
は結晶化し、裏面部は結晶化しないように短波長のレー
ザビームを照射する工程を有するものである。
シリサイド膜の低抵抗化を図るため、 非晶質の高融点金属シリサイド膜に対してその表面部
は結晶化し、裏面部は結晶化しないように短波長のレー
ザビームを照射する工程を有するものである。
（C.従来技術） 近年、MOSLSIのゲート電極として多結晶シリコン膜を
下層としその上にタングステンシリサイド膜を形成して
上層としたポリサイドゲート構造のものが増えつつあ
る。これは従来からのシリコンゲート電極形成プロセ
ス、製造装置をほとんどそのまま利用してゲート電極の
低抵抗化を図ることができるためである。
下層としその上にタングステンシリサイド膜を形成して
上層としたポリサイドゲート構造のものが増えつつあ
る。これは従来からのシリコンゲート電極形成プロセ
ス、製造装置をほとんどそのまま利用してゲート電極の
低抵抗化を図ることができるためである。
ところで、上層をタングステンシリサイド膜により形
成したゲート電極の低抵抗化は、単に多結晶シリコン膜
上にタングステンシリサイド膜を気相成長させるだけで
実現できるわけではない。というのは、タングステンシ
リサイド膜は通常WF6＋SiH4の反応ガスでCVD法により形
成されるが、膜形成後の段階では非結晶（アモルファ
ス）であり、タングステンシリサイド膜の持つ低抵抗と
いう利点を充分に活かすには結晶化する必要があるから
である。
成したゲート電極の低抵抗化は、単に多結晶シリコン膜
上にタングステンシリサイド膜を気相成長させるだけで
実現できるわけではない。というのは、タングステンシ
リサイド膜は通常WF6＋SiH4の反応ガスでCVD法により形
成されるが、膜形成後の段階では非結晶（アモルファ
ス）であり、タングステンシリサイド膜の持つ低抵抗と
いう利点を充分に活かすには結晶化する必要があるから
である。
そして、タングステンシリサイド膜の結晶化は従来に
おいては半導体ウエハを電気炉にて長時間加熱するとい
う方法で行われていた。
おいては半導体ウエハを電気炉にて長時間加熱するとい
う方法で行われていた。
（D.発明が解決しようとする問題点） ところで、ポリサイドゲートの上層を成すタングステ
ンシリサイド膜の結晶化を電気炉による長時間加熱によ
り行うと次のような問題があった。
ンシリサイド膜の結晶化を電気炉による長時間加熱によ
り行うと次のような問題があった。
先ず、電気炉により長時間加熱をした場合、タングス
テンシリサイド膜が表面から多結晶シリコン層との界面
に至るまで完全に結晶化し、ゲート電極中の不純物が相
互拡散して不純物濃度分布が変化する。所謂不純物濃度
が再分布する。これはMOSトランジスタあるいはMOS容量
素子の特性に変化をもたらすので好ましくくない。この
点について詳しく説明すると、不純物の相互拡散には、
ゲート電極の下層を成す多結晶シリコン膜中に添加され
た例えばリンＰ等の不純物の主として上側（外部）への
拡散と、タングステンシリサイド膜中に入り込んだフッ
素Ｆの主として下側の半導体基板中への拡散があるが、
これ等はMOSトランジスタのしきい値電圧Vth、MOS容量
素子のゲート容量の変動をもたらすので好ましくないの
である。尚、CVDタングステンシリサイド膜を用いたタ
ングステンポリサイドゲートの容量がタングステンシリ
サイド膜中のフッ素Ｆのゲート酸化膜内への拡散によっ
て低下することについては既に1988年秋期応用物理学会
予稿集の第616頁、講演ナンバー5a−Ａ−８により発表
が為されている。
テンシリサイド膜が表面から多結晶シリコン層との界面
に至るまで完全に結晶化し、ゲート電極中の不純物が相
互拡散して不純物濃度分布が変化する。所謂不純物濃度
が再分布する。これはMOSトランジスタあるいはMOS容量
素子の特性に変化をもたらすので好ましくくない。この
点について詳しく説明すると、不純物の相互拡散には、
ゲート電極の下層を成す多結晶シリコン膜中に添加され
た例えばリンＰ等の不純物の主として上側（外部）への
拡散と、タングステンシリサイド膜中に入り込んだフッ
素Ｆの主として下側の半導体基板中への拡散があるが、
これ等はMOSトランジスタのしきい値電圧Vth、MOS容量
素子のゲート容量の変動をもたらすので好ましくないの
である。尚、CVDタングステンシリサイド膜を用いたタ
ングステンポリサイドゲートの容量がタングステンシリ
サイド膜中のフッ素Ｆのゲート酸化膜内への拡散によっ
て低下することについては既に1988年秋期応用物理学会
予稿集の第616頁、講演ナンバー5a−Ａ−８により発表
が為されている。
また、タングステンシリサイド膜の多結晶シリコン膜
と接する部分が結晶化するとタングステンシリサイド膜
の内部応力が変化し、高融点金属シリサイド膜とタング
ステンシリサイド膜との界面で膜剥れが生じ易くなると
いう問題もある。
と接する部分が結晶化するとタングステンシリサイド膜
の内部応力が変化し、高融点金属シリサイド膜とタング
ステンシリサイド膜との界面で膜剥れが生じ易くなると
いう問題もある。
また、タングステンシリサイド膜のみならず多結晶シ
リコン膜までが長時間加熱処理によって結晶化する可能
性があるが、そうなるとゲート電極形成のためのパター
ニング後該ゲート電極をマスクとして不純物のイオン打
込みをしてソース、ドレインを形成するときのゲート電
極のマスク効果が低下し、イオン打込みされた不純物ま
で素子の特性に悪影響を及ぼす。
リコン膜までが長時間加熱処理によって結晶化する可能
性があるが、そうなるとゲート電極形成のためのパター
ニング後該ゲート電極をマスクとして不純物のイオン打
込みをしてソース、ドレインを形成するときのゲート電
極のマスク効果が低下し、イオン打込みされた不純物ま
で素子の特性に悪影響を及ぼす。
本発明はこのような問題点を解決すべく為されたもの
であり、その一つの目的は半導体素子の特性の変動をも
たらすことなく高融点金属シリサイド膜の低抵抗化を図
ることにあり、他の目的は高融点金属シリサイド膜の例
えば多結晶シリコン膜等の下地との界面での剥れの生じ
る虞れをなくしつつ高融点金属シリサイド膜の低抵抗化
を図ることにあり、更に他の目的は高融点金属シリサイ
ド膜のマスク効果の低減を伴なうことなく高融点金属シ
リサイド膜の低抵抗化を図ることにある。
であり、その一つの目的は半導体素子の特性の変動をも
たらすことなく高融点金属シリサイド膜の低抵抗化を図
ることにあり、他の目的は高融点金属シリサイド膜の例
えば多結晶シリコン膜等の下地との界面での剥れの生じ
る虞れをなくしつつ高融点金属シリサイド膜の低抵抗化
を図ることにあり、更に他の目的は高融点金属シリサイ
ド膜のマスク効果の低減を伴なうことなく高融点金属シ
リサイド膜の低抵抗化を図ることにある。
（E.問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決する
ため、非晶質の高融点金属シリサイド膜に対してその表
面部は結晶化し、裏面部は結晶化しないように短波長の
レーザビームを照射する工程を有するものである。
ため、非晶質の高融点金属シリサイド膜に対してその表
面部は結晶化し、裏面部は結晶化しないように短波長の
レーザビームを照射する工程を有するものである。
（F.作用） 本発明半導体装置の製造方法によれば、非晶質の高融
点金属シリサイド膜を膜厚方向における全体に渡って結
晶化するのではなくエネルギー照射によって表面部のみ
を結晶化するので、高融点金属シリサイド膜の下地との
界面側の部分は非晶質のままとなり、高融点金属シリサ
イド膜中の不純物は下側に拡散する虞れは少ないし、下
地側からの不純物の上側への拡散もない。従って、不純
物濃度分布の変動を生じることなく高融点金属シリサイ
ド膜を低抵抗化することができる。
点金属シリサイド膜を膜厚方向における全体に渡って結
晶化するのではなくエネルギー照射によって表面部のみ
を結晶化するので、高融点金属シリサイド膜の下地との
界面側の部分は非晶質のままとなり、高融点金属シリサ
イド膜中の不純物は下側に拡散する虞れは少ないし、下
地側からの不純物の上側への拡散もない。従って、不純
物濃度分布の変動を生じることなく高融点金属シリサイ
ド膜を低抵抗化することができる。
そして、高融点金属シリサイド膜の下地との界面側の
部分は非晶質のままなので低抵抗化のためのエネルギー
照射処理によって高融点金属シリサイド膜の内部応力が
変化する虞れはなく、膜剥れは生じにくくなる。
部分は非晶質のままなので低抵抗化のためのエネルギー
照射処理によって高融点金属シリサイド膜の内部応力が
変化する虞れはなく、膜剥れは生じにくくなる。
そして、結晶化するのは高融点金属シリサイド膜の表
面部であり、高融点金属シリサイド膜の下地側の部分及
び下地は結晶化しないのでイオン打込みに対するマスク
効果が低下する虞れもない。
面部であり、高融点金属シリサイド膜の下地側の部分及
び下地は結晶化しないのでイオン打込みに対するマスク
効果が低下する虞れもない。
（G.実施例）［第１図］ 以下、本発明は半導体装置の製造方法を図示実施例に
従って詳細に説明する。
従って詳細に説明する。
第１図（Ａ）、（Ｂ）は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図である。
の一つの実施例を工程順に示す断面図である。
（Ａ）半導体基板１の表面部を選択的に酸化することに
よりフィールド絶縁膜２を形成し、全面酸化により半導
体基板１の素子形成領域にゲート絶縁膜３を形成し、CV
Dにより多結晶シリコン膜４を形成し、しかる後、タン
グステンシリサイド膜５を形成する。上記多結晶シリコ
ン膜４とタングステンシリサイド膜５とでゲート電極と
なるタングステンポリサイド膜が構成される。
よりフィールド絶縁膜２を形成し、全面酸化により半導
体基板１の素子形成領域にゲート絶縁膜３を形成し、CV
Dにより多結晶シリコン膜４を形成し、しかる後、タン
グステンシリサイド膜５を形成する。上記多結晶シリコ
ン膜４とタングステンシリサイド膜５とでゲート電極と
なるタングステンポリサイド膜が構成される。
尚、多結晶シリコン膜４は、CVDによる成膜後、例え
ばリンＰ等の不純物をイオン打込みし、その後、活性化
することにより形成する。また、タングステンシリサイ
ド膜５は反応ガスとして例えばWF6＋SiH4を用いたCVDに
より形成することができる。そして、CVDにより形成し
たままの状態ではタングステンシリサイド膜５は非晶質
になっている。第１図（Ａ）はタングステンシリサイド
膜５のCVDを終えた後の状態を示す。
ばリンＰ等の不純物をイオン打込みし、その後、活性化
することにより形成する。また、タングステンシリサイ
ド膜５は反応ガスとして例えばWF6＋SiH4を用いたCVDに
より形成することができる。そして、CVDにより形成し
たままの状態ではタングステンシリサイド膜５は非晶質
になっている。第１図（Ａ）はタングステンシリサイド
膜５のCVDを終えた後の状態を示す。
（Ｂ）次に、同図（Ｂ）に示すように、エキシマレーザ
ビームの照射によりタングステンシリサイド膜５の表面
部を加熱して結晶化する。5aはタングステンシリサイド
膜５の加熱により結晶化した表面部、5bは非晶質のまま
下地側の部分である。
ビームの照射によりタングステンシリサイド膜５の表面
部を加熱して結晶化する。5aはタングステンシリサイド
膜５の加熱により結晶化した表面部、5bは非晶質のまま
下地側の部分である。
この結晶化は、例えばアルゴンArFレーザ（波長λ＝1
93nm）等を用いて200mJ/cm2程度のエネルギーで１パル
ス照射（照射時間は１乃至数十ナノ秒）することにより
行うことができる。というのは、タングステンシリサイ
ド膜５の吸光係数はそのレーザビームの波長λに対して
は106cm-1程度であるので、タングステンシリサイド膜
５の膜厚方向における全部ではなくタングステンシリサ
イド膜５の表面側の部分5aのみ加熱されて結晶化し、下
地側の部分5bは結晶化する程は加熱されず非晶質のまま
になるからである。
93nm）等を用いて200mJ/cm2程度のエネルギーで１パル
ス照射（照射時間は１乃至数十ナノ秒）することにより
行うことができる。というのは、タングステンシリサイ
ド膜５の吸光係数はそのレーザビームの波長λに対して
は106cm-1程度であるので、タングステンシリサイド膜
５の膜厚方向における全部ではなくタングステンシリサ
イド膜５の表面側の部分5aのみ加熱されて結晶化し、下
地側の部分5bは結晶化する程は加熱されず非晶質のまま
になるからである。
その後は通常のポリサイドゲート技術によるMOSLSIの
製造方法と同じ方法によってプロセスを進めれば良い。
製造方法と同じ方法によってプロセスを進めれば良い。
このような半導体装置の製造方法によれば、タングス
テンシリサイド膜をエキシマレーザビームの照射により
表面部のみ結晶化するので、タングステンシリサイド膜
中の不純物が下側に拡散する虞れや多結晶シリコン膜中
の不純物の上側への拡散の虞れもない。従って、不純物
濃度分布の変動、MOSトランジスタ等の素子の特性の変
動を伴なうことなくゲート電極の低抵抗化を行うことが
できる。
テンシリサイド膜をエキシマレーザビームの照射により
表面部のみ結晶化するので、タングステンシリサイド膜
中の不純物が下側に拡散する虞れや多結晶シリコン膜中
の不純物の上側への拡散の虞れもない。従って、不純物
濃度分布の変動、MOSトランジスタ等の素子の特性の変
動を伴なうことなくゲート電極の低抵抗化を行うことが
できる。
また、タングステンシリサイド膜５の下地である多結
晶シリコン膜４との界面側の部分5bは非晶質のままなの
でエキシマレーザビームの照射によってタングステンシ
リサイド膜の界面側部分における内部応力が変化する虞
れは生じにくくなる。
晶シリコン膜４との界面側の部分5bは非晶質のままなの
でエキシマレーザビームの照射によってタングステンシ
リサイド膜の界面側部分における内部応力が変化する虞
れは生じにくくなる。
そして、エキシマレーザビーム照射によってはタング
ステンシリサイド膜５の界面側の部分5b及び多結晶シリ
コン膜４は結晶化しないので、後でセルフアライメント
によりソース、ドレインを形成するためにゲート電極を
マスクとして不純物をイオン打込みする際に必要なマス
ク効果が低減する虞れはない。
ステンシリサイド膜５の界面側の部分5b及び多結晶シリ
コン膜４は結晶化しないので、後でセルフアライメント
によりソース、ドレインを形成するためにゲート電極を
マスクとして不純物をイオン打込みする際に必要なマス
ク効果が低減する虞れはない。
（H.発明の効果） 以上に述べたように、本発明半導体装置の製造方法
は、非晶質の高融点金属シリサイド膜に対してその表面
部は結晶化し、裏面部は結晶化しないように短波長のレ
ーザビームを照射する工程を有することを特徴とするも
のである。
は、非晶質の高融点金属シリサイド膜に対してその表面
部は結晶化し、裏面部は結晶化しないように短波長のレ
ーザビームを照射する工程を有することを特徴とするも
のである。
従って、本発明半導体装置の製造方法によれば、非晶
質の高融点金属シリサイド膜を全体に渡って結晶化する
のではなくエネルギー照射によって表面部のみを結晶化
するので、高融点金属シリサイド膜の下地との界面側の
部分は非晶質のままとなり、高融点金属シリサイド膜中
の不純物は下側に拡散する虞れはないし、高融点金属シ
リサイド膜の下地側からの不純物の上側への拡散も生じ
ない。従って、不純物濃度分布の変動を生じることなく
高融点金属シリサイド膜を低抵抗化することができる。
質の高融点金属シリサイド膜を全体に渡って結晶化する
のではなくエネルギー照射によって表面部のみを結晶化
するので、高融点金属シリサイド膜の下地との界面側の
部分は非晶質のままとなり、高融点金属シリサイド膜中
の不純物は下側に拡散する虞れはないし、高融点金属シ
リサイド膜の下地側からの不純物の上側への拡散も生じ
ない。従って、不純物濃度分布の変動を生じることなく
高融点金属シリサイド膜を低抵抗化することができる。
そして、高融点金属シリサイド膜の下地との界面部分
は非晶質のままなので低抵抗化のためのエネルギー照射
処理によって高融点金属シリサイド膜の内部応力が変化
する虞れはなく、膜剥れは生じにくくなる。
は非晶質のままなので低抵抗化のためのエネルギー照射
処理によって高融点金属シリサイド膜の内部応力が変化
する虞れはなく、膜剥れは生じにくくなる。
そして、結晶化するのは高融点金属シリサイド膜の表
面部であり、高融点金属シリサイド膜の下地側の部分及
び下地は結晶化しないのでイオン打込みに対するマスク
効果が低下する虞れもない。
面部であり、高融点金属シリサイド膜の下地側の部分及
び下地は結晶化しないのでイオン打込みに対するマスク
効果が低下する虞れもない。
第１図（Ａ）、（Ｂ）は本発明半導体装置の製造方法の
一つの実施例を工程順に示す断面図である。 符号の説明 ５……非晶質の高融点金属シリサイド膜、5a……高融点
金属シリサイド膜の結晶化した表面部、5b……高融点金
属シリサイド膜の非晶質のままの部分。
一つの実施例を工程順に示す断面図である。 符号の説明 ５……非晶質の高融点金属シリサイド膜、5a……高融点
金属シリサイド膜の結晶化した表面部、5b……高融点金
属シリサイド膜の非晶質のままの部分。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51
Claims (2)
- 【請求項１】非晶質の高融点金属シリサイド膜に対して
その表面部は結晶化し、裏面部は結晶化しないように短
波長のレーザビームを照射する工程を有する ことを特徴とする半導体装置の製造方法 - 【請求項２】表面部に半導体素子が形成される半導体基
板の表面に形成された半導体層と非晶質の高融点金属シ
リサイド膜からなるところのポリサイドゲートとなる電
極の上記高融点金属シリサイド膜に対してその表面部は
結晶化し、裏面部は結晶化しないように短波長のレーザ
ビームを照射する工程を有する ことを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044265A JP2853143B2 (ja) | 1989-02-25 | 1989-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044265A JP2853143B2 (ja) | 1989-02-25 | 1989-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224224A JPH02224224A (ja) | 1990-09-06 |
| JP2853143B2 true JP2853143B2 (ja) | 1999-02-03 |
Family
ID=12686680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044265A Expired - Fee Related JP2853143B2 (ja) | 1989-02-25 | 1989-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853143B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2644912B2 (ja) | 1990-08-29 | 1997-08-25 | 株式会社日立製作所 | 真空処理装置及びその運転方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084078B2 (ja) * | 1985-05-27 | 1996-01-17 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS63202039A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-25 JP JP1044265A patent/JP2853143B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02224224A (ja) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP2000058836A (ja) | 半導体装置の製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60224275A (ja) | 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH0319370A (ja) | 半導体装置 | |
| JPS60224272A (ja) | 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03191529A (ja) | 半導体装置の製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JP2675076B2 (ja) | 半導体装置の製造方法 | |
| JP3275384B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3136692B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP3286404B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |