JPH08321576A - リードフレームを実現する方法および集積回路ケーシング - Google Patents

リードフレームを実現する方法および集積回路ケーシング

Info

Publication number
JPH08321576A
JPH08321576A JP8076058A JP7605896A JPH08321576A JP H08321576 A JPH08321576 A JP H08321576A JP 8076058 A JP8076058 A JP 8076058A JP 7605896 A JP7605896 A JP 7605896A JP H08321576 A JPH08321576 A JP H08321576A
Authority
JP
Japan
Prior art keywords
platform
chip
anodized
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8076058A
Other languages
English (en)
Inventor
Luc Petit
リュ・プティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH08321576A publication Critical patent/JPH08321576A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップを装着するために設けられたプラット
ホームを含むリードフレームの製造方法を提供する。 【解決手段】 種々の大きさのチップを装着するために
ベースフレーム（２０）が与えられる。ベースフレーム
（２０）は、実質的に装着する最小のチップの大きさで
ある中央部（８）に向い延在する接続リード（４）を含
む。接続リード（４）は中央部（８）のまわりで切取ら
れ、装着されるチップの大きさに対応する開口部を形成
する。プラットホーム（３′、３″）は少なくとも２つ
のサポートリード（４′）にソルダリングされ、リード
フレーム（１）を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は集積回路のためのケーシングの
製造に関する。より特定的には、本発明はチップのパッ
ドをケーシングの外部に電気的に接続するためのリード
を定めるリードフレームに集積回路チップを装着するた
めのケーシングの製造に関する。
【０００２】
【関連技術の説明】図１は、チップをケーシングの外部
に電気的に接続するためのリードフレーム１の従来の構
造を示す部分的上面図である。図２は、集積回路チップ
２を図１に示されるリードフレーム１に装着するための
ケーシングの断面図である。図２の断面は図１の線Ａ−
Ａ′に沿うものである。
【０００３】リードフレーム１はチップ２を支持するた
めの中央のプラットホーム３を囲むフレーム１′で形成
される。接続リード４はプラットホームに接触せずにフ
レーム１′からプラットホーム３へと延在する。リード
フレーム１の種々の部分が接続リード４を相互接続して
おり、装着中の剛性が保証される。プラットホーム３
は、プラットホームの隅とベースフレーム２０′との間
に延在するサポートリード４′により支持される。各接
続リード４をチップ２のパッドの１つに接続する導電ワ
イヤ５の端部は、接続リード４にソルダリングされる。
この組立てられたものは、ケーシングの囲いを定める絶
縁樹脂６内に封止される。封止後、フレーム１′および
接続リード４間の短絡は切り離される。一般に導電ワイ
ヤ５は金である。樹脂６は一般にエポキシ樹脂であり、
リードフレーム１は一般に銅または鉄−ニッケルであ
る。
【０００４】一般的にリードフレーム１は銅シートの機
械的打抜きにより製造される。リードフレームを化学エ
ッチング（たとえばフォトリソグラフィエッチング）に
より製造してもよいが、このプロセスは時間も費用もか
かるため大量生産には使用されていない。
【０００５】機械的打抜きの欠点は、プラットホーム３
の大きさがチップ２の特定的な大きさに適合するように
されてワイヤ５の長さを制限するため、各種のチップ２
に対し特定的な打抜き型が必要だということである。打
抜きは高速であるので生産性に優れるが、各打抜き型の
製造には非常にコストがかかる。
【０００６】チップ２が大量の熱を放散するような応用
例（たとえば電力回路）では、ボンディングまたはソル
ダリングによりプラットホーム３の下にヒートシンクが
加えられる。このような応用例における欠点は、チップ
とヒートシンクとの間に熱界面が加えられてエネルギ散
逸に不利となることである。
【０００７】熱界面を除去するために、電力回路の場合
は、プラットホーム３を取除きチップ２をプラットホー
ムの役割を果たすヒートシンクに直接ボンディングする
ことが提案されている。ヒートシンクは、その周辺部に
設けられた絶縁材料を通してリードフレーム１の接続リ
ード４の下に装着され、ヒートシンクに最も近い接続リ
ード４の自由端に面している。この方法の欠点は、絶縁
材料をリードフレーム１の接続リード４に取付けるのに
必要な接着剤が、接続リード４とチップ２との間の電気
的接続に有害なものとなり、テスト工程中に多数のケー
シングが廃棄されることである。
【０００８】さらに、チップ２をヒートシンクまたはプ
ラットホームから絶縁しなければならない場合がある。
その場合、絶縁層がチップの下に設けられ、熱界面の数
を増大させる。加えて、絶縁層、およびボンディングに
必要な接着剤は一般に有機物であり湿気を蓄積する。過
度の湿気があると、オーブン重合中またはその後ケーシ
ングが高温にさらされるときに（たとえば表面に装着さ
れる構成部品のウェーブソルダリングまたはオーブンソ
ルダリング）、樹脂６にクラックが生じるかもしれな
い。
【０００９】
【発明の概要】本発明の目的は、集積回路のための改良
されたケーシングおよびその形成方法を提供することで
ある。
【００１０】上記のおよびその他の目的を達成するため
に、本発明は米国特許番号第５，２５６，５９８号に述
べられるリードフレームを実現するための方法を用い
る。種々の大きさのチップの装着に対し１つのリードフ
レームが与えられる。フレームは、事実上に装着する最
小チップの大きさである中央部に延在する接続リードを
含む。接続リードは中央部のまわりで切取られ、装着す
るチップに対応する開口部を形成し、チップを受けるた
めのプラットホームがリードフレームに装着される。
【００１１】本発明に従えば、プラットホームは少なく
とも周辺部がアノード処理された金属からなり、開口部
よりもわずかに大きい。少なくとも２つのサポートリー
ドがプラットホームのアノード処理されていない部分に
ソルダリングされる。
【００１２】本発明の別の実施例に従えば、チップはプ
ラットホームをフレームに接続する前にプラットホーム
に装着される。
【００１３】本発明のさらに他の実施例に従えば、中央
部は固体部材である。本発明のさらに他の実施例に従え
ば、集積回路ケーシングは、チップに向い延在する接続
リードと、チップの別々の側にある、チップが装着され
るプラットホームを支える少なくとも２つのサポートリ
ードとを備えるリードフレームを含む。プラットホーム
は、少なくとも周辺部がアノード処理されてそこに接続
リードの端部が設けられる金属からなる。サポートリー
ドはプラットホームのアノード処理されない接続部分に
ソルダリングされる。
【００１４】本発明の実施例に従えば、プラットホーム
はヒートシンクを構成する。本発明の別の実施例に従え
ば、プラットホームはチップを受けるためのアノード処
理されない中央部分を含み、中央部分はアノード処理さ
れない接続部分に結合される。
【００１５】本発明のさらに他の実施例に従えば、プラ
ットホームは、アノード処理された部分に装着されるチ
ップを囲むアノード処理されないリングを含む。
【００１６】本発明の前述およびその他の目的、特徴、
局面および利点は、添付の図面と関連付けて本発明の以
下の詳細な説明を考察することにより明らかになるであ
ろう。
【００１７】明確化のため、図面は一定の縮小比で描か
れたものでなく、同じ要素については異なる図面でも同
じ参照符号で示す。
【００１８】
【詳細な説明】図３Ａに示すように、本発明のある実施
例は、外部寸法が一群のケーシングに適応するようにさ
れたリードフレーム１を提供する。リードフレーム１
は、ベースフレーム２０と、ベースフレーム２０に接続
されるプラットホーム３′（図３Ｂ）および３″（図３
Ｃ）とを含む。ベースフレーム２０は、フレーム２２
と、フレーム２２から中央部８に向い延在する複数の接
続リード４とを含む。フレーム２２は、できる限り小さ
い、好ましくは装着される最小チップの大きさの中央部
８を囲む。言換えれば、機械的打抜き型を用い、中央部
８を最小チップの大きさとすることが不可能であれば、
接続リード４の中央部８に近接する側の端部の機械的に
実現可能な限界の大きさである中央部８を含むように製
造される。中央部８をボイドまたは開口部とすることが
できるが、好ましくは固体部材でありフレームの剛性を
確かなものにする。
【００１９】チップをケーシングに装着するとき、ベー
スフレーム２０は、大きさがチップの大きさに従い変化
する一体化されていないプラットホーム３′（図３Ｂ）
および３″（図３Ｃ）と関連付けられる。一体化されて
いないプラットホーム３′および３″は、ベースフレー
ム２０から独立した別の部分として製造される。ベース
フレーム２０の中央は、プラットホーム３′および３″
の大きさに従い、すなわちチップの大きさに従い打抜か
れる。
【００２０】プラットホーム３′および３″は、端部が
ベースフレーム２０の中央に近接するように配置されプ
ラットホーム３′および３″にソルダリングされる、少
なくとも２つのサポートリード４′によりベースフレー
ム２０に接続される。この接続を可能にするために、ベ
ースフレーム２０の中央は、実施例およびプラットホー
ムの形状次第であるパターンに従い切取られる。
【００２１】図３Ｂは、第１の実施例の第１の代替例を
示し、プラットホーム３′は、プラットホーム３′の面
に均一的に配置される４つの突出したタブ９を有する。
タブ９はたとえば、図３Ｂに示すようにプラットホーム
が矩形または正方形であれば、プラットホーム３′の４
つの隅に配置される。このようなプラットホーム３′に
対し、ベースフレーム２０はタブ９を除いたプラットホ
ーム３′よりもわずかに大きな正方形に沿い切取られ
る。言換えれば、ベースフレーム２０の切取られたパタ
ーンは、実質的にプラットホーム３′のようであるがわ
ずかにそれより大きくなるように形成されるため、プラ
ットホーム３′に近接する接続リード４の端部は、タブ
９によりプラットホーム３′がソルダリングされるサポ
ートリード４′を除き、プラットホームに接触しない。
この代替例に従うベースフレーム２０の切取られた領域
は、図３Ａの点線Ｂで表わされる。
【００２２】図３Ｃは第１の実施例の第２の代替例を示
し、プラットホーム３″は正方形でありタブはない。ベ
ースフレーム２０はプラットホーム３″よりもわずかに
大きなパターンに沿い切取られるが、サポートリード
４″はベースフレーム２０の接続リード４よりも長い。
このようにして、プラットホーム３″をベースフレーム
２０に組立てるとき、サポートリード４′のみがプラッ
トホーム３″に接触する。この代替例に従うベースフレ
ーム２０の切取られた領域は、図３Ａの点線Ｃで表され
ている。
【００２３】サポートリード４′のプラットホーム３′
および３″への接続は、たとえばレーザポイントソルダ
リングによって達成できる。
【００２４】本発明はフレーム打抜き型の生産性を最適
化できる。実際、ベースフレームを打抜くために同じ型
を種々の大きさのチップを含む一群のケーシングすべて
に対して用いることが可能である。ベースフレームの中
央部を打抜くための簡単でコストの低い打抜き型が各タ
イプのチップと関連付けられる。
【００２５】別個に製造された一体化していないプラッ
トホームの利点は、ベースフレーム２０への接続の前に
プラットホームにチップをボンディングできることであ
る。フレームの扱いを大幅に減ずることにより、接続リ
ード４が細いために非常に壊れやすいベースフレーム２
０の損傷の危険性が限定されたものになる。このように
してベースフレーム２０は、チップのパッドへの接続リ
ード４の接続および封止の最後のステップでプラットホ
ームに関連付けられる。
【００２６】さらに、プラットホームの材料および厚み
をベースフレームのものと異なるものにできる。たとえ
ば、ベースフレームに対し、チップを構成するシリコン
の膨張係数に近い膨張係数を有する材料（たとえば鉄−
ニッケル合金）を選択することができる。これは、導電
特性のためベースフレームに対して一般には用いられる
銅の場合にはあてはまらない。プラットホームの膨張を
チップの膨張に適応させると、封止する樹脂の乾燥中、
温度変化のためにケーシングが用いられる電気回路の動
作中、またはソルダリング動作中（たとえばウェーブソ
ルダリングおよびオーブンソルダリング）に発生する可
能性があるチップの損傷の危険を制限することができ
る。
【００２７】図４Ａ−６Ｂは、プラットホームがヒート
シンクとして作用する本発明の第２の実施例を示す。
【００２８】この実施例に従うプラットホームは、大き
な熱放散をもたらす材料から製造され、予め定められた
領域を絶縁層で部分的にコーティングすることができ
る。本発明に従えば、この材料は好ましくはアルミニウ
ムであり、予め定められた領域でアノード処理され非導
電領域を形成する。
【００２９】アルミニウムが好ましい理由は、アルミニ
ウムが優れた熱導体であり、アルミニウムのプラットホ
ームをアノード処理酸に耐えるレジスト層で局部的にマ
スクすることができるからである。レジスト層は、アノ
ード処理されるアルミニウム層の化学的安定性が数分間
である低アルカリ溶液で除去されることができるという
特性を有する。この遅延はレジスト層を除去するのに十
分である。アノード処理される領域の厚みは、たとえば
約３μｍないし１５μｍで変化させることができる。
【００３０】このようにして、導電性または絶縁性であ
るべき表面部分に応じて、種々の代替のプラットホーム
を達成できる。
【００３１】図４Ａ−４Ｃは、予め定められた領域がア
ノード処理されたアルミニウムからなるプラットホーム
の第１の代替例３ａを示す。図４Ｂおよび４Ｃはそれぞ
れ、図４Ａの上面図の線Ｂ−Ｂ′およびＣ−Ｃ′に沿う
ものである。
【００３２】プラットホーム３ａは、サポートリード
４′の下でのソルダリングが意図されたアノード処理さ
れない領域１０を除き、表面全体にわたりアノード処理
される。明確にするために、プラットホーム３ａのアノ
ード処理された領域は、断面図では層１１で示される。
この実施例により、ベースフレームの中央部の打抜きお
よびプラットホームの打抜きに必要な型がさらに簡素化
される。実際、ベースフレームの中央の打抜きをプラッ
トホーム３ａよりもわずかに小さくして、ベースフレー
ムおよびプラットホームを同様のパターンに従い打抜く
ことができる。このようにして、ベースフレームの中央
に近接する接続リード４すべての端部はプラットホーム
３ａにあることになる。しかしながら、プラットホーム
３ａの表面がアノード処理されているために短絡は生じ
ない。図４Ａ−４Ｃに示すようなプラットホーム３ａを
用いて、たとえば下部の接地面のないチップを受けるこ
とができる。
【００３３】図５Ａおよび５Ｂは、予め定められた領域
がアノード処理されたアルミニウムからなるプラットホ
ームの第２の代替例３ｂを示す。図５Ｂは図５Ａに表わ
される上面図の線Ｄ−Ｄ′に沿う断面図である。
【００３４】上記のように、プラットホーム３ｂはアノ
ード処理されたアルミニウムからなる。アノード処理さ
れない領域は図４Ａのものと同一の領域１０を含むが、
これらの領域１０はアノード処理されない中央領域１２
に接合される。たとえば図５Ａおよび５Ｂに示されるプ
ラットホーム３ｂを用いて、下部の接地面を有するチッ
プを受けることができる。接地面は、アノード処理され
ない領域１２および１０ならびにフレームのサポートリ
ード４′を通してケーシングの外部に電気的に接続され
る。
【００３５】図６Ａおよび６Ｂは、予め定められた領域
がアノード処理されたアルミニウムからなるプラットホ
ームの第３の代替例３ｃを示す。図６Ｂは図６Ａの上面
図の線Ｅ−Ｅ′に沿う断面図である。
【００３６】上記のように、プラットホーム３ｃはアノ
ード処理されたアルミニウムからなる。アノード処理さ
れない領域は、図４Ａのものと同様の領域１０を含む
が、アノード処理されないリング１３により接合され、
プラットホームの中央領域１４はアノード処理される。
たとえば図６Ａおよび６Ｂに示されるプラットホーム３
ｃを用いて、接地面はないが複数の接地パッドを含むチ
ップを受けることができる。種々の接地パッドのすべて
の接続ワイヤはアノード処理されないリング１３に引か
れ、アノード処理されない領域１０およびサポートリー
ド４′を通してケーシングの外部に接続される。
【００３７】上述の好ましい実施例に種々の変形を行な
うことが可能だということが当業者には明らかである。
特に、ベースフレームおよびプラットホームを構成する
材料の選択は、ケーシングの応用例次第である。本発明
は、正方形のベースフレームを必要とする正方形のケー
シングと関連付けて説明されているが、本発明はいかな
る形状のケーシングにも応用される。さらに、ベースフ
レームの形状およびプラットホームの形状が異なること
も可能である。
【００３８】本発明の少なくとも１つの実施例について
述べてきたが、種々の代替形、修正形および改良形が当
業者により容易に考案されるであろう。そのような代替
形、修正形および改良形は本発明の精神および範囲内で
あることが意図される。したがって、前述の説明は例示
であり制限を意図するものではない。本発明は前掲の特
許請求の範囲およびその等価物に規定されるものとして
のみ制限される。
【図面の簡単な説明】
【図１】当該技術の状態およびそれにまつわる問題につ
いて示す図である。
【図２】当該技術の状態およびそれにまつわる問題につ
いて示す図である。
【図３】（Ａ）は本発明に従うフレームの実施例の上面
図であり、（Ｂ）および（Ｃ）はそれぞれ本発明に従う
プラットホームの第１の実施例の２つの代替例を示す図
である。
【図４】本発明に従うプラットホームの第２の実施例の
第１の代替例の図であり、（Ａ）は上面図であり、
（Ｂ）および（Ｃ）は断面図である。
【図５】本発明に従うプラットホームの第２の実施例の
第２の代替例を示す図であり、（Ａ）は上面図であり、
（Ｂ）は断面図である。
【図６】本発明に従うプラットホームの第２の実施例の
第３の代替例を示す図であり、（Ａ）は上面図であり、
（Ｂ）は断面図である。
【符号の説明】
１ リードフレーム ３′ プラットホーム ３″ プラットホーム ４ 接続リード ４′ サポートリード ２０ ベースフレーム

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 チップ（２）を装着するための固定され
    たプラットホームを有するリードフレーム（１）を実現
    する方法であって、 種々の大きさのチップを装着するための１つのリードフ
    レームを与えるステップを含み、前記フレームは、実質
    的に装着する最小のチップの大きさである中央部（８）
    に向い延在する接続リード（４）を含み、さらに、 中央部のまわりで接続リードを切取り装着するチップに
    対応する領域（Ｂ、Ｃ）を形成するステップと、 プラットホーム（３′、３″、３ａ−３ｃ）をプラット
    ホームの両側で少なくとも２つのサポートリード
    （４′）にソルダリングするステップとを含む、リード
    フレームを実現する方法。
  2. 【請求項２】 前記領域（Ｂ）は、サポートリード
    （４′）の端部を固定するための少なくとも２つのタブ
    （９）を含むプラットホーム（３′）よりもわずかに大
    きい、請求項１に記載の方法。
  3. 【請求項３】 前記領域（Ｃ）はプラットホーム
    （３″）よりもわずかに大きく、サポートリード
    （４′）は接続リード（４）よりも長い、請求項１に記
    載の方法。
  4. 【請求項４】 前記プラットホーム（３ａ−３ｃ）は少
    なくともその周辺部がアノード処理された金属からな
    り、前記領域よりもわずかに大きく、サポートリード
    （４′）はプラットホームのアノード処理されていない
    部分にソルダリングされる、請求項１に記載の方法。
  5. 【請求項５】 チップ（２）はプラットホーム（３′、
    ３″；３ａ−３ｃ）をフレームに接続する前にプラット
    ホームに固定される、請求項１に記載の方法。
  6. 【請求項６】 中央部（８）は最大限である、請求項１
    に記載の方法。
  7. 【請求項７】 チップ（２）に向い延在する接続リード
    （４）が設けられたリードフレーム（１）を有する集積
    回路ケーシングであって、チップの両側の少なくとも２
    つのサポートリード（４′）はチップが装着されるプラ
    ットホーム（３ａ−３ｃ）を支持し、プラットホーム
    は、接続リードの端部がある少なくとも周辺部がアノー
    ド処理された金属からなり、前記サポートリードはプラ
    ットホームのアノード処理されていない部分にソルダリ
    ングされる、集積回路ケーシング。
  8. 【請求項８】 プラットホーム（３ａ−３ｃ）はヒート
    シンクを構成する、請求項７に記載の集積回路ケーシン
    グ。
  9. 【請求項９】 プラットホーム（３ｂ）はチップ（２）
    を受けるための中央部（１２）ではアノード処理され
    ず、前記中央部（１２）はサポートリード（４′）を受
    けるための領域（１０）を接合する、請求項７に記載の
    集積回路ケーシング。
  10. 【請求項１０】 プラットホーム（３ｃ）は、アノード
    処理される部分（１４）に装着されるチップ（２）を囲
    むアノード処理されていないリング（１３）を含む、請
    求項７に記載の集積回路ケーシング。
JP8076058A 1995-03-31 1996-03-29 リードフレームを実現する方法および集積回路ケーシング Pending JPH08321576A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9504065A FR2732509B1 (fr) 1995-03-31 1995-03-31 Boitier de montage d'une puce de circuit integre
FR9504065 1995-03-31

Publications (1)

Publication Number Publication Date
JPH08321576A true JPH08321576A (ja) 1996-12-03

Family

ID=9477794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076058A Pending JPH08321576A (ja) 1995-03-31 1996-03-29 リードフレームを実現する方法および集積回路ケーシング

Country Status (5)

Country Link
US (1) US6049971A (ja)
EP (1) EP0735582B1 (ja)
JP (1) JPH08321576A (ja)
DE (1) DE69610133T2 (ja)
FR (1) FR2732509B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690681B1 (en) 1997-05-19 2004-02-10 Airbiquity Inc. In-band signaling for data communications over digital wireless telecommunications network
US6493338B1 (en) 1997-05-19 2002-12-10 Airbiquity Inc. Multichannel in-band signaling for data communications over digital wireless telecommunications networks
US6140956A (en) 1997-06-25 2000-10-31 Cellutrac, Inc. Vehicle tracking and security system incorporating simultaneous voice and data communication
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US7215965B2 (en) 2001-11-01 2007-05-08 Airbiquity Inc. Facility and method for wireless transmission of location data in a voice channel of a digital wireless telecommunications network
US7508810B2 (en) 2005-01-31 2009-03-24 Airbiquity Inc. Voice channel control of wireless packet data communications
US8014942B2 (en) * 2005-06-15 2011-09-06 Airbiquity, Inc. Remote destination programming for vehicle navigation
US7924934B2 (en) 2006-04-07 2011-04-12 Airbiquity, Inc. Time diversity voice channel data communications
US7983310B2 (en) 2008-09-15 2011-07-19 Airbiquity Inc. Methods for in-band signaling through enhanced variable-rate codecs
US8594138B2 (en) 2008-09-15 2013-11-26 Airbiquity Inc. Methods for in-band signaling through enhanced variable-rate codecs
US8036600B2 (en) 2009-04-27 2011-10-11 Airbiquity, Inc. Using a bluetooth capable mobile phone to access a remote network
US8418039B2 (en) 2009-08-03 2013-04-09 Airbiquity Inc. Efficient error correction scheme for data transmission in a wireless in-band signaling system
US8249865B2 (en) 2009-11-23 2012-08-21 Airbiquity Inc. Adaptive data transmission for a digital in-band modem operating over a voice channel
US8848825B2 (en) 2011-09-22 2014-09-30 Airbiquity Inc. Echo cancellation in wireless inband signaling modem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547986A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 複合型リードフレーム
JPH077125A (ja) * 1993-06-15 1995-01-10 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH0738036A (ja) * 1993-07-19 1995-02-07 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
JPS5882540A (ja) * 1981-11-11 1983-05-18 Toshiba Corp 樹脂封止型半導体装置
JPS6070752A (ja) * 1983-09-26 1985-04-22 Fujitsu Ltd 半導体装置の製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
KR960003853B1 (ko) * 1990-09-10 1996-03-23 후지쓰 가부시끼가이샤 반도체 장치 및 그의 제조방법
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
US5256598A (en) * 1992-04-15 1993-10-26 Micron Technology, Inc. Shrink accommodating lead frame
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JPH06252330A (ja) * 1993-02-23 1994-09-09 Dainippon Printing Co Ltd 配線基板用リードフレーム
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547986A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 複合型リードフレーム
JPH077125A (ja) * 1993-06-15 1995-01-10 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH0738036A (ja) * 1993-07-19 1995-02-07 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69610133D1 (de) 2000-10-12
FR2732509B1 (fr) 1997-06-13
FR2732509A1 (fr) 1996-10-04
US6049971A (en) 2000-04-18
DE69610133T2 (de) 2001-04-12
EP0735582A1 (fr) 1996-10-02
EP0735582B1 (fr) 2000-09-06

Similar Documents

Publication Publication Date Title
US5543657A (en) Single layer leadframe design with groundplane capability
US5800958A (en) Electrically enhanced power quad flat pack arrangement
JP2936062B2 (ja) 半導体装置の製造方法
JPH1022447A (ja) 樹脂封止型半導体装置及びその製造方法
JP2009528699A (ja) 熱放散手段を備えたノーリード・パッケージ
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
KR20050109502A (ko) 내장형 수동 소자를 갖는 리드 프레임
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JPS63246851A (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JP2002134674A (ja) 半導体装置およびその製造方法
JP2971449B2 (ja) 半導体装置、その製造方法及び半導体装置のリードフレーム
JPH11176993A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR970000219B1 (ko) 반도체 장치 및 그 제조 방법
US20100015761A1 (en) Thermally Enhanced Single Inline Package (SIP)
JPH0661372A (ja) ハイブリッドｉｃ
JPH03174749A (ja) 半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
JPH0661408A (ja) 表面実装型半導体装置
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2690248B2 (ja) 表面実装型半導体装置
JP3048707B2 (ja) 混成集積回路
JPS6329413B2 (ja)
JP3036484B2 (ja) 半導体装置とその製造方法
JPH06120403A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980407