JPH0661372A - ハイブリッドｉｃ - Google Patents
ハイブリッドｉｃInfo
- Publication number
- JPH0661372A JPH0661372A JP21409592A JP21409592A JPH0661372A JP H0661372 A JPH0661372 A JP H0661372A JP 21409592 A JP21409592 A JP 21409592A JP 21409592 A JP21409592 A JP 21409592A JP H0661372 A JPH0661372 A JP H0661372A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hybrid
- frame
- semiconductor chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、配線基板の両面に複数の回路素子を
搭載し、リードフレームの突起部に半導体チップを直に
配置する大出力用のトランスファモールド構造のハイブ
リッドＩＣを提供することを目的とする。 【構成】ハイブリッドＩＣ１００は、トランスファモー
ルド構造であり、一部にパワートランジスタ３を配置す
る為の１つ以上のパワートランジスタ配置部１７が形成
されており、パワートランジスタ配置部１７にパワート
ランジスタ３が直に配置されており、パワートランジス
タ３の発する熱を放熱するヒートシンク１０を有するリ
ードフレーム１２と、その一部にリードフレーム１２に
配置されたパワートランジスタ３に嵌合する穴１８が形
成されており、その両面に複数の回路素子４を搭載する
配線基板１３を具備する。リードフレーム１２に形成さ
れたパワートランジスタ配置部１７と配線基板１３の一
部が重なるように構成されることを特徴とする。
搭載し、リードフレームの突起部に半導体チップを直に
配置する大出力用のトランスファモールド構造のハイブ
リッドＩＣを提供することを目的とする。 【構成】ハイブリッドＩＣ１００は、トランスファモー
ルド構造であり、一部にパワートランジスタ３を配置す
る為の１つ以上のパワートランジスタ配置部１７が形成
されており、パワートランジスタ配置部１７にパワート
ランジスタ３が直に配置されており、パワートランジス
タ３の発する熱を放熱するヒートシンク１０を有するリ
ードフレーム１２と、その一部にリードフレーム１２に
配置されたパワートランジスタ３に嵌合する穴１８が形
成されており、その両面に複数の回路素子４を搭載する
配線基板１３を具備する。リードフレーム１２に形成さ
れたパワートランジスタ配置部１７と配線基板１３の一
部が重なるように構成されることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体のアセンブリ
（組み立て）方法、パッケージング技術に関するもの
で、特に大電力を使用するハイブリッドＩＣに使用され
るものである。
（組み立て）方法、パッケージング技術に関するもの
で、特に大電力を使用するハイブリッドＩＣに使用され
るものである。
【０００２】
【従来の技術】以下、図６を参照して従来のハイブリッ
ドＩＣ２００について説明する。
ドＩＣ２００について説明する。
【０００３】図６のハイブリッドＩＣ２００は、ヒート
シンク付樹脂製外囲器（以下、外囲器）２１、ヒートシ
ンク２２、配線基板２４、クリップリード２７を有して
いる。図６に示すハイブリッドＩＣは、以下のように組
み立てられる。
シンク付樹脂製外囲器（以下、外囲器）２１、ヒートシ
ンク２２、配線基板２４、クリップリード２７を有して
いる。図６に示すハイブリッドＩＣは、以下のように組
み立てられる。
【０００４】まず、半導体ＩＣ２５、半導体チップ２６
が配線基板２４に半田付けされる。パワートランジスタ
２３がボンディングワイヤ２３ａによって配線基板２４
に接続される。複数のクリップリード２７は、配線基板
２４の一端に挿入され、各々のクリップリード２７は配
線基板２４に半田付けされる。
が配線基板２４に半田付けされる。パワートランジスタ
２３がボンディングワイヤ２３ａによって配線基板２４
に接続される。複数のクリップリード２７は、配線基板
２４の一端に挿入され、各々のクリップリード２７は配
線基板２４に半田付けされる。
【０００５】クリップリード２７に半田付け後、配線基
板２４は、外囲器２１の表面に接着剤２９によって接着
される。外囲器２１に塗布された接着剤２９が硬化した
ら、配線基板２４等を保護、酸化防止する為にゲル（シ
リコーンゲル）２８を注入する。注入したゲル２８が硬
化したら、ゲル２８を注入した部分に図示せぬケースフ
タを取り付ける。これにより、ハイブリッドＩＣ２００
が形成される。尚、他の従来技術としてトランスファモ
ールド構造のハイブリッドＩＣがある。
板２４は、外囲器２１の表面に接着剤２９によって接着
される。外囲器２１に塗布された接着剤２９が硬化した
ら、配線基板２４等を保護、酸化防止する為にゲル（シ
リコーンゲル）２８を注入する。注入したゲル２８が硬
化したら、ゲル２８を注入した部分に図示せぬケースフ
タを取り付ける。これにより、ハイブリッドＩＣ２００
が形成される。尚、他の従来技術としてトランスファモ
ールド構造のハイブリッドＩＣがある。
【０００６】
【発明が解決しようとする課題】従来のハイブリッドＩ
Ｃにおいては、構造的にはアルミヒートシンク一体型の
外囲器が高価であるという問題があった。また、配線基
板を外周器の中に収納する為、ハイブリッドＩＣの小型
化にも限度があった。
Ｃにおいては、構造的にはアルミヒートシンク一体型の
外囲器が高価であるという問題があった。また、配線基
板を外周器の中に収納する為、ハイブリッドＩＣの小型
化にも限度があった。
【０００７】更に、パワートランジスタが発生する熱を
放散せる為、配線基板はヒートシンクと接着剤を介して
接着する必要があり、配線基板を両面実装にすることが
困難であり、高密度化に問題があった。
放散せる為、配線基板はヒートシンクと接着剤を介して
接着する必要があり、配線基板を両面実装にすることが
困難であり、高密度化に問題があった。
【０００８】次に、製造的にはハイブリッドＩＣを製造
する場合、設備的にもクリップリード挿入機、接着剤塗
布機、ゲル充填機等が必要であり、ハイブリッドＩＣを
大量生産する生産ラインを構築する為にはかなりの設備
投資が必要であった。
する場合、設備的にもクリップリード挿入機、接着剤塗
布機、ゲル充填機等が必要であり、ハイブリッドＩＣを
大量生産する生産ラインを構築する為にはかなりの設備
投資が必要であった。
【０００９】よって、従来のハイブリッドＩＣは、ケー
スへの基板の接着、クリップリードの挿入、シリコンゲ
ルの充填及び硬化などにかなりの時間を要し、全体的に
コスト高になる問題があった。
スへの基板の接着、クリップリードの挿入、シリコンゲ
ルの充填及び硬化などにかなりの時間を要し、全体的に
コスト高になる問題があった。
【００１０】本発明は、上記実情に鑑みてなされたもの
で、配線基板の両面に複数の回路素子を搭載し、リード
フレームの突起部に半導体チップを直に配置する大出力
用のトランスファモールド構造のハイブリッドＩＣを提
供することを目的とする。
で、配線基板の両面に複数の回路素子を搭載し、リード
フレームの突起部に半導体チップを直に配置する大出力
用のトランスファモールド構造のハイブリッドＩＣを提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のハイブリッドＩ
Ｃは、トランスファモールド構造であり、一部に半導体
チップを配置する為の１つ以上の突起部が形成されてお
り、前記突起部に前記半導体チップが直に配置されてお
り、前記半導体チップの発する熱を放熱する放熱部を有
するフレーム部と、その一部に前記フレーム部に配置さ
れた半導体チップに嵌合する穴が形成されており、その
両面に複数の回路素子を搭載する配線基板を具備し、前
記フレーム部に形成された突起部と前記配線基板の一部
が重なるように構成されることを特徴とする。
Ｃは、トランスファモールド構造であり、一部に半導体
チップを配置する為の１つ以上の突起部が形成されてお
り、前記突起部に前記半導体チップが直に配置されてお
り、前記半導体チップの発する熱を放熱する放熱部を有
するフレーム部と、その一部に前記フレーム部に配置さ
れた半導体チップに嵌合する穴が形成されており、その
両面に複数の回路素子を搭載する配線基板を具備し、前
記フレーム部に形成された突起部と前記配線基板の一部
が重なるように構成されることを特徴とする。
【００１２】
【作用】上記構成において、配線基板に回路素子が半田
付けされる。フレーム部の突起部に半導体チップがボン
ディングされる。配線基板とフレーム部を接合し、電気
的に接続する。配線基板とフレーム部を接続後、配線基
板とフレーム部にトランスファモールドし、フレーム部
の一部をカットする。これにより、ハイブリッドＩＣが
形成される。
付けされる。フレーム部の突起部に半導体チップがボン
ディングされる。配線基板とフレーム部を接合し、電気
的に接続する。配線基板とフレーム部を接続後、配線基
板とフレーム部にトランスファモールドし、フレーム部
の一部をカットする。これにより、ハイブリッドＩＣが
形成される。
【００１３】フレーム部に配線基板を接合する場合、配
線基板の一部のみが重なるように取り付けられるので、
回路素子は配線基板の両面に搭載出来る。また、半導体
チップがフレーム部に直に取り付けられるので、放熱効
果が大きい。
線基板の一部のみが重なるように取り付けられるので、
回路素子は配線基板の両面に搭載出来る。また、半導体
チップがフレーム部に直に取り付けられるので、放熱効
果が大きい。
【００１４】
【実施例】以下、図面を参照して本発明の実施例に係る
ハイブリッドＩＣ１００について説明する。
ハイブリッドＩＣ１００について説明する。
【００１５】図１（ａ）は、本発明の一実施例に係るハ
イブリッドＩＣの外形を示す正面図である。図１（ｂ）
は、図１（ａ）のハイブリッドＩＣの側面図である。図
２（ａ）は、本発明の一実施例に係るハイブリッドＩＣ
の正面図である。図２（ｂ）は、図２（ａ）のハイブリ
ッドＩＣの側面図である。図３は、本発明の一実施例に
係るリードフレームの正面図である。図４（ａ）は、本
発明の一実施例に係る配線基板の正面図である。図４
（ｂ）は、図４（ａ）に示す配線基板の側面図である。
まず、ハイブリッドＩＣ１００の構成について説明す
る。ハイブリッドＩＣ１００は、ハイブリッドＩＣ本体
１０１，ヒートシンク１０，複数のリードピン１９から
構成されている。ハイブリッドＩＣ本体１０１は、モー
ルド樹脂１１によって覆われている。
イブリッドＩＣの外形を示す正面図である。図１（ｂ）
は、図１（ａ）のハイブリッドＩＣの側面図である。図
２（ａ）は、本発明の一実施例に係るハイブリッドＩＣ
の正面図である。図２（ｂ）は、図２（ａ）のハイブリ
ッドＩＣの側面図である。図３は、本発明の一実施例に
係るリードフレームの正面図である。図４（ａ）は、本
発明の一実施例に係る配線基板の正面図である。図４
（ｂ）は、図４（ａ）に示す配線基板の側面図である。
まず、ハイブリッドＩＣ１００の構成について説明す
る。ハイブリッドＩＣ１００は、ハイブリッドＩＣ本体
１０１，ヒートシンク１０，複数のリードピン１９から
構成されている。ハイブリッドＩＣ本体１０１は、モー
ルド樹脂１１によって覆われている。
【００１６】ヒートシンク１０はハイブリッドＩＣ１０
０の放熱を行う矩形状の平板であり、その表面中央部に
は楕円型の穴１が形成されている。図１（ａ）に示すよ
うにヒートシンク１０の一端は、ハイブリッドＩＣ本体
１０１の一端に接続されている。
０の放熱を行う矩形状の平板であり、その表面中央部に
は楕円型の穴１が形成されている。図１（ａ）に示すよ
うにヒートシンク１０の一端は、ハイブリッドＩＣ本体
１０１の一端に接続されている。
【００１７】図１（ａ）に示すハイブリッドＩＣ本体１
０１は、モールド樹脂１１で覆われている。ハイブリッ
ドＩＣ本体１０１は矩形状を有しており、内部には図４
（ａ）及び（ｂ）に示す配線基板１３が格納されてい
る。
０１は、モールド樹脂１１で覆われている。ハイブリッ
ドＩＣ本体１０１は矩形状を有しており、内部には図４
（ａ）及び（ｂ）に示す配線基板１３が格納されてい
る。
【００１８】リードピン１９はハイブリッドＩＣ１００
を図示せぬ他の回路等に電気的に接続する為のものであ
り、リードピン１９のそれぞれには、ハイブリッドＩＣ
本体１０１の他端に接続されている。図２（ａ）及び
（ｂ）に示すハイブリッドＩＣは、図１に示すハイブリ
ッドＩＣ１００からモールド樹脂１１を取り外したもの
である。図２（ａ）及び（ｂ）に示すハイブリッドＩＣ
１００は、リードフレーム１２と配線基板１３から構成
されている。
を図示せぬ他の回路等に電気的に接続する為のものであ
り、リードピン１９のそれぞれには、ハイブリッドＩＣ
本体１０１の他端に接続されている。図２（ａ）及び
（ｂ）に示すハイブリッドＩＣは、図１に示すハイブリ
ッドＩＣ１００からモールド樹脂１１を取り外したもの
である。図２（ａ）及び（ｂ）に示すハイブリッドＩＣ
１００は、リードフレーム１２と配線基板１３から構成
されている。
【００１９】図２（ａ）及び（ｂ）に示す配線基板１３
は、両面実装が可能であり、図２（ｂ）に示すように配
線基板１３の裏面１４ａには回路素子４が備えられる。
配線基板１３は矩形状を有しており、リードフレーム１
２のパワートランジスタ配置部１７にパワートランジス
タ３を配置する為に、その中央部には矩形状の穴１８が
形成されている。また、配線基板１３上の一端に複数の
端子２ａが形成されている。尚、配線基板１３上には複
数の回路素子４が搭載されている。
は、両面実装が可能であり、図２（ｂ）に示すように配
線基板１３の裏面１４ａには回路素子４が備えられる。
配線基板１３は矩形状を有しており、リードフレーム１
２のパワートランジスタ配置部１７にパワートランジス
タ３を配置する為に、その中央部には矩形状の穴１８が
形成されている。また、配線基板１３上の一端に複数の
端子２ａが形成されている。尚、配線基板１３上には複
数の回路素子４が搭載されている。
【００２０】図２に示すリードフレーム１２にはヒート
シンク部１０ａが形成されている。図３に示すようにヒ
ートシンク部１０ａの中央部に形成された穴１の近くに
は、パワートランジスタ配置部１７が形成されている。
シンク部１０ａが形成されている。図３に示すようにヒ
ートシンク部１０ａの中央部に形成された穴１の近くに
は、パワートランジスタ配置部１７が形成されている。
【００２１】パワートランジスタ配置部１７の両側に
は、配線基板１３の両面に回路素子４を実装する為の穴
１ａ及び１ｂが形成されている。突起状の端子２ｂは、
配線基板１３に備えられた複数個の端子２ａに相当する
ように穴１ａ及び１ｂの一端に複数形成されている。
は、配線基板１３の両面に回路素子４を実装する為の穴
１ａ及び１ｂが形成されている。突起状の端子２ｂは、
配線基板１３に備えられた複数個の端子２ａに相当する
ように穴１ａ及び１ｂの一端に複数形成されている。
【００２２】尚、突起状の端子２ｂは、ボンディングワ
イヤ１６によって配線基板１３上の端子２ａのそれぞれ
に接続されている。また、パワートランジスタ３は、ボ
ンディングワイヤ１５によって配線基板１３の一部に接
続されている。次に、ハイブリッドＩＣ１００の組み立
て方法について説明する。まず、図示せぬ基板に半田印
刷を行い、図４，図２（ａ）及び図２（ｂ）に示す配線
基板１３を形成する。パワートランジスタ３をリードフ
レーム１２の表面に半田付けし、他の回路素子４を配線
基板１３に半田付けする。また、配線基盤１３の裏面１
４ａに回路素子４を配置する。
イヤ１６によって配線基板１３上の端子２ａのそれぞれ
に接続されている。また、パワートランジスタ３は、ボ
ンディングワイヤ１５によって配線基板１３の一部に接
続されている。次に、ハイブリッドＩＣ１００の組み立
て方法について説明する。まず、図示せぬ基板に半田印
刷を行い、図４，図２（ａ）及び図２（ｂ）に示す配線
基板１３を形成する。パワートランジスタ３をリードフ
レーム１２の表面に半田付けし、他の回路素子４を配線
基板１３に半田付けする。また、配線基盤１３の裏面１
４ａに回路素子４を配置する。
【００２３】図３に示すリードフレーム１２と図４に示
す配線基板１３を例えば、かしめなどによって機械的に
接合する。接合されたリードフレーム１２の各端子２ｂ
は、ボンディングワイヤ１６によって配線基板１３に備
えられた端子２ａのそれぞれに電気的に接続される。ま
た、リードフレーム１２に半田付けされたパワートラン
ジスタ３は、ボンディングワイヤ１５によって配線基板
１３に電気的に接続される。最後に配線基板１３が接続
されたリードフレーム１２をトランスファモールドする
（流動性の大きくなった樹脂を金型内に圧縮注入成
形）。
す配線基板１３を例えば、かしめなどによって機械的に
接合する。接合されたリードフレーム１２の各端子２ｂ
は、ボンディングワイヤ１６によって配線基板１３に備
えられた端子２ａのそれぞれに電気的に接続される。ま
た、リードフレーム１２に半田付けされたパワートラン
ジスタ３は、ボンディングワイヤ１５によって配線基板
１３に電気的に接続される。最後に配線基板１３が接続
されたリードフレーム１２をトランスファモールドする
（流動性の大きくなった樹脂を金型内に圧縮注入成
形）。
【００２４】リードフレーム１２及び配線基板１３をト
ランスファモールド後、リードフレーム１２の複数のリ
ードピン部１９ａをカットし、複数のリードピン１９を
形成する。これにより図１に示すハイブリッドＩＣ１０
０が形成される。次に、図５に示すようなパワートラン
ジスタ配置部１７が複数個形成されたリードフレーム１
２について説明する。
ランスファモールド後、リードフレーム１２の複数のリ
ードピン部１９ａをカットし、複数のリードピン１９を
形成する。これにより図１に示すハイブリッドＩＣ１０
０が形成される。次に、図５に示すようなパワートラン
ジスタ配置部１７が複数個形成されたリードフレーム１
２について説明する。
【００２５】図５に示すリードフレーム１２に形成され
た穴１ａ及び１ｂの周囲には、パワートランジスタ配置
部１７が複数個形成されている。この複数のパワートラ
ンジスタ配置部１７には、パワートランジスタ３等が配
置される。
た穴１ａ及び１ｂの周囲には、パワートランジスタ配置
部１７が複数個形成されている。この複数のパワートラ
ンジスタ配置部１７には、パワートランジスタ３等が配
置される。
【００２６】尚、図５に示すハイブリッドＩＣ１００に
は図２に示すリードフレーム１２と同様にヒートシンク
部１０ａ及びリードピン部１９ａが形成され，配線基板
１３等が配置される。
は図２に示すリードフレーム１２と同様にヒートシンク
部１０ａ及びリードピン部１９ａが形成され，配線基板
１３等が配置される。
【００２７】尚、上記実施例では、放熱を要する半導体
チップをリードフレームのヒートシンク上に直接配置す
るので、放熱効果が大きくなり、リードフレームと配線
基板との熱絶縁効果が大きくなる。また、上記実施例で
はハイブリッドＩＣの製造時間も短縮化出来、一連の製
造工程がリードフレーム上で行われるので、量産性が大
きくなる。
チップをリードフレームのヒートシンク上に直接配置す
るので、放熱効果が大きくなり、リードフレームと配線
基板との熱絶縁効果が大きくなる。また、上記実施例で
はハイブリッドＩＣの製造時間も短縮化出来、一連の製
造工程がリードフレーム上で行われるので、量産性が大
きくなる。
【００２８】
【発明の効果】上記構成により、ハイブリッドＩＣは、
配線基板の両面に半導体チップを実装できるので、容易
に回路実装の高密度化が図れる。
配線基板の両面に半導体チップを実装できるので、容易
に回路実装の高密度化が図れる。
【００２９】また、リードフレームをトランスファモー
ルドすることによってハイブリッドＩＣを形成するの
で、高価なヒートシンク付外囲器を使用する必要がな
く、製造コストが安価になる。
ルドすることによってハイブリッドＩＣを形成するの
で、高価なヒートシンク付外囲器を使用する必要がな
く、製造コストが安価になる。
【図１】本発明の一実施例に係るハイブリッドＩＣの外
形を示す図である。
形を示す図である。
【図２】本発明の一実施例に係るハイブリッドＩＣを示
す図である。
す図である。
【図３】本発明の一実施例に係るリードフレームの正面
図である。
図である。
【図４】本発明の一実施例に係る配線基板を示す図であ
る。
る。
【図５】図２に示すハイブリッドＩＣの変形例である。
【図６】従来のハイブリッドＩＣを示す図である。
１，１ａ，１ｂ…穴、２ａ及び２ｂ…端子、３…パワー
トランジスタ、４…回路素子、１０…ヒートシンク、１
０ａ…ヒートシンク部、１１…モールド樹脂、１２…リ
ードフレーム、１３…配線基板、１４ａ…裏面、１５，
１６…ボンディングワイヤ、１７…パワートランジスタ
配置部、１８…穴、１９…リードピン、１９ａ…リード
ピン部、１００…ハイブリッドＩＣ、１０１…ハイブリ
ッドＩＣ本体。
トランジスタ、４…回路素子、１０…ヒートシンク、１
０ａ…ヒートシンク部、１１…モールド樹脂、１２…リ
ードフレーム、１３…配線基板、１４ａ…裏面、１５，
１６…ボンディングワイヤ、１７…パワートランジスタ
配置部、１８…穴、１９…リードピン、１９ａ…リード
ピン部、１００…ハイブリッドＩＣ、１０１…ハイブリ
ッドＩＣ本体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 25/18
Claims (2)
- 【請求項１】 トランスファモールド構造のハイブリッ
ドＩＣにおいて、 一部に半導体チップを配置する為の１つ以上の突起部が
形成されており、前記突起部に前記半導体チップが直に
配置されており、前記半導体チップの発する熱を放熱す
る放熱手段を有するフレーム部と、 一部に前記フレーム部に配置された半導体チップに嵌合
する穴が形成されており、複数の回路素子が搭載される
配線基板を具備し、前記フレーム部に形成された突起部
と前記配線基板に形成された穴が重なるように構成され
ることを特徴とするハイブリッドＩＣ。 - 【請求項２】 前記配線基板の両面に複数の回路素子を
実装する為、前記フレーム部に１つ以上の穴が形成され
ていることを特徴とする請求項１記載のハイブリッドＩ
Ｃ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21409592A JPH0661372A (ja) | 1992-08-11 | 1992-08-11 | ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21409592A JPH0661372A (ja) | 1992-08-11 | 1992-08-11 | ハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661372A true JPH0661372A (ja) | 1994-03-04 |
Family
ID=16650147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21409592A Pending JPH0661372A (ja) | 1992-08-11 | 1992-08-11 | ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661372A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208816B2 (en) | 2002-09-24 | 2007-04-24 | Hitachi, Ltd. | Electronic circuit device and manufacturing method thereof |
| KR100737574B1 (ko) * | 2006-03-13 | 2007-07-10 | 현대자동차주식회사 | 차량 후륜의 토우각 제어 장치 |
| US7439452B2 (en) | 2002-09-03 | 2008-10-21 | Hitachi, Ltd. | Multi-chip module packaging with thermal expansion coefficiencies |
| JP2010096191A (ja) * | 2008-10-14 | 2010-04-30 | Hitachi Automotive Systems Ltd | 変速制御装置および電子回路封入装置 |
| JP2011003680A (ja) * | 2009-06-18 | 2011-01-06 | Hitachi Automotive Systems Ltd | 電子回路封入装置 |
| CN102593020A (zh) * | 2011-01-12 | 2012-07-18 | 富士电机株式会社 | 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器 |
| JP2015050379A (ja) * | 2013-09-03 | 2015-03-16 | 矢崎総業株式会社 | 高圧／低圧混載型ハイブリッド集積回路 |
| WO2020184549A1 (ja) | 2019-03-11 | 2020-09-17 | 京セラ株式会社 | モジュール、モジュールの製造方法及び樹脂シート |
| EP3905860A1 (en) | 2020-04-28 | 2021-11-03 | Kyocera Corporation | Manufacturing method of electronic component |
-
1992
- 1992-08-11 JP JP21409592A patent/JPH0661372A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439452B2 (en) | 2002-09-03 | 2008-10-21 | Hitachi, Ltd. | Multi-chip module packaging with thermal expansion coefficiencies |
| US7208816B2 (en) | 2002-09-24 | 2007-04-24 | Hitachi, Ltd. | Electronic circuit device and manufacturing method thereof |
| US7453138B2 (en) | 2002-09-24 | 2008-11-18 | Hitachi, Ltd. | Electronic circuit device and manufacturing method thereof |
| KR100737574B1 (ko) * | 2006-03-13 | 2007-07-10 | 현대자동차주식회사 | 차량 후륜의 토우각 제어 장치 |
| JP2010096191A (ja) * | 2008-10-14 | 2010-04-30 | Hitachi Automotive Systems Ltd | 変速制御装置および電子回路封入装置 |
| JP2011003680A (ja) * | 2009-06-18 | 2011-01-06 | Hitachi Automotive Systems Ltd | 電子回路封入装置 |
| CN102593020A (zh) * | 2011-01-12 | 2012-07-18 | 富士电机株式会社 | 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器 |
| JP2012146815A (ja) * | 2011-01-12 | 2012-08-02 | Fuji Electric Co Ltd | 半導体装置の製造方法、半導体装置およびイグナイタ装置 |
| JP2015050379A (ja) * | 2013-09-03 | 2015-03-16 | 矢崎総業株式会社 | 高圧／低圧混載型ハイブリッド集積回路 |
| WO2020184549A1 (ja) | 2019-03-11 | 2020-09-17 | 京セラ株式会社 | モジュール、モジュールの製造方法及び樹脂シート |
| EP3905860A1 (en) | 2020-04-28 | 2021-11-03 | Kyocera Corporation | Manufacturing method of electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811170B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| JPH09139461A (ja) | 半導体パワーモジュール | |
| JPH0722576A (ja) | 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法 | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| US4012768A (en) | Semiconductor package | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| JPH0661372A (ja) | ハイブリッドｉｃ | |
| JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP3003638B2 (ja) | 半導体装置、その製造方法 | |
| JP2971449B2 (ja) | 半導体装置、その製造方法及び半導体装置のリードフレーム | |
| JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JPH09213878A (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
| JPS60157243A (ja) | 半導体装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| KR100431501B1 (ko) | 고전력 패키지 구조 및 제조 방법 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| KR20040075683A (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08204115A (ja) | 半導体装置 |