JPH0828394B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0828394B2 JPH0828394B2 JP2322287A JP32228790A JPH0828394B2 JP H0828394 B2 JPH0828394 B2 JP H0828394B2 JP 2322287 A JP2322287 A JP 2322287A JP 32228790 A JP32228790 A JP 32228790A JP H0828394 B2 JPH0828394 B2 JP H0828394B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- lead
- conductor plate
- semiconductor element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に係り、特に数百本以上の外
部リードを有する多ピン半導体装置に関する。
部リードを有する多ピン半導体装置に関する。
安価な多ピンパッケージとしてTAB（tape automated
bonding）と呼ばれるテープキャリア形の半導体装置が
使用されている。第４図及び第５図に従来のこの種の半
導体装置を示す。絶縁テープ（３）に形成された開口部
（3a）内に半導体素子（１）が収容され、半導体素子
（１）の表面上に形成された複数の電極（２）が絶縁テ
ープ（３）上に形成された複数のリード（４）のインナ
ーリード（4a）に電気的に接続されている。また、各リ
ード（４）のアウターリード（4b）が外部に露出するよ
うに半導体素子（１）及びインナーリード（4a）が樹脂
からなるパッケージ本体（７）により封止されている。
bonding）と呼ばれるテープキャリア形の半導体装置が
使用されている。第４図及び第５図に従来のこの種の半
導体装置を示す。絶縁テープ（３）に形成された開口部
（3a）内に半導体素子（１）が収容され、半導体素子
（１）の表面上に形成された複数の電極（２）が絶縁テ
ープ（３）上に形成された複数のリード（４）のインナ
ーリード（4a）に電気的に接続されている。また、各リ
ード（４）のアウターリード（4b）が外部に露出するよ
うに半導体素子（１）及びインナーリード（4a）が樹脂
からなるパッケージ本体（７）により封止されている。
しかしながら、半導体素子（１）に接続されるリード
（４）の本数が増加すると、各アウターリード（4b）を
外部に露出させるためにパッケージ本体（７）のサイズ
を大きくする必要があり、このためパッケージ本体
（７）の各リード（４）は長く且つ細くなる。その結
果、接地用リード及び電源用リードのインダクタンスが
大きくなり、高速動作時にスイッチング雑音が発生し、
誤動作を生じ易いという問題点があった。
（４）の本数が増加すると、各アウターリード（4b）を
外部に露出させるためにパッケージ本体（７）のサイズ
を大きくする必要があり、このためパッケージ本体
（７）の各リード（４）は長く且つ細くなる。その結
果、接地用リード及び電源用リードのインダクタンスが
大きくなり、高速動作時にスイッチング雑音が発生し、
誤動作を生じ易いという問題点があった。
この発明はこのような問題点を解消するためになされ
たもので、高速動作時にも誤動作を生じにくい、電気特
性の優れた半導体装置を提供することを目的とする。
たもので、高速動作時にも誤動作を生じにくい、電気特
性の優れた半導体装置を提供することを目的とする。
この発明に係る半導体装置は、絶縁基板と、その表面
に少なくとも一つの接地電極と少なくとも一つの電源電
極とを含む複数の電極が形成された半導体素子と、前記
絶縁基板の表面に支持されると共にそれぞれ一端部が前
記半導体素子の対応する電極に接続された複数のリード
と、それぞれ前記絶縁基板の裏面に設けられた少なくと
も一つの接地用導体板及び少なくとも一つの電源用導体
板と、前記絶縁基板に設けられ且つ前記半導体素子の接
地電極に接続されたリードと前記接地用導体板とを電気
的に接続するための接地用コンタクトホールと、前記絶
縁基板に設けられ且つ前記半導体素子の電源電極に接続
されたリードと前記電源用導体板とを電気的に接続する
ための電源用コンタクトホールと、前記複数のリードの
他端部が外部に露出するように前記半導体素子及び前記
複数のリードの一端部を封止するパッケージ本体とを備
えたものである。
に少なくとも一つの接地電極と少なくとも一つの電源電
極とを含む複数の電極が形成された半導体素子と、前記
絶縁基板の表面に支持されると共にそれぞれ一端部が前
記半導体素子の対応する電極に接続された複数のリード
と、それぞれ前記絶縁基板の裏面に設けられた少なくと
も一つの接地用導体板及び少なくとも一つの電源用導体
板と、前記絶縁基板に設けられ且つ前記半導体素子の接
地電極に接続されたリードと前記接地用導体板とを電気
的に接続するための接地用コンタクトホールと、前記絶
縁基板に設けられ且つ前記半導体素子の電源電極に接続
されたリードと前記電源用導体板とを電気的に接続する
ための電源用コンタクトホールと、前記複数のリードの
他端部が外部に露出するように前記半導体素子及び前記
複数のリードの一端部を封止するパッケージ本体とを備
えたものである。
この発明においては、半導体素子の接地電極及び電源
電極に接続されたリードが、それぞれ接地用コンタクト
ホール及び電源用コンタクトホールを介して絶縁基板の
裏面に設けられた接地用導体板及び電源用導体板に電気
的に接続され、これにより半導体装置内の電源系のイン
ダクタンスが低減される。
電極に接続されたリードが、それぞれ接地用コンタクト
ホール及び電源用コンタクトホールを介して絶縁基板の
裏面に設けられた接地用導体板及び電源用導体板に電気
的に接続され、これにより半導体装置内の電源系のイン
ダクタンスが低減される。
以下、この発明の実施例を添付図面に基づいて説明す
る。
る。
第１図はこの発明の一実施例に係る半導体装置を示す
断面図である。例えばポリイミドテープからなる絶縁基
板（13）に開口部（13a）が形成されており、この開口
部（13a）内に半導体素子（11）が位置している。半導
体素子（11）の表面上には接地電極（22）及び電源電極
（32）を含む複数の電極（12）が形成されている。一
方、第２図に示すように、絶縁基板（13）の表面には、
接地リード（24）及び電源リード（34）を含む複数のリ
ード（14）が固着されており、各リード（14）の一端部
はインナーリードとして半導体素子（11）の対応する電
極（12）に接続されている。尚、第１図に示すように、
接地リード（24）のインナーリード（24a）は半導体素
子（11）の接地電極（22）に、電源リード（34）のイン
ナーリード（34a）は半導体素子（11）の電源電極（3
2）にそれぞれ接続されている。
断面図である。例えばポリイミドテープからなる絶縁基
板（13）に開口部（13a）が形成されており、この開口
部（13a）内に半導体素子（11）が位置している。半導
体素子（11）の表面上には接地電極（22）及び電源電極
（32）を含む複数の電極（12）が形成されている。一
方、第２図に示すように、絶縁基板（13）の表面には、
接地リード（24）及び電源リード（34）を含む複数のリ
ード（14）が固着されており、各リード（14）の一端部
はインナーリードとして半導体素子（11）の対応する電
極（12）に接続されている。尚、第１図に示すように、
接地リード（24）のインナーリード（24a）は半導体素
子（11）の接地電極（22）に、電源リード（34）のイン
ナーリード（34a）は半導体素子（11）の電源電極（3
2）にそれぞれ接続されている。
また、第３図に示すように、絶縁基板（13）の裏面に
は開口部（13a）の周辺に二枚の接地用導体板（25）及
び二枚の電源用導体板（35）が設けられている。これら
の接地用導体板（25）及び電源用導体板（35）は、第１
図に示すように、それぞれ絶縁基板（13）に設けられた
接地用コンタクトホール（26）及び電源用コンタクトホ
ール（36）を介して接地リード（24）及び電源リード
（34）に電気的に接続されている。
は開口部（13a）の周辺に二枚の接地用導体板（25）及
び二枚の電源用導体板（35）が設けられている。これら
の接地用導体板（25）及び電源用導体板（35）は、第１
図に示すように、それぞれ絶縁基板（13）に設けられた
接地用コンタクトホール（26）及び電源用コンタクトホ
ール（36）を介して接地リード（24）及び電源リード
（34）に電気的に接続されている。
さらに、半導体素子（11）、各リード（14）のインナ
ーリード及び絶縁基板（13）の開口部（13a）の周辺が
エポキシ等の樹脂からなるパッケージ本体（17）により
封止されている。ただし、各リード（14）のアウターリ
ード、例えば接地リード（24）のアウターリード（24
b）及び電源リード（34）のアウターリード（34b）は外
部に露出している。
ーリード及び絶縁基板（13）の開口部（13a）の周辺が
エポキシ等の樹脂からなるパッケージ本体（17）により
封止されている。ただし、各リード（14）のアウターリ
ード、例えば接地リード（24）のアウターリード（24
b）及び電源リード（34）のアウターリード（34b）は外
部に露出している。
以上のように構成された半導体装置では、接地リード
（24）及び電源リード（34）がそれぞれ面積の広い接地
用導体板（25）及び電源用導体板（35）に電気的に接続
されているため、電源から接地に通り抜ける電源系のイ
ンダクタンスを小さくすることができる。すなわち、半
導体装置が数百本以上の多数のリード（14）を備えて
も、スイッチング雑音等に起因する誤動作を防止するこ
とが可能となる。
（24）及び電源リード（34）がそれぞれ面積の広い接地
用導体板（25）及び電源用導体板（35）に電気的に接続
されているため、電源から接地に通り抜ける電源系のイ
ンダクタンスを小さくすることができる。すなわち、半
導体装置が数百本以上の多数のリード（14）を備えて
も、スイッチング雑音等に起因する誤動作を防止するこ
とが可能となる。
尚、上記実施例では絶縁基板（13）の裏面に二枚の接
地用導体板（25）と二枚の電源用導体板（35）とを設け
たが、これに限るものではなく、少なくとも一つの接地
用導体板の少なくとも一つの電源用導体板を有していれ
ばよい。
地用導体板（25）と二枚の電源用導体板（35）とを設け
たが、これに限るものではなく、少なくとも一つの接地
用導体板の少なくとも一つの電源用導体板を有していれ
ばよい。
以上説明したように、この発明に係る半導体装置は、
絶縁基板と、その表面に少なくとも一つの接地電極と少
なくとも一つの電源電極とを含む複数の電極が形成され
た半導体素子と、前記絶縁基板の表面に支持されると共
にそれぞれ一端部が前記半導体素子の対応する電極に接
続された複数のリードと、それぞれ前記絶縁基板の裏面
に設けられた少なくとも一つの接地用導体板及び少なく
とも一つの電源用導体板と、前記絶縁基板に設けられ且
つ前記半導体素子の接地電極に接続されたリードと前記
接地用導体板とを電気的に接続するための接地用コンタ
クトホールと、前記絶縁基板に設けられ且つ前記半導体
素子の電源電極に接続されたリードと前記電源用導体板
とを電気的に接続するための電源用コンタクトホール
と、前記複数のリードの他端部が外部に露出するように
前記半導体素子及び前記複数のリードの一端部を封止す
るパッケージ本体とを備えているので、高速動作時にも
誤動作を生じにくくなり、電気特性の向上が図られる。
絶縁基板と、その表面に少なくとも一つの接地電極と少
なくとも一つの電源電極とを含む複数の電極が形成され
た半導体素子と、前記絶縁基板の表面に支持されると共
にそれぞれ一端部が前記半導体素子の対応する電極に接
続された複数のリードと、それぞれ前記絶縁基板の裏面
に設けられた少なくとも一つの接地用導体板及び少なく
とも一つの電源用導体板と、前記絶縁基板に設けられ且
つ前記半導体素子の接地電極に接続されたリードと前記
接地用導体板とを電気的に接続するための接地用コンタ
クトホールと、前記絶縁基板に設けられ且つ前記半導体
素子の電源電極に接続されたリードと前記電源用導体板
とを電気的に接続するための電源用コンタクトホール
と、前記複数のリードの他端部が外部に露出するように
前記半導体素子及び前記複数のリードの一端部を封止す
るパッケージ本体とを備えているので、高速動作時にも
誤動作を生じにくくなり、電気特性の向上が図られる。
第１図はこの発明の一実施例に係る半導体装置を示す断
面図、第２図及び第３図はそれぞれ第１図の半導体装置
を表面側及び裏面側から見た透視平面図、第４図は従来
の半導体装置を示す透視平面図、第５図は第４図のＶ−
Ｖ線断面図である。 図において、（11）は半導体素子、（12）は電極、（1
3）は絶縁基板、（14）はリード、（17）はパッケージ
本体、（22）は接地電極、（24）は接地リード、（25）
は接地用導体板、（26）は接地用コンタクトホール、
（32）は電源電極、（34）は電源リード、（35）は電源
用導体板、（36）は電源用コンタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。
面図、第２図及び第３図はそれぞれ第１図の半導体装置
を表面側及び裏面側から見た透視平面図、第４図は従来
の半導体装置を示す透視平面図、第５図は第４図のＶ−
Ｖ線断面図である。 図において、（11）は半導体素子、（12）は電極、（1
3）は絶縁基板、（14）はリード、（17）はパッケージ
本体、（22）は接地電極、（24）は接地リード、（25）
は接地用導体板、（26）は接地用コンタクトホール、
（32）は電源電極、（34）は電源リード、（35）は電源
用導体板、（36）は電源用コンタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−30541（ＪＰ，Ａ) 特開 平３−83368（ＪＰ，Ａ) 特開 平２−295143（ＪＰ，Ａ) 特開 平２−295144（ＪＰ，Ａ) 特開 平４−171848（ＪＰ，Ａ) 実開 平２−106825（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】絶縁基板と、 その表面に少なくとも一つの接地電極と少なくとも一つ
の電源電極とを含む複数の電極が形成された半導体素子
と、 前記絶縁基板の表面に支持されると共にそれぞれ一端部
が前記半導体素子の対応する電極に接続された複数のリ
ードと、 それぞれ前記絶縁基板の裏面に設けられた少なくとも一
つの接地用導体板及び少なくとも一つの電源用導体板
と、 前記絶縁基板に設けられ且つ前記半導体素子の接地電極
に接続されたリードと前記接地用導体板とを電気的に接
続するための接地用コンタクトホールと、 前記絶縁基板に設けられ且つ前記半導体素子の電源電極
に接続されたリードと前記電源用導体板とを電気的に接
続するための電源用コンタクトホールと、 前記複数のリードの他端部が外部に露出するように前記
半導体素子及び前記複数のリードの一端部を封止するパ
ッケージ本体と を備えたことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322287A JPH0828394B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
| US07/787,127 US5220196A (en) | 1990-11-28 | 1991-11-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322287A JPH0828394B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196234A JPH04196234A (ja) | 1992-07-16 |
| JPH0828394B2 true JPH0828394B2 (ja) | 1996-03-21 |
Family
ID=18141952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2322287A Expired - Lifetime JPH0828394B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5220196A (ja) |
| JP (1) | JPH0828394B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506444A (en) * | 1990-12-11 | 1996-04-09 | Sharp Kabushiki Kaisha | Tape carrier semiconductor device |
| JPH0828396B2 (ja) * | 1992-01-31 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
| US5854085A (en) * | 1992-06-04 | 1998-12-29 | Lsi Logic Corporation | Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same |
| JPH06151685A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Ｍｃｐ半導体装置 |
| JPH0750762B2 (ja) * | 1992-12-18 | 1995-05-31 | 山一電機株式会社 | Ｉｃキャリア |
| JPH0763082B2 (ja) * | 1993-02-15 | 1995-07-05 | 山一電機株式会社 | Ｉｃキャリア |
| JPH0831544B2 (ja) * | 1993-06-29 | 1996-03-27 | 山一電機株式会社 | Ｉｃキャリア |
| JP2500785B2 (ja) * | 1993-09-20 | 1996-05-29 | 日本電気株式会社 | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 |
| JP2636761B2 (ja) * | 1994-12-09 | 1997-07-30 | 日本電気株式会社 | フィルムキャリアテープ |
| JP2709283B2 (ja) * | 1995-04-07 | 1998-02-04 | 山一電機株式会社 | Ｉｃキャリア |
| JPH09129686A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Microelectron Corp | テープキャリヤ及びその実装構造 |
| JP4054188B2 (ja) * | 2001-11-30 | 2008-02-27 | 富士通株式会社 | 半導体装置 |
| US20040251532A1 (en) * | 2003-06-10 | 2004-12-16 | Potter Chien | Chip package structure |
| EP1856733A4 (en) * | 2004-09-28 | 2009-09-23 | Agilight Inc | METHOD FOR LED MICRO PACKAGING AND MICRO PACKAGING |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
| JP2641869B2 (ja) * | 1987-07-24 | 1997-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US4903113A (en) * | 1988-01-15 | 1990-02-20 | International Business Machines Corporation | Enhanced tab package |
| US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
| US5049974A (en) * | 1989-05-15 | 1991-09-17 | Roger Corporation | Interconnect device and method of manufacture thereof |
| JPH0810744B2 (ja) * | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | 半導体装置 |
-
1990
- 1990-11-28 JP JP2322287A patent/JPH0828394B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-04 US US07/787,127 patent/US5220196A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196234A (ja) | 1992-07-16 |
| US5220196A (en) | 1993-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0142938B1 (en) | Semiconductor integrated circuit including a lead frame chip support | |
| US5986336A (en) | Semiconductor device including a heat radiation plate | |
| JPH0828394B2 (ja) | 半導体装置 | |
| JPH088330B2 (ja) | Ｌｏｃ型リードフレームを備えた半導体集積回路装置 | |
| JP2744685B2 (ja) | 半導体装置 | |
| JPH0383368A (ja) | 半導体装置 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPS622628A (ja) | 半導体装置 | |
| GB1245610A (en) | Improvements in and relating to semiconductor devices | |
| US4380357A (en) | System and method for effecting electrical interconnections using a flexible media with radially extending electrical conductors | |
| JP2509020B2 (ja) | 半導体装置 | |
| JP2768336B2 (ja) | 半導体装置 | |
| JPH0521694A (ja) | 半導体装置 | |
| JP3248117B2 (ja) | 半導体装置 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPH0719872B2 (ja) | 半導体装置 | |
| JP2944247B2 (ja) | 半導体装置 | |
| JPH04372143A (ja) | テープキャリア型半導体装置 | |
| JPS60235443A (ja) | 半導体装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 | |
| JPH06140462A (ja) | 半導体装置のパッケージ | |
| JPH0513654A (ja) | 半導体集積回路装置 |