JP2768336B2

JP2768336B2 - 半導体装置

Info

Publication number: JP2768336B2
Application number: JP7329302A
Authority: JP
Inventors: 和幸遊佐
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-12-18
Filing date: 1995-12-18
Publication date: 1998-06-25
Anticipated expiration: 2015-12-18
Also published as: JPH09172039A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に係り、
特に絶縁テープに半導体素子を搭載したＴＣＰ（Ｔape
Ｃarrier Ｐackage）構造の半導体装置に関する。

【０００２】

【従来の技術】従来のＴＣＰ構造の半導体装置は、図３
（ａ），（ｂ）にその一例の平面図とＢＢ線拡大断面図
を示すように、ＴＣＰテープ１１の表面には導体膜で構
成される所要パターンの配線膜１２が形成されており、
かつこのＴＣＰテープ１１には実装される半導体素子１
５よりも大きなデバイスホール１９が形成され、前記配
線膜１２の内端部１２ａがデバイスホール１９内に突出
された状態とされている。そして、半導体素子１５は前
記ＴＣＰテープ１１の裏面側からデバイスホール１９内
に位置され、半導体素子１５の周辺部に配列された電極
パッド１６がバンプ１７により前記配線膜１２の内端部
１２ａに接続される。さらに、半導体素子１５とＴＣＰ
配線膜１２及び半導体素子１５とＴＣＰテープ１１は、
樹脂１８により封止されている。なお、１３は配線膜１
２の保護膜、１４はスプロケットホールである。

【０００３】

【発明が解決しようとする課題】このような従来のＴＣ
Ｐ構造の半導体装置においては、半導体素子１５を実装
するためにＴＣＰテープ１１にデバイスホール１９を開
設しているため、このデバイスホール１９の形成に用い
る打ち抜き金型が必要であり、そのための設備費用がか
かり、かつ打抜き工程作業が必要なためにコスト高にな
るという問題がある。また、デバイスホール１９を設け
ることで、配線膜１２の内端部１２ａはこのデバイスホ
ール１９の周辺部に配置せざるを得ず、必要な配線ピッ
チ間隔を得るためにこの周辺部からさらに外方部に向け
て配線膜１２を延設した場合には配線膜１２とデバイス
ホール１９を含めたＴＣＰテープ１１上での占有面積が
大きくなり、半導体素子１５のサイズに比較してＴＣＰ
テープの必要面積が大きくなる。特に、ＴＣＰテープの
長さ方向の長さが長くなり、ＴＣＰテープのコスト高を
招くおそれがある。

【０００４】この場合、例えば、特開平２−２０５３２
８号公報に記載されている技術のように、半導体素子の
電極パッドを素子の中央部に配置し、かつＴＣＰテープ
の配線膜の内端部を中央側に位置させることで配線層を
所定の長さ以上に確保しながらもその外端部が外方に延
設されることを防止することが考えられるが、デバイス
ホール内で延長される配線層の内端部の長さを長くする
と、配線層が半導体素子の重量によって変形され易くな
り、半導体素子と配線層との接続の信頼性が低下されて
しまうことになる。

【０００５】一方、従来の半導体装置では、通常ではＴ
ＣＰテープの表面に配線膜を形成した後にデバイスホー
ルの打ち抜きを行っているために、打ち抜いた際に生じ
る配線膜の打ち抜き片が他の箇所に付着して配線のショ
ートが生じるおそれがある。また、デバイスホールの打
抜き精度が悪い場合には、半導体素子のバンプと接続さ
れる配線膜がバンプに正対されなくなって電気接続が不
可能になることもあり、また配線層が半導体素子のエッ
ジに接触することによるタッチショートの問題もある。

【０００６】本発明の目的は、低コスト化を図るととも
に、デバイスホールに伴う従来の不具合を解消した信頼
性の高い半導体装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明の半導体装置は、
ＴＣＰテープに搭載される半導体素子は電極パッドを半
導体素子の中央部に配設してＴＣＰテープの表面側から
搭載し、かつＴＣＰテープの表面に設けた配線膜の内端
部はこれら電極パッドに対応して半導体素子の中央部に
まで延設され、かつ配線膜の外端部は、所望のピッチ間
隔を確保するのに必要とされる長さでかつそのピッチ間
隔が前記半導体素子の中央部から外周部に向けて拡大さ
れるように延長された上で半導体素子の外周囲から突出
されることを特徴とする。ここで、ＴＣＰテープには配
線膜の内端部が延長される領域にデバイスホールが存在
されることはない。さらに、複数個の電極パッドの少な
くとも一部は、半導体素子の中央部においてＴＣＰテー
プの幅方向に配列される。

【０００８】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１（ａ），（ｂ）は本発明の第１
の実施形態の平面図とＡＡ線拡大断面図である。薄いエ
ポキシ樹脂等をテープ状に形成したＴＣＰテープ１は、
その表面に所要のパターンに形成された銅箔等の導電膜
からなる配線膜２が一体的に形成されている。そして、
これらＴＣＰテープ１と配線膜２の表面を覆うように保
護膜３が形成されているが、前記配線膜２の内端部２ａ
と外端部２ｂでは保護膜３は除去されており、配線膜２
が露呈されている。また、ＴＣＰテープ１の両側辺に
は、テープ送り用のスプロケットホール４が開設されて
いる。

【０００９】一方、実装される半導体素子５は、その表
面に配設された多数個の電極パッド６のうち、ＴＣＰテ
ープに実装されたときにＴＣＰテープの長さ方向に配設
される電極パッド６ａは、それぞれ半導体素子５の中心
部に配設されている。したがって、前記ＴＣＰテープ１
の配線膜２の内端部２ａのうち互いにテープ長さ方向に
対峙されるものは、この半導体素子５の電極パッド６ａ
に対応してテープ長さ方向の間隔が狭められた状態に配
置されている。

【００１０】そして、前記半導体素子５の各電極パッド
６にはバンプ７が形成され、この半導体素子５の表面を
下側に向けて前記ＴＣＰテープ１の表面側に圧接され、
バンプ７を介して各電極６を配線膜２の各内端部２ａに
接続し、半導体素子５と配線膜２との電気的な接続を行
っている。しかる上で、半導体素子５とＴＣＰテープ１
との間に封止用の樹脂８を充填し、前記バンプ７を含む
接続部をこの樹脂８で封止してパッケージを構成してい
る。

【００１１】したがって、この構成の半導体装置によれ
ば、半導体素子５に設けられた電極６の一部６ａは、Ｔ
ＣＰテープ１の長さ方向の間隔が狭められ、これに対応
してＴＣＰテープ１の配線膜２の内端部２ａの間隔も狭
められている。したがって、配線膜２をその内端部２ａ
から外端部２ｂまで所定の長さで延設させた場合でも、
外端部２ｂが半導体素子５の長辺部からＴＣＰテープの
長さ方向の両外方向に突出される長さを抑制でき、半導
体素子の両側から突出される長さを短くできる。これに
より、配線膜に必要とされるＴＣＰテープの長さ寸法を
短くすることができ、ＴＣＰテープの低コスト化が実現
できる。

【００１２】また、半導体素子５はＴＣＰテープ１の配
線膜２が形成されている表面側においてＴＣＰテープ１
に接続されているため、従来必要とされていたデバイス
ホールが不要となる。このため、配線膜２の内端部２ａ
を半導体素子５の中央部にまで延長した場合でも、各内
端部２ａの近傍部位をＴＣＰテープ１によって保持する
ことができ、機械的な強度が低下されることはなく、実
装した半導体素子の重量によっても配線膜が変形される
ことを防止し、半導体素子の保持力を高めることができ
る。また、デバイスホールが不要とされることで、デバ
イスホールが原因とされていた従来の問題、即ち金型に
よるコスト高、打ち抜き片によるショート等を解消する
ことができる。

【００１３】図２は本発明の第２の実施形態の平面図で
ある。この実施形態は半導体素子５の短辺側を短くした
ときに適用可能であり、半導体素子５の短辺側に配列し
ていた電極パッドを無くし、全ての電極パッド６を半導
体素子５の中央部に集め、ＴＣＰテープ１の長さ方向に
微細な間隔で配列したものである。そして、ＴＣＰテー
プ１に設けられる配線膜２は、第１実施形態と同様にそ
の内端部２ａにおいて前記電極パッド６にバンプ（図１
（ｂ）参照）を介して接続されているが、各配線膜２は
極力ＴＣＰテープ１の長さ方向に引き出されて延長され
るように構成されている。また、この実施形態において
も、半導体素子５はＴＣＰテープ１の表面側から実装さ
れており、ＴＣＰテープにはデバイスホールは設けられ
てはいない。

【００１４】この第２実施形態においても、配線膜２の
内端部２ａを半導体素子５の中央部にまで延長し、かつ
前記第１の実施形態と同様にそのピッチ間隔が前記半導
体素子の中央部から外周部に向けて拡大されるように延
長することにより、配線膜２の外端部２ｂが半導体素子
５の長辺部から両外方向に突出される長さを短くでき、
ＴＣＰテープの長さ寸法を短くしてＴＣＰテープの低コ
スト化が実現できる。また、配線膜２の内端部２ａを半
導体素子５の中央部にまで延長した場合でも、ＴＣＰテ
ープにデバイスホールが存在していないため、内端部２
ａ近傍の機械的な強度が低下されることはなく、半導体
素子５の保持の信頼性が高められる。さらに、この第２
実施形態では、配線膜２がＴＣＰテープの長さ方向に延
長されるため、ＴＣＰテープの幅方向における配線膜の
占有面積を低減でき、必要に応じてＴＣＰテープの幅寸
法を低減することも可能であり、低コスト化を促進する
ことができる。

【００１５】なお、前記各実施形態においては、半導体
素子の中央部に２列に電極パッドを配設しているが、必
要に応じて４列あるいは２列の千鳥配列等、その配列は
変更してもよい。また、前記各実施形態においては、配
線膜の外端部においてもＴＣＰテープの表面側で実装基
板等への実装を行っているが、この外端部を含む領域の
ＴＣＰテープを開口し、この開口を通してＴＣＰテープ
の裏面側から配線膜の外端部を実装用基板等に接続する
ようにしてもよい。

【００１６】

【発明の効果】以上説明したように本発明は、ＴＣＰテ
ープに搭載される半導体素子は電極パッドを半導体素子
の中央部に配設してＴＣＰテープの表面側から搭載し、
かつＴＣＰテープの表面に設けた配線膜の内端部はこれ
ら電極パッドに対応して半導体素子の中央部にまで延設
し、配線膜の外端部は所望のピッチ間隔を確保するのに
必要とされる長さでかつそのピッチ間隔が前記半導体素
子の中央部から外周部に向けて拡大されるように延長さ
れた上で半導体素子の外周囲から突出される構成として
いるので、ＴＣＰテープの長さを短くでき、低コスト化
に有利となる。また、デバイスホールが不要であるた
め、デバイスホールを開設するための設備や開設工程が
不要となり、低コスト化を助長するとともに、打ち抜き
片等によるショートや、配線膜の機械的な強度の低下に
よる半導体素子の保持の信頼性低下等が回避できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の平面図とＡＡ線拡大
断面図である。

【図２】本発明の第２の実施形態の平面図である。

【図３】従来の半導体装置の平面図とＢＢ線拡大断面図
である。

【符号の説明】

１ＴＣＰテープ２配線膜３保護膜５半導体素子６電極パッド７バンプ８樹脂

Claims

(57)【特許請求の範囲】

【請求項１】絶縁テープの表面に所要パターンの導体
膜からなる配線膜を有し、この配線膜の内端部に半導体
素子の電極パッドを接続して半導体素子を前記絶縁テー
プに搭載する半導体装置において、前記半導体素子は複
数個の電極パッドが半導体素子の中央部に配設されて前
記絶縁テープの表面側に搭載され、かつ前記配線膜の内
端部はこれら電極パッドに対応して半導体素子の中央部
にまで延設され、また前記配線膜の外端部は所望のピッ
チ間隔を確保するのに必要とされる長さでかつそのピッ
チ間隔が前記半導体素子の中央部から外周部に向けて拡
大されるように延長された上で前記半導体素子の外周囲
から突出されていることを特徴とする半導体装置。
【請求項２】前記絶縁テープには、前記配線膜の内端
部が延長される領域にデバイスホールが存在していない
請求項１に記載の半導体装置。
【請求項３】前記複数個の電極パッドの少なくとも一
部は、半導体素子の中央部において絶縁テープの幅方向
に配列される請求項１または２に記載の半導体装置。