JPH08262494A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JPH08262494A
JPH08262494A JP8755895A JP8755895A JPH08262494A JP H08262494 A JPH08262494 A JP H08262494A JP 8755895 A JP8755895 A JP 8755895A JP 8755895 A JP8755895 A JP 8755895A JP H08262494 A JPH08262494 A JP H08262494A
Authority
JP
Japan
Prior art keywords
light
shielding film
pixel
display device
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8755895A
Other languages
English (en)
Other versions
JP3307150B2 (ja
Inventor
Takuo Sato
拓生 佐藤
Yoshihiro Hashimoto
芳浩 橋本
Kazuyoshi Yoshida
和好 吉田
Shingo Makimura
真悟 牧村
Masato Takatoku
真人 高徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8755895A priority Critical patent/JP3307150B2/ja
Priority to KR1019960007076A priority patent/KR100408793B1/ko
Priority to EP96104284A priority patent/EP0733929B1/en
Priority to US08/617,299 priority patent/US5708485A/en
Priority to DE69630255T priority patent/DE69630255T2/de
Publication of JPH08262494A publication Critical patent/JPH08262494A/ja
Application granted granted Critical
Publication of JP3307150B2 publication Critical patent/JP3307150B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 駆動基板側に形成される遮光膜に電気シール
ド機能及び電気コンタクト機能を付与する。 【構成】 アクティブマトリクス型表示装置は画素4を
有する駆動基板1と、対向電極5を有する対向基板2
と、両者の間隙に保持された液晶3とを備えている。駆
動基板1の上層部は画素4毎に形成された画素電極6を
含む。下層部は個々の画素電極6を駆動する薄膜トラン
ジスタ7、走査配線8及び信号配線9を含む。上層部と
下層部の間には導電性を有する遮光膜が介在しており、
マスク遮光膜16Mとパッド遮光膜16Pとに分離して
いる。マスク遮光膜16Mは画素4の行方向に沿って連
続的にパタニングされ、少なくとも部分的に薄膜トラン
ジスタ7を遮光すると共に上層部及び下層部から絶縁さ
れ且つ固定電位に保持されている。パッド遮光膜16P
は画素4毎に離散的にパタニングされ且つ対応する画素
電極6と薄膜トランジスタ7との間のコンタクト部Cに
介在してその電気的接続及び遮光を図る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は駆動基板と対向基板と両
者の間に保持された液晶等からなるアクティブマトリク
ス型表示装置に関する。より詳しくは、画素電極及びス
イッチング素子に加え遮光用のブラックマトリクスを駆
動基板側に形成した所謂オンチップブラック構造に関す
る。
【0002】
【従来の技術】液晶表示装置はテレビやグラフィックデ
ィスプレイ等に盛んに用いられている。その中でも、特
にアクティブマトリクス型の液晶表示装置は高速応答性
を有し、高画素数化に適しており、ディスプレイ画面の
高画質化、大型化、カラー化等を実現するものとして期
待され、研究開発が進められて既に実用化されたものが
ある。このアクティブマトリクス型表示装置は、駆動基
板側に走査配線と信号配線を直交する様に設け、その交
差部毎にスイッチング素子と画素電極とを夫々配設した
ものである。一方、対向基板側には対向電極に加え通常
ブラックマトリクスが形成されている。このブラックマ
トリクスは外部からスイッチング素子に入射する光を遮
断して、光電流によるスイッチング素子の誤動作を防ぐ
と共に、行列配置した画素電極の間隙を通過する漏れ光
を遮断してコントラスト比の低下を防いでいる。しかし
ながら、ブラックマトリクスを対向基板側に設けると、
駆動基板側とのアライメントを精密に行なわなければな
らず、組立加工上負担になっている。この様なアライメ
ントずれの対策として、個々の画素電極とある程度オー
バーラップする様にブラックマトリクスを配設するとい
う方法が通常採用されている。この様にすれば、駆動基
板と対向基板とを接合する際のアライメント誤差はオー
バーラップ部分の寸法までは吸収できる。しかしなが
ら、オーバーラップ部分を設けるとその分ブラックマト
リクスの画素電極に対する開口面積が縮小化され、開口
率が犠牲になり画素の輝度が低下する。
【0003】
【発明が解決しようとする課題】この様に、対向基板側
にブラックマトリクスを配設する場合には駆動基板と対
向基板とを組み合わせる際に生じる位置ずれの問題があ
る。そこで、ブラックマトリクスを駆動基板側に作り込
む所謂オンチップブラック構造が提案されている。同一
基板上では画素電極とブラックマトリクスとの位置合わ
せ精度は1μm程度まで実現可能である。かかるオンチ
ップブラック構造は例えば特開平5−181159号公
報に開示されており、図3を参照して簡潔に説明する。
図示する様に、この従来構造は石英等からなる絶縁基板
100をベースとして形成されており、下層から順に多
結晶シリコン等の半導体薄膜101、ゲート絶縁膜10
2、低抵抗化された多結晶シリコンからなるゲート電極
103、層間絶縁膜104、アルミニウムとクロムの二
層構造からなる信号配線105、SiNx からなる層間
絶縁膜106、チタンやタングステン等の金属又はそれ
らのシリサイドからなる遮光膜107、SiNx からな
る保護膜108、ITOの様な透明導電膜からなる画素
電極109が重ねられている。なお、信号配線105は
薄膜トランジスタ110のソース領域111に電気接続
され、画素電極107は同じく薄膜トランジスタ110
のドレイン領域112に電気接続されている。
【0004】この従来例は薄膜トランジスタ110や信
号配線105が下層部を構成し、画素電極109が上層
部を構成する。これら上層部及び下層部の間に遮光膜1
07が介在しており、ブラックマトリクスを構成する。
このブラックマトリクスは金属膜等からなり層間絶縁膜
により上層部及び下層部から電気的に絶縁されている。
しかしながら、この遮光膜107は上層部の画素電極1
09や下層部の信号配線105との間で寄生容量を形成
している。この場合、遮光膜107が浮遊電位状態にあ
る為、容量カップリングが生じ、表示品質が損なわれる
という課題がある。又、上層部の画素電極109は中層
部の遮光膜107を貫通して下層部の薄膜トランジスタ
110のドレイン領域112に電気接続されている。こ
のコンタクト部で遮光膜107は一部除去されている
為、完全な遮光は困難であり一部光漏れが生じるという
課題がある。又、ITO等からなる画素電極109とド
レイン領域112を直接接続すると、良好なオーミック
コンタクトが得られず画素欠陥の原因になっているとい
う課題がある。
【0005】なお、上述した従来例は上層部と下層部と
の間に遮光膜を設ける構造であるが、この他最下層部に
遮光膜を形成した構成も知られており、例えば特開平4
−331923号公報に開示されている。この構成は非
晶質シリコン薄膜トランジスタをスイッチング素子とし
て用いており現在主流となっている。しかしながら、こ
れでは遮光膜形成後に薄膜トランジスタを形成する為、
層間短絡や薄膜トランジスタの特性変動が生じる。これ
を防ぐ為には遮光膜を一部除去せざるを得ず完全遮光が
困難である。又、多結晶シリコン薄膜トランジスタをス
イッチング素子として用いた場合遮光膜形成後に高温プ
ロセスが不可避の為、実際には最下層部に遮光膜を設け
る構造は採用できない。又、最上層部に遮光膜を設ける
構造も提案されている。しかしながら、駆動基板の表面
には画素電極が存在しており、遮光膜との間で所定のマ
ージンを確保する事が困難である。薄膜トランジスタと
して逆スタガ構造を採用すると下層部の画素電極が表面
に剥き出しになってしまう。又多結晶シリコン薄膜トラ
ンジスタのコプレナ構造であると画素電極が表面に剥き
出しになる。この改良版として薄膜トランジスタ形成後
で且つ画素電極形成前に遮光膜を設ける構造も提案され
ている。この場合画素電極と遮光膜が電気的に接続した
構成になる。しかしながら、これではカップリングによ
り画素電極の電位が大きく変動する。これを防ぐ為には
遮光膜を一部除去しなければならず、完全な遮光が困難
になる。
【0006】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は完全な遮光が可能であり、容量カッ
プリングによる悪影響が生ぜず、画素電極とスイッチン
グ素子との電気接続が良好なオンチップブラック構造を
有するアクティブマトリクス型表示装置を提供する事を
目的とする。かかる目的を達成する為に以下の手段を講
じた。即ち、本発明にかかるアクティブマトリクス型表
示装置は基本的な構成として、行列配置した画素を有す
る駆動基板と、対向電極を有し所定の間隙を介して該駆
動基板に接合した対向基板と、該間隙に保持された電気
光学物質とを備えている。前記駆動基板は、各画素毎に
形成された画素電極を含む上層部と、個々の画素電極を
駆動するスイッチング素子や画素の各行に対応して該ス
イッチング素子の行を走査する走査配線や画素の各列に
対応して該スイッチング素子の列に所定の信号を供給す
る信号配線等を含む下層部と、該上層部と下層部の間に
介在し所定のマスク領域とパッド領域とに分離した導電
性を有する遮光膜とを備えている。前記マスク領域に形
成された遮光膜(以下マスク遮光膜)は画素の行方向に
沿って連続的にパタニングされ、少なくとも部分的にス
イッチング素子を遮光すると共に、該上層部及び下層部
から絶縁され且つ固定電位に保持されている。これに対
し、前記パッド領域に形成された遮光膜(以下パッド遮
光膜)は画素毎に離散的にパタニングされ且つ対応する
画素電極とスイッチング素子との間のコンタクト部に介
在してその電気的接続及び遮光を図る。
【0007】好ましくは、前記遮光膜は走査配線と平行
にパタニング形成されており遮光性を有する信号配線と
交差して格子状のブラックマトリクスを構成し、個々の
画素電極の周囲を遮光して画素の開口を規定している。
又好ましくは、前記遮光膜は信号配線と交差する部位に
切り欠きパタンを有しており、該信号配線と重なる面積
を縮小化する。さらに好ましくは、前記スイッチング素
子は信号配線と同一層で形成された引き出し電極を有し
ており該パッド遮光膜を介して画素電極に電気接続する
と共に、この引き出し電極は遮光性を有し互いに分離し
たパッド遮光膜とマスク遮光膜の間を遮光している。前
記マスク遮光膜は対向電極の電位と等しい固定電位に保
持されている。前記導電性を有する遮光膜は金属膜から
なる。前記スイッチング素子は薄膜トランジスタからな
る。
【0008】
【作用】本発明によれば、画素電極等を含む上層部と薄
膜トランジスタや配線を含む下層部との間に遮光膜が介
在している。この遮光膜は層間絶縁膜により上層部及び
下層部から完全に電気的に絶縁されている。遮光膜はマ
スク遮光膜とパッド遮光膜とに分割されている。マスク
遮光膜は例えば対向電極と同電位の固定電位に保持され
ており、画素電極に対し電気的なシールドの役割を果た
すと共に、配線との間の容量カップリングを抑制する事
が可能である。パッド遮光膜は画素電極とスイッチング
素子との間のコンタクト部に介在しており、両者の電気
的接続を良好なものにしている。具体的には、スイッチ
ング素子に直接接続する引き出し電極が設けられ、これ
と画素電極とがパッド遮光膜を介して相互に接続してい
る。この引き出し電極はマスク遮光膜とパッド遮光膜と
の間の隙間に整合してパタニング形成される為、完全な
遮光構造が得られる。遮光膜が行方向に沿ってパタニン
グされる一方信号配線は列方向に沿ってパタニングさ
れ、互いに直交した両者を組み合わせる事により格子状
のブラックマトリクスが駆動基板に形成できる。従っ
て、完全なオンチップブラックマトリクス構造が得られ
る。
【0009】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型表示装置の一実施例を示す模式的な部分断面図
である。図示する様に、本アクティブマトリクス型表示
装置は駆動基板1と対向基板2と両者の間に保持された
液晶3等からなる電気光学物質とで構成されたパネル構
造を有している。駆動基板1は行列配置した画素4を有
している。対向基板2は少なくとも対向電極5を有して
おり、所定の間隙を介して駆動基板1に接合している。
この間隙には液晶3が保持されている。
【0010】駆動基板1は上層部と中層部と下層部とに
分かれている。上層部は各画素4毎に形成された画素電
極6を含む。これに対し、下層部は個々の画素電極6を
駆動するスイッチング素子としての薄膜トランジスタ
7、画素4の各行に対応して薄膜トランジスタ7の行を
走査する走査配線8及び画素4の各列に対応して薄膜ト
ランジスタ7の列に所定の画像信号を供給する信号配線
9とを含んでいる。なお、薄膜トランジスタ7は多結晶
シリコン等からなる半導体薄膜10を活性層としてお
り、その上にはゲート絶縁膜を介してゲート電極Gがパ
タニング形成されている。このゲート電極Gは前述した
走査配線8に連続している。薄膜トランジスタ7はゲー
ト電極Gの両側にソース領域S及びドレイン領域Dを備
えている。ソース領域S側には一方の引き出し電極11
が接続しており、前述した信号配線9に連続している。
ドレイン領域Dには他方の引き出し電極12が接続して
いる。なお、半導体薄膜10には上述した薄膜トランジ
スタ7に加え補助容量13も形成されている。この補助
容量13は半導体薄膜10を一方の電極とし補助配線1
4を他方の電極とする。両電極10,14の間にゲート
絶縁膜と同層の誘電体膜が介在している。なお、ゲート
電極G、走査配線8及び補助配線14は同一層からな
り、第1層間絶縁膜15により、引き出し電極11,1
2から電気的に絶縁されている。
【0011】上述した上層部と下層部との間の中層部に
は導電性を有する遮光膜が介在している。この遮光膜は
マスク領域とパッド領域とに分離されている。即ち、本
遮光膜はマスク遮光膜16Mとパッド遮光膜16Pとに
分割されている。これらの導電性を有する遮光膜16
M,16Pは金属膜からなる。一方のマスク遮光膜16
Mは画素の行方向に沿って連続的にパタニングされ、少
なくとも部分的に薄膜トランジスタ7を遮光する。マス
ク遮光膜16Mは第2層間絶縁膜17及び第3層間絶縁
膜18により上下から挟持されており、前述した下層部
及び上層部から絶縁されている。マスク遮光膜16Mは
固定電位に保持されている。この固定電位は、例えば対
向電極5の電位と等しく設定されている。一方、パッド
遮光膜16Pは画素4毎に離散的にパタニングされてい
る。パッド遮光膜16Pは対応する画素電極6と薄膜ト
ランジスタ7との間のコンタクト部Cに介在してその電
気的接続及び遮光を図る。具体的にはパッド遮光膜16
Pは画素電極6と引き出し電極12との間に介在してお
り両者の電気的接続を良好にしている。なお、この引き
出し電極12は前述した様に信号配線9と同一層で形成
され、薄膜トランジスタ7のドレイン領域Dに直接電気
接続している。この引き出し電極12は遮光性を有し互
いに分離したパッド遮光膜16Pとマスク遮光膜16M
との間を遮光している。
【0012】図2は、図1に示したアクティブマトリク
ス型表示装置の模式的な平面図であり、1個の画素部分
を拡大して表わしている。図示する様に、マスク遮光膜
16Mは走査配線8と平行にパタニング形成されてい
る。従って、マスク遮光膜16Mは遮光性を有する信号
配線9と交差しており、格子状のブラックマトリクスを
構成する。これにより、個々の画素電極6の周囲を遮光
して画素の開口19を規定する。この際、マスク遮光膜
16Mは信号配線9と交差する部位に切り欠きパタン2
0を有しており、信号配線9と重なる面積を可能な限り
縮小化している。これにより容量カップリングの悪影響
を抑制できる。なお、この切り欠きパタン20の部分に
おいて、マスク遮光膜16Mと信号配線9は0.1〜
2.0μm程度しか重なっていない。前述した様に、薄
膜トランジスタ7は信号配線9と同一層で形成された引
き出し電極12を有しておりドレイン領域Dに直接接触
している。この引き出し電極12はパッド遮光膜16P
を介して上方の画素電極6に電気接続している。換言す
ると、パッド遮光膜16Pは画素電極6と薄膜トランジ
スタ7との間のコンタクト部Cに介在している。引き出
し電極12も遮光性を有しており、互いに分離したパッ
ド遮光膜16Pとマスク遮光膜16Mとの間を遮光して
いる。なお、図1に示した補助配線14は走査配線8と
平行にパタニングされている。補助配線14の一部が半
導体薄膜10と重なり合い、前述した補助容量を形成す
る。
【0013】以上説明した様に、導電性の遮光膜16
M,16Pは、薄膜トランジスタ7等からなるスイッチ
ング素子、信号配線9、走査配線8等より上方で、且つ
画素電極6より下方に形成されている。この遮光膜16
M,16Pは信号配線9、走査配線8、画素電極6の何
れとも絶縁されている為、マスクすべき領域全てを最小
限の面積で遮光する事ができる。この為、駆動基板1側
のみで表示領域の完全遮光が可能になり、アクティブマ
トリクス型表示装置としての透過率を最大限まで高める
事が可能である。又、対向基板2は対向電極5のみを形
成すれば良い為、材料費や組み立て費も軽減可能であ
る。さらに、マスク遮光膜16Mは固定電位に保持され
ている為、各画素電極6に対しシールドの役割を果たす
と共に、容量カップリングを抑制する事ができ表示品質
を向上させる事が可能である。一方、パッド遮光膜16
Pは画素電極6と引き出し電極12との間に介在し両者
の電気接続を良好なものにしている。
【0014】引き続き図1及び図2を参照して、本発明
にかかるアクティブマトリクス型表示装置の製造方法を
詳細に説明する。駆動基板1はガラス又は石英等からな
り、この駆動基板1の上に減圧CVD法で半導体薄膜1
0を成膜する。例えば、この半導体薄膜10は50nm程
度の膜厚に堆積した多結晶シリコンからなり、薄膜トラ
ンジスタ7の活性層として用いられる。この半導体薄膜
10は成膜された後アイランド状にパタニングされる。
半導体薄膜10の上に例えばSiO2 からなるゲート絶
縁膜を成膜する。ここで、半導体薄膜10の材料として
は多結晶シリコンの他に非晶質シリコン等を用いても良
い。又、ゲート絶縁膜の材料としてはSiO2 の他に、
SiNや酸化タンタル及びこれらの積層膜等を用いても
良い。
【0015】次に、駆動基板1の上に走査配線8、ゲー
ト電極G、補助配線14等を同時に形成する。例えば、
減圧CVD法により350nm程度の膜厚で多結晶シリコ
ンを堆積した後、不純物をドーピングし低抵抗化を図
り、さらに所定の形状にパタニングする。これらの走査
配線8、ゲート電極G及び補助配線14の材料として
は、多結晶シリコンの他に、Ta,Mo,Al,Cr等
の金属やそれらのシリサイド、ポリサイド等を用いても
良い。この様にして、半導体薄膜10、ゲート絶縁膜及
びゲート電極Gからなる薄膜トランジスタ7が形成され
る。本例ではこの薄膜トランジスタ7はプレーナ型であ
るが、正スタガ型や逆スタガ型等を採用しても良い。同
時に、半導体薄膜10には補助容量13も形成される。
【0016】次に常圧CVD法により600nm程度の膜
厚でPSG等を堆積し第1層間絶縁膜15を形成する。
この第1層間絶縁膜15は上述した走査配線8、ゲート
電極G、補助配線14等を被覆している。この第1層間
絶縁膜15には薄膜トランジスタ7のソース領域Sやド
レイン領域Dに達するコンタクトホールが開口されてい
る。第1層間絶縁膜15の上には信号配線9や引き出し
電極11,12がパタニング形成されている。例えば、
スパッタリング法により600nm程度の膜厚でアルミニ
ウムを堆積し、所定の形状にパタニングして信号配線9
及び引き出し電極11,12に加工する。一方の引き出
し電極11はコンタクトホールを介して薄膜トランジス
タ7のソース領域Sに接続し、他方の引き出し電極12
は同じくコンタクトホールを介して薄膜トランジスタ7
のドレイン領域Dに接続する。これら信号配線9及び引
き出し電極11,12の材料としては、Alの他に、T
a,Cr,Mo,Ni等を用いても良い。
【0017】信号配線9や引き出し電極11,12の上
には第2層間絶縁膜17が成膜されており、これらを被
覆する。例えば、常圧CVD法により600nm程度の膜
厚でPSGを堆積して第2層間絶縁膜17を形成する。
この第2層間絶縁膜17には引き出し電極12に達する
コンタクトホール(C)が開口されている。この第2層
間絶縁膜17の上にはマスク遮光膜16M及びパッド遮
光膜16Pが形成されている。例えば、スパッタリング
法により250nm程度の膜厚でTiを堆積し、所定の形
状にパタニングしてマスク遮光膜16M及びパッド遮光
膜16Pに加工する。マスク遮光膜16Mは表示画素外
の領域で固定電位にコンタクトしている。一方、パッド
遮光膜16Pは前述したコンタクトホール(C)を介し
て引き出し電極12にコンタクトしている。マスク遮光
膜16Mは全表示画素領域に渡って互いに接続されてい
る。マスク遮光膜16Mは画素開口19及び信号配線9
を除いて、薄膜トランジスタ7、走査配線8及び補助配
線14の殆ど全部の領域を覆っている。この為、各画素
開口19の互いに対向する一対の辺は信号配線9によっ
て規定されており、他の一対の辺はマスク遮光膜16M
によって規定されている。マスク遮光膜16Mとして
は、十分な遮光性と良好な段差被覆性を有する材料であ
れば良い。遮光性は、400〜700nmの可視光領域で
透過率1%以下、好ましくは0.1%以下であれば良
い。マスク遮光膜16Mの材料としては、Tiの他に、
Cr,Ni,Ta,W,Al,Cu,Mo,Pt,Pd
等の金属及びこれらの合金やシリサイドを用いても良
い。マスク遮光膜16Mの膜厚は、各々の材料によって
上述した遮光性を満足する厚さであれば良く、一般に5
0nm以上であれば良い。なお、パッド遮光膜16Pもマ
スク遮光膜16Mと全く同一層で形成されている。
【0018】マスク遮光膜16M及びパッド遮光膜16
Pを被覆する様に第3層間絶縁膜18が成膜される。例
えば、常圧CVD法により600nm程度の膜厚でPSG
を堆積して第3層間絶縁膜18を形成する。この第3層
間絶縁膜18にはパッド遮光膜16Pに達するコンタク
トホールが開口している。なお、層間絶縁膜15,1
7,18の材料としては透明性及び絶縁性のものであれ
ば良く、PSGの他にSiO2 ,BSG,BPSG,S
iN,プラズマSiN等や、ポリイミド及びアクリル樹
脂の様な有機物を用いても良い。第3層間絶縁膜18の
上には画素電極6が形成されている。例えば、スパッタ
リング法により150nm程度の膜厚でITO等の透明導
電膜を成膜し、所定の形状にパタニングして画素電極6
に加工する。
【0019】この後、ガラス等からなり対向電極5が全
面に形成されている対向基板2を駆動基板1に接合す
る。両基板1,2の間隙に液晶3を封入する。この液晶
3は例えばツイストネマチック配向されている。
【0020】なお上述した実施例では、薄膜トランジス
タ7がスイッチング素子として用いられているが、薄膜
トランジスタ等の3端子素子以外に、ダイオード、バリ
スタ及び金属−絶縁物−金属(MIM)素子等の2端子
素子をスイッチング素子として用いる事ができる。2端
子素子を用いる場合は、マトリクス状の複数の画素電
極、2端子素子、第1の電極群等を駆動基板1側に設
け、第1の電極群と交差する第2の電極群を対向基板2
側に設ける。なお、上述した実施例では薄膜トランジス
タ7のドレイン領域Dに画素電極6が接続し、ソース領
域Sに信号配線9が接続している。しかしながら、実際
には液晶3を交流駆動する為、薄膜トランジスタ7のソ
ース領域S及びドレイン領域Dは交互にその役割が交換
する。
【0021】
【発明の効果】以上説明した様に、本発明によれば、画
素電極が属する上層部と、薄膜トランジスタや配線が属
する下層部との間に遮光膜を介在させている。この遮光
膜はマスク遮光膜とパッド遮光膜とに分割されている。
このマスク遮光膜は固定電位に接続されている為、各画
素電極に対しシールドの役割を果たすと共に、配線に対
する容量カップリングを抑制する事が可能であり、表示
品質を向上させる事ができた。一方パッド遮光膜は画素
電極とスイッチング素子との間に介在し両者の電気的接
続を良好なものにしている。マスク遮光膜はスイッチン
グ素子や配線より上方に位置し且つ画素電極より下方に
位置している。配線や画素電極の何れとも絶縁されてい
る為、遮光すべき領域全てを最小限の面積で遮光する事
ができる。この為、駆動基板側のみで表示領域の完全遮
光が可能になり、液晶表示装置としての透過率を最大限
まで高める事が可能である。一方、対向基板2側には対
向電極のみを形成すれば良い為、材料費や組み立て費も
軽減可能である。
【図面の簡単な説明】
【図1】本発明にかかるアクティブマトリクス型表示装
置の一実施例を示す模式的な部分断面図である。
【図2】同じく本発明にかかるアクティブマトリクス型
表示装置の一実施例を示す模式的な部分平面図である。
【図3】従来のアクティブマトリクス型表示装置の一例
を示す模式的な部分断面図である。
【符号の説明】
1 駆動基板 2 対向基板 3 液晶 4 画素 5 対向電極 6 画素電極 7 薄膜トランジスタ 8 走査配線 9 信号配線 10 半導体薄膜 12 引き出し電極 13 補助容量 15 第1層間絶縁膜 16M マスク遮光膜 16P パッド遮光膜 17 第2層間絶縁膜 18 第3層間絶縁膜 19 開口 20 切り欠きパタン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧村 真悟 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 高徳 真人 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 行列配置した画素を有する駆動基板と、
    対向電極を有し所定の間隙を介して該駆動基板に接合し
    た対向基板と、該間隙に保持された電気光学物質とを備
    えたアクティブマトリクス型表示装置であって、 前記駆動基板は、各画素毎に形成された画素電極を含む
    上層部と、 個々の画素電極を駆動するスイッチング素子、画素の各
    行に対応して該スイッチング素子の行を走査する走査配
    線及び画素の各列に対応して該スイッチング素子の列に
    所定の信号を供給する信号配線を含む下層部と、 該上層部と下層部の間に介在し所定のマスク領域とパッ
    ド領域とに分離した導電性を有する遮光膜とを備えてお
    り、 前記マスク領域は画素の行方向に沿って連続的にパタニ
    ングされ少なくとも部分的にスイッチング素子を遮光す
    ると共に該上層部及び下層部から絶縁され且つ固定電位
    に保持される一方、 前記パッド領域は画素毎に離散的にパタニングされ且つ
    対応する画素電極とスイッチング素子との間のコンタク
    ト部に介在してその電気的接続及び遮光を図る事を特徴
    とするアクティブマトリクス型表示装置。
  2. 【請求項2】 前記遮光膜は走査配線と平行にパタニン
    グ形成されており遮光性を有する信号配線と交差して格
    子状のブラックマトリクスを構成し、個々の画素電極の
    周囲を遮光して画素の開口を規定する事を特徴とする請
    求項1記載のアクティブマトリクス型表示装置。
  3. 【請求項3】 前記遮光膜は信号配線と交差する部位に
    切り欠きパタンを有しており、該信号配線と重なる面積
    を縮小化する事を特徴とする請求項2記載のアクティブ
    マトリクス型表示装置。
  4. 【請求項4】 前記スイッチング素子は信号配線と同一
    層で形成された引き出し電極を有しており遮光膜のパッ
    ド領域を介して画素電極に電気接続すると共に、該引き
    出し電極は遮光性を有し互いに分離したパッド領域とマ
    スク領域の間を遮光する事を特徴とする請求項1記載の
    アクティブマトリクス型表示装置。
  5. 【請求項5】 前記マスク領域は対向電極の電位と等し
    い固定電位に保持されている事を特徴とする請求項1記
    載のアクティブマトリクス型表示装置。
  6. 【請求項6】 前記導電性を有する遮光膜は金属膜であ
    る事を特徴とする請求項1記載のアクティブマトリクス
    型表示装置。
  7. 【請求項7】 前記スイッチング素子は薄膜トランジス
    タである事を特徴とする請求項1記載のアクティブマト
    リクス型表示装置。
JP8755895A 1905-03-29 1995-03-20 アクティブマトリクス型表示装置 Expired - Lifetime JP3307150B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8755895A JP3307150B2 (ja) 1995-03-20 1995-03-20 アクティブマトリクス型表示装置
KR1019960007076A KR100408793B1 (ko) 1995-03-20 1996-03-16 액티브매트릭스형표시장치
EP96104284A EP0733929B1 (en) 1995-03-20 1996-03-18 Active matrix display device
US08/617,299 US5708485A (en) 1905-03-29 1996-03-18 Active matrix display device
DE69630255T DE69630255T2 (de) 1995-03-20 1996-03-18 Anzeigevorrichtung mit aktiver Matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8755895A JP3307150B2 (ja) 1995-03-20 1995-03-20 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JPH08262494A true JPH08262494A (ja) 1996-10-11
JP3307150B2 JP3307150B2 (ja) 2002-07-24

Family

ID=13918328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8755895A Expired - Lifetime JP3307150B2 (ja) 1905-03-29 1995-03-20 アクティブマトリクス型表示装置

Country Status (5)

Country Link
US (1) US5708485A (ja)
EP (1) EP0733929B1 (ja)
JP (1) JP3307150B2 (ja)
KR (1) KR100408793B1 (ja)
DE (1) DE69630255T2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316488A (ja) * 1988-06-13 1989-12-21 Yoshiharu Matsuda 鉄−テルビウム二元合金めっき液
JPH08338998A (ja) * 1995-06-13 1996-12-24 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
JP2001305581A (ja) * 2000-04-24 2001-10-31 Seiko Epson Corp 電気光学装置
US6320336B1 (en) 1998-10-12 2001-11-20 Sony Corporation Bicycle with power assisting function
US6327006B1 (en) 1998-10-28 2001-12-04 Sony Corporation TFT-LCD having shielding layers on TFT-substrate
JP2004170915A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
US6765230B2 (en) 1998-11-26 2004-07-20 Seiko Epson Corporation Electro-optical device and electronic equipment
US6831297B2 (en) 2001-09-26 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6961041B2 (en) 2001-03-15 2005-11-01 Hitachi, Ltd. Liquid crystal display device having a low-voltage driving circuit
US7012656B2 (en) 2000-03-17 2006-03-14 Seiko Epson Corporation Electro-optical device
JP2006099134A (ja) * 2005-11-25 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006243753A (ja) * 2006-05-19 2006-09-14 Seiko Epson Corp 基板装置、電気光学装置及び電子機器
JP2007108785A (ja) * 2006-12-25 2007-04-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007306011A (ja) * 2007-06-06 2007-11-22 Semiconductor Energy Lab Co Ltd 装置及び電気機器
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2009049080A (ja) * 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
JPWO2007139198A1 (ja) * 2006-05-31 2009-10-15 Nec液晶テクノロジー株式会社 半透過型液晶表示装置
JP2012212941A (ja) * 2009-12-04 2012-11-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013140367A (ja) * 2013-01-16 2013-07-18 Semiconductor Energy Lab Co Ltd 液晶表示装置
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
JP2016100738A (ja) * 2014-11-21 2016-05-30 日本電気硝子株式会社 カバー部材及び固体撮像装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242438B1 (ko) * 1996-08-30 2000-02-01 윤종용 능동 행렬형 액정 표시 장치
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100193653B1 (ko) * 1995-11-20 1999-06-15 김영환 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
US5815226A (en) * 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
JPH09281508A (ja) * 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP3685869B2 (ja) * 1996-05-08 2005-08-24 株式会社半導体エネルギー研究所 液晶表示装置
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3475421B2 (ja) * 1996-09-18 2003-12-08 ソニー株式会社 液晶表示装置
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
CN1244837C (zh) * 1996-10-22 2006-03-08 精工爱普生株式会社 液晶面板用基板和液晶面板
WO1998018044A1 (fr) 1996-10-22 1998-04-30 Seiko Epson Corporation Panneau a cristaux liquides a matrice active
US6262438B1 (en) 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3092537B2 (ja) * 1997-01-24 2000-09-25 日本電気株式会社 液晶表示装置
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
KR100537882B1 (ko) * 1997-08-25 2006-03-14 삼성전자주식회사 액정표시장치및그제조방법
KR100477128B1 (ko) * 1997-08-25 2005-07-18 삼성전자주식회사 광차단막을갖는액정표시장치용박막트랜지스터기판
JP3723336B2 (ja) * 1997-11-18 2005-12-07 三洋電機株式会社 液晶表示装置
JP4049422B2 (ja) 1997-11-18 2008-02-20 三洋電機株式会社 液晶表示装置の製造方法
JP4307582B2 (ja) * 1997-11-18 2009-08-05 三洋電機株式会社 液晶表示装置
JP4312851B2 (ja) * 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20000004422A (ko) * 1998-06-30 2000-01-25 김영환 고개구율 액정표시소자의 화소전극 형성방법
KR100313949B1 (ko) * 1998-11-11 2002-09-17 엘지.필립스 엘시디 주식회사 멀티도메인액정표시소자
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP4362882B2 (ja) * 1999-01-13 2009-11-11 ソニー株式会社 液晶パネル、液晶パネルの製造方法および液晶表示装置
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
JP3374911B2 (ja) * 1999-09-30 2003-02-10 日本電気株式会社 透過液晶パネル、画像表示装置、パネル製造方法
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
GB2410117B (en) * 2001-06-21 2005-11-30 Int Rectifier Corp Optical masking layer for LCD display
US6559914B1 (en) * 2001-07-05 2003-05-06 International Rectifier Corp. Conductive black matrix layer for LCD display connected to gate through two vias
JP4375517B2 (ja) * 2001-07-23 2009-12-02 日本電気株式会社 液晶表示装置
KR100460085B1 (ko) * 2002-12-27 2004-12-03 엘지.필립스 엘시디 주식회사 콜레스테릭 액정 컬러필터를 포함하는 반사형 액정표시장치
JP2004219991A (ja) 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
KR101003829B1 (ko) * 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법
JP4155227B2 (ja) * 2004-05-07 2008-09-24 セイコーエプソン株式会社 液晶表示装置および電子機器
EP2008264B1 (en) * 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CN102116986B (zh) * 2009-12-31 2013-03-27 上海天马微电子有限公司 电子纸显示装置及其制造方法
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
KR20140137922A (ko) 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102147520B1 (ko) 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치
KR102130545B1 (ko) * 2013-11-27 2020-07-07 삼성디스플레이 주식회사 액정 표시 장치
KR102314111B1 (ko) * 2015-01-14 2021-10-18 삼성디스플레이 주식회사 액정 표시 장치
JP6980498B2 (ja) * 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置
CN114967199B (zh) * 2021-02-23 2023-11-10 成都京东方光电科技有限公司 显示面板及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH01306820A (ja) * 1988-06-03 1989-12-11 Hitachi Ltd 液晶表示装置
KR970000359B1 (ko) * 1991-09-26 1997-01-08 가부시기가이샤 도오시바 액정표시장치
JP3143996B2 (ja) * 1991-10-08 2001-03-07 ソニー株式会社 液晶表示装置
DE69230138T2 (de) * 1991-11-29 2000-04-27 Seiko Epson Corp., Tokio/Tokyo Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
EP0554060A3 (en) * 1992-01-31 1993-12-01 Canon Kk Liquid crystal display apparatus
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JP2635885B2 (ja) * 1992-06-09 1997-07-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 薄膜トランジスタ及びアクティブマトリクス液晶表示装置
JPH075490A (ja) * 1993-06-16 1995-01-10 Seiko Epson Corp 液晶表示装置およびその製造方法

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322472B2 (ja) * 1988-06-13 1991-03-26 Yoshiharu Matsuda
JPH01316488A (ja) * 1988-06-13 1989-12-21 Yoshiharu Matsuda 鉄−テルビウム二元合金めっき液
JPH08338998A (ja) * 1995-06-13 1996-12-24 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
US6320336B1 (en) 1998-10-12 2001-11-20 Sony Corporation Bicycle with power assisting function
US6327006B1 (en) 1998-10-28 2001-12-04 Sony Corporation TFT-LCD having shielding layers on TFT-substrate
EP0997769A3 (en) * 1998-10-28 2002-08-07 Sony Corporation Active matrix liquid crystal display device
US6770909B2 (en) 1998-11-26 2004-08-03 Seiko Epson Corporation Electro-optical device and electronic equipment
US6872975B2 (en) 1998-11-26 2005-03-29 Seiko Epson Corporation Electro-optical device and electronic equipment
US6765230B2 (en) 1998-11-26 2004-07-20 Seiko Epson Corporation Electro-optical device and electronic equipment
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
US8525960B2 (en) 2000-03-17 2013-09-03 Seiko Epson Corporation Electro-optical device
US7012656B2 (en) 2000-03-17 2006-03-14 Seiko Epson Corporation Electro-optical device
JP2001305581A (ja) * 2000-04-24 2001-10-31 Seiko Epson Corp 電気光学装置
JP4496600B2 (ja) * 2000-04-24 2010-07-07 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
US6961041B2 (en) 2001-03-15 2005-11-01 Hitachi, Ltd. Liquid crystal display device having a low-voltage driving circuit
US7567230B2 (en) 2001-03-15 2009-07-28 Hitachi, Ltd. Liquid crystal display device having a low-voltage driving circuit
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8183569B2 (en) 2001-09-26 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6831297B2 (en) 2001-09-26 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7939827B2 (en) 2001-09-26 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7465957B2 (en) 2001-09-26 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7242440B2 (en) 2002-10-31 2007-07-10 Seiko Epson Corporation Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole
JP2004170915A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2006099134A (ja) * 2005-11-25 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006243753A (ja) * 2006-05-19 2006-09-14 Seiko Epson Corp 基板装置、電気光学装置及び電子機器
JPWO2007139198A1 (ja) * 2006-05-31 2009-10-15 Nec液晶テクノロジー株式会社 半透過型液晶表示装置
JP5252349B2 (ja) * 2006-05-31 2013-07-31 Nltテクノロジー株式会社 半透過型液晶表示装置
JP2007108785A (ja) * 2006-12-25 2007-04-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007306011A (ja) * 2007-06-06 2007-11-22 Semiconductor Energy Lab Co Ltd 装置及び電気機器
JP2009049080A (ja) * 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
JP2012212941A (ja) * 2009-12-04 2012-11-01 Semiconductor Energy Lab Co Ltd 半導体装置
US9224609B2 (en) 2009-12-04 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US10332996B2 (en) 2009-12-04 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
US9305939B2 (en) 2012-06-08 2016-04-05 Sharp Kabushiki Kaisha Semiconductor device with oxide layer as transparent electrode
JP2013140367A (ja) * 2013-01-16 2013-07-18 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2016100738A (ja) * 2014-11-21 2016-05-30 日本電気硝子株式会社 カバー部材及び固体撮像装置

Also Published As

Publication number Publication date
KR100408793B1 (ko) 2004-03-18
DE69630255T2 (de) 2004-07-22
US5708485A (en) 1998-01-13
EP0733929A3 (en) 1997-08-20
JP3307150B2 (ja) 2002-07-24
EP0733929A2 (en) 1996-09-25
DE69630255D1 (de) 2003-11-13
KR960035088A (ko) 1996-10-24
EP0733929B1 (en) 2003-10-08

Similar Documents

Publication Publication Date Title
JP3307150B2 (ja) アクティブマトリクス型表示装置
JP3307181B2 (ja) 透過型表示装置
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100486133B1 (ko) 액티브매트릭스 표시장치
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US5995175A (en) Liquid crystal display and a method for manufacturing the same
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US20040174484A1 (en) Active matrix type liquid crystal display device and method of manufacturing the same
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
JP3307144B2 (ja) 表示装置
JPH07128685A (ja) 液晶表示装置
JP3143996B2 (ja) 液晶表示装置
JPH05173183A (ja) 液晶表示装置
JP2002116712A (ja) 表示装置および表示装置の製造方法
JPH07159811A (ja) 液晶表示装置
US7167218B1 (en) Liquid crystal display and method of manufacture
JPH0887034A (ja) 液晶表示装置およびその製造方法
JP4946250B2 (ja) 液晶表示装置
JP3251039B2 (ja) 液晶表示装置
KR20050003498A (ko) 액정표시장치용 어레이기판과 그 제조방법
JPH0659281A (ja) 薄膜トランジスタアレイ及びその製造方法
JPH0572561A (ja) アクテイブマトリクス基板
JPH06250224A (ja) 液晶表示装置
JP3013818B2 (ja) 液晶表示装置およびその製造方法
JP2000352712A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term